JPS58143541A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58143541A
JPS58143541A JP57026057A JP2605782A JPS58143541A JP S58143541 A JPS58143541 A JP S58143541A JP 57026057 A JP57026057 A JP 57026057A JP 2605782 A JP2605782 A JP 2605782A JP S58143541 A JPS58143541 A JP S58143541A
Authority
JP
Japan
Prior art keywords
pellet
leads
lead
wire
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57026057A
Other languages
English (en)
Inventor
Kazumasa Yamamoto
山元　一正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57026057A priority Critical patent/JPS58143541A/ja
Publication of JPS58143541A publication Critical patent/JPS58143541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリードフレームな用いて組立てる樹脂封止杉牛
導体装置に関する。
リード（ビン）数の多い樹脂封止形ｔＣ（半導体集積回
路装置）においては、第１図、第２図にボすようにタブ
（金属小板）１．タブ吊りリート。
２、ＩＩ象のリード３かうなるリードフレームを用い、
タブ上にＩＣ素子の形成された半導体ペレット４を取り
付け、ペレット４　Ｉ：の電極とリードとの闇をワイヤ
（金属軸＃Ｉ）５により接続した七、ペレットとリード
の内側（インナーリード）３ａを包囲するように樹脂モ
ールド体７で封止し、リードの外側（アウターリード）
３ｂ間のダムＣ枝部）６を取り除いて各リード間な電気
的に離隔するようＫなっている。
ところでＩｃのリード本数が例えば４２杢と極めて多（
なると、タブ周辺の限られた範囲内に多くのインナーリ
ード３ｍを入れることが困罐であり、又、同時にパッケ
ージ寸法が大きくなるとインナーリードが長く不安定と
なるためにワイ・〒ボンディング時の空打ちを防止する
ようにリード端を固定する必要がでてくる。
本発明は上記した開−な解決するためＫなされたもので
あり、その目的とするところは、リード数の多い樹脂封
止半導体装置において、インナーリードの不安定によっ
て生じるワイヤボンディング不良、ワイヤによるシ璽−
ト不良唖を防止することにある。
以下実施例にそって本発明な畦述する。
第３図、１１４図は本発明による半導体Ｍｌｌの賛部を
示すものである。この半導体装置はタブやタブ吊りリー
ドな有しない複数のリード３とそれらを連結するダム（
６）及び周辺のフレーム８のみからなるリードフレーム
を使用し、半導体素子の形成されたペレット４と、この
ペレットを取り囲む複数のリード３の内側部すなわちイ
ンナーリード３１を一平面で同時に支持固定する絶縁シ
ート片９を１し、ベレット４の電極とインナーリード３
ｍとの間をワイヤ５で接続するとともにペレットとリー
ドの一部な樹脂モールド体（７）で封止したものである
。。
上記絶縁シート片９は飼えばポリイミド系樹脂のごとく
高耐熱性を有するもので、ベレットと複数のリードとの
間は適当な接着剤等を介して固着する。このように絶縁
シート片上にベレットな直接に支持固着すればタブ及び
タブ付きリードは不要であり、またインナーリードはペ
レットと１ｒｉｆｌ　−平向に支持固定されることにな
り、前記発明の目的が達成できる。
上記のような半導体装置は例えばｓ　ｒ　ｗＪ（ｍ　ｓ
　）〜（ｆ）Ｋ示すような各工程を有するプロセスによ
って製造することができる。
（ａ、Ｘａｌ）　　半導体ウェハからスクライビングサ
レタヘレット４ｔ−移動する長尺の樹脂テープｌ。
に所定間隔で接着する。テープには予め絶縁シート片の
形状にそって切り込み１ｓ１１ｆ：設けておく。
（ｂｓＸ　ｂｓ）多連のリードフレーム１２に対して上
記樹脂テープ１０を下から重ね合せ、ベレット位置決め
する。
（Ｃ）　　テープをリードフレームのインナーリード部
分（３ａ）Ｋ１１着し、不要部を切り込みＷ６１１で切
り離す。インナーリードＫ１１１着されたテープを絶縁
シート片９とする。
（ｄ）　ベレ１１）４の電極とインナーリードとの間の
ワイヤでワイヤボンディングｔａなう。
（ｅ）　　樹脂モールドを行ない、ベレットインナーリ
ード部分を樹脂モールド体７で封止し、リードフレーム
のアウターリード部分３ｂのみを外部に出す。
（ｆ）　　リードフレームや境界部、ダム部を切断し１
個々のベレット４を含む半導体装置に分離する。
以上実施例で述べた装置＃ＪＫよれば下記の効果がもた
らされる。
（１）インナリードが樹脂テープ（シート片）ｋよって
固定されたため、長いリードであ−ても上下に動くこと
がなくボンディング時の空打ちを防止でき、ボンディン
グ不良をな（すことができる。
（２）テープ（シート片）が絶縁体であるため、従来タ
ブやタブ吊りリードに被−した分の金メツキ量が節減で
きる。
（３；　　ペレット付けした部分が絶縁体であるととに
より、長いワイヤとタブとの接触によるシ１−ト不良は
生じない。
（４（ベレット上向とリード上向とな同じ程度の高さに
保持しタブ下げ効果によってワイヤが短かくてすみ、ワ
イヤによる電圧降下が小さくなり、多くの電流な流すこ
とができる。又、ワイヤ材を節減できる。
＋５１　　タブがなくなったことにより、タブ吊りリー
ドの占めていた空間なインナーリードとして利用でき、
リードフレームの設計に蒙裕ができる。
＋６）　　＃向するインナーリードの間隔−（第４図ｄ
ｔ）を任意とすることができベレット寸法に制限がなく
なる。
（７）第５図に示すように絶縁シート片９の下面にイン
ナーリード３ａＮ−接着する構造と°すること力ｉでき
る。この場合、対向するインナー；リード間隔（ｄＩ）
よりもベレット寸法を大きくし、その範囲でベレット寸
法を任意に這ぶことができる。
（８）第６ｖ！ＪＫ示ｔＪ：　５ｔＣＪ７’（ｌｉ付＋
７−　）’７１／−ムにも本発明を適用することができ
る。
本発明ｔｔｓｎｉｔ封止用ＩＣ，特にリード数の多い半
導体装置に適用して有効である。
【図面の簡単な説明】
嬉１図はこれまでの半導体装置におけるリードフレーム
への゛半導体ベレットの組立蒙様を示す平ｔＩｉ図、第
２図は同正面図、亀３図は本発明による半導体装置Ｋお
けるリードフレームと半導体ベレットの組立一様の一例
を示す一部平向図１１１４図は同正面図、ａＳ図及び第
６図は本発明による半導体装置の他のｆＩ４ｔそれぞれ
放す正面図、第７図（ｉｔ）　、−（ａｍ）　、（ｂ＋
）　−（ｂｔ）　、（Ｃ）〜（ｆ）は本発明による半導
体装置の組立時の各工程における形膝を示し、このうち
（ａｔ）　（ｂｔ）は平ｍｗＪ。 （５１ｍ）　、（ｂｌ）　、（Ｃ）　〜（＜りは正１１
ＷｌｒＥｌｉｔ図、（ｆ）は正面図である。 ｌ・・・タブ、２・・・タブ吊りリード、３・・・リー
ド、４・・・半導体ペレット、５・・・ワイヤ、６・・
・ダム％７・・・樹脂モールド体、８・・・フレーム、
９・・・絶縁シート片、ｌＯ・・・樹脂テープ、１１・
・・切り込み部。 １２・・・リードフレーム。 第　　３５１１ 第　　５　　図

Claims (1)

    【特許請求の範囲】
  1. １、半導体素子の形成されたペレットと、ペレットな取
    り囲む複数のリードと、ペレットと複数のリードの内ｗ
    部を一平面上で同時に支持固定するように設けた絶縁シ
    ート片と、ペレットの電極とリードとの間に接続された
    金属細線及び、ペレットとり−・ドの内端を包囲するよ
    うに封止する樹脂モールド体から成る半導体装置。
JP57026057A 1982-02-22 1982-02-22 半導体装置 Pending JPS58143541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57026057A JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57026057A JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS58143541A true JPS58143541A (ja) 1983-08-26

Family

ID=12183048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57026057A Pending JPS58143541A (ja) 1982-02-22 1982-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS58143541A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
JPS6282747U (ja) * 1985-11-14 1987-05-27
JPS63165846U (ja) * 1987-04-17 1988-10-28
JPH0195759U (ja) * 1987-12-17 1989-06-26
JPH0195760U (ja) * 1987-12-17 1989-06-26
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
US4943843A (en) * 1985-03-25 1990-07-24 Hitachi, Ltd. Semiconductor device
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
JPH0513382B2 (ja) * 1985-06-25 1993-02-22 Dow Corning Toray Silicone
JPS6282747U (ja) * 1985-11-14 1987-05-27
JPS63165846U (ja) * 1987-04-17 1988-10-28
JPH0195759U (ja) * 1987-12-17 1989-06-26
JPH0195760U (ja) * 1987-12-17 1989-06-26
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
US4916522A (en) Integrated circuit package using plastic encapsulant
JP2972096B2 (ja) 樹脂封止型半導体装置
US4951120A (en) Lead frame and semiconductor device using the same
JPS59138339A (ja) 半導体装置
JPS58143541A (ja) 半導体装置
JPH0294653A (ja) 樹脂封止型半導体装置
JPS5992556A (ja) 半導体装置
JPS6221244A (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPS60257533A (ja) 半導体装置
JPH02250359A (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPS60223142A (ja) 半導体装置
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6221254A (ja) 電子装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPS62147752A (ja) 半導体装置
KR200155169Y1 (ko) 반도체 패키지 디바이스
JPS60148151A (ja) 半導体装置
JPS6132451A (ja) 樹脂封止型半導体装置
JPS59107553A (ja) 半導体装置のワイヤ−ボンデイング方法
KR980012383A (ko) 리드프레임의 구조 및 이를 이용한 반도체패키지