KR940011379B1 - 반도체장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체장치의 제조방법

제1도는 본 발명에 의한 실시예 1인 반도체장치를 도시한 제2도의 Ⅰ-Ⅰ선 단면도.

제2도는 본 실시예 1인 반도체장치의 펠릿과 리이드와의 관계를 도시한 평면도.

제3도는 본 실시예 1인 반도체장치에 적용되는 리이드 프레임의 도금 공정에서의 상태를 도시한 부분 평면도.

제4도는 본 발명에 의한 실시예 2인 반도체장치에 있어서 펠릿과 리이드와의 관계를 도시한 평면도.

제5도는 본 실시예 2인 반도체장치의 내부구조를 도시한 제4도에 있어서의 Ⅴ-Ⅴ선 부분 단면도.

제6도는 본 발명에 의한 실시예 3인 반도체장치를 도시한 제7도에 있어서의 Ⅵ-Ⅵ선의 단면도.

제7도는 본 실시예 3인 반도체장치의 펠릿과 리이드와의 관계를 도시한 정면도.

제8도는 종래의 수지 봉지형 반도체장치의 제조에 사용되고 있는 리이드 프레임을 도시한 평면도.

본 발명은 수지봉지형 반도체장치에 있어서의 펠릿의 전기적 접속에 적용하여 유효한 기술에 관한 것이다.

제8도는 종래의 리이드 프레임의 평면도이며, 종래의 수지 봉지형 반도체장치, 구체적으로는 수지봉지형상의 64K SRAM LSI의 제조에 사용되고 있는 리이드 프레임이다.

동일 도면에 있어서, (100)은 프레임, (101)은 외부리이드, (102)는 내부리이드, (103)은 타이바, (104)는 탭, (105)는 탭 리이드이다.

그러나, 수지봉지형 반도체장치에 있어서의 펠릿의 대형화에 따라서 패키지측 끝과 펠릿 탑재부인 탭과의 사이의 치수가 더욱 좁아지는 경향에 있다. 이것은 펠릿에 대한 패키지의 사이즈가 규격화되어 있으므로, 펠릿의 사이즈가 크게 되는데에도 불구하고 크게할 수가 없다는데 기인한다.

그 결과, 외부단자인 리이드중, 패키지를 형성하는 수지에 배치되는 길이가 그 구조상 짧게 되는, 소위 짧은 리이드의 접착강도가 한층 낮아지기 때문에, 리이드가 패키지로부터 이탈되어 떨어지기 쉽고, 또 리이드를 절곡 성형할 때에 리이드와 수지와의 사이의 박리가 발생하기 쉬워진다고 생각된다.

이로 인해, 전기적 도통불량 또는 내습성 저하등의 반도체 장치의 신뢰성의 저하를 초래하기 쉬워진다는 것이 본 발명자에 의해 발견되었다.

그리고, 수지 봉지형 반도체 장치에 대해서는 1980년 1월 15일, 주식회사 공업조사회 발행, 일본 마이크로 일렉트로닉스 협회편「IC화 실장기술」, P. 149~P.150에 기재되어 있다.

본 발명의 목적은 수지봉지형 반도체장치, 특히 대형 펠릿이 탑재된 반도체장치에서도 패키지의 수지와 리이드와의 접착강도를 크게 증대할 수 있는 기술을 제공하는데 있다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.

즉, 상술한 본 발명의 목적을 달성하기 위해 본 발명의 반도체장치의 제조방법은 내부 리이드에 공통으로 절연 시이트가 접착된 여러개의 리이드를 갖는 리이드 프레임과 회로형성면에 여러개의 본딩패드를 갖는 반도체 펠릿을 준비하는 공정, 내부 리이드에 접착된 절연 시이트를 접착제를 거쳐서 회로형성면에 접착하는 공정, 여러개의 리이드의 내부 리이드와 본딩 패드를 전기적으로 접속하는 공정, 펠릿과 여러개의 리이드의 내부 리이드를 수지에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 폴리이미드 수지로 이루어지는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 여러개의 리이드의 내부 리이드가 본딩 와이어에 의해서 본딩 패드에 접속되어 있는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 수지가 에폭시 수지로 이루어지는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 회로형성면의 본딩 패드를 제외한 영역에 접착되어 있는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 사각형의 회로형성면과 그것에 대향하는 비회로형성면을 갖고, 회로형성면의 1변을 따라서 또한 그 1변의 근방의 회로형성면상에 배열된 여러개의 본딩 패드를 갖는 반도체 펠릿을 준비하는 공정, 각각이 내부 리이드와 외부 리이드로 이루어지는 여러개의 리이드를 갖는 리이드 프레임을 준비하는 공정, 비회로형성면을 지지하기 위한 탭이 존재하지 않는 상태이고 또한 1변을 따라서 배열된 여러개의 본딩 패드의 위치와 1변에 대향하는 변과의 사이의 회로형성면상의 영역에 있어서, 여러개의 내부 리이드의 각각의 일부분을 회로형성면상에 절연 시이트를 거쳐서 접착제로 접착하는 공정, 여러개의 리이드의 내부 리이드의 일부분과 본딩 패드를 본딩 와이어에 의해서 접촉하는 공정, 펠릿, 여러개의 리이드의 내부 리이드 및 본딩 와이어를 수지에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 반도체 펠릿으로서 1변에 대향하는 변을 따라서 또한 그 변의 근방의 회로형성면에도 여러개의 본딩 패드가 배열되어 있는 것을 사용하고, 여러개의 리이드의 일부분과 회로형성면과의 접착은 양변의 근방의 본딩 패드 사이의 회로형성면과의 영역에서 실행하고, 내부 리이드와 본딩 패드를 접속하는 공정에서는 여러개의 리이드의 일부분과 1변에 대향하는 변을 따라서 배열된 여러개의 본딩 패드와의 사이도 접속하는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 폴리이미드 수지로 이루어지는 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은 절연 시트가 상기 여러개의 리이드의 일부분에 대해서 공통으로 접착되어 있는 것을 특징으로 한다.

본 발명의 상기 및 그 외의 목적과 새로운 특징은 본 명세서의 기술과 첨부도면에서 명확하게 될 것이다.

[실시예 1]

제1도는 본 발명에 의한 실시예 1인 반도체장치를 도시한 것으로, 제2도에 있어서의 Ⅰ-Ⅰ선 단면도이고, 제2도는 본 실시예 1의 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.

본 실시예 1의 반도체장치는 소위 수지봉지형 반도체장치이다. 즉 탑재되는 반도체 펠릿(1)이 외부단자인 리이드(2)의 일부인 내부 리이드와 함께 에폭시 수지등의 패키지(3)을 형성하는 수지(이하, 패키지용 수지라고 한다)(4)내에 매입되고, 그 리이드(2)의 패키지 외부의 외부 리이드는 패키지(3)의 변 끝 근방에서 아래쪽으로 구부러져서 되는 것이다.

그런데, 종래의 수지봉지형 반도체장치에 있어서, 펠릿은 그 펠릿과 같은 정도의 크기의 탑재 기판인 탭에 부착되고, 그 펠릿의 전극인 본딩 패드는 본딩 와이어인 금속 세선을 거쳐서 그 탭의 주위에 배치된 리이드의 안쪽 끝 부분과 전기적으로 접속되어 있다.

그러나, 본 실시예 1의 반도체장치에서는 장방형상의 펠릿(1)의 제2의 주면인 뒤면(즉, 반도체 집적회로가 형성되어 있지 않고, 집적회로가 형성된 제1의 주면에 대향하는 비회로형성 주면)에 리이드가 연장되어 있다. 그리고, 이들 리이드에 접착된 폴리이미드 수지로 되는 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿이 설치되어 있다. 이 경우, 리이드 프레임에 펠릿 탑재부인 탭이 존재하지 않는 것이다. 절연시이트(5)는 각 리이드 사이의 전기적 절연을 도모하기 위한 것이다. 본 실시예에서는 이 절연 시이트가 없으면, 도전성 펠릿(1)에 의해 각 리이드 사이가 전기적 단락상태로 된다. 이 각 리이드 사이의 전기적 단락 상태를 피하기 위하여 펠릿(1)과 각 리이드 사이에 절연물인 절연성 시이트(5)를 개재시키는 것이다.

그리고, 상기 펠릿(1)과 리이드(2)의 위치관계는 제2도에 도시한 바와 같이 본딩패드(7)이 배열 형성되어 있지 않은 펠릿(1)의 측면(이하, 본딩패드 비형성변이라고도 한다)에 따라서 외부 리이드가 배치되어 있는 리이드(2a)의 내부리이드가 펠릿(1)의 뒤면(비회로형성 주면)으로 연장하고, 그 리이드의 선단부(2b)가 본딩패드(7)이 배열 형성되어 있는 펠릿 변을 초과한 위치까지 연장되도록 되어 있다. 이들의 리이드(2a)의 위에는 절연 시이트(5)가 접착되어 있고, 그 절연 시이트(5)의 위면에 펠릿(1)이 그 비회로형성 주면을 아래쪽으로 해서 부착되어 있다.

그런데, 펠릿(1)의 아래로 연장되어 있는 내부 리이드를 가진 리이드(2a)가 패키지용 수지에 매입되어 있는 장소는 종래의 수지봉지형 반도체장치에 있어서 내부 리이드(리이드중 패키지용 수지에 매입되어 있는 리이드 부분)가 패키지 변 끝에서 탭 근방까지 극히 제한된 짧은 길이 밖에 확보할 수가 없는 패키지용 수지 영역, 소위 짧은 리이드가 마련되어 있는 장소이다.

이 종래의 짧은 리이드는 통상 패키지용 수지와의 접착면적이 적으므로, 그 인장 강도가 약하고, 패키지로부터 이탈되어 떨어지기 쉽다는 문제가 있다.

이것은 짧은 리이드와 패키지용 수지와의 접착영역이 펠릿 사이즈가 커짐에 따라서 적어지기 때문에, 근래의 펠릿의 대형화에 따라서 이 사태는 더욱 심각하게 된다.

그러나, 본 실시예 1의 반도체장치에서는 상기의 짧은 리이드에 상당하는 장소에 마련되어 있는 리이드(2a)의 내부 리이드가 매우 긴 형상이기 때문에, 패키지용 수지(4)와의 접착면적이 크다. 이로 인해, 리이드와 패키지용 수지와의 강도는 크게 향상되는 것이다. 따라서, 대형 펠릿을 사용하고 있는 반도체장치의 경우에 있어서도 외부 리이드의 절곡성형시 발생하는 리이드와 패키지용 수지와의 계면에 있어서의 리이드와 패키지용 수지 사이의 박리를 유효하게 방지할 수 있고, 이 박리 부분에서의 수분이 외부로부터 패키지용 수지내의 펠릿으로 침입하는 일이 없이 반도체장치의 내습성을 향상할 수가 있다. 그외에, 상기 각 리이드(2a)에는 절연 시이트(5)가 견고하게 접착되어 있으므로, 리이드(2a)는 매우 큰 인장강도를 갖게 된다. 또, 접착이 절연 시이트(5)를 거쳐서 이루어지고 있지만, 패키지용 수지보다 열전도성이나 열방산성이 양호한 금속재료로 되는 리이드(2a)가 펠릿(1)의 면의 넓은 범위에 배치되어 있기 때문에, 동작 상태일때 펠릿에 발생한 열을 그 리이드를 통해서 직접 패키지의 밖으로 방산시킬 수가 있다. 이로 인해, 본 발명의 반도체장치는 방열성이 우수한 구조의 반도체장치이다.

또한, 펠릿(1)과 리이드(2a)와의 전기적 접속은 펠릿(1)에 있어서의 본딩 패드(7a)와 이에 가까운 펠릿측 근방으로 연장하는 리이드(2a)의 선단부(2b)를 와이어 본딩하는 것에 의해 달성되기 때문에, 본딩 와이어(8)을 짧게할 수가 있다. 따라서, 서로 인접하고 있는 본딩 와이어 사이의 접촉사고 또는 본딩 와이어와 이에 인접하고 있는 리이드와의 접촉사고 또는 본딩 와이어와 펠릿 사이의 접촉사고가 방지된다. 바꾸어 말하면, 단락사고의 발생을 방지할 수 있다. 또, 짧은 길이의 본딩 와이어에 의해 와이어(8)의 사용량을 저감할 수가 있으므로, 원가의 저감도 달성할 수 있다.

본 실시예 1의 반도체장치는 소정의 리이드 형상의 리이드 프레임을 형성하고, 그 내부 리이드의 소정부에 절연 시이트(5)를 접착하고, 그 절연 시이트(5)에 접착제를 거쳐서 펠릿(1)을 부착하고, 이어서 펠릿(1)의 본딩 패드(7)과 여러개의 리이드의 본딩부와를 전기적으로 접속하기 위한 와이어 본딩을 실행하고, 그후 종래의 수지봉지형 반도체장치와 마찬가지의 조립공정을 거쳐서 용이하게 완성된다. 또한, 이 경우, 절연 시이트(5)는 각 리이드 사이의 단락사고를 방지하는 절연체로서 작용할 뿐만 아니라, 리이드 프레임의 기계적 강도를 보강하는 역할도 하고 있다.

그런데, 상기 리이드의 와이어 본딩부는 리이드의 일부에, 예를들면 금을 부분 도금법으로 피착하는 것에 의해서 형성할 수가 있다.

제3도에는 절연 시이트(5)가 접착된 리이드 프레임을 그 타이버(9) 부근의 안쪽에서의 부분 평면도로써 도시하고 있다. 도시가 생략되어 있는 리이드 프레임 부분, 예를들면 리이드 프레임 부분과 외부 리이드 부분은 제8도에 도시한 리이드 프레임과 유사한 형상을 갖고 있다. 본 실시예 1의 반도체장치의 경우는 절연시이트(5) 자체가 부분 도금용 마스크로서 가능하기 때문에 제3도에 2점쇄선으로 표시한 개구부를 갖는 부분 도금용 마스크를 사용하는 것만으로 리이드(2)의 선단부(2b)에만 선택적으로 금등의 와이어 본딩성이 우수한 재료의 부분 도금을 실행할 수가 있다. 이로 인해, 부분도금을 실행하는 경우, 마스크 작성 프로세서가 간편하게 되고 본딩부를 용이하게 형성할 수가 있다.

그리고, 제3도에 있어서는 펠릿의 짧은 변에만 틈을 마련한 마스크를 도시하고 있으나, 타이바(9)의 평행한 측의 펠릿의 긴쪽에도 틈이 있는 개구부의 마스크를 사용하면, 절연 시이트(5)의 모든 주위의 리이드에 용이하게 부분 도금을 할 수가 있다. 이와 같이 하면, 본딩패드가 그 모든 주위에 형성되어 있는 펠릿을 탑재하는 반도체장치도 용이하게 제조할 수 있다.

[실시예 2]

제4도는 본 발명에 의한 다른 실시예인 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.

본 실시예 2의 반도체장치는 상기 실시예 1의 반도체장치와는 절연 시이트(5)가 사용되지 않고 있는 것과 펠릿(1)보다 적은 탭(10)이 존재하는 것이 다르다.

즉, 본 실시예 2의 반도체장치는 탭과 펠릿의 본딩패드 비형성면의 쪽으로 외부리이드가 배열되어 있는 리이드(2a)의 내부 리이드에 펠릿(1)이 절연재료로 된 접착제(11)을 거쳐서 배치되어 있는 것이다. 절연재료로 된 접착제로서는 폴리이미드계 수지 실리콘 고무, 세라믹 등을 사용할 수가 있다.

본 실시예 2의 경우는 절연 시이트(5)가 없으므로, 펠릿(1)로 부터의 방열이 직접적이며, 상기 실시예 1에 비해서 열저항이 한층 낮고 그만큼 신뢰성이 높은 것이다.

또, 탭(10)이 마련되어 있으므로, 펠릿 설치 강도도 확보되고 있다.

그리고, 제5도에 제4도의 Ⅴ-Ⅴ선의 절단면에 있어서의 펠릿(1)과 리이드(2)의 선단부와의 전기적 접촉의 상태를 도시한 부분 단면도를 도시하였으나, 리이드(2a)의 선단부(2b)에는 오목부(2c)가 형성되어 있다.

즉, 펠릿(1)을 접착제(11)에 의해 부착시킬때, 그 접착제(11)이 유출하여 본딩부(12)의 표면을 오염시키므로, 펠릿(1)의 본딩패드(7)과 그 본딩부(12)를 와이어(8)로 본딩할 수가 없을 때가 있다. 상기 오목부(2c)는 이와 같은 사태가 발생하는 것을 미연에 방지하기 위하여 유출하는 접착제(11)이 흘러나오는 것을 방지하는 역할을 하는 댐으로 마련되는 것이다.

[실시예 3]

제6도는 본 발명에 의한 또 다른 실시예인 반도체장치를 도시한 단면도이다. 제7도는 그 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.

본 실시예 3의 반도체장치는 상기 실시예 1 또는 2와 다르며, 내부 리이드가 적어도 한쌍의 대향하는 2변을 갖는 장방형상의 펠릿의 제1의 주면인 회로 형성면에 따라서 연장하도록 되어 있는 것이다.

즉, 제6도에 도시한 바와 같이 내부 리이드의 선단면의 뒷면에 접착된 폴리이미드 수지로 된 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿(1)을 그 회로 형성면에 있어서 부착(고착)한 것이다. 따라서, 본 실시예 3의 반도체장치는 실시예 1과 마찬가지로 반도체 펠릿(1)의 상기 비회로형성면을 지지하기 위한 탭이 존재하지 않는다. 또한 이 경우, 절연 시이트(5)는 각 리이드 사이의 단락 사고를 방지하는 절연체로서 작용한다. 또한, 이 절연체(5)는 각 리이드의 기계적 강도를 보강하는 역할을 완수하고 있다.

제7도에는 펠릿(1)에 본딩 패드가 덮히지 않는 크기의 절연 시이트(5)가 접착되고, 그 절연 시이트의 위면에는 펠릿의 본딩 패드 비형성변(긴변)의 족에 외부 리이드를 가진 리이드(2a)의 내부 리이드가 상기 장방형의 반도체 펠릿(1)의 긴변과 교차하여 상기 제1의 주면 상으로 연장되어 있다. 이 리이드(2a)의 내부 리이드는 그 선단부를 상기 장방형의 반도체 펠릿(1)의 짧은 변의 근방에 배치된 본딩 패드(7)의 앞쪽으로 위치시켜서 상기 절연 시이트(5)에 접착시키고 있다. 즉, 상기 내부 리이드의 각각의 일부분은 상기 회로형성면의 상기 반도체 펠릿의 대향하는 2변에 평행하게 2열로 배치된 본딩 패드열의 사이의 영역에 상기 절연시이트를 거쳐서 접착되어 있다. 즉, 상기 내부 리이드의 각각의 일부분은 상기 회로형성면의 상기 반도체 펠릿의 대향하는 2변에 평행하게 2열로 배치된 본딩 패드열 사이의 영역에 상기 절연 시이트를 거쳐서 접착되어 있다.

본 실시예 3의 반도체장치에는 내부 리이드가 펠릿(1)의 회로형성면 측으로 접착되어 있기 때문에 실시예 1의 경우에 비해 보다 방열성이 우수하다. 또, 이 내부 리이드부에 의해서 상기 반도체 펠릿은 지지되어 있다.

또, 절연 시이트(5)가 폴리이미드 수지이고, 반도체소자에 외부에서 α선이 조사되어 반도체소자가 오동작을 하는 것을 방지하는 역할, 즉 절연 시이트(5)가 외부에서 침입한 α선을 저지하여 반도체소자에 α선을 조사시키지 않는 역할을 한다. 이것이 회로형성면을 덮고 있으므로 α선에 대한 신뢰성 향상도 달성되고 있다.

펠릿(1)의 회로형성면에 전기배선과 회로부를 보호하는 안정화막으로서 피복되어 있는 절연막을 갖는 반도체장치에 있어서는 각 리이드 사이의 단락방지용의 절연 시이트를 필요치 않거나, 필요에 따라서 펠릿을 탭 및 리이드에 접착하는 접착제로써 절연물 뿐만 아니라 도전성 재료로 된 것이라도 좋다.

그리고, 본 실시예 3의 경우는 리이드(2a)의 선단부가 본딩 패드(7)의 안쪽에 배치되어 있으므로, 상기 실시예 1의 경우와 그 위치관계가 반대로 되고, 본딩 방향도 역으로 되어 있다. 그러나, 본딩 거리는 대략 동일하다. 또, 본 실시예 3의 반도체장치는 실시예 1의 반도체장치와 동일한 조립공정을 거쳐서 제조된다.

본 발명의 효과는 다음과 같다.

(1) 수지봉지형 반도체장치에 있어서, 탑재되는 펠릿의 회로형성면 근방 또는 그 위 또는 비회로형성 주면의 근방 또는 그 위로 내부 리이드를 연장시키는 것에 의해서 내부 리이드와 패키지 형성 수지와의 접착력을 크게 향상시킬 수가 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지를 형성하는 수지로부터 리이드 이탈을 방지할 수가 있다.

본 발명에 있어서는 내부 리이드의 적어도 하나가 펠릿 위 또는 펠릿 아래로 연장되어 있는 것이다. 따라서, 본 발명은 그 내부 리이드와 패키지 형성수지와의 접착력을 크게 향상시킬 수 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지 형성수지로 부터의 리이드의 이탈을 방지할 수가 있다.

(2) 상기 (1)과 마찬가지의 이유에 의해서, 외부 리이드의 절곡 성형시에 그 리이드와 패키지 형성수지와의 접착변에 박리가 발생하는 것을 방지할 수가 있다.

(3) 상기 (1)과 (2)에 의해서, 소형 패키지에 대형 펠릿을 탑재하여 이루어지는 반도체장치에 있어서도 내습성이 우수한 신뢰성이 높은 반도체장치를 제공할 수가 있다.

(4) 내부 리이드를 펠릿의 비회로형성 주면에 설치하는 것에 의해, 그 리이드를 통해서 동작할때 발생한 열을 효율좋게 밖으로 방산시킬 수가 있다.

(5) 상기 (4)에 있어서, 펠릿과 내부 리이드와의 사이에 절연 시이트를 개재시키는 것에 의해, 펠릿의 부착강도를 향상시킬 수가 있다.

(6) 상기 (4)의 구조는 소정부에 절연 시이트를 접착한 리이드 프레임을 준비하고, 그 절연 시이트에 펠릿을 부착하는 것에 의해서 용이하게 형성할 수가 있다.

(7) 리이드 프레임의 소정부에 절연 시이트를 접착하는 것에 의해 리이드를 보강할 수 있으므로, 긴 리이드를 많이 갖는 리이드 프레임이라도 용이하게 취급할 수가 있다.

(8) 소정부에 절연 시이트를 접착한 리이드 프레임으로 하는 것에 의해서 그 절연 시이트의 주위의 전체 또는 일부에 틈이 있는 개구부를 갖는 부분 도금용 마스크를 조합하는 것에 의해서, 절연 시이트가 부분 도금용 마스크로서도 가능하기 때문에 상기의 틈에 위치하는 리이드부에 용이하게 부분 도금을 실행할 수가 있다.

(9) 내부 리이드를 펠릿의 회로 형성면에 부착하는 것에 의해서, 동작시에 회로에 발생한 열을 그 리이드를 통해서 보다 직접적으로 방산시킬 수가 있다.

(10) 반도체 소자에 α선이 조사되는 것을 저지하는 역할을 갖는 절연 시이트를 내부 리이드와 펠릿과의 사이에 개재시키는 것에 의해서 반도체 소자와 그것을 포함하는 회로를 α선으로부터 보호할 수가 있으므로, 반도체 장치의 α선에 대한 신뢰성도 향상시킬 수가 있다.

(11) 펠릿의 회로형성면 또는 비회로성형면 주면에 부착되어 있는 리이드에 대해서 그 펠릿 탑재부에 접근하는 위치에 오목부 또는 볼록부를 마련하는 것에 의해서, 펠릿 또는 펠릿 탑재용 절연 시이트를 부착하기 위한 접착제가 유출되어 본딩부의 표면을 오염시키는 것을 방지할 수가 있으므로, 와이어본딩 불량의 발생을 방지할 수가 있다.

(12) 수지봉지체에 대한 펠릿의 점유면적을 크게할 수 있다.

(13) 리이드를 펠릿의 회로형성면에 접착하는 장치(리드 온 칩 패키지)에 있어서, 리이드를 본딩 패드보다 안쪽의 영역(소자형성영역)에서 접착하기 때문에, 상기 소정의 변을 따라서 형성된 본딩 패드와 상기 소정의 변 사이에 리이드와 펠릿을 접착하기 위한 영역을 마련할 필요는 없으므로, 펠릿 크기가 크게 되지 않는다. 따라서, 펠릿 크기를 작게할 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명하였지만, 본 발명을 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.

예를들면, 상기 실시예에서는 모든 펠릿 주면에 직접 또는 간접적으로 내부 리이드를 부착한 것을 도시하였지만, 이에 한정되는 것은 아니고 전부 또는 일부의 내부 리이드를 회로형성면 또는 비회로형성 주면의 근방으로 연장하도록 한 것이라도 좋다.

이 실시예에서는 소위 짧은 리이드의 위치에 상당하는 펠릿쪽의 리이드만이 연장하도록 한 것을 도시하였지만, 이것에 한정되는 것은 아니고 통상의 반도체장치에 있어서 내부 리이드가 긴 리이드에 대해서도 연장한도록 한 것이라도 좋다. 또, 절연 시이트는 폴리이미드에 한정되지 않고 실리콘 고무라도 좋으며, 방열성을 높이기 위한 절연 접착제 또는 절연 시이트에 실리콘 카바이드(SIC) 분말등의 열전도성 필러를 함유시킬 수 있는 것은 물론이다.

또, 실시예 1 또는 3에서는 절연 시이트를 반드시 사용하지 않아도 좋고, 또 실시예 2에서는 역으로 사용하여도 좋다.

그리고, 실시예 2에서 도시한 리이드의 접착제 유출방지용 댐은 오목부에 한정되지 않고 볼록부라도 좋다. 또, 이 댐은 다른 실시예 1 또는 2에 대해서도 당연히 적용될 수 있는 것이다.

이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 된 이용분야인 DIP(Dual Inline Plastic)형 반도체장치에 적용한 경우에 대해서 설명하였지만, 이에 한정되는 것은 아니고, 예를들면 패키지를 수지봉지하여 형성되는 것이라면 평면 패키지등 여러가지 형식의 패키지 구조의 반도체장치에 적용할 수가 있다.

Claims (9)

1. 내부 리이드에 공통으로 절연 시이트가 접착된 여러개의 리이드(2)를 갖는 리이드 프레임과 회로형성면에 여러개의 본딩 패드(7)을 갖는 반도체 펠릿(1)을 준비하는 공정, 상기 내부 리이드에 접착된 절연 시이트(5)를 접착제(6)을 거쳐서 상기 회로형성면에 접착하는 공정, 상기 여러개의 리이드의 상기 내부 리이드와 상기 본딩 패드를 전기적으로 접속하는 공정, 상기 펠릿과 상기 여러개의 리이드의 상기 내부 리이드를 수지(4)에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 상기 절연 시이트는 폴리이미드수지로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
3. 제1항에 있어서, 상기 여러개의 리이드의 상기 내붜 리이드는 본딩 와이어(8)에 의해서 상기 본딩 패드에 접속되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
4. 제3항에 있어서, 상기 수지는 에폭시 수지로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
5. 제1항에 있어서, 상기 절연 시이트는 상기 회로형성면의 상기 본딩 패드를 제외한 영역에 접착되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
6. 사각형의 회로형성면과 그것에 대향하는 비회로형성면을 갖고, 상기 회로형성면의 1변을 따라서 또한 그 1변의 근방의 회로형성면상에 배열된 여러개의 본딩 패드(7)을 갖는 반도체 펠릿을 준비하는 공정, 각각 이 내부 리이드와 외부 리이드로 이루어지는 여러개의 리이드(2)를 갖는 리이드 프레임을 준비하는 공정, 상기 비회로형성면을 지지하기 위한 탭이 존재하지 않는 상태이고 도한 상기 1변을 따라서 배열된 여러개의 본딩 패드의 위치와 상기 1변에 대향하는 변과의 사이의 상기 회로형성면상의 영역에 있어서, 상기 여러개의 내부 리이드의 각각의 일부분을 상기 회로형성면상에 절연 시이트(5)를 거쳐서 접착제(6)으로 접착하는 공정, 상기 여러개의 리이드의 상기 내부 리이드의 상기 일부분과 상기 본딩 패드를 본딩 와이어(8)에 의해서 접속하는 공정, 상기 펠릿, 상기 여러개의 리이드의 상기 내부 리이드 및 상기 본딩 와이어를 수지(4)에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
7. 제6항에 있어서, 상기 반도체 펠릿으로서는 상기 1변에 대햐하는 변을 따라서 또한 그 변의 근방의 회로형성면에도 여러개의 본딩 패드가 배열되어 있는 것을 사용하고, 상기 여러개의 리이드의 상기 일부분과 상기 회로형성면과의 접착은 상기 양변의 근방의 본딩 패드 사이의 상기 회로형성면상의 영역에서 실행하고, 상기 내부 리이드와 본딩 패드를 접속하는 공정에서는 상기 여러개의 리이드의 일부분과 상기 한변에 대향하는 변을 따라서 배열된 여러개의 본딩 패드와의 사이도 접속하는 것을 특징으로 하는 반도체장치의 제조방법.
8. 제6항에 있어서, 상기 절연 시이트는 폴리이미드 수지로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
9. 제6항에 있어서, 상기 절연 시이트는 상기 여러개의 리이드의 상기 일부분에 대해서 공통으로 접착되어 있는 것을 특징으로 하는 반도체장치의 제조방법.