JP2518569B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2518569B2 JP2518569B2 JP3239516A JP23951691A JP2518569B2 JP 2518569 B2 JP2518569 B2 JP 2518569B2 JP 3239516 A JP3239516 A JP 3239516A JP 23951691 A JP23951691 A JP 23951691A JP 2518569 B2 JP2518569 B2 JP 2518569B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- lead
- power supply
- signal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】この発明は、インナーリードが半
導体チップの上で引き回されるLOC(leadon chip)構
造を有する半導体装置に関するものである。
導体チップの上で引き回されるLOC(leadon chip)構
造を有する半導体装置に関するものである。
【0002】
【従来の技術】図5に例えば特開昭61−241959
号公報或は特開平2−246125号公報に開示された
従来のLOC構造を有する半導体装置の内部構造を示
す。LOC構造は大容量あるいは多くの機能を有する大
型チップをパッケージ内に収納するのに有用であると共
に、良好な電気的特性を得ることができる。図5におい
て、封止樹脂110により封止された大型の半導体チッ
プ101の上面の中央には電源パッド、接地パッドおよ
び信号パッドを含むボンディングパッド102が半導体
チップ101の長手方向に沿って一列に配設されてい
る。電源パッドおよび接地パッドは電気ノイズの改善の
ために複数設けられいる。また半導体チップ101の上
面のこれらのボンディングパッド102の部分を除く残
りの部分は、絶縁性を有すると共にα線を遮断するアル
ファバリア103で覆われている。
号公報或は特開平2−246125号公報に開示された
従来のLOC構造を有する半導体装置の内部構造を示
す。LOC構造は大容量あるいは多くの機能を有する大
型チップをパッケージ内に収納するのに有用であると共
に、良好な電気的特性を得ることができる。図5におい
て、封止樹脂110により封止された大型の半導体チッ
プ101の上面の中央には電源パッド、接地パッドおよ
び信号パッドを含むボンディングパッド102が半導体
チップ101の長手方向に沿って一列に配設されてい
る。電源パッドおよび接地パッドは電気ノイズの改善の
ために複数設けられいる。また半導体チップ101の上
面のこれらのボンディングパッド102の部分を除く残
りの部分は、絶縁性を有すると共にα線を遮断するアル
ファバリア103で覆われている。
【0003】アルファバリア103上には複数のリード
104が引き回され、リード104の内側端と所定のボ
ンディングパッド102がAuワイヤ105によりそれ
ぞれ電気的に接続されている。チップ101の長手方向
の両端にそれぞれ設けられたリード106はアルファバ
リア103上の母線107によって互いに接続された構
造になっている。この両端のリード106は複数の箇所
でボンディングパッド102が接続される電源リード、
接地リードあるいは基準電圧用のリードとして使用され
る。母線107はボンディングパッド102の列に隣接
する半導体チップ101の中央部分に、このチップ10
1の長手方向に延びている。これにより複数の箇所で電
源パッドあるいは接地パッド102と母線107とを接
続することが可能になっている。またこの母線107は
チップ101を冷却する機能も有する。これらのリード
104、106はまたダイパッドの役目も兼ねている。
104が引き回され、リード104の内側端と所定のボ
ンディングパッド102がAuワイヤ105によりそれ
ぞれ電気的に接続されている。チップ101の長手方向
の両端にそれぞれ設けられたリード106はアルファバ
リア103上の母線107によって互いに接続された構
造になっている。この両端のリード106は複数の箇所
でボンディングパッド102が接続される電源リード、
接地リードあるいは基準電圧用のリードとして使用され
る。母線107はボンディングパッド102の列に隣接
する半導体チップ101の中央部分に、このチップ10
1の長手方向に延びている。これにより複数の箇所で電
源パッドあるいは接地パッド102と母線107とを接
続することが可能になっている。またこの母線107は
チップ101を冷却する機能も有する。これらのリード
104、106はまたダイパッドの役目も兼ねている。
【0004】
【発明が解決しようとする課題】従来の半導体装置は以
上のように、Auワイヤでリードの内端とボンディング
パッドを接続するワイヤーボンディング方式が採用され
ていた。近年、例えば大容量のメモリカードにおいては
厚みが0.5mm以下の半導体装置が要求されている。
厚みの薄い半導体装置を形成するには上述の半導体装置
のようにワイヤーボンディング方式より、ボンディング
パッドにリードを直接接続するTAB(tape automated
bonding)方式のほうが有用である。しかしながら、上述
の従来の半導体装置の構造では電源パッド、接地パッド
および信号パッドが一列に並んでいるために、TAB方
式を採用した場合に電気的ノイズを低減させるために、
設けた複数個の電源パッドおよび接地パッドを一括して
接続することができず、従って電気的ノイズの改善を図
ることができないという問題点があった。
上のように、Auワイヤでリードの内端とボンディング
パッドを接続するワイヤーボンディング方式が採用され
ていた。近年、例えば大容量のメモリカードにおいては
厚みが0.5mm以下の半導体装置が要求されている。
厚みの薄い半導体装置を形成するには上述の半導体装置
のようにワイヤーボンディング方式より、ボンディング
パッドにリードを直接接続するTAB(tape automated
bonding)方式のほうが有用である。しかしながら、上述
の従来の半導体装置の構造では電源パッド、接地パッド
および信号パッドが一列に並んでいるために、TAB方
式を採用した場合に電気的ノイズを低減させるために、
設けた複数個の電源パッドおよび接地パッドを一括して
接続することができず、従って電気的ノイズの改善を図
ることができないという問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、LOC構造を有する半導体装置
においてTAB方式を採用し、より薄くかつ優れた電気
的特性を有する半導体装置を得ることを目的とする。
ためになされたもので、LOC構造を有する半導体装置
においてTAB方式を採用し、より薄くかつ優れた電気
的特性を有する半導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、少なくとも1つの主面を有する半導体チップ
と、この半導体チップの主面の中央を通るようにそれぞ
れ一列に配設された複数個の電源パッドおよび複数個の
接地パッドの少なくとも一方からなる第1ボンディング
パッド群と、これらの第1ボンディングパッド群の両側
に沿ってそれぞれ一列に配設された複数個の信号パッド
からなる第2ボンディングパッド群と、主面の第1およ
び第2ボンディングパッド群の両側の部分を覆う絶縁性
の薄膜と、第1ボンディングパッド群のそれぞれ一列に
配設された複数個の電源パッドおよび複数個の接地パッ
ドのいずれか一方に沿って延びて各パッドにそれぞれ電
気的に直接接続されると共に、両側に外端部を有する少
なくとも1本の共通リード、それぞれ内端部が第2ボン
ディングパッド群の所定の信号パッドに電気的に直接接
続され反対側に外端部を有する複数本の信号リード、お
よびこれらの共通リードおよび信号リードを所定の位置
に位置決めして固定した絶縁性のテープ部、を含むTA
Bテープと、共通リードおよび各信号リードのそれぞれ
の外端部を外部に露出させて、かつ全体の厚みが薄くな
るように各部分を封止する封止樹脂と、からなる半導体
装置にある。
発明は、少なくとも1つの主面を有する半導体チップ
と、この半導体チップの主面の中央を通るようにそれぞ
れ一列に配設された複数個の電源パッドおよび複数個の
接地パッドの少なくとも一方からなる第1ボンディング
パッド群と、これらの第1ボンディングパッド群の両側
に沿ってそれぞれ一列に配設された複数個の信号パッド
からなる第2ボンディングパッド群と、主面の第1およ
び第2ボンディングパッド群の両側の部分を覆う絶縁性
の薄膜と、第1ボンディングパッド群のそれぞれ一列に
配設された複数個の電源パッドおよび複数個の接地パッ
ドのいずれか一方に沿って延びて各パッドにそれぞれ電
気的に直接接続されると共に、両側に外端部を有する少
なくとも1本の共通リード、それぞれ内端部が第2ボン
ディングパッド群の所定の信号パッドに電気的に直接接
続され反対側に外端部を有する複数本の信号リード、お
よびこれらの共通リードおよび信号リードを所定の位置
に位置決めして固定した絶縁性のテープ部、を含むTA
Bテープと、共通リードおよび各信号リードのそれぞれ
の外端部を外部に露出させて、かつ全体の厚みが薄くな
るように各部分を封止する封止樹脂と、からなる半導体
装置にある。
【0007】
【作用】この発明に係る半導体装置においては、複数個
の電源パッドおよび複数個の接地パッドを半導体チップ
の中央部を通るようにそれぞれ一列に配置し、共通リー
ドによりこれらの各電源パッドおよび各接地パッドがそ
れぞれ一括して接続される。
の電源パッドおよび複数個の接地パッドを半導体チップ
の中央部を通るようにそれぞれ一列に配置し、共通リー
ドによりこれらの各電源パッドおよび各接地パッドがそ
れぞれ一括して接続される。
【0008】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図1はこの発明の半導体装置で使用される
半導体チップの一実施例を示す斜視図である。半導体チ
ップ1の主面には、この主面の中央部を通って半導体チ
ップ1の長手方向に延びるようにそれぞれ一列に配設さ
れた複数個の接地パッド2および複数個の電源パッド3
が配設されている。また、これらの接地パッド2および
電源パッド3の両側には、それぞれこれらと同じ方向に
一列に配列されて複数個の信号パッド4が設けられてい
る。またこの一列に配列された信号パッド4の両端には
接地パッド2あるいは電源パッド3がそれぞれ1つ設け
られている。これらの接地パッド2および電源パッド3
は第1ボンディングパッド群を構成し、信号パッド4は
第2ボンディングパッド群を構成する。そして半導体チ
ップ1の主面の上記各種のパッドが設けられていない残
りの部分は、絶縁性薄膜であるα線を遮蔽するポリイミ
ド膜5で覆われている。
て説明する。図1はこの発明の半導体装置で使用される
半導体チップの一実施例を示す斜視図である。半導体チ
ップ1の主面には、この主面の中央部を通って半導体チ
ップ1の長手方向に延びるようにそれぞれ一列に配設さ
れた複数個の接地パッド2および複数個の電源パッド3
が配設されている。また、これらの接地パッド2および
電源パッド3の両側には、それぞれこれらと同じ方向に
一列に配列されて複数個の信号パッド4が設けられてい
る。またこの一列に配列された信号パッド4の両端には
接地パッド2あるいは電源パッド3がそれぞれ1つ設け
られている。これらの接地パッド2および電源パッド3
は第1ボンディングパッド群を構成し、信号パッド4は
第2ボンディングパッド群を構成する。そして半導体チ
ップ1の主面の上記各種のパッドが設けられていない残
りの部分は、絶縁性薄膜であるα線を遮蔽するポリイミ
ド膜5で覆われている。
【0009】図2はこの発明の半導体装置の透視平面図
であり、封止樹脂部分を透視して半導体装置の内部構造
が示されている。また図3は図2のIII−III線に沿った
断面図である。図において、TABテープ10はテープ
部であるポリイミドテープ9上に接地用共用リード6、
電源用共用リード7および複数の信号リード8が半導体
チップ1上のそれぞれ所定のパッドにその内端部が直接
接続可能なように位置決めされて固定されてなる。そし
て、このTABテープ10が図1の半導体チップ1の上
に重ねられて、TABテープ10の各リードが半導体チ
ップ1上の所定のパッドにそれぞれ電気的に直接接続さ
れている。
であり、封止樹脂部分を透視して半導体装置の内部構造
が示されている。また図3は図2のIII−III線に沿った
断面図である。図において、TABテープ10はテープ
部であるポリイミドテープ9上に接地用共用リード6、
電源用共用リード7および複数の信号リード8が半導体
チップ1上のそれぞれ所定のパッドにその内端部が直接
接続可能なように位置決めされて固定されてなる。そし
て、このTABテープ10が図1の半導体チップ1の上
に重ねられて、TABテープ10の各リードが半導体チ
ップ1上の所定のパッドにそれぞれ電気的に直接接続さ
れている。
【0010】接地用共用リード6は一列に配列された複
数個の接地パッド2に沿って延びて各パッドにそれぞれ
電気的に直接接続された母線部分を有する。この母線部
分の両側は信号パッド4の列の両端に設けられた接地パ
ッド2にそれぞれ接続するように折れ曲がっている。そ
して接地用共用リード6の両側の外端部は封止樹脂11
の外部に露出して延びている。
数個の接地パッド2に沿って延びて各パッドにそれぞれ
電気的に直接接続された母線部分を有する。この母線部
分の両側は信号パッド4の列の両端に設けられた接地パ
ッド2にそれぞれ接続するように折れ曲がっている。そ
して接地用共用リード6の両側の外端部は封止樹脂11
の外部に露出して延びている。
【0011】電源用共用リード7は接地用共用リード6
と同じ形状であり、一列に配列された複数個の電源パッ
ド3に沿って延びて各パッドにそれぞれ電気的に直接接
続された母線部分を有する。この母線部分の両側は信号
パッド4の列の両端に設けられた電源パッド3に接続す
るように接地用共用リード6とは反対側に折れ曲がって
いる。そして電源用共有リード7の両側の外端部は封止
樹脂11の外部に露出して延びている。
と同じ形状であり、一列に配列された複数個の電源パッ
ド3に沿って延びて各パッドにそれぞれ電気的に直接接
続された母線部分を有する。この母線部分の両側は信号
パッド4の列の両端に設けられた電源パッド3に接続す
るように接地用共用リード6とは反対側に折れ曲がって
いる。そして電源用共有リード7の両側の外端部は封止
樹脂11の外部に露出して延びている。
【0012】また、各信号リード8は内端部が所定の信
号パッド4にそれぞれ電気的に直接接続され、反対側の
外端部は封止樹脂11の外部に露出して延びている。接
地用共用リード6、電源用共用リード7および信号リー
ド8とチップ1との間は、ポリイミド膜5およびポリイ
ミドテープ9によって絶縁されている。そして破線11
aの内側の部分が図3に示すように封止樹脂11によっ
て封止される。この発明の半導体装置の厚みD(図3参
照)は0.5mmと薄くする必要があるために、ポリイミ
ドテープ9は金型(図示せず)に樹脂を注入して樹脂封止
を行う際に、樹脂の流れを妨げないようにその面積が極
力小さくされている。また、各リード6、7、8は35
μの薄くて長いリードであるために、樹脂注入時にリー
ドが垂れてチップと接触してショートする恐れがある
が、上述したようにポリイミド膜5がα線遮蔽と同時に
ショート防止の役目を果たす。
号パッド4にそれぞれ電気的に直接接続され、反対側の
外端部は封止樹脂11の外部に露出して延びている。接
地用共用リード6、電源用共用リード7および信号リー
ド8とチップ1との間は、ポリイミド膜5およびポリイ
ミドテープ9によって絶縁されている。そして破線11
aの内側の部分が図3に示すように封止樹脂11によっ
て封止される。この発明の半導体装置の厚みD(図3参
照)は0.5mmと薄くする必要があるために、ポリイミ
ドテープ9は金型(図示せず)に樹脂を注入して樹脂封止
を行う際に、樹脂の流れを妨げないようにその面積が極
力小さくされている。また、各リード6、7、8は35
μの薄くて長いリードであるために、樹脂注入時にリー
ドが垂れてチップと接触してショートする恐れがある
が、上述したようにポリイミド膜5がα線遮蔽と同時に
ショート防止の役目を果たす。
【0013】従来の半導体装置は各種のパッドがチップ
上に直線状に一列に並んでおり、また各リードの内端部
とパッドとの間に母線部分が延びた構造になっていたた
めにTAB方式を採用し、さらにそれぞれ複数設けられ
ている接地パッドおよび電源パッドを一括してリードに
直接接続させることができなかった。しかしながら上述
したように、複数の接地パッド2および複数の電源パッ
ド3をそれぞれ一列に配列しその両側に信号パッド4を
それぞれ一列に配列することにより、接地パッド2およ
び電源パッド3の列に沿って延びるようそれぞれ接地用
共用リード6および電源用共用リード7を設けることが
でき、これによりTAB方式を採用し、かつそれぞれ複
数設けられている接地パッドおよび電源パッドを一括し
てリードに直接接続させることが可能となる。これによ
り電気的ノイズの低減が図れる。また、Auワイヤを使
用しないために回路の抵抗が低く、半導体装置の動作の
高速化を図ることができる。
上に直線状に一列に並んでおり、また各リードの内端部
とパッドとの間に母線部分が延びた構造になっていたた
めにTAB方式を採用し、さらにそれぞれ複数設けられ
ている接地パッドおよび電源パッドを一括してリードに
直接接続させることができなかった。しかしながら上述
したように、複数の接地パッド2および複数の電源パッ
ド3をそれぞれ一列に配列しその両側に信号パッド4を
それぞれ一列に配列することにより、接地パッド2およ
び電源パッド3の列に沿って延びるようそれぞれ接地用
共用リード6および電源用共用リード7を設けることが
でき、これによりTAB方式を採用し、かつそれぞれ複
数設けられている接地パッドおよび電源パッドを一括し
てリードに直接接続させることが可能となる。これによ
り電気的ノイズの低減が図れる。また、Auワイヤを使
用しないために回路の抵抗が低く、半導体装置の動作の
高速化を図ることができる。
【0014】なお、上記実施例は複数の接地パッドおよ
び複数数の電源パッドをそれぞれ一列に配列させたが、
接続パッドおよび電源パッドのいずれか一方を一列に配
列するようにしても相当の効果が得られる。図4には接
地パッド2だけを一列に配列してこれを接地用共用リー
ド6で一括して接続した場合を示した。
び複数数の電源パッドをそれぞれ一列に配列させたが、
接続パッドおよび電源パッドのいずれか一方を一列に配
列するようにしても相当の効果が得られる。図4には接
地パッド2だけを一列に配列してこれを接地用共用リー
ド6で一括して接続した場合を示した。
【0015】
【発明の効果】以上説明したように、この発明において
は、大容量あるいは多機能の大型チップをより小さいパ
ッケージ(封止樹脂)内に収納するのに有用なLOC構造
を有する半導体装置において、TABテープを使用し、
かつ複数の接地パッドおよび複数の電源パッドをそれぞ
れ一列に配列して接地用共用リードおよび電源用共用リ
ードによってそれぞれ一括して接続できるようにしたの
で、大容量あるいは多機能で厚みの薄い、かつ電気的特
性の優れた半導体装置が得られ効果がある。
は、大容量あるいは多機能の大型チップをより小さいパ
ッケージ(封止樹脂)内に収納するのに有用なLOC構造
を有する半導体装置において、TABテープを使用し、
かつ複数の接地パッドおよび複数の電源パッドをそれぞ
れ一列に配列して接地用共用リードおよび電源用共用リ
ードによってそれぞれ一括して接続できるようにしたの
で、大容量あるいは多機能で厚みの薄い、かつ電気的特
性の優れた半導体装置が得られ効果がある。
【図1】この発明の半導体装置で使用される半導体チッ
プの一実施例を示す斜視図である。
プの一実施例を示す斜視図である。
【図2】図1の半導体チップを使用したこの発明の一実
施例により半導体装置の透視平面図である。
施例により半導体装置の透視平面図である。
【図3】図3は図2のIII−III線に沿った断面図であ
る。
る。
【図4】この発明の他の実施例による半導体装置の透視
平面図である。
平面図である。
【図5】従来のLOC構造を有する半導体装置の内部構
造を示す斜視図である。
造を示す斜視図である。
1 半導体チップ 2 接地パッド 3 電源パッド 4 信号パッド 5 ポリイミド膜 6 接地用共用リード 7 電源用共用リード 8 信号リード 9 ポリイミドテープ 10 TABテープ 11 封止樹脂
Claims (1)
- 【請求項1】 少なくとも1つの主面を有する半導体チ
ップと、 この半導体チップの主面の中央を通るようにそれぞれ一
列に配設された複数個の電源パッドおよび複数個の接地
パッドの少なくとも一方からなる第1ボンディングパッ
ド群と、 これらの第1ボンディングパッド群の両側に沿ってそれ
ぞれ一列に配設された複数個の信号パッドからなる第2
ボンディングパッド群と、 上記主面の上記第1および第2ボンディングパッド群の
両側の部分を覆う絶縁性薄膜と、 上記第1ボンディングパッド群のそれぞれ一列に配設さ
れた複数個の電源パッドおよび複数個の接地パッドのい
ずれか一方に沿って延びて各パッドにそれぞれ電気的に
直接接続されると共に、両側に外端部を有する少なくと
も1本の共通リード、それぞれ内端部が上記第2ボンデ
ィングパッド群の所定の信号パッドに電気的に直接接続
され反対側に外端部を有する複数本の信号リード、およ
びこれらの共通リードおよび信号リードを所定の位置に
位置決めして固定した絶縁性のテープ部、を含むTAB
テープと、 上記共通リードおよび各信号リードのそれぞれの外端部
を外部に露出させて、かつ全体の厚みが薄くなるように
上記各部分を封止する封止樹脂と、 からなる半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3239516A JP2518569B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
US07/944,242 US5252853A (en) | 1991-09-19 | 1992-09-14 | Packaged semiconductor device having tab tape and particular power distribution lead structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3239516A JP2518569B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0582585A JPH0582585A (ja) | 1993-04-02 |
JP2518569B2 true JP2518569B2 (ja) | 1996-07-24 |
Family
ID=17045964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3239516A Expired - Lifetime JP2518569B2 (ja) | 1991-09-19 | 1991-09-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5252853A (ja) |
JP (1) | JP2518569B2 (ja) |
Families Citing this family (164)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY109101A (en) * | 1992-05-25 | 1996-12-31 | Hitachi Ltd | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
US5338974A (en) * | 1993-03-17 | 1994-08-16 | Spectrian, Inc. | RF power transistor package |
US5396701A (en) * | 1993-06-29 | 1995-03-14 | Texas Instruments Inc. | Method for packaging an integrated circuit |
US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
JP2546530B2 (ja) * | 1993-12-24 | 1996-10-23 | 日本電気株式会社 | Loc構造半導体装置 |
JPH088386A (ja) * | 1994-06-23 | 1996-01-12 | Nec Corp | 半導体装置 |
JPH0831879A (ja) * | 1994-07-18 | 1996-02-02 | Fujitsu Ltd | 半導体装置とtabテープ及びそれぞれの製造方法 |
KR0144164B1 (ko) * | 1995-05-12 | 1998-07-01 | 문정환 | 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법 |
JP3501316B2 (ja) * | 1995-06-16 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
TW314650B (ja) * | 1995-06-21 | 1997-09-01 | Oki Electric Ind Co Ltd | |
US6060839A (en) * | 1995-08-09 | 2000-05-09 | Thermotrex Corporation | Thin diamond electron beam amplifier |
US5696033A (en) * | 1995-08-16 | 1997-12-09 | Micron Technology, Inc. | Method for packaging a semiconductor die |
JPH09102575A (ja) * | 1995-09-11 | 1997-04-15 | Internatl Business Mach Corp <Ibm> | 配線上の飛びの無いリードオン・チップのリードフレーム構成 |
US5807767A (en) * | 1996-01-02 | 1998-09-15 | Micron Technology, Inc. | Technique for attaching die to leads |
US5872398A (en) | 1996-01-11 | 1999-02-16 | Micron Technology, Inc. | Reduced stress LOC assembly including cantilevered leads |
US6277225B1 (en) * | 1996-03-13 | 2001-08-21 | Micron Technology, Inc. | Stress reduction feature for LOC lead frame |
US5729049A (en) | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
US6384333B1 (en) | 1996-05-21 | 2002-05-07 | Micron Technology, Inc. | Underfill coating for LOC package |
US5733800A (en) * | 1996-05-21 | 1998-03-31 | Micron Technology, Inc. | Underfill coating for LOC package |
US5717246A (en) | 1996-07-29 | 1998-02-10 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
JP2828056B2 (ja) * | 1996-08-20 | 1998-11-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5905401A (en) | 1996-09-09 | 1999-05-18 | Micron Technology, Inc. | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice |
US5763945A (en) * | 1996-09-13 | 1998-06-09 | Micron Technology, Inc. | Integrated circuit package electrical enhancement with improved lead frame design |
US5907184A (en) | 1998-03-25 | 1999-05-25 | Micron Technology, Inc. | Integrated circuit package electrical enhancement |
US5817540A (en) * | 1996-09-20 | 1998-10-06 | Micron Technology, Inc. | Method of fabricating flip-chip on leads devices and resulting assemblies |
US5759875A (en) * | 1996-10-04 | 1998-06-02 | Micron Technology, Inc. | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use |
US6072228A (en) * | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
US6001672A (en) * | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
JP3577913B2 (ja) | 1997-02-27 | 2004-10-20 | セイコーエプソン株式会社 | 半導体装置、およびこれを具備する電子機器 |
US5923081A (en) | 1997-05-15 | 1999-07-13 | Micron Technology, Inc. | Compression layer on the leadframe to reduce stress defects |
US5780923A (en) | 1997-06-10 | 1998-07-14 | Micron Technology, Inc. | Modified bus bar with Kapton™ tape or insulative material on LOC packaged part |
US6580157B2 (en) * | 1997-06-10 | 2003-06-17 | Micron Technology, Inc. | Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part |
US6043558A (en) * | 1997-09-12 | 2000-03-28 | Micron Technology, Inc. | IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages |
US6335225B1 (en) * | 1998-02-20 | 2002-01-01 | Micron Technology, Inc. | High density direct connect LOC assembly |
US7112474B1 (en) | 1998-06-24 | 2006-09-26 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7030474B1 (en) | 1998-06-24 | 2006-04-18 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7071541B1 (en) | 1998-06-24 | 2006-07-04 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7332375B1 (en) | 1998-06-24 | 2008-02-19 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6893900B1 (en) | 1998-06-24 | 2005-05-17 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7005326B1 (en) | 1998-06-24 | 2006-02-28 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
US6297960B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
US6124150A (en) | 1998-08-20 | 2000-09-26 | Micron Technology, Inc. | Transverse hybrid LOC package |
US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
US6448633B1 (en) * | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR100403142B1 (ko) * | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100379089B1 (ko) | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6639308B1 (en) * | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
WO2001068304A2 (en) * | 2000-03-10 | 2001-09-20 | Chippac, Inc. | Flip chip-in-leadframe package and process |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US7042068B2 (en) * | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6576494B1 (en) | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
KR20020058209A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
US6967395B1 (en) | 2001-03-20 | 2005-11-22 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US7045883B1 (en) | 2001-04-04 | 2006-05-16 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US7064009B1 (en) | 2001-04-04 | 2006-06-20 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
US7220615B2 (en) * | 2001-06-11 | 2007-05-22 | Micron Technology, Inc. | Alternative method used to package multimedia card by transfer molding |
US6444501B1 (en) * | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US7485952B1 (en) | 2001-09-19 | 2009-02-03 | Amkor Technology, Inc. | Drop resistant bumpers for fully molded memory cards |
US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
US7157790B2 (en) * | 2002-07-31 | 2007-01-02 | Microchip Technology Inc. | Single die stitch bonding |
US7326594B2 (en) * | 2002-07-31 | 2008-02-05 | Microchip Technology Incorporated | Connecting a plurality of bond pads and/or inner leads with a single bond wire |
SG120879A1 (en) * | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
US6818973B1 (en) * | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6919620B1 (en) | 2002-09-17 | 2005-07-19 | Amkor Technology, Inc. | Compact flash memory card with clamshell leadframe |
US7190062B1 (en) | 2004-06-15 | 2007-03-13 | Amkor Technology, Inc. | Embedded leadframe semiconductor package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
SG114585A1 (en) | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US7001799B1 (en) | 2003-03-13 | 2006-02-21 | Amkor Technology, Inc. | Method of making a leadframe for semiconductor devices |
US7095103B1 (en) | 2003-05-01 | 2006-08-22 | Amkor Technology, Inc. | Leadframe based memory card |
US7008825B1 (en) | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
US6897550B1 (en) | 2003-06-11 | 2005-05-24 | Amkor Technology, Inc. | Fully-molded leadframe stand-off feature |
US7368810B2 (en) | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
US7245007B1 (en) | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
JP3685196B2 (ja) | 2003-09-24 | 2005-08-17 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法並びに電子機器 |
US6921967B2 (en) * | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
US7138707B1 (en) | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
US7144517B1 (en) | 2003-11-07 | 2006-12-05 | Amkor Technology, Inc. | Manufacturing method for leadframe and for semiconductor package using the leadframe |
US7211879B1 (en) | 2003-11-12 | 2007-05-01 | Amkor Technology, Inc. | Semiconductor package with chamfered corners and method of manufacturing the same |
US7057268B1 (en) | 2004-01-27 | 2006-06-06 | Amkor Technology, Inc. | Cavity case with clip/plug for use on multi-media card |
US7091594B1 (en) | 2004-01-28 | 2006-08-15 | Amkor Technology, Inc. | Leadframe type semiconductor package having reduced inductance and its manufacturing method |
US20080003722A1 (en) * | 2004-04-15 | 2008-01-03 | Chun David D | Transfer mold solution for molded multi-media card |
US7202554B1 (en) | 2004-08-19 | 2007-04-10 | Amkor Technology, Inc. | Semiconductor package and its manufacturing method |
US7217991B1 (en) | 2004-10-22 | 2007-05-15 | Amkor Technology, Inc. | Fan-in leadframe semiconductor package |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
KR100681398B1 (ko) * | 2005-12-29 | 2007-02-15 | 삼성전자주식회사 | 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 |
SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
JP4540697B2 (ja) * | 2007-08-31 | 2010-09-08 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4472737B2 (ja) * | 2007-08-31 | 2010-06-02 | Okiセミコンダクタ株式会社 | 半導体装置、半導体素子及び基板 |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US20090236670A1 (en) * | 2008-03-21 | 2009-09-24 | Himax Analogic, Inc. | Semiconductor Device and a Manufacturing Process Thereof |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
SG142321A1 (en) * | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9209120B2 (en) | 2014-03-11 | 2015-12-08 | Freescale Semiconductor, Inc. | Semiconductor package with lead mounted power bar |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105721B2 (ja) * | 1985-03-25 | 1994-12-21 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体装置 |
CA1238119A (en) * | 1985-04-18 | 1988-06-14 | Douglas W. Phelps, Jr. | Packaged semiconductor chip |
JP2702219B2 (ja) * | 1989-03-20 | 1998-01-21 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
US5164815A (en) * | 1989-12-22 | 1992-11-17 | Texas Instruments Incorporated | Integrated circuit device and method to prevent cracking during surface mount |
US5115298A (en) * | 1990-01-26 | 1992-05-19 | Texas Instruments Incorporated | Packaged integrated circuit with encapsulated electronic devices |
US5146312A (en) * | 1991-02-28 | 1992-09-08 | Lim Thiam B | Insulated lead frame for semiconductor packaged devices |
-
1991
- 1991-09-19 JP JP3239516A patent/JP2518569B2/ja not_active Expired - Lifetime
-
1992
- 1992-09-14 US US07/944,242 patent/US5252853A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5252853A (en) | 1993-10-12 |
JPH0582585A (ja) | 1993-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2518569B2 (ja) | 半導体装置 | |
US5596225A (en) | Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die | |
US5347429A (en) | Plastic-molded-type semiconductor device | |
CA1238119A (en) | Packaged semiconductor chip | |
US5091772A (en) | Semiconductor device and package | |
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
JPH06151685A (ja) | Mcp半導体装置 | |
US5067005A (en) | Semiconductor device | |
EP0810655A2 (en) | A package for a semiconductor device | |
JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
US5793104A (en) | Apparatus for forming electrical connections between a semiconductor die and a semiconductor package | |
US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
JP2859223B2 (ja) | 半導体装置 | |
US5331511A (en) | Electrically and thermally enhanced integrated-circuit package | |
JPH04280458A (ja) | 半導体集積回路装置、その製造方法および実装構造 | |
US6140700A (en) | Semiconductor chip package and method for fabricating the same | |
US5477079A (en) | Power source noise suppressing type semiconductor device | |
US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
JPS63255953A (ja) | 絶縁物封止型回路装置 | |
JPS6010651A (ja) | 半導体装置 | |
JPH0521694A (ja) | 半導体装置 | |
JP2969301B2 (ja) | 半導体装置 | |
JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
JPH05114685A (ja) | 半導体装置 | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 |