KR20020021689A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020021689A
KR20020021689A KR1020000054376A KR20000054376A KR20020021689A KR 20020021689 A KR20020021689 A KR 20020021689A KR 1020000054376 A KR1020000054376 A KR 1020000054376A KR 20000054376 A KR20000054376 A KR 20000054376A KR 20020021689 A KR20020021689 A KR 20020021689A
Authority
KR
South Korea
Prior art keywords
plasma
metal layer
metal
forming
etching
Prior art date
Application number
KR1020000054376A
Other languages
English (en)
Inventor
최창주
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000054376A priority Critical patent/KR20020021689A/ko
Publication of KR20020021689A publication Critical patent/KR20020021689A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 금속 배선 형성용 금속층을 펄스 플라즈마(Pulse Plasma) 식각 방법에 의해 식각하여 일렉트론 새딩(Electron shading) 현상의 발생을 방지하기 위한 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성 방법은 금속 배선 형성용 금속층을 펄스 플라즈마 식각 방법에 의해 식각하므로, 펄스 플라즈마가 종래의 연속 플라즈마보다 음이온의 생성이 활발함에 따라 일렉트론 새딩 현상의 발생을 방지하여 노칭(Notching) 등의 금속 배선 프로파일(Profile)을 개선시켜 소자의 전기적 특성, 수율 및 신뢰성을 향상시키는 특징이 있으며 또한 저손상 식각을 위한 펄스형 플라즈마 식각 시 저대역 주파수를 사용하므로, 음이온 및 중성 라디칼(Radical)에 의한 식각을 증가시켜 플라즈마 차아지-업(Charge-up)에 의한 소자의 전기적 특성 열화 현상을 감소시키고 펄스형 플라즈마로 저손상 식각 시 발생하는 식각 속도 저하 현상을 방지하는 특징이 있다.

Description

금속 배선 형성 방법{Method for forming metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선 형성용 금속층을 펄스 플라즈마(Pulse Plasma) 식각 방법에 의해 식각하여 소자의 전기적 특성, 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 하부 구조물(11)상에 금속층(12a)과 감광막(13)을 순차적으로 형성한다.
도 1b에서와 같이, 상기 감광막(13)을 금속 배선이 형성될 부위에서만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막(13)을 마스크로 상기 금속층(12a)을 연속 플라즈마 식각 방법에 의해 식각하여 금속 배선층(12)을 형성하고, 후 공정에 의해 상기 감광막(13)을 제거한다.
여기서, 상기 연속 플라즈마 식각 방법에 의한 상기 금속층(12a)의 식각 공정 시 상기 감광막(13) 상부 부위에 도 2에서와 같은 각 분배 특성을 갖는 전자(21)가 축적되기 때문에 상기 플라즈마 중 도 2에서와 같은 각 분배 특성을 갖는 양이온(22)은 상기 식각 공정에 투입되지만 도 2에서와 같은 각 분배 특성을 갖는 상당수의 음이온(23)은 상기 전자(21)와의 척력에 의해 반사되는 일렉트론 새딩(Electron shading) 현상이 발생되어 게이트 절연막의 열화 등 하부 소자의 전기적 특성 열화(24)를 초래한다.
그러나 종래의 금속 배선 형성 방법은 금속 배선 형성용 금속층을 연속 플라즈마 식각 방법에 의해 선택 식각하기 때문에 일렉트론 새딩 현상이 발생되어 하부 소자의 전기적 특성 열화를 초래하므로 소자의 전기적 특성, 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 금속 배선 형성용 금속층을 펄스 플라즈마 식각 방법에 의해 식각하여 일렉트론 새딩 현상의 발생을 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래의 금속 배선 형성 방법을 나타낸 공정 단면도
도 2는 전자와 이온 각각의 각 분배 특성을 나타낸 도면
도 3a와 도 3b는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도
도 4는 각각의 펄스 플라즈마 식각 방법과 연속 플라즈마 식각 방법의 에너지에 따른 전자 밀도 함수를 나타낸 비교 그래프
도 5는 각각의 펄스 플라즈마 식각 방법과 연속 플라즈마 식각 방법의 변조 주파수에 따른 중성 라디칼의 상대적 농도 비를 나타낸 비교 그래프
도 6은 각각의 펄스 플라즈마 식각 방법과 연속 플라즈마 식각 방법의 변조 주파수에 따른 양이온의 밀도를 나타낸 비교 그래프
도 7은 각각의 펄스 플라즈마 식각 방법과 연속 플라즈마 식각 방법의 변조 주파수에 따른 음이온의 농도를 나타낸 비교 그래프
도 8은 각각의 펄스 플라즈마 식각 방법과 연속 플라즈마 식각 방법의 변조 주파수에 따른 식각률을 나타낸 비교 그래프
< 도면의 주요부분에 대한 부호의 설명 >
31 : 하부 구조물 32a : 금속층
32 : 금속 배선층 33 : 감광막
본 발명의 금속 배선 형성 방법은 하부 구조물상에 금속층을 형성하는 단계와, 상기 금속층을 선택 식각하여 금속 배선층을 형성하되, 상기 금속층을 플라즈마 내의 음이온 및 중성 라디칼 밀도가 증가되는 주파수 영역을 사용한 펄스 플라즈마 식각 방법에 의해 선택 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 3a에서와 같이, 하부 구조물(31)상에 금속층(32a)과 감광막(33)을 순차적으로 형성한다.
도 3b에서와 같이, 상기 감광막(33)을 금속 배선이 형성될 부위에서만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막(33)을 마스크로 상기 금속층(32a)을 펄스 플라즈마 식각 방법에 의해 식각하여 금속 배선층(32)을 형성하고, 후 공정에 의해 상기 감광막(33)을 제거한다.
여기서, 상기 펄스 플라즈마 식각 방법은 플라즈마를 사용하는 식각용기 내에서 Cl2와 BCl 등의 염소계 가스를 인가하고 상기 염소계 가스와 아르곤(Ar), 질소(N2) 및 산소(O2) 등의 첨가 가스를 사용하여 펄스형 플라즈마내 전자의 밀도를 균일하게 유지하며 1 ∼ 50 mTorr의 공정 압력, 200 ∼ 2000W의 초기 라디오 주파수 소스(Source) 전압, 13 ∼ 14 ㎒의 초기 라디오 주파수 소스 전압의 주파수 및 100 ∼ 1000W의 라디오 주파수 바이어스(Bias) 전압의 공정 조건으로 진행한다.
상기 펄스 플라즈마 식각 방법은 상기 연속 플라즈마 발생 용기에 사용되는 라디오 주파수 전압 발생기에 펄스 발생기를 결합시킨 것이다.
즉, 상기 펄스 발생기의 펄스로 트리거(Trigger)시켜 원하는 펄스의 시간만큼만 상기 라디오 주파수 전압을 변조시킨다.
이때, 상기 펄스 발생기의 변조 주파수는 100㎑ ∼ 1㎒이며 변조 시 듀티(Duty) 비는 30 ∼ 700%로 한다.
또한, 상기 변조된 라디오 주파수 전압을 유도결합형 플라즈마 식각 용기에 가하되 반사되는 전압의 최소화를 위하여 매칭 네트워크(Matching network)를 결합시켜 인가한다.
상술한 본 발명의 펄스 플라즈마 식각 방법을 연속 플라즈마 식각 방법과 비교 설명하면 먼저 도 4에서와 같이, 연속 플라즈마(B) 식각 방법 시 광범위한 에너지로 퍼져있던 전자의 에너지 분포 곡선이 펄스 플라즈마(A) 식각 방법인 경우 작은 에너지 영역으로 응축됨으로써 평균 에너지가 크게 감소한다.
그리고 도 5에서와 같이, 펄스 플라즈마(A)의 변조 주파수를 감소시킴에 따라 중성 라디칼(Radical)의 상대적인 농도비는 연속 플라즈마(B)에 비해 크게 바뀌지 않는다.
이어 도 6에서와 같이, 펄스 플라즈마(A) 식각 방식의 40 ∼ 60%의 듀티 비 효과로 800W의 펄스 플라즈마(A)와 400W의 연속 플라즈마(B)와의 양이온 농도가 비슷하지만 도 7에서와 같이, 음이온 발생에 있어서 변조 주파수에 대해 펄스 플라즈마(A)가 연속 플라즈마(B)보다 민감하여 저 주파수 대역에서 펄스 플라즈마(A)가 연속 플라즈마(B)보다 음이온의 생성이 활발하다.
상기와 같이 펄스 플라즈마(A)가 연속 플라즈마(B)보다 음이온의 생성이 활발하므로 도 4에서와 같이 연속 플라즈마(B)보다 펄스 플라즈마(A)의 전자 밀도 감소 현상의 원인이며 연속 플라즈마(B) 식각 방법에서 발생된 일렉트론 새딩 현상을 방지한다.
또한, 도 8에서와 같이, 1㎑의 낮은 주파수에서의 펄스 플라즈마(A) 식각 방법에 의한 TiN과 알루미늄(Al)과 같은 금속 배선 물질 및 감광막의 식각 속도가 크게 증가하며 또한 연속 플라즈마(B)보다 펄스 플라즈마(A)의 식각 선택비가 향상된다.
본 발명의 금속 배선 형성 방법은 금속 배선 형성용 금속층을 펄스 플라즈마 식각 방법에 의해 식각하므로, 펄스 플라즈마가 종래의 연속 플라즈마보다 음이온의 생성이 활발함에 따라 일렉트론 새딩 현상의 발생을 방지하여 노칭(Notching) 등의 금속 배선 프로파일(Profile)을 개선시켜 소자의 전기적 특성, 수율 및 신뢰성을 향상시키는 효과가 있으며 또한 저손상 식각을 위한 펄스형 플라즈마 식각 시 저대역 주파수를 사용하므로, 음이온 및 중성 라디칼에 의한 식각을 증가시켜 플라즈마 차아지-업(Charge-up)에 의한 소자의 전기적 특성 열화 현상을 감소시키고 펄스형 플라즈마로 저손상 식각 시 발생하는 식각 속도 저하 현상을 방지하는 효과가 있다.

Claims (2)

  1. 하부 구조물상에 금속층을 형성하는 단계;
    상기 금속층을 선택 식각하여 금속 배선층을 형성하되, 상기 금속층을 플라즈마 내의 음이온 및 중성 라디칼 밀도가 증가되는 주파수 영역을 사용한 펄스 플라즈마 식각 방법에 의해 선택 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 펄스 플라즈마 식각은 플라즈마를 사용하는 식각용기 내에서 Cl2와 BCl 등의 염소계 가스를 인가하고 상기 염소계 가스와 아르곤(Ar), 질소(N2) 및 산소(O2) 등의 첨가 가스를 사용하여 펄스형 플라즈마내 전자의 밀도를 균일하게 유지하며 1 ∼ 50 mTorr의 공정 압력, 200 ∼ 2000W의 초기 라디오 주파수 소스 전압, 13 ∼ 14 ㎒의 초기 라디오 주파수 소스 전압의 주파수 및 100 ∼ 1000W의 라디오 주파수 바이어스 전압의 공정 조건으로 진행함을 특징으로 하는 금속 배선 형성 방법.
KR1020000054376A 2000-09-16 2000-09-16 금속 배선 형성 방법 KR20020021689A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000054376A KR20020021689A (ko) 2000-09-16 2000-09-16 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000054376A KR20020021689A (ko) 2000-09-16 2000-09-16 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20020021689A true KR20020021689A (ko) 2002-03-22

Family

ID=19688905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054376A KR20020021689A (ko) 2000-09-16 2000-09-16 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20020021689A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001867A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 플라즈마 어택을 방지할 수 있는 반도체소자 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189540A (ja) * 1996-12-24 1998-07-21 Sony Corp プラズマエッチング装置
JPH10284297A (ja) * 1998-04-01 1998-10-23 Nec Corp プラズマ処理方法及びその装置
JPH1116892A (ja) * 1997-06-24 1999-01-22 Nec Corp プラズマ処理方法
JP2000150482A (ja) * 1998-11-12 2000-05-30 Sony Corp ドライエッチング方法
KR20000044561A (ko) * 1998-12-30 2000-07-15 김영환 식각 속도가 개선된 펄스형 플라즈마 식각방법
KR20000046078A (ko) * 1998-12-31 2000-07-25 김영환 반도체 소자의 콘택홀 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189540A (ja) * 1996-12-24 1998-07-21 Sony Corp プラズマエッチング装置
JPH1116892A (ja) * 1997-06-24 1999-01-22 Nec Corp プラズマ処理方法
JPH10284297A (ja) * 1998-04-01 1998-10-23 Nec Corp プラズマ処理方法及びその装置
JP2000150482A (ja) * 1998-11-12 2000-05-30 Sony Corp ドライエッチング方法
KR20000044561A (ko) * 1998-12-30 2000-07-15 김영환 식각 속도가 개선된 펄스형 플라즈마 식각방법
KR20000046078A (ko) * 1998-12-31 2000-07-25 김영환 반도체 소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001867A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 플라즈마 어택을 방지할 수 있는 반도체소자 제조방법

Similar Documents

Publication Publication Date Title
JP3271359B2 (ja) ドライエッチング方法
US5605601A (en) Method of manufacturing semiconductor device
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
TW201403752A (zh) 半導體結構的形成方法
TW201403704A (zh) 半導體結構的形成方法
KR20190107159A (ko) 유전체 컨택트 에칭
KR20010009811A (ko) 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
KR20040070812A (ko) 반도체 소자의 게이트 형성 방법
TW201403753A (zh) 半導體結構的形成方法
KR20020021689A (ko) 금속 배선 형성 방법
KR100927410B1 (ko) 반도체 장치의 미세 패턴 형성 방법
JP3271373B2 (ja) ドライエッチング方法
US20080160742A1 (en) Method for fabricating semiconductor device with recess gate
KR100559031B1 (ko) 반도체 소자의 콘택홀 형성 방법_
KR20000044561A (ko) 식각 속도가 개선된 펄스형 플라즈마 식각방법
JPH0485928A (ja) ドライエッチング方法
JP4360065B2 (ja) プラズマ処理方法
KR100324606B1 (ko) 알루미늄합금식각방법
KR20020044001A (ko) 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법
KR100382312B1 (ko) 반도체장치의 도전체 패턴 제조 방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3440599B2 (ja) ビアホール形成方法
KR19980021003A (ko) 반도체 소자의 제조 방법
KR100376255B1 (ko) 반도체 소자의 게이트 전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application