KR20010009811A - 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 - Google Patents
폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 Download PDFInfo
- Publication number
- KR20010009811A KR20010009811A KR1019990028403A KR19990028403A KR20010009811A KR 20010009811 A KR20010009811 A KR 20010009811A KR 1019990028403 A KR1019990028403 A KR 1019990028403A KR 19990028403 A KR19990028403 A KR 19990028403A KR 20010009811 A KR20010009811 A KR 20010009811A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- metal silicide
- polysilicon
- layer
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 150
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 84
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 84
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 79
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 75
- 239000002184 metal Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000002708 enhancing effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000001965 increasing effect Effects 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000001020 plasma etching Methods 0.000 claims abstract description 20
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 24
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000002265 prevention Effects 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 37
- 239000010410 layer Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 폴리사이드막을 플라즈마 식각방법에 의해 식각할 때, 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시킬 수 있는 식각방법을 제공한다. 본 발명은 식각 챔버에 플라즈마 소스 전원을 인가하고 금속 실리사이드막을 플라즈마 식각하되, 기판에 바이어스 전원을 인가함으로써, 식각가스의 이온들을 가속시켜 금속 실리사이드막을 식각하는 단계와, 플라즈마 소스 전원은 계속 인가하고 기판에 인가되었던 바이어스 전원은 인가하지 않거나 식각가스 이온들이 가속되지 않는 범위 내의 전력만을 인가함으로써, 식각가스가 금속 실리사이드막에는 화학적으로 흡착되고, 노출된 폴리실리콘막은 산화시키도록 하는 단계를 반복함으로써 이루어진다.
본 발명에 따르면, 폴리사이드막의 플라즈마 식각시 바이어스 전원을 변조시켜 노출된 폴리실리콘막 상에만 선택적으로 식각방지막을 형성함으로써, 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시킬 수 있다. 따라서, 폴리사이드막의 식각시 폴리실리콘막의 이상 식각에 따른 기판 손상을 막을 수 있어 반도체 소자의 신뢰성을 높일 수 있다.
Description
본 발명은 반도체 소자의 제조공정중 플라즈마 식각공정에 관한 것으로, 더욱 상세하게는, 플라즈마 식각방법으로 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 반도체 소자를 이루는 미세 패턴들의 선폭이 점차 감소하고 있다. 그러나, 선폭의 감소는 특히 도전층의 경우에 저항을 증가시켜 동작속도를 저하시키는 등의 문제를 일으킨다. 따라서, 최근에는 게이트 전극이나 비트라인 등의 도전층의 저항을 줄이기 위해, 폴리실리콘막과 금속 실리사이드막의 적층막(이하 폴리사이드막이라 한다)을 사용하고 있다. 그러나, 이 폴리사이드막은 원하는 패턴으로 식각하는 과정에서 다음과 같은 문제를 일으킨다.
즉, 폴리사이드막을 이용하여 원하는 도전층 패턴(여기서는 게이트 전극을 예로 든다)을 형성하기 위해서는, 먼저 도 1에 도시된 바와 같이, 기판(10, 도전층 패턴이 비트라인인 경우는 층간절연층일 수 있다) 상에 게이트 절연막(20)을 형성하고, 그 위에 폴리실리콘막(30)과 금속 실리사이드막(40) 예컨대, 텅스텐 실리사이드(WSix)막으로 이루어진 폴리사이드막을 형성한다. 그리고 원하는 패턴의 식각마스크(50)를 실리콘 질화물과 같은 물질로 형성한다. 이어서, 식각마스크(50)를 이용하여 폴리사이드막(30 및 40)을 식각하는데, 상세하게는 텅스텐 실리사이드막(40)을 소정의 식각가스를 이용하여 먼저 식각하고, 텅스텐 실리사이드막(40)의 식각이 끝나면 폴리실리콘막(30) 식각용 식각가스로 바꾸어 폴리실리콘막(30)을 식각하게 된다.
그런데, 텅스텐 실리사이드막(40)을 식각할 때 식각가스로는 통상 O2와 Cl2의 혼합가스 또는 이 혼합가스에 SF6를 소량 혼합한 가스를 사용하는데, 이 식각가스는 폴리실리콘막(30)에 대한 텅스텐 실리사이드막(40)의 식각선택비가 높지 않다. 따라서, 도 2에 도시된 바와 같이, 텅스텐 실리사이드막(42)의 식각이 완전히 끝나지 않아 군데군데 텅스텐 실리사이드(44)가 남아 있는 상태에서, 일부 노출된 폴리실리콘막(32)이 식각되어 버린다(A 참조). 이렇게 폴리실리콘막(32)의 군데군데에 홈(A)이 파이면 이후의 폴리실리콘막(32) 식각과정에서 식각이 불균일하게 진행되어 경우에 따라서는 기판(10)에 손상을 주기도 한다. 더욱이, 반도체 소자의 전체 높이를 낮추어가는 최근의 경향에 맞추어 폴리사이드막의 두께도 감소하는 경우에 이러한 홈(A)은 완성된 소자에 심각한 악영향을 미칠 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 상술한 문제점이 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비가 높지 않다는 점에 기인한다는 것에 착안하여, 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 높일 수 있는 방법, 및 이를 이용한 폴리사이드막의 플라즈마 식각방법을 제공하는 것이다.
도 1 및 도 2는 종래의 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 방법에 따라 폴리실리콘막과 금속 실리사이드막의 적층막을 식각할 때 사용되는 플라즈마 식각장치의 개략도이다.
도 4a 및 도 4b는 본 발명의 방법에 따라 바이어스 전원을 변조하는 과정을 도시한 파형도들이다.
도 5는 본 발명의 방법에 따라 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 과정을 도시한 단면도이다.
도 6a 내지 도 7b는 본 발명의 방법에 따라 폴리실리콘막과 금속 실리사이드막의 적층막을 식각할 때 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비가 증가하는 과정을 도시한 개념도들이다.
도 8은 본 발명의 방법에 따라 폴리실리콘막과 금속 실리사이드막의 적층막을 식각할 때 변조 주파수에 대한 폴리실리콘막과 금속 실리사이드막의 식각율 및 식각선택비를 도시한 그래프이다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 폴리사이드막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법은, 폴리사이드막이 형성된 기판을 플라즈마 식각 챔버에 로딩한 다음, 다음과 같은 단계들을 포함하여 수행함으로써 이루어진다.
(a) 식각 챔버에 플라즈마 소스 전원을 인가하고, 금속 실리사이드막을 플라즈마 식각하되, 기판에 바이어스 전원을 인가함으로써, 식각가스의 이온들을 가속시켜 금속 실리사이드막을 식각하는 단계.
(b) 플라즈마 소스 전원은 계속 인가하고, 기판에 인가되었던 바이어스 전원은 인가하지 않거나 인가하더라도 식각가스 이온들이 가속되지 않는 범위 내의 전력만을 인가함으로써, 식각가스가 금속 실리사이드막에는 화학적으로 흡착되고, 노출된 폴리실리콘막은 산화시키도록 하는 단계.
(c) 플라즈마 소스 전원은 계속 인가하고 다시 바이어스 전원을 인가하여 식각가스 이온들을 가속시켜, (b) 단계에서 금속 실리사이드막 상에 흡착된 식각가스는 쉽게 제거되어 금속 실리사이드막이 식각되고, (b) 단계에서 폴리실리콘막 상에 형성된 산화막은 제거되지 않고 폴리실리콘막의 식각을 저지하는 식각방지막으로 기능하도록 하는 단계.
여기서, 상기 금속 실리사이드막이 완전히 식각될 때까지 상기 (b) 단계 및 (c) 단계는 반복하여 수행할 수 있다.
상기 방법에서 상기 (b) 단계 및 (c) 단계의 반복 주기는 1Hz∼100kHz로 할 수 있고, 상기 (b) 단계의 지속시간 대 (c) 단계의 지속시간의 비는 1:9∼9:1로 할 수 있다.
또한, 상기의 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법을 이용한 본 발명에 따른 폴리사이드막의 식각방법은 다음과 같이 수행된다. 먼저, 기판 상에 폴리사이드막을 형성하고, 폴리사이드막 상에 폴리사이드막을 소정 패턴으로 식각하기 위한 식각 마스크를 형성한다. 이어서, 폴리사이드막과 식각 마스크가 형성된 기판을 플라즈마 식각 챔버에 로딩하고, 식각 챔버에 Cl2및 O2의 혼합가스로 이루어진 식각가스를 공급한다. 이어서, 식각 챔버에 플라즈마 소스 전원을 인가하고, 기판에는 온 주기와 오프 주기를 가지는 펄스 변조된 바이어스 전원을 인가한다. 여기서, 온 주기는 플라즈마 소스 전원에 의해 발생된 식각가스 이온들을 가속시키는 범위의 전력이 인가되는 기간이고, 오프 주기는 전력이 인가되지 않거나 인가되더라도 식각가스 이온들이 가속되지 않는 범위의 전력이 인가되는 기간이다. 그러면, 온 주기일 때는 식각가스의 이온들이 가속되어 식각 마스크에 의해 노출된 금속 실리사이드막을 식각하고, 오프 주기일 때는 식각가스가 금속 실리사이드막에는 화학적으로 흡착되고 노출된 폴리실리콘막은 산화시키게 된다. 마지막으로, 금속 실리사이드막이 완전히 식각된 기판 상의 폴리실리콘막 및 그 위에 형성된 실리콘 산화막을 상기 식각 마스크를 이용하여 식각한다.
상기 방법에서 기판에 인가되는 펄스 변조된 바이어스 전원의 주기는 1Hz∼100kHz로 할 수 있고, 상기 바이어스 전원의 온 주기/(온 주기+오프 주기)의 비는 0.1∼0.9로 할 수 있다.
이와 같이 본 발명은, 기판에 바이어스 전원을 인가하는 동안에는 금속 실리사이드막이 식각되고, 인가하지 않거나 인가하더라도 식각가스 이온을 가속시키지 않는 범위 내에서 인가하는 동안은 노출된 폴리실리콘막에 식각방지막인 산화막이 형성되게 함으로써, 본래 식각선택비가 높지 않은 식각가스를 사용하더라도 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 도 3은 본 발명의 폴리사이드막 식각에 사용되는 플라즈마 식각장치를 개략적으로 도시한 도면이다.
도 3에 도시된 플라즈마 식각장치는, 실제 식각이 일어나는 식각 챔버(210), 식각가스 주입구(250)를 통해 공급되는 식각가스를 이온화하는 플라즈마 생성 챔버(220), 플라즈마 생성 챔버(220)에 플라즈마 소스 전원을 공급하는 플라즈마 소스 전원 공급부(230), 식각 챔버(210) 내의 웨이퍼(100)가 놓이는 서셉터(212)에 바이어스 전원을 공급하는 바이어스 전원 공급부(260), 및 플라즈마 소스 전원 공급부(230) 및 바이어스 전원 공급부(260)로부터 각각 공급되는 전원의 임피던스를 정합하는 회로인 임피던스 매칭 네트워크(240 및 270)로 이루어진다.
여기서, 플라즈마 생성 챔버(220)는 도시된 바와 같이 식각 챔버(210)와 별도로 설치될 수도 있고, 방식에 따라서는 별도의 챔버를 이루지 않고 식각 챔버(210)의 둘레에 설치되는 코일의 형태로 구성될 수도 있다. 플라즈마 생성 방식으로는, ICP(Inductively Coupled Plasma), TCP(Transformer Coupled Plasma), SWP(Surface Wave Plasma), ECR(Electron Cyclotron Resonance), 헬리콘파 플라즈마(Helicon Wave Plasma) 등 여러가지가 있는데, 본 발명의 실시예에서는 어느 것을 사용하여도 좋다.
플라즈마 소스 전원 공급부(230)에서 공급되는 소스 파워로는 보통 고주파(Radio Frequency Wave)와 초고주파(microwave)가 사용되고, 바이어스 전원 공급부(260)에서 공급되어 식각가스 이온들을 가속시키는 바이어스 전원으로는 보통 100kHz∼30MHz의 주파수를 가지는 고주파가 사용된다.
바이어스 전원 공급부(260)는 일정한 주파수의 고주파를 발생시키는 바이어스 전원(262), 소정 주기를 가지는 펄스를 발생시키는 펄스 생성기(264), 바이어스 전원(262)에서 발생된 고주파와 펄스 생성기(264)에서 발생된 펄스를 합성하는 합성기(266), 합성기(266)에서 변조·합성된 바이어스 전원을 증폭하는 RF 증폭기(268)로 이루어진다.
도 4a는, 이러한 구조의 바이어스 전원 공급부(260)의 바이어스 전원(262), 펄스 생성기(264) 및 합성기(266)에서 출력되는 각 전원의 파형의 일예를 도시한 도면이다. 도 4a를 참조하면, 바이어스 전원(262)에 의해 발생된 일정한 주파수와 전력을 가지는 고주파(P)는, 펄스 생성기(264)에서 발생된 온 타임(QON) 및 오프 타임(QOFF)을 가지는 펄스(Q)와 함께, 합성기(266)에서 변조·합성되어 온 주기(RON)와 오프 주기(ROFF)를 가지는 펄스 변조된 고주파(R)로 된다. 여기서, QON=RON이고, QOFF=ROFF가 된다. 또한, 펄스 변조된 고주파(R)의 온 주기(RON)일 때의 주파수는 바이어스 전원(262)에서 발생된 고주파(P)의 주파수와 같다. 한편, 바이어스 전원 공급부(260)는 펄스 생성기(264)의 출력을 합성기(266)로 입력되거나 입력되지 않도록 하는 스위치(265)를 구비하여, 이 스위치(265)를 오프시키면 바이어스 전원(262)에서 발생된 고주파(P)가 그대로 출력되도록 할 수도 있다.
한편, 이와 같이 구성된 플라즈마 식각장치 자체는 이미 알려진 것이다. 예컨대, 미국특허 US 5,441,595호는 도 3에 도시된 구성과 유사한 구성의 플라즈마 식각장치를 사용하여, 변조된 바이어스 전원이 온 주기이면 이방성 식각이 이루어지고 바이어스 전원이 오프 주기이면 등방성 식각이 이루어지도록 하여 식각 프로파일이 양호한 비아홀(via hole)을 형성하는 방법을 제안하고 있다. 그러나, 본 발명은 이러한 플라즈마 식각장치를 사용하여 폴리사이드막의 식각선택비를 증가시키는 방법을 제공한다.
또한, 도 4b는 상기와 같은 구조의 바이어스 전원 공급부(260)의 바이어스 전원(262), 펄스 생성기(264) 및 합성기(266)에서 출력되는 각 전원의 파형의 다른 예를 도시한 도면이다. 도 4b에 도시된 파형들이 도 4a에 도시된 파형들과 다른 점은, 펄스 생성기(264)에 의해 공급되는 펄스(Q')의 오프 타임(Q'OFF)에서의 전압이 도 4a의 펄스(Q)와 달리 0이 아니라는 점이다. 즉, 펄스(Q')의 오프 타임(Q'OFF) 전압은 온 타임(Q'ON) 전압보다는 낮지만 0이 아니고, 따라서 합성기(266)에 의해 변조된 고주파(R')의 오프 주기(R'OFF)일 때의 전압이 O이 아니다.
이하, 상기의 플라즈마 식각장치를 사용하여 폴리사이드막의 식각선택비를 증가시키는 방법과 그 식각방법의 메카니즘을 상세히 설명한다.
도 5는 본 발명의 방법에 따라 폴리사이드막을 식각하는 과정을 도시한 단면도이다. 도 5 및 이하의 설명에서는, 폴리사이드막이 게이트 전극을 형성하는 경우를 예로 들어 설명하지만, 폴리사이드막이 다른 도전층 예컨대, 비트라인을 형성하는 경우라도 마찬가지이다.
먼저, 기판(110, 폴리사이드막이 비트라인을 형성하는 경우에는 층간절연막이 된다) 상에 게이트 절연막(120)을 형성하고, 전면에 폴리사이드막 즉 폴리실리콘막과 금속 실리사이드막(예컨대 텅스텐 실리사이드막)을 적층한 후, 실리콘 질화물과 같은 물질로 이루어진 식각 마스크(150)를 형성한다.
이렇게 형성된 웨이퍼(100)를 도 3에 도시된 바와 갈은 플라즈마 식각장치에 로딩하고, 식각가스를 주입한 후, 플라즈마 소스 전원 및 바이어스 전원을 인가하여 금속 실리사이드막을 먼저 식각한다. 이때 식각가스는 O2와 Cl2의 혼합가스를 사용하고, 그 혼합비는 부피비로 1:3 정도로 한다. 또한, SF6가스를 10% 이내로 더 첨가할 수 있다. 플라즈마 소스 전원은 300∼700W, 바이어스 전원은 50∼300W로 하고, 식각챔버(210) 내의 압력은 1∼10mTorr 정도로 유지하며, 기판 온도는 실온으로 한다.
그러면, 플라즈마 소스 전원에 의해 이온화된 식각가스 이온들이 바이어스 전원에 의해 가속되어 노출된 금속 실리사이드막을 식각한다. 이때, 폴리실리콘막이 노출될 때까지는 스위치(265)를 오프시켜 둠으로써, 바이어스 전원(262)에서 발생된 고주파(P)가 변조되지 않고 기판(100)에 그대로 인가되도록 한다(물론, 스위치(265)를 계속 온시켜 변조된 고주파(R)가 인가되도록 하여도 된다).
이런 상태로 소정 시간이 경과하면 도 5에 도시된 바와 같이, 금속 실리사이드막(142)이 식각되고 폴리실리콘막(132)이 노출되기 시작한다. 그러면, 플라즈마 소스 전원은 계속 인가된 상태에서 스위치(265)를 온시켜 변조된 고주파(R)가 인가되도록 한다. 도 5에 도시된 바와 같이, 변조된 고주파(R)를 이용하여 폴리사이드막(엄밀히 말해 금속 실리사이드막)을 식각하면, 폴리실리콘막(132)의 표면이 손상되지 않고 금속 실리사이드막(142)만이 양호한 프로파일로 식각된다. 폴리실리콘막(132)의 표면을 확대하여 도시한 도 5의 아래 부분을 보면, 폴리실리콘막(132)의 표면에는 아직 덜 식각된 금속 실리사이드(144)가 남아있고, 금속 실리사이드(144)가 제거되어 노출된 폴리실리콘막(132)의 표면에는 실리콘 산화막(160)이 형성되어 있다. 이 실리콘 산화막(160)은 변조된 고주파(R)가 오프 주기(ROFF)일 때 형성된 것으로, 변조된 고주파(R)가 온 주기(RON)일 때 폴리실리콘막(132)이 식각되는 것을 막아주는 식각방지막으로 기능한다. 따라서, 부분적으로 폴리실리콘막(132)이 노출되어 있더라도 폴리실리콘막(132)이 식각되지 않고 종래와 같은 홈(도 2의 A)이 생기지 않는다. 이러한 과정을 도 6a 내지 도 7b를 참조하여 더 구체적으로 설명한다.
도 6a는 변조된 고주파(R)가 오프 주기(ROFF)일 때 남아있는 텅스텐 실리사이드(144) 상에서 일어나는 과정을 개념적으로 도시한 것으로서, 식각가스들(251, 252)은 가속되지 않은 상태이므로 식각이 거의 일어나지 않고 텅스텐 실리사이드(144) 위에 화학적으로 흡착된다(146). 한편, 이와 같이 식각가스들(251, 252)이 가속되지 않고 흡착되도록 하기 위해서는 반드시 바이어스 전원이 0이 되어야 하는 것은 아니다. 즉, 식각가스들(251, 252)은 소정의 전력 범위의 바이어스 전원이 인가되더라도 폴리사이드막을 식각하기보다는 폴리사이드막 상에 흡착되는 성향을 보인다. 본 실시예에서는 대략 0∼40W 전력의 바이어스 전원이 인가되면 식각보다는 흡착이 우세하게 된다. 따라서, 도 4a에 도시된 변조된 고주파(R) 뿐만 아니라 도 4b에 도시된 변조된 고주파(R')를 사용하더라도 상기 및 이하에 설명하는 현상이 나타난다. 다만, 이 경우 펄스(Q')의 오프 타임(Q'OFF)일 때의 전압을, RF 증폭기(268)에 의해 증폭된 변조된 고주파(R')의 오프 주기(R'OFF)일 때의 전력이 상기의 범위에 들도록 조절해야 한다.
이어서, 변조된 고주파(R)가 온 주기(RON)가 되면, 도 6b에 도시된 바와 같이, 식각가스 이온들(251', 252')은 가속되고 오프 주기(ROFF)일 때 흡착되어 있던 층(146) 및 텅스텐 실리사이드(144)는 WOClx(147) 및 SiCl4(148)의 형태로 식각되어 제거된다.
한편, 노출된 폴리실리콘막(132) 상에서는 변조된 고주파(R)가 오프 주기(ROFF)일 때, 도 7a에 도시된 바와 같이, 역시 가속되지 않은 식각가스들(251, 252)이 흡착된다(160). 이때 특히, 산소 이온들은 폴리실리콘막(132)에 흡착되어 실리콘 산화막(SiO2)을 형성한다. 이어서, 변조된 고주파(R)가 온 주기(RON)가 되면 도 7b에 도시된 바와 갈이, 식각가스 이온들(251', 252')이 가속되어 에너지를 가지고 입사되더라도 폴리실리콘막(132) 상에 형성된 실리콘 산화막(160)은 식각가스 이온들(251', 252')과 반응성이 약하여 제거되지 않고 폴리실리콘막(132)의 식각방지막으로 기능하게 된다. 즉, 폴리실리콘막(132)에 대한 텅스텐 실리사이드(144)의 식각선택비가 증가하게 된다. 따라서, 이러한 주기를 반복하는 동안에 텅스텐 실리사이드(144)는 완전히 제거되지만 폴리실리콘막(132)은 거의 손상을 입지 않고 남아있게 된다.
텅스텐 실리사이드(144)가 완전히 제거된 후, 폴리실리콘막(132)을 통상적인 폴리실리콘 식각가스를 사용하여 플라즈마 식각함으로써(플라즈마 소스 전원 및 바이어스 전원은 계속 인가) 폴리사이드막의 식각이 종료한다. 이때, 폴리실리콘막(132) 상에 형성된 실리콘 산화막(160)은 그 두께가 수∼수십 Å 정도로 얇으므로 쉽게 제거된다. 즉, 폴리실리콘막(132)을 식각하기 전에, 마치 자연산화막을 제거하는 것과 마찬가지로, Cl2와 같은 가스를 이용하여 수∼수십초 정도에 걸쳐 식각하면 실리콘 산화막(160)은 완전히 제거된다.
한편, 상기의 텅스텐 실리사이드(144)의 식각시 펄스 변조된 고주파(R)의 변조 주파수 및 한 주기 내에서 온 주기(RON)의 비율(duty ratio)에 따라 텅스텐 실리사이드막과 폴리실리콘막의 식각율 및 식각선택비가 변화한다.
변조 주파수에 따른 식각선택비의 영향을 보면, 도 8에 도시된 바와 같이, 변조 주파수 즉, 펄스 생성기(264)에서 발생된 펄스(Q)의 주파수가 증가하면, 폴리실리콘막의 식각율(■)은 일정정도 증가하다가 약간 감소하고, 텅스텐 실리사이드막의 식각율(●)은 점점 감소한다. 그에 따라 폴리실리콘막에 대한 텅스텐 실리사이드막의 식각선택비(▲)는 감소하다가 일정해진다. 즉, 식각선택비는 변조 주파수가 작을수록 다시말해, 펄스(Q)의 주기가 길수록 증가한다. 이는, 변조 주파수가 작을수록 폴리실리콘막의 식각방지막(실리콘 산화막)이 형성될 시간이 충분해지고, 변조 주파수가 클수록 기판에 인가되는 변조된 바이어스 전원(R)은 변조의 효과가 거의 없는 연속적인 고주파(P)에 가깝게 되기 때문이다. 따라서, 변조 주파수는 식각선택비(▲)가 1보다 큰 범위 즉, 도 8에서 대략 500Hz 이하로 선택한다.
또한, 변조된 고주파(R)의 한 주기(RON+ROFF) 내에서 온 주기(RON)의 비율에 따른 식각선택비의 영향을 살펴보면, 온 주기(RON)의 비율이 작을수록 즉 오프 주기(ROFF)의 비율이 클수록 식각선택비가 증가하는 것으로 관측되었다. 이는, 오프 주기(ROFF)가 길수록 그만큼 폴리실리콘막의 식각방지막이 충분히 형성될 수 있기 때문이다. 따라서, 온 주기(RON)의 비율을 작게 할수록 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비는 증가하는데, 이를 너무 작게 하면 실제로 금속 실리사이드막이 식각될 시간이 짧아져 전체적인 식각시간은 길어지므로, 이 비율(duty ratio)은 적정한 수준 즉, RON/(RON+ROFF)=0.1∼0.9 사이에서 조절한다.
한편, 상술한 실시예에서는 금속 실리사이드막을 텅스텐 실리사이드막으로 하여 설명했지만, 본 발명의 방법은 텅스텐 실리사이드막뿐만 아니라, 타이타늄 실리사이드, 탄탈륨 실리사이드, 몰리브덴 실리사이드 등 금속 실리사이드막 일반에 대해서도 적용가능하다. 이때, 금속 실리사이드막을 텅스텐 실리사이드막이 아닌 다른 금속 실리사이드막으로 하는 경우, 변조 주파수에 대한 식각선택비의 변화는 도 8에 도시한 그래프의 개략적인 경향과는 동일하지만 그 구체적인 수치에서는 다를 수 있다. 따라서, 금속 실리사이드막을 텅스텐 실리사이드막이 아닌 다른 금속 실리사이드막으로 한 경우에는 식각선택비의 변화를 보면서 변조 주파수의 범위를 적절하게 즉, 1Hz∼100kHz 사이에서 선택한다.
이상 상술한 바와 같이 본 발명에 따르면, 폴리사이드막의 플라즈마 식각시 기판에 인가되는 바이어스 전원을 온 주기와 오프 주기를 가지도록 펄스 변조하여 노출된 폴리실리콘막에 식각방지막을 형성함으로써, 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시킬 수 있다. 따라서, 폴리사이드막의 식각시 폴리실리콘막의 이상 식각에 따른 기판 손상을 막을 수 있어 반도체 소자의 신뢰성을 높일 수 있다.
Claims (15)
- 기판 상에 형성된 폴리실리콘막과 금속 실리사이드막의 적층막을 플라즈마 식각할 때 폴리실리콘막에 대한 금속 실리사이드막의 식각 선택비를 증가시키는 방법에 있어서,(a) 식각 챔버에 플라즈마 소스 전원을 인가하고 상기 금속 실리사이드막을 플라즈마 식각하되, 상기 기판에 바이어스 전원을 인가함으로써, 식각가스의 이온들을 가속시켜 상기 금속 실리사이드막을 식각하는 단계;(b) 상기 플라즈마 소스 전원은 계속 인가하고, 상기 기판에 인가되었던 바이어스 전원은 인가하지 않거나 상기 식각가스 이온들이 가속되지 않는 범위 내의 전력만을 인가함으로써, 상기 식각가스가 상기 금속 실리사이드막에는 화학적으로 흡착되고, 노출된 상기 폴리실리콘막은 산화시키도록 하는 단계; 및(c) 상기 플라즈마 소스 전원은 계속 인가하고 상기 기판에 바이어스 전원을 인가하여 상기 식각가스 이온들을 가속시킴으로써, 상기 (b) 단계에서 상기 금속 실리사이드막 상에 흡착된 식각가스는 가속된 상기 식각가스 이온들에 의해 제거되어 상기 금속 실리사이드막이 식각되고, 상기 (b) 단계에서 상기 노출된 폴리실리콘막 상에 형성된 산화막은 상기 폴리실리콘막의 식각을 저지하는 식각방지막으로 기능하도록 하는 단계;를 포함하는 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제1항에 있어서, 상기 식각선택비를 증가시키는 방법은, 상기 금속 실리사이드막이 식각되어 상기 폴리실리콘막이 노출되기 시작할 때까지는 상기 (a) 단계를 계속 수행하고, 상기 폴리실리콘막이 노출되기 시작하면 상기 (b) 단계 및 (c) 단계로 진행하는 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제1항 또는 제2항에 있어서, 상기 식각선택비를 증가시키는 방법은 상기 폴리실리콘막 상의 금속 실리사이드막이 완전히 식각될 때까지 상기 (b) 단계 및 (c) 단계를 반복하는 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제3항에 있어서, 상기 (b) 단계 및 (c) 단계의 반복 주기는 1Hz∼100kHz인 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제3항에 있어서, 상기 (b) 단계 및 (c) 단계의 반복수행시 상기 (b) 단계의 지속시간 대 (c) 단계의 지속시간의 비는 1:9∼9:1인 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제1항에 있어서, 상기 식각가스는 Cl2및 O2의 혼합가스인 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제1항에 있어서, 상기 식각가스는 Cl2, O2및 SF6의 혼합가스인 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- 제1항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드, 타이타늄 실리사이드, 탄탈륨 실리사이드, 또는 몰리브덴 실리사이드로 이루어진 것을 특징으로 하는 금속 실리사이드막의 식각선택비를 증가시키는 방법.
- (a) 기판 상에 폴리실리콘막과 금속 실리사이드막의 적층막을 형성하고, 상기 적층막 상에 상기 적층막을 소정 패턴으로 식각하기 위한 식각 마스크를 형성하는 단계;(b) 상기 적층막과 식각 마스크가 형성된 기판을 플라즈마 식각 챔버에 로딩하고, 상기 식각 챔버에 Cl2및 O2의 혼합가스로 이루어진 식각가스를 공급하는 단계;(d) 상기 식각 챔버에 플라즈마 소스 전원을 인가하고, 상기 기판에는, 상기 플라즈마 소스 전원에 의해 발생된 식각가스 이온들을 가속시키는 전력이 인가되는 온 주기 및 전력이 인가되지 않거나 인가되더라도 상기 식각가스 이온들이 가속되지 않는 범위의 전력이 인가되는 오프 주기를 가지는 펄스 변조된 바이어스 전원을 인가함으로써, 상기 온 주기 동안에는 상기 가속된 식각가스의 이온들이 상기 식각 마스크에 의해 노출된 상기 금속 실리사이드막을 식각되고, 상기 오프 주기 동안에는 상기 식각가스가 상기 금속 실리사이드막에는 화학적으로 흡착되고 노출된 상기 폴리실리콘막은 산화시키는 단계;(e) 상기 (d) 단계에 의해 상기 금속 실리사이드막이 완전히 식각된 상기 기판 상의 상기 폴리실리콘막을 상기 식각 마스크를 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항에 있어서, 상기 식각가스에는 SF6가 더 혼합되는 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드, 타이타늄 실리사이드, 탄탈륨 실리사이드, 또는 몰리브덴 실리사이드로 이루어진 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항에 있어서, 상기 (c) 단계 및 (d) 단계의 사이에, 상기 폴리실리콘막이 노출되기 시작할 때까지, 상기 식각 챔버에 플라즈마 소스 전원 및 상기 기판에 변조되지 않은 바이어스 전원을 인가함으로써, 상기 식각가스의 이온들이 가속되어 상기 금속 실리사이드막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항 또는 제12항에 있어서, 상기 (d) 단계의 펄스 변조된 바이어스 전원의 주기는 1Hz∼100kHz인 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항 또는 제12항에 있어서, 상기 (d) 단계의 온 주기/(온 주기 + 오프 주기)의 비는 0.1∼0.9인 것을 특징으로 하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
- 제9항에 있어서, 상기 (d) 단계와 (e) 단계의 사이에, 상기 폴리실리콘막 상에 형성된 실리콘 산화막을 상기 식각 마스크를 이용하여 식각하는 단계를 더 포함하는 것을 특징으로하는 폴리실리콘막과 금속 실리사이드막의 적층막을 식각하는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028403A KR100292412B1 (ko) | 1999-07-14 | 1999-07-14 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
| US09/595,847 US6432834B1 (en) | 1999-07-14 | 2000-06-16 | Method for enhancing etch selectivity of metal silicide film to polysilicon film, and method for etching stacked film of metal silicide film and polysilicon film |
| JP2000214910A JP2001068461A (ja) | 1999-07-14 | 2000-07-14 | ポリシリコン膜に対する金属シリサイド膜のエッチング選択比を高める方法及びこれを用いてポリシリコン膜及び金属シリサイド膜との積層膜をエッチングする方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028403A KR100292412B1 (ko) | 1999-07-14 | 1999-07-14 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010009811A true KR20010009811A (ko) | 2001-02-05 |
| KR100292412B1 KR100292412B1 (ko) | 2001-06-01 |
Family
ID=19601612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990028403A KR100292412B1 (ko) | 1999-07-14 | 1999-07-14 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6432834B1 (ko) |
| JP (1) | JP2001068461A (ko) |
| KR (1) | KR100292412B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170134268A (ko) * | 2016-05-26 | 2017-12-06 | 도쿄엘렉트론가부시키가이샤 | 높은 종횡비 피쳐들을 에칭하기 위한 다중 주파수 전력 변조 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6612032B1 (en) * | 2000-01-31 | 2003-09-02 | Lexmark International, Inc. | Manufacturing method for ink jet pen |
| US6762129B2 (en) * | 2000-04-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus |
| US6544895B1 (en) | 2000-08-17 | 2003-04-08 | Micron Technology, Inc. | Methods for use of pulsed voltage in a plasma reactor |
| US6485572B1 (en) * | 2000-08-28 | 2002-11-26 | Micron Technology, Inc. | Use of pulsed grounding source in a plasma reactor |
| US7169255B2 (en) * | 2002-02-15 | 2007-01-30 | Hitachi High-Technologies Corporation | Plasma processing apparatus |
| EP1376683B1 (en) * | 2002-06-28 | 2007-03-07 | STMicroelectronics S.r.l. | Process for forming trenches with oblique profile and rounded top corners |
| KR100457844B1 (ko) * | 2002-08-27 | 2004-11-18 | 삼성전자주식회사 | 반도체 장치의 식각 방법 |
| US7570028B2 (en) * | 2007-04-26 | 2009-08-04 | Advanced Energy Industries, Inc. | Method and apparatus for modifying interactions between an electrical generator and a nonlinear load |
| US20090028216A1 (en) * | 2007-07-26 | 2009-01-29 | M/A-Com, Inc. | Method and apparatus for generating a radio frequency pulse |
| KR100919342B1 (ko) * | 2007-09-06 | 2009-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8716984B2 (en) | 2009-06-29 | 2014-05-06 | Advanced Energy Industries, Inc. | Method and apparatus for modifying the sensitivity of an electrical generator to a nonlinear load |
| GB201406135D0 (en) | 2014-04-04 | 2014-05-21 | Spts Technologies Ltd | Method of etching |
| KR20170075887A (ko) * | 2015-12-23 | 2017-07-04 | 삼성전자주식회사 | 플라즈마 처리 장치, 그의 플라즈마 처리 방법, 및 플라즈마 식각 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160408A (en) | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
| JP2988122B2 (ja) | 1992-05-14 | 1999-12-06 | 日本電気株式会社 | ドライエッチング装置および半導体装置の製造方法 |
| US6008139A (en) * | 1996-06-17 | 1999-12-28 | Applied Materials Inc. | Method of etching polycide structures |
| JP3165047B2 (ja) * | 1996-12-12 | 2001-05-14 | 日本電気株式会社 | ポリサイド膜のドライエッチング方法 |
| US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
-
1999
- 1999-07-14 KR KR1019990028403A patent/KR100292412B1/ko not_active IP Right Cessation
-
2000
- 2000-06-16 US US09/595,847 patent/US6432834B1/en not_active Expired - Fee Related
- 2000-07-14 JP JP2000214910A patent/JP2001068461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170134268A (ko) * | 2016-05-26 | 2017-12-06 | 도쿄엘렉트론가부시키가이샤 | 높은 종횡비 피쳐들을 에칭하기 위한 다중 주파수 전력 변조 |
| US10340123B2 (en) | 2016-05-26 | 2019-07-02 | Tokyo Electron Limited | Multi-frequency power modulation for etching high aspect ratio features |
Also Published As
| Publication number | Publication date |
|---|---|
| US6432834B1 (en) | 2002-08-13 |
| JP2001068461A (ja) | 2001-03-16 |
| KR100292412B1 (ko) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8419958B2 (en) | Using positive DC offset of bias RF to neutralize charge build-up of etch features | |
| KR100292412B1 (ko) | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 | |
| US6831021B2 (en) | Plasma method and apparatus for processing a substrate | |
| US8809199B2 (en) | Method of etching features in silicon nitride films | |
| KR100514150B1 (ko) | 기판 에칭 방법 및 장치 | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| TW201403752A (zh) | 半導體結構的形成方法 | |
| KR100370989B1 (ko) | 반도체 장치의 제조 장치 및 방법 | |
| KR100528685B1 (ko) | 시료의 표면 가공방법 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JP3705977B2 (ja) | ゲート電極の形成方法 | |
| US20010051438A1 (en) | Process and apparatus for dry-etching a semiconductor layer | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| KR100253080B1 (ko) | 반도체 장치의 건식식각 방법 및 그 제조 장치 | |
| KR100932763B1 (ko) | 시료의 플라즈마 에칭방법 | |
| US11373875B2 (en) | Plasma processing method | |
| JP4414518B2 (ja) | 表面処理装置 | |
| US11257678B2 (en) | Plasma processing method | |
| TW201403753A (zh) | 半導體結構的形成方法 | |
| JPH11340213A (ja) | 試料の表面加工方法 | |
| JP2000306894A (ja) | 基板のプラズマ処理方法 | |
| JP2000012529A (ja) | 表面加工装置 | |
| KR20000044561A (ko) | 식각 속도가 개선된 펄스형 플라즈마 식각방법 | |
| KR100407983B1 (ko) | 백금식각방법 | |
| KR100355606B1 (ko) | 반도체소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120229 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |