KR20020044001A - 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 - Google Patents
반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 Download PDFInfo
- Publication number
- KR20020044001A KR20020044001A KR1020000073485A KR20000073485A KR20020044001A KR 20020044001 A KR20020044001 A KR 20020044001A KR 1020000073485 A KR1020000073485 A KR 1020000073485A KR 20000073485 A KR20000073485 A KR 20000073485A KR 20020044001 A KR20020044001 A KR 20020044001A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- gas
- semiconductor device
- sih
- gap
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000007789 gas Substances 0.000 claims abstract description 38
- 230000008021 deposition Effects 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 14
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- -1 for example Chemical compound 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910008284 Si—F Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 미세 패턴들간의 갭을 채우는 절연층 형성 방법을 개시한다. 본 발명의 일 관점은, 물질층 패턴이 형성된 반도체 기판 상에 실리콘 소오스 가스(silicon source gas) 및 에천트 소오스 가스(etchant source gas)를 포함하는 반응 가스로부터 여기되는 플라즈마를 제공한다. 반도체 기판의 후면에 바이어스(bias)를 지속적으로 인가하거나 온-오프(on-off)로 펄스(pulse) 상태로 인가하여 플라즈마에 의한 증착 작용 및 식각 작용을 유발하여 반도체 기판 상에 절연층을 형성한다. 본 발명은 보이드(void) 발생을 방지하며 절연층을 형성할 수 있다.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 미세 패턴(small patterns)들간의 갭(gap)을 채우는 절연층 형성 방법에 관한 것이다.
반도체 장치가 고집화됨에 따라 패턴들의 크기가 매우 작아지고 있다. 이에 따라, 게이트나 비트 라인(bit line)과 같은 도전성 라인들 간에 절연층을 보이드(void)없이 증착하기가 매우 어려워지고 있다. 이러한 보이드는 후속 공정에서 도전 물질을 증착할 때 브리지(bridge)를 유발하여 반도체 장치의 정상적인 동작을 불가능하게 할 수 있다.
상기한 바와 같은 갭 채움(gap fill) 특성이 열악해지는 것은 절연층의 증착 특성에 기인하는 것으로, 절연층이 증착될 때 패턴들의 모서리 부위에 우선적으로 증착이 이루어져 우선적으로 증착된 부분이 패턴들 간의 갭 내부에 절연 물질이 계속적으로 증착되는 것을 방해하기 때문이다. 즉, 패턴들의 모서리 부위에 우선적으로 절연 물질의 증착이 이루어져 결국 이러한 절연 물질에 의해서 갭의 입구를 막히는 원하지 않는 효과가 발생되며, 이에 의해서 갭 내부가 절연 물질의 증착으로 채워지는 것이 억제된다. 이에 따라, 보이드를 수반하는 절연층이 형성되는 것을 회피하기가 어려워진다.
본 발명이 이루고자 하는 기술적 과제는, 미세 패턴들 간의 갭을 충분히 채워 보이드의 발생을 방지하는 반도체 장치의 절연층 형성 방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 의한 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층 형성 방법을 설명하기 위해서 개략적으로 도시한 타이밍(timing)도 이다.
도 2 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
<도면의 주요 부호에 대한 간략한 설명>
100: 반도체 기판,200: 미세 물질층 패턴,
300; 절연층.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 물질층 패턴이 형성된 반도체 기판 상에 실리콘 소오스 가스 및 에천트 소오스 가스를 포함하는반응 가스로부터 여기되는 플라즈마를 제공하는 단계와, 상기 반도체 기판의 후면에 바이어스를 지속적으로 인가하거나 온-오프로 펄스 상태로 인가하여 상기 플라즈마에 의한 증착 작용 및 식각 작용을 유발하여 상기 반도체 기판 상에 상기 물질층 패턴 간의 갭을 메우는 절연층을 형성하는 단계를 포함하는 반도체 장치의 절연층 형성 방법을 제공한다.
여기서, 상기 실리콘 소오스 가스는 SiH4, Si2H6, Si(CH3)4, SiH3(CH3) 또는 SiH2(CH3)2를 포함하고, 상기 에천트 소오스 가스는 SiF4, SiHF3, SiH2F2, SiH3F 또는 Si2F6을 포함하거나 CF4, CHF3, CH2F2, C4F8, C2F6또는 C5F8을 포함하거나 F2또는 NF3을 포함한다. 더하여, 상기 반응 가스는 산소 전구체(precursor) 또는 할로겐 가스를 더 포함한다.
본 발명에 따르면, 보이드의 발생을 방지하며 미세한 물질층 패턴들 간의 갭을 메우는 절연층을 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 1은 본 발명의 실시예에 의한 반도체 장치의 절연층 형성 방법에 이용되는 바이어스(bias) 인가 조건을 나타내는 타이밍(timing)도이고, 도 2 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 절연층 형성 방법을 공정 순서에 따라 개략적으로 나타내는 단면도들이다.
본 발명의 실시예에 의한 반도체 장치의 절연층 형성 방법은 절연층을 증착할 때, 증착 목적의 반응 가스에 식각 목적의 반응 가스를 추가한 반응 가스를 이용하고 바이어스를 펄스(pulse) 형태로 제공하여, 즉, 바이어스를 온-오프(on-off) 형태로 지속적으로 제공하며 절연층을 증착하는 방법을 제공한다. 이하 도면들을 인용하는 실시예를 통해서 보다 상세하게 설명한다.
도 1 및 도 2를 참조하면, 반도체 기판(100) 상에 물질층 패턴(200)을 형성한다. 이러한 물질층 패턴(200)은 트랜지스터의 게이트 라인(gate line)과 이러한 게이트 라인을 보호하는 절연 물질로 이루어지는 캐핑층(capping layer) 및 스페이이서(spacer) 등으로 이루어지는 게이트 구조일 수 있다. 또한, 물질층 패턴(200)은 비트 라인 등과 같은 도전층 패턴일 수 있다.
이러한 물질층 패턴(200) 상에 SiH4, Si2H6, Si(CH3)4, SiH3(CH3) 또는 SiH2(CH3)2등의 Si-H계 가스와 같은실리콘 소오스 가스(silicon source gas)를 포함하는 반응 가스를 사용하여 절연층 제1하위층(300a)을 증착한다. 실리콘 소오스 가스는 증착에 필요한 실리콘을 제공하는 역할을 한다.
또한, 이러한 반응 가스에는 실리콘 소오스 가스와 같이 증착 목적의 가스 이외에도 불소를 함유하는 에천트 소오스 가스(etchant source gas)와 같은 식각 목적의 가스도 포함되는 것이 바람직하다. 에천트 소오스 가스로는, Si-F계 가스(예컨대, SiF4, SiHF3, SiH2F2, SiH3F 또는 Si2F6), C-F계 가스(예컨대, CF4, CHF3, CH2F2, C4F8, C2F6또는 C5F8), F2또는 NF3을 예로 들 수 있다. 이러한 불소를 함유하는 가스는 플라즈마(plasma) 등으로 여기되어 실리콘 산화물과 반응할 때, SiF4와 같이 휘발성이 강한 부산물을 생성하는 것으로 알려져 있으며, 주로 식각 공정에 사용되는 것으로 알려져 있다.
한편, 상기한 바와 같은 반응 가스는 실리콘 소오스 가스 및 에천트 소오스 가스 외에도 산화 실리콘을 형성하기 위한 산소 전구체, 예컨대, 산소 가스, TEOS 또는 오존(O3) 등을 더 포함할 수 있으며, 플라즈마 여기에 필요한 플라즈마 개시용 가스(plasma ignition gas), 예컨대, 아르곤 가스(Ar), 질소 가스 또는 크세논 가스(Xe) 등과 같은 할로겐 가스를 더 포함하여 이루어진다.
이러한 반응 가스에 소오스 파워(source power)를 제공하여 플라즈마를 생성시킨다. 이때, 반도체 기판(100)의 후면에는 도 1의 타이밍 도에 도시된 바와 같이 바이어스를 인가하지 않는다. 따라서, 반응 가스로부터 여기되는 플라즈마는 식각 작용보다는 증착 작용을 우세하게 일으키게 된다.
즉, 실리콘 래디컬(silicon radical) 및 산소 래디컬에 의한 절연층 제1하위층(300a)의 증착이 우세하게 이루어진다. 반응 가스에 함유된 불소 함유 가스는 상기한 소오스 파워에 의해서 불소 이온 상태로 플라즈마 내에 함유되어 있고 아르곤 이온 또한 플라즈마 내에 함유되어 있으나, 상기한 바와 같이 바이어스가 오프된 상태이어서 상기한 이온들이 가속되지 않으므로 활발한 식각 작용을 수행하기가 어렵다. 이에 따라 증착 작용이 식각 작용에 비해 우세하게 발생한다.
따라서, 절연층 제1하위층(300a)은 물질층 패턴(200)을 덮도록 얇게 형성될 수 있다. 이때, 절연층 제1하위층(300a)의 물질층 패턴(200)의 모서리 부분을 덮는 부분은 증착 작용이 다른 부분에 비해 우세하게 되어 돌출된 형상으로 형성된다.
도 3을 참조하면, 도 1의 타이밍 도에 도시된 바와 같이 반도체 기판(100)의 후면에 바이어스를 온시켜 플라즈마 내에 함유된 불소 이온 또는 아르곤 이온 등이 식각 작용을 우세하기 하도록 한다. 인가되는 바이어스에 의해서 플라즈마 내에 함유된 불소 이온 등은 반도체 기판(100) 상으로 가속되게 되고, 이에 따라, 절연층 제1하위층(300b)의 물질층 패턴(200)의 모서리 부분을 덮는 돌출된 부분(A)은 다른 부분에 비해서 우세하게 식각된다. 형상에 대한 식각 속도는 이온의 가시각(view angle)이 클수록 커진다고 알려져 있으므로, 상기한 돌출된 부분(A)에 대한 이온에 의한 식각 속도는 절연층 제1하위층(300b)의 다른 부분에 비해서 우세하게 된다. 이러한 식각 작용에 의해서 돌출된 부분(A)의 돌출된 정도는 선택적으로 완화되게 된다.
도 4를 참조하면, 도 1의 타이밍 도에 도시된 바와 같이 바이어스를 다시 오프시켜 실리콘 래디컬 또는 산소 래디컬에 의한 증착 작용이 우세하도록 하여 식각된 절연층 제1하위층(300b) 상에 절연층 제2하위층(300c)을 형성한다. 이때, 절연층 제2하위층(300c) 또한 물질층 패턴(200)의 모서리 부분을 덮는 부분이 상대적으로 우세하게 증착되어 돌출될 수 있다.
그러나, 도 3을 참조하여 설명한 바와 같이 다시 바이어스를 온하여 이러한 절연층 제2하위층(300c)의 돌출된 부분을 우선적으로 식각하여 이러한 돌출된 부분에 의해서 물질층 패턴(200) 사이의 갭 부분이 가려지는 것을 방지할 수 있다.
도 5를 참조하면, 도 1의 타이밍 도에 도시된 바와 같이 바이어스의 온-오프를 계속적으로 반복하여 증착 및 식각이 우세한 단계들을 반복시킴으로써 절연층(300)을 형성한다. 앞서 도 2를 참조하여 설명한 바와 같이 바이어스를 온한 상태에서는 증착 작용이 우세하여 절연층 제1하위층(300b)의 모서리를 덮는 부분이 선택적으로 식각되어 제거될 수 있으므로, 절연층(300)은 물질층 패턴(200)들 간의 갭을 보이드의 발생을 방지하며 충분히 메울 수 있다.
한편, 상술한 바와 같은 바이어스를 연속적으로 온-오프시키며 증착 및 식각을 반복적으로 수행하는 본 발명의 실시예에 따른 절연층 증착에 사용되는 증착 장비로는 플라즈마 생성을 위한 소오스 파워와 이온 가속을 위한 바이어스 파워를 독립적으로 인가할 수 있는 증착 장비를 예를 들 수 있다. 구체적으로, ICP(Inductively Coupled Plasma) 장비, TCP(Transformer Coupled Plasma) 장비, SWP(Surface Wave Plasma) 장비, HWP(Helicon Wave Plasma) 장비 또는 ECR(Electron Cyclotron Resonance) 장비 등과 같이 바이어스 파워와 소오스 파워를 독립적으로 인가할 수 있는 증착 장비를 이용할 수 있다.
한편, 상기한 바와 같은 바이어스의 온-오프 대신에 바이어스를 계속하여 인가하는 조건으로 상술한 바와 같은 절연층(300)을 형성할 수 있다. 이때, 반응 가스는 상기한 바와 같이 실리콘 소오스 가스와 에천트 소오스 가스를 함께 함유하는 것이 바람직하다.
이러한 조건에서는 상술한 바와 같은 절연층(300)의 증착 및 식각이 함께 발생될 수 있으므로, 상술한 바와 같은 물질층 패턴(200)의 모서리 부분에서의 우선적으로 돌출되는 부분을 선택적으로 식각하는 작용을 구현할 수 있다. 이에 따라, 물질층 패턴(200)들 간의 갭을 보이드 발생 없이 메우는 절연층(300)을 형성할 수 있다. 그러나, 공정 조건의 제어 면에 있어서, 앞서 상술한 바와 같이 바이어스를 펄스 형태로 연속적으로 온-오프하는 것이 바람직하다. 이때, 바이어스 파워는 대략 100㎑ 내지 30㎒의 고주파를 이용할 수 있으나 100㎑ 이하의 주파수로도 바이어스 파워를 펄스 형태로 인가할 수 있다.
한편, 절연층(300)의 전체적인 증착 속도는 반응 가스를 이루는 구성 성분들의 혼합 비율과 바이어스의 온-오프 간의 시간 비율(duty ratio)에 따라 달라질 수 있음은 명백하다. 따라서, 이러한 반응 가스의 혼합 비율 및 바이어스의 온-오프 간의 비율을 조절하여 전체 절연층(300)의 증착 속도를 제어할 수 있다. 이때, 온-오프 간의 비율은 대략 10 내지 90 % 정도 내에서 설정할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 미세한 물질층 패턴들 간을 메우는 절연층을 형성할 때, 미세한 물질층 패턴들 간의 갭 내부에 보이드가 발생하는 것을 방지할 수 있다. 따라서, 높은 채움 특성을 가지는 절연층을 형성할 수 있어, 후속 공정에서 브리지 등과 같은 절연 불량이 발생하는 것을 방지할 수 있다.
Claims (3)
- 물질층 패턴이 형성된 반도체 기판 상에 실리콘 소오스 가스 및 에천트 소오스 가스를 포함하는 반응 가스로부터 여기되는 플라즈마를 제공하는 단계; 및상기 반도체 기판의 후면에 바이어스를 지속적으로 인가하거나 온-오프로 펄스 상태로 인가하여 상기 플라즈마에 의한 증착 작용 및 식각 작용을 유발하여 상기 반도체 기판 상에 상기 물질층 패턴 간의 갭을 메우는 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 절연층 형성 방법.
- 제1항에 있어서, 상기 실리콘 소오스 가스는 SiH4, Si2H6, Si(CH3)4, SiH3(CH3) 및 SiH2(CH3)2로 이루어지는 일군에서 선택되는 적어도 어느 하나의 가스를 포함하고,상기 에천트 소오스 가스는 SiF4, SiHF3, SiH2F2, SiH3F 및 Si2F6으로 이루어지는 일군에서 선택되는 적어도 어느 하나의 가스를 포함하거나 CF4, CHF3, CH2F2, C4F8, C2F6및 C5F8로 이루어지는 일군에서 선택되는 적어도 어느 하나의 가스를 포함하거나 F2또는 NF3을 포함하는 것을 특징으로 하는 반도체 장치의 절연층 형성 방법.
- 제1항에 있어서, 상기 반응 가스는 산소 전구체 또는 할로겐 가스를 더 포함하는 것을 특징으로 하는 반도체 장치의 절연층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073485A KR20020044001A (ko) | 2000-12-05 | 2000-12-05 | 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073485A KR20020044001A (ko) | 2000-12-05 | 2000-12-05 | 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020044001A true KR20020044001A (ko) | 2002-06-14 |
Family
ID=27679745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000073485A KR20020044001A (ko) | 2000-12-05 | 2000-12-05 | 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020044001A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056827B2 (en) | 2003-08-14 | 2006-06-06 | Samsung Electronics Co., Ltd. | Methods of filling trenches using high-density plasma deposition (HDP) |
| KR100797896B1 (ko) * | 2004-11-12 | 2008-01-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다양한 동작 전압들을 갖는 집적 회로들을 절연시키기 위한반도체 구조 |
| WO2009073361A1 (en) * | 2007-11-29 | 2009-06-11 | Lam Research Corporation | Pulsed bias plasma process to control microloading |
| US9059116B2 (en) | 2007-11-29 | 2015-06-16 | Lam Research Corporation | Etch with pulsed bias |
-
2000
- 2000-12-05 KR KR1020000073485A patent/KR20020044001A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056827B2 (en) | 2003-08-14 | 2006-06-06 | Samsung Electronics Co., Ltd. | Methods of filling trenches using high-density plasma deposition (HDP) |
| US7598177B2 (en) | 2003-08-14 | 2009-10-06 | Samsung Electronics Co., Ltd. | Methods of filling trenches using high-density plasma deposition (HDP) |
| KR100797896B1 (ko) * | 2004-11-12 | 2008-01-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다양한 동작 전압들을 갖는 집적 회로들을 절연시키기 위한반도체 구조 |
| WO2009073361A1 (en) * | 2007-11-29 | 2009-06-11 | Lam Research Corporation | Pulsed bias plasma process to control microloading |
| US8609546B2 (en) | 2007-11-29 | 2013-12-17 | Lam Research Corporation | Pulsed bias plasma process to control microloading |
| US9059116B2 (en) | 2007-11-29 | 2015-06-16 | Lam Research Corporation | Etch with pulsed bias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364956B2 (en) | Method for manufacturing semiconductor devices | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| JPH06163478A (ja) | 半導体のドライエッチング方法 | |
| JP4209774B2 (ja) | シリコン基板のエッチング方法およびエッチング装置 | |
| EP1042791B1 (en) | Improved techniques for etching with a photoresist mask | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| WO2005055303A1 (ja) | プラズマエッチング方法 | |
| KR20020044001A (ko) | 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법 | |
| KR100686761B1 (ko) | 에칭 방법 | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JP3059159B1 (ja) | コンタクトホ―ルの形成方法 | |
| JPH11340217A (ja) | プラズマ成膜方法 | |
| KR100399064B1 (ko) | 반도체 소자 제조방법 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| US6627533B2 (en) | Method of manufacturing an insulation film in a semiconductor device | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 | |
| KR19990057941A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100223760B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JP2004356178A (ja) | エッチング方法、及び半導体装置の製造方法 | |
| KR100955930B1 (ko) | 산화막 증착방법 | |
| KR100458295B1 (ko) | 반도체소자의콘택플러그형성방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09246249A (ja) | ドライエッチング方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |