KR19980021003A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR19980021003A
KR19980021003A KR1019960039727A KR19960039727A KR19980021003A KR 19980021003 A KR19980021003 A KR 19980021003A KR 1019960039727 A KR1019960039727 A KR 1019960039727A KR 19960039727 A KR19960039727 A KR 19960039727A KR 19980021003 A KR19980021003 A KR 19980021003A
Authority
KR
South Korea
Prior art keywords
titanium nitride
manufacturing
semiconductor device
insulating film
film
Prior art date
Application number
KR1019960039727A
Other languages
English (en)
Other versions
KR100226793B1 (ko
Inventor
안재영
최상준
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960039727A priority Critical patent/KR100226793B1/ko
Publication of KR19980021003A publication Critical patent/KR19980021003A/ko
Application granted granted Critical
Publication of KR100226793B1 publication Critical patent/KR100226793B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 콘택홀을 형성하기 위해서 질화 티타늄을 건식 식각 할 때에 폴리머가 발생하지 않는 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 기판상에 질화 티타늄을 형성하는 단계와, 상기 질화 티타늄막상에 절연막을 형성하는 단계와, 상기 절연막과 질화 티타늄막을 C3F8와 CO 및 Ar가스를 이용한 건식 식각으로 제거하여 홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 콘택홀을 형성하기 위해서 질화 티타늄을 건식 식각 할 때에 폴리머가 발생하지 않는 반도체 소자의 제조 방법에 관한 것이다.
금속 배선의 구조에서 금속선을 정의하기 위한 사진 현상 공정을 할때, 금속층이 빛을 반사하여 상기 금속선의 정의가 어려우므로 이를 방지하기 위해 상기 금속층상에 방사 방지막을 증착한다. 상기 방사 방지막으로 질화 티타늄(TiN)이 일반적으로 많이 사용된다.
이하 첨부된 도면을 참고하여 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 비아(Via)콘택홀 형성 방법을 나타낸 공정 단면도이다.
도 1a에서와 같이, 반도체 기판(11)상에 금속층(12)과, 질화 티타늄막(13)과, 제 1 TEOS(Tetra Ethyl Ortho Silicate)층/ USG(Undoped Silicate Glass)층/ 제 2TEOS층으로 이루어진 절연막(14)과, 감광막(15)을 차례로 형성한다. 여기서 상기 질화 티타늄막(13)은 방사 방지막으로 사용하며 건식 식각시 폴리머의 유발이 크다.
도 1b에서와 같이, 상기 감광막(15)을 상기 반도체 기판(11)상의 소정 부위에 제거되도록 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 감광막(15)을 마스크로 이용하여 상기 절연막(14)과 질화 티타늄막(13)을 선택적으로 식각한다. 여기서 상기 절연막(14)과 질화 티타늄막(13)을 RIE(Reactive Ion Etching)또는 ECR(Electron Cyclotron Resonance) 및 MERIE(Magnetic Enhancement Reactive Ion Etching)에 사용되는 Ar / CHF3/ CF4계열의 가스로 식각하기 때문에 전면에 금속성 폴리머(Polymer)(16)가 발생하게 된다.
도 1c에서와 같이, 상기 감광막(15)을 제거하고, 상기 폴리머(16)를 제거하기 위해 화학 처리와, O3처리 및 스퍼터 에치(Sputter Etch)공정을 하여 상기 폴리머(16)를 제거한다. 여기서 상기 폴리머(16)는 금속성 폴리머이기 때문에 저항 문제가 있고, 이후 제 2 금속층 증착시 상기 폴리머(16)가 많으므로 상기 스퍼터 에치량이 증가하게 된다.
종래의 반도체 소자의 제조 방법은 다음과 같은 문제점이 있었다.
첫째, 질화 티타늄 식각시 다량의 폴리머가 발생하기 때문에 장비 관리 및 공정관리가 어렵다.
둘째, 폴리머 제거를 위해 특수 화학 처리 및 스퍼터 에치(Sputter Etch)량을 늘려야 한다.
셋째, 폴리머가 많이 발생하기 때문에 질화 티타늄을 식각하지 않고 금속 배선을 형성하므로 상기 질화 티타늄에 의해서 저항이 증가하게 된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 C3F8와 CO 및 Ar가스를 사용하여 질화 티타늄을 식각하므로 폴리머가 발생하지 않는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 비아 콘택홀 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2b는 본 발명의 실시예에 따른 비아 콘택홀 형성 방법을 나타낸 공정 단면도
*도면의 주요부분에 대한 부호의 설명*
31 : 반도체 기판32 : 금속층
33 : 질화 티타늄34 : 절연막
35 : 감광막
본 발명의 반도체 소자의 제조 방법은 기판상에 질화 티타늄을 형성하는 단계와, 상기 질화 티타늄막상에 절연막을 형성하는 단계와, 상기 절연막과 질화 티타늄막을 C3F8와 CO 및 Ar가스를 이용한 건식 식각으로 제거하여 홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2b는 본 발명의 실시예에 따른 비아 콘택홀 형성 방법을 나타낸 공정 단면도이다.
도 2a에서와 같이, 반도체 기판(31)상에 금속층(32)과, 질화 티타늄막(33)과, 제 1TEOS층/USG층/제 2TEOS층으로 이루어진 절연막(34)과, 감광막(35)을 차례로 형성한다. 여기서 상기 질화 티타늄막(33)은 방사 방지막으로 사용하며 건식 식각시 폴리머의 유발이 크다.
도 2b에서와 같이, 상기 감광막(35)을 상기 반도체 기판(31)상의 소정 부위에 제거되도록 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 이용하여 상기 절연막(34)과 질화 티타늄막(33)을 선택적으로 식각한다. 여기서 상기 절연막(34)과 질화 티타늄막(33)을 고농도 플라즈마 장치(High Density Plasma Machine)에 의해서 식각한다. 이때 식각 방법은 C3F8와 및 Ar 및 CO가스를 주입하여 10mTorr이하의 저압 공정으로 식각한 후, O2에 의해 클리닝(Cleaning)한다. 이어 상기 고농도 플라즈마 장치는 플라즈마 소스(Source)를 1CP(Inductively Coupled Plasma)로 하며, 상부 전극의 온도를 240℃~280℃으로 라디오 주파수(RF) 전력을 2000W~3000W으로 하고, 하부 전극의 온도를 -10℃이상으로 라디오 주파수 전력을 700W~1100W으로 한다. 그리고 상기 C3F8은 15~25sccm의 유량을 갖고, CO는 5-70sccm의 유량을 갖으며, Ar은 20~300sccm의 유량을 갖는다.
이와 같이, C3F8와 CO 및 Ar에 의해 상기 절연막(34)과 질화 티타늄막(33)을 식각하므로 금속성 폴리머가 발생하지 않는다.
그리고 상기 감광막(35)을 제거한다.
본 발명에 따른 반도체 소자의 제조 방법은 ICP플라즈마 소스와 C3F8, CO, Ar가스를 사용하여 질화 티타늄을 식각하므로 폴리머가 발생하지 않아 폴리머를 제거하기 위한 후 공정이 필요없고, 저항이 낮아 신호 전달 속도가 향상되는 효과가 있다.

Claims (6)

  1. 기판상에 질화 티타늄막을 형성하는 단계;
    상기 질화 티타늄막상에 절연막을 형성하는 단계;
    상기 절연막과 질화 티타늄막을 C3F8와 CO 및 Ar가스를 이용한 건식 식각으로 제거하여 홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    절연막을 제 1TEOS층/USG층/제 2TEOS층을 차례로 증착하여 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    절연막의 건식 식각은 고농도 플라즈마 장치를 이용하고, 상기 고농도 플라즈마 장치는 플라즈마 소스를 1CP로 하며, 상부 전극의 온도를 240℃~280℃으로 라디오 주파수 전력을 2000W~3000W으로 하고, 하부 전극의 온도를 -10℃이상으로 라디오 주파수 전력을 700W~1100W으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    C3F8가스를 15~25sccm의 유량으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    CO가스를 5~70sccm의 유량으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1항에 있어서,
    Ar가스를 20~300sccm의 유량으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019960039727A 1996-09-13 1996-09-13 반도체 소자의 제조방법 KR100226793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039727A KR100226793B1 (ko) 1996-09-13 1996-09-13 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039727A KR100226793B1 (ko) 1996-09-13 1996-09-13 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980021003A true KR19980021003A (ko) 1998-06-25
KR100226793B1 KR100226793B1 (ko) 1999-10-15

Family

ID=19473647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039727A KR100226793B1 (ko) 1996-09-13 1996-09-13 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100226793B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452421B1 (ko) * 2001-12-27 2004-10-12 동부전자 주식회사 반도체 소자의 금속 배선 공정중 이물 제거 방법
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법
KR100546142B1 (ko) * 1998-12-28 2006-04-12 주식회사 하이닉스반도체 반도체소자의 콘택홀 제조방법_
KR100603703B1 (ko) * 2004-12-09 2006-07-20 매그나칩 반도체 유한회사 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법
KR100546142B1 (ko) * 1998-12-28 2006-04-12 주식회사 하이닉스반도체 반도체소자의 콘택홀 제조방법_
KR100452421B1 (ko) * 2001-12-27 2004-10-12 동부전자 주식회사 반도체 소자의 금속 배선 공정중 이물 제거 방법
KR100603703B1 (ko) * 2004-12-09 2006-07-20 매그나칩 반도체 유한회사 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법

Also Published As

Publication number Publication date
KR100226793B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JP3271359B2 (ja) ドライエッチング方法
US6062237A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US20060128159A1 (en) Method of removing etch residues
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
KR0179792B1 (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
KR100838502B1 (ko) 반도체 장치의 제조 방법
KR100593769B1 (ko) 에칭 방법
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US5968278A (en) High aspect ratio contact
KR19980021003A (ko) 반도체 소자의 제조 방법
US6077777A (en) Method for forming wires of semiconductor device
JP3803528B2 (ja) 半導体装置の製造方法及び半導体装置
KR19980021004A (ko) 반도체 소자의 제조 방법
JPH05217965A (ja) 半導体装置の製造方法
JPH07297281A (ja) 接続孔の製造方法
JPH05109673A (ja) 半導体装置の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
JP3440599B2 (ja) ビアホール形成方法
JP2708019B2 (ja) コンタクトホール形成方法
JP2708018B2 (ja) コンタクトホール形成方法
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100326262B1 (ko) 반도체장치제조방법
KR100431433B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100289656B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee