KR100324606B1 - 알루미늄합금식각방법 - Google Patents

알루미늄합금식각방법 Download PDF

Info

Publication number
KR100324606B1
KR100324606B1 KR1019970029668A KR19970029668A KR100324606B1 KR 100324606 B1 KR100324606 B1 KR 100324606B1 KR 1019970029668 A KR1019970029668 A KR 1019970029668A KR 19970029668 A KR19970029668 A KR 19970029668A KR 100324606 B1 KR100324606 B1 KR 100324606B1
Authority
KR
South Korea
Prior art keywords
aluminum alloy
etching
aluminum
chamber
controlled
Prior art date
Application number
KR1019970029668A
Other languages
English (en)
Other versions
KR19990005470A (ko
Inventor
김재영
김일욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970029668A priority Critical patent/KR100324606B1/ko
Publication of KR19990005470A publication Critical patent/KR19990005470A/ko
Application granted granted Critical
Publication of KR100324606B1 publication Critical patent/KR100324606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 알루미늄 합금의 식각시, 식각 잔유물의 발생을 방지함과 동시에 알루미늄 합금 상부의 너칭 현상을 방지하는 금속 식각 방법을 제공하는데 그 목적이 있는 것으로, 이를 위해 본 발명은 알루미늄 합금을 금속배선화 하기 위한 건식 식각에 있어서, 알루미늄 식각후 발생되는, 반응챔버 내의 반응생성가스의 증기압이 높아지는 방향으로 상기 알루미늄 합금의 화학반응을 진행시켜 알루미늄 합금을 식각하는 것을 특징으로 하며, 바람직하게, 상기 반응챔버 내의 반응생성가스의 증기압이 높아지는 방향으로 상기 알루미늄 합금의 화학반응을 진행시키기 위하여, 챔버내의 압력을 3mT 내지10mT 로 조절하고, 상기 챔버내에 플라즈마를 생성하기 위한 RF 파워는 100W 내지 600W, 바이어스 파워는 1W 내지 300W로 조절하는 것을 특징으로 한다.

Description

알루미늄 합금 식각 방법{Method for etching Aluminum alloy layer}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 금속배선 형성을 위해 배선용 금속으로 알루미늄 합금을 사용하는데, 이때의 알루미늄 합금을 식각하는 방법에 관한 것이다.
통상적으로, 알루미늄(Al)은 증착하기 쉽고, 식각도 용이하면서, 비저항이 낮아 반도체 장치의 동작에 매우 우수하기 때문에 배선용 금속으로 사용되고 있다. 그러나 순수 알루미늄만을 사용할 때에는 전도막으로 사용되는 실리콘과 연결될 때 두 물질의 용해도 차이로 인하여 상호간에 원자 확산이 발생하게되고, 이는 실리콘기판에 형성된 접합(junction)의 성질이 변하여 반도체 소자의 동작에 치명적인 악영향을 미친다. 이를 접합 스파이킹(junction spiking)이라 하며, 이의 방지를 위하여 알루미늄에 소량의 실리콘(Si)을 첨가한 Al-Si 금속을 배선용 금속으로 사용한다. 또한, Cu도 소량 첨가하는데 이는 금속배선에 전류가 흐를 때 발생하는 전장 때문에 알루미늄 원자가 움직여서 금속배선이 끊어지는 현상(EM : Electro Migration)을 막기 위해서이다.
그러나, Al에 첨가한 Si과 Cu 등의 존재는 금속배선을 형성하기 위한 식각 과정에서 그레인 바운더리(Grain Boundary)에 많이 존재하는 Cu와 Al, Si등이 뭉쳐서 쉽게 식각되지 않고 잔사 형태의 잔유물(residue)로 남아서 브리지(bridge)를 유발하는 단점이 있다.
이러한 식각 잔유물의 제거를 위해서는 건식식각시 플라즈마를 발생시키는 소오스 파워(Source Power, 혹은 RF 파워라고도 함)와 바이어스(bias) 파워를 높여야만 한다. 그러나 파워의 증가는 식각 마스크로 형성되어 있는 레지스트(resist)와의 선택비를 떨어뜨려서 식각 잔유물은 없으나, 금속배선의 상부에 너칭(Notching)을 일으켜 원하는 전류의 양을 흘릴 수 없는 단점이 존재한다.
도 1은 알루미늄내에 포함되어 있는 Si, Cu 등에 의해, 식각 후 식각잔유물이 잔존하는 보여주는(도면에서 알루미늄 합금 배선 이외 지역에 나타나는 흰 부분) 평면도이고, 도 2a 및 도 2b는 식각 잔유물을 제거하기 위하여 플라즈마 활성화를 위한 파워를 증가시켰을 때, 금속 윗부분에서 너칭이 발생되는 것을 보여준다.
본 발명은 알루미늄 합금의 식각시, 식각 잔유물의 발생을 방지함과 동시에 알루미늄 합금 상부의 너칭 현상을 방지하는 알루미늄 합금 식각 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 식각 잔유물이 잔존하는 것을 보여주는 평면도.
도 2a 및 도 2b는 종래의 너칭 현상을 보여주는 평면도.
도 3a 및 도 3b는 "Lam Research 사"의 TCP9608 장비를 사용하여, 본 발명에 따라 알루미늄 합금의 배선을 형성한 상태의 평면도.
상기 목적을 달성하기 위하여 본 발명의 알루미늄합금 식각 방법은, 알루미늄 합금을 금속배선화 하기 위한 건식 식각에 있어서, 알루미늄 식각후 발생되는, 반응챔버 내의 반응생성가스의 증기압이 높아지는 방향으로 상기 알루미늄 합금의 화학반응을 진행시켜 알루미늄 합금을 식각하는 것을 특징으로 하며, 바람직하게, 상기 반응챔버 내의 반응생성가스의 증기압이 높아지는 방향으로 상기 알루미늄 합금의 화학반응을 진행시키기 위하여, 챔버내의 압력을 3mT 내지10mT 로 조절하고, 상기 챔버내에 플라즈마를 생성하기 위한 RF 파워는 100W 내지 600W, 바이어스 파워는 1W 내지 300W로 조절하는 것을 특징으로 한다. 또한, 알루미늄 식각을 위한 주 에천트를 Cl2가스로 하고, 식각 프로파일의 개선을 위해 BCl3과 N2를 소량 첨가하며, 이때 상기 Cl2와 BCl3의 비율을 3 : 1∼1 : 3으로 조절하고, 상기 Cl2와N3의 비율을 4:1 이하로 조절하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 반도체 장치를 제조함에 있어, 알루미늄 합금을 금속 배선으로 형성하기 위한 플라즈마 식각 공정시, 챔버 내의 압력을 낮추어줌으로써, 알루미늄 식각후 발생되는 부산물인 AlClx의 증기압이 높아지는 방향으로 화학반응이 진행되도록 조절하는 것이다. 다시 말하면, 알루미늄 합금의 화학반응에 의한 식각을 촉진시켜서 너칭을 피하면서, 효과적으로 잔유물을 제거하는 것이다.
본 발명에서는, 알루미늄이 주 에천트(Main Etchant)인 Cl2가스와 활발한 화학 반응을 일으킬 수 있도록 식각 처리(etch recipe)를 조절하기 위해서, 먼저 반응챔버 내의 압력을 10mT 이하로 낮추었다. 낮은 압력에서는 식각이 진행되면서 발생된 챔버 내부의 AlClx의 증기압이 낮기 때문에 반응은 증기압을 높이는 방향으로 진행된다. 이는 결국 알루미늄 합금과의 화학반응을 촉진시켜 식각이 빨라지고 이를 통하여 Al-Cu-Si 등의 혼합형태로 존재하는 잔유물을 효과적으로 제거한다.
동시에 플라즈마를 일으키는 RF 파워를 600W 이하로 조절하고, 바이어스 파워를 300W이하로 조절하여, 금속 식각시 레지스트와의 선택비를 향상시킴으로써 금속배선의 상부 너칭 현상을 제거할 수 있다.
또한, 알루미늄 합금의 배선을 위한 식각시, 가스는 Cl2를 주 에천트로 하고, 식각되는 배선의 프로파일 개선을 위하여, BCl3와 N2를 소정량 첨가한다.
Cl2와 BCl3의 비는 3 : 1 ∼ 1 : 3 사이의 비율로 하고, Cl2와N3의 비율을 4:1 이하로 하여 N2는 Cl2양의 20% 이하로 조절하고, 웨이퍼가 올려지는 전극의 온도는 0℃∼80℃ 범위로 제어한 상태에서, 식각을 실시한다.
도 3a 및 도 3b는 "Lam Research 사"의 TCP9608 장비를 사용하여, 본 발명에 따라 알루미늄 합금의 배선을 형성한 상태에서, SEM 장비를 사용하여 금속배선을 촬영한 결과를 나타내는 평면도로서, 도면에 도시된 바와 같이 식각 잔유물과 너칭 현상이 없이 양호한 금속배선을 얻을 수 있음을 보여준다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 기존의 금속배선 형성 공정에서 가장 큰 문제가 되었던 식각 잔유물에 의한 브리지 문제를 개선함으로써 반도체 소자의 안전적인 동작을 통하여 신뢰성이 향상되고 아울러 수율의 향상이 기대된다. 또한 식각 잔유물 제거를 위해서 무리하게 식각 타겟을 증가(파워 증가)시키지 않아도 되므로 레지스트와의 선택비의 감소에 따른 너칭 문제를 염려하지 않아도 된다.

Claims (3)

  1. 알루미늄 합금을 금속배선화 하기 위한 건식 식각 방법에 있어서,
    알루미늄 식각후 발생되는 반응생성가스의 증기압이 높아지는 방향으로 상기 알루미늄 합금의 화학반응을 진행시키기 위하여, 챔버내의 압력을 3mT 내지10mT 로 조절하고 상기 챔버내에 플라즈마를 생성하기 위한 RF 파워는 100W 내지 600W, 바이어스 파워는 1W 내지 300W로 조절하며, 주 에천트를 Cl2 가스로 하고 식각 프로파일의 개선을 위해 BCl3과 N2를 첨가하되 상기 Cl2 와 BCl3의 비율을 3 : 1 ∼ 1 : 3으로 조절하여 알루미늄을 식각하는 것을 특징으로 하는 알루미늄 합금 식각 방법.
  2. 제1항에 있어서,
    상기 Cl2 와N3의 비율을 4:1 이하로 조절하는 것을 특징으로 하는 알루미늄 합금 식각 방법.
  3. 제1항 또는 제2항에 있어서,
    웨이퍼가 올려지는 전극의 온도를 1℃ 내지 80℃ 범위로 제어하는 것을 특징으로 하는 알루미늄 합금 식각 방법.
KR1019970029668A 1997-06-30 1997-06-30 알루미늄합금식각방법 KR100324606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029668A KR100324606B1 (ko) 1997-06-30 1997-06-30 알루미늄합금식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029668A KR100324606B1 (ko) 1997-06-30 1997-06-30 알루미늄합금식각방법

Publications (2)

Publication Number Publication Date
KR19990005470A KR19990005470A (ko) 1999-01-25
KR100324606B1 true KR100324606B1 (ko) 2002-05-10

Family

ID=37478089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029668A KR100324606B1 (ko) 1997-06-30 1997-06-30 알루미늄합금식각방법

Country Status (1)

Country Link
KR (1) KR100324606B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450239B1 (ko) * 2002-06-05 2004-09-24 아남반도체 주식회사 퓨즈 단절 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218013A (ja) * 1990-01-24 1991-09-25 Hitachi Ltd ドライエッチング方法
JPH05275395A (ja) * 1992-03-28 1993-10-22 Sony Corp ドライエッチング方法
JPH0697127A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 配線形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218013A (ja) * 1990-01-24 1991-09-25 Hitachi Ltd ドライエッチング方法
JPH05275395A (ja) * 1992-03-28 1993-10-22 Sony Corp ドライエッチング方法
JPH0697127A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 配線形成方法

Also Published As

Publication number Publication date
KR19990005470A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US5958801A (en) Anisotropic etch method
US4412885A (en) Materials and methods for plasma etching of aluminum and aluminum alloys
KR100451487B1 (ko) 반도체웨이퍼에칭방법
US6841483B2 (en) Unique process chemistry for etching organic low-k materials
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
EP1042796A1 (en) Improved techniques for etching an oxide layer
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
KR100280866B1 (ko) 반도체장치의 제조방법
KR20010033406A (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JP3198538B2 (ja) ドライエッチング方法
US6921493B2 (en) Method of processing substrates
KR100324606B1 (ko) 알루미늄합금식각방법
EP1207550B1 (en) Method of etching and method of plasma treatment
KR0166205B1 (ko) 반도체장치의 폴리사이드 게이트 형성방법
JP2000164571A (ja) コンタクトホール形成方法およびプラズマエッチング方法
JP3271373B2 (ja) ドライエッチング方法
US5093274A (en) Semiconductor device and method for manufacture thereof
JPS6047738B2 (ja) 半導体装置のコンタクト形成方法
KR19990003156A (ko) 반도체 소자의 제조 방법
KR100424477B1 (ko) 전도성 성분 및 전도성 라인 형성방법
JP3399494B2 (ja) ＷＳｉＮの低ガス圧プラズマエッチング方法
JP3104298B2 (ja) ドライエッチング方法
JPH03201529A (ja) 半導体装置の製造方法
JPH06318574A (ja) Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法
JP2003007690A (ja) エッチング方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee