JP2000150482A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2000150482A JP2000150482A JP32257198A JP32257198A JP2000150482A JP 2000150482 A JP2000150482 A JP 2000150482A JP 32257198 A JP32257198 A JP 32257198A JP 32257198 A JP32257198 A JP 32257198A JP 2000150482 A JP2000150482 A JP 2000150482A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- etching
- wiring
- frequency power
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 Ｔｉ系およびＡｌ系材料の積層体をプラズマ
エッチングする際に、従来の半導体製造プロセスを大き
く変更することなく、しかもプラズマダメージが少な
く、安定したレジスト残量を維持しつつ、Ａｌ配線パタ
ーンを形成することができるドライエッチング方法を提
供する。 【解決手段】 塩素ガスを含有するエッチングガスを用
い、下地上に形成したＡｌ系およびＴｉ系材料の積層体
に対し、高周波電源から高周波を印加してプラズマエッ
チングするドライエッチング方法において、前記積層体
に対し高周波を２ステップで印加する。
エッチングする際に、従来の半導体製造プロセスを大き
く変更することなく、しかもプラズマダメージが少な
く、安定したレジスト残量を維持しつつ、Ａｌ配線パタ
ーンを形成することができるドライエッチング方法を提
供する。 【解決手段】 塩素ガスを含有するエッチングガスを用
い、下地上に形成したＡｌ系およびＴｉ系材料の積層体
に対し、高周波電源から高周波を印加してプラズマエッ
チングするドライエッチング方法において、前記積層体
に対し高周波を２ステップで印加する。
Description
【０００１】
【発明の属する技術分野】本発明はドライエッチング方
法に関する。より詳しくは、半導体製造プロセスにおい
て塩素ガスを含有するエッチングガスを用いたプラズマ
エッチング方法に関するものである。
法に関する。より詳しくは、半導体製造プロセスにおい
て塩素ガスを含有するエッチングガスを用いたプラズマ
エッチング方法に関するものである。
【０００２】
【従来の技術】半導体製造プロセスにおいて、アルミニ
ウム（Ａｌ）系材料の配線パターンがエッチングにより
ウェーハ上に形成される。このような配線パターン形成
のためにＥＣＲ（Electron Cycrotron Resonance）放電
を利用したプラズマエッチング装置が用いられている。
ウム（Ａｌ）系材料の配線パターンがエッチングにより
ウェーハ上に形成される。このような配線パターン形成
のためにＥＣＲ（Electron Cycrotron Resonance）放電
を利用したプラズマエッチング装置が用いられている。
【０００３】図５は従来のドライエッチング方法による
Ａｌ系配線パターン形成の工程説明図である。（Ａ）に
示すように、シリコン基板あるいはその上に形成した下
層配線等の下地（図示しない）上に例えばＣＶＤ法によ
り層間膜１１が形成される。この層間膜１１は例えばＳ
ｉＯ2 等の絶縁酸化膜あるいはＢＰＳＧやＰＳＧ等のシ
リケートガラス材で形成される。この層間膜１１上にチ
タン（Ｔｉ）膜１２およびチタンナイトライド（Ｔｉ
Ｎ）膜１３が例えばスパッタ法により形成され、さらに
その上にアルミニウム（Ａｌ）またはその合金からなる
Ａｌ膜１４が例えばスパッタ法により形成され、これら
の積層体によりＡｌ配線層１５を形成する。このＴｉお
よびＴｉＮは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク１６を例えばリソグラフィ
ー法によりパターニングして形成する。
Ａｌ系配線パターン形成の工程説明図である。（Ａ）に
示すように、シリコン基板あるいはその上に形成した下
層配線等の下地（図示しない）上に例えばＣＶＤ法によ
り層間膜１１が形成される。この層間膜１１は例えばＳ
ｉＯ2 等の絶縁酸化膜あるいはＢＰＳＧやＰＳＧ等のシ
リケートガラス材で形成される。この層間膜１１上にチ
タン（Ｔｉ）膜１２およびチタンナイトライド（Ｔｉ
Ｎ）膜１３が例えばスパッタ法により形成され、さらに
その上にアルミニウム（Ａｌ）またはその合金からなる
Ａｌ膜１４が例えばスパッタ法により形成され、これら
の積層体によりＡｌ配線層１５を形成する。このＴｉお
よびＴｉＮは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク１６を例えばリソグラフィ
ー法によりパターニングして形成する。
【０００４】このレジストマスク１６を介して、（Ｂ）
に示すように、配線層１５をエッチングして配線パター
ン１７を形成する。この場合、Ａｌ配線層１５をエッチ
ングした後オーバーエッチングされる。このようなエッ
チングは、例えば塩素ガスをエッチングガスとしてＥＣ
Ｒ放電を利用し、高周波電源より高周波を印加するプラ
ズマエッチングにより行われる。この場合、高周波電源
の周波数は例えば一定の２ＭＨｚとして、一定周波数の
高周波がウェーハに印加されていた。
に示すように、配線層１５をエッチングして配線パター
ン１７を形成する。この場合、Ａｌ配線層１５をエッチ
ングした後オーバーエッチングされる。このようなエッ
チングは、例えば塩素ガスをエッチングガスとしてＥＣ
Ｒ放電を利用し、高周波電源より高周波を印加するプラ
ズマエッチングにより行われる。この場合、高周波電源
の周波数は例えば一定の２ＭＨｚとして、一定周波数の
高周波がウェーハに印加されていた。
【０００５】
【発明が解決しようとする課題】しかしながら、金属膜
であるＴｉ膜１２、ＴｉＮ膜１３およびＡｌ膜１４をＥ
ＣＲ放電を利用したプラズマエッチングによりドライエ
ッチング処理した場合、高周波電源の周波数がパターニ
ング条件に応じた適正値より高いと、電子シェーディン
グ効果やマイクロローディング効果によりプラズマダメ
ージが発生してＡｌ配線層とコンタクトホールを介して
接続されているゲートを破壊する要因となる。また、こ
の電子シェーディング効果やマイクロローディング効果
は特に配線スペースが小さくなるに従い顕著であり、サ
イドエッチング等のＡｌ配線の形状異常を発生させる要
因ともなり、半導体装置の信頼性を低下させる。また、
このようなプラズマダメージが発生するということは、
これを見越してデザインルール上での配線スペースの緩
和を考慮する必要を生じさせ、結果的に半導体装置の製
造方法に制約を加えることになる。
であるＴｉ膜１２、ＴｉＮ膜１３およびＡｌ膜１４をＥ
ＣＲ放電を利用したプラズマエッチングによりドライエ
ッチング処理した場合、高周波電源の周波数がパターニ
ング条件に応じた適正値より高いと、電子シェーディン
グ効果やマイクロローディング効果によりプラズマダメ
ージが発生してＡｌ配線層とコンタクトホールを介して
接続されているゲートを破壊する要因となる。また、こ
の電子シェーディング効果やマイクロローディング効果
は特に配線スペースが小さくなるに従い顕著であり、サ
イドエッチング等のＡｌ配線の形状異常を発生させる要
因ともなり、半導体装置の信頼性を低下させる。また、
このようなプラズマダメージが発生するということは、
これを見越してデザインルール上での配線スペースの緩
和を考慮する必要を生じさせ、結果的に半導体装置の製
造方法に制約を加えることになる。
【０００６】図６（Ａ）（Ｂ）は、このような電子シェ
ーディング効果およびマイクロローディング効果の説明
図である。電子シェーディング効果は、電子とイオンの
運動状態の違いにより発生する。電子は絶縁物パターン
側壁に衝突するのに対し、イオンはほとんど垂直に入射
するので、その側壁は負にチャージアップする。この負
電荷は、電子にとって障壁として働く電場を形成する。
したがって、垂直に小さい速度成分しかもっていないよ
うな電子は、この電場によって減速され、さらに跳ね返
されて、パターン内部に入れなくなる。よって、イオン
だけが入射されることになり、密パターンの回路に対し
ダメージが生じることになる。
ーディング効果およびマイクロローディング効果の説明
図である。電子シェーディング効果は、電子とイオンの
運動状態の違いにより発生する。電子は絶縁物パターン
側壁に衝突するのに対し、イオンはほとんど垂直に入射
するので、その側壁は負にチャージアップする。この負
電荷は、電子にとって障壁として働く電場を形成する。
したがって、垂直に小さい速度成分しかもっていないよ
うな電子は、この電場によって減速され、さらに跳ね返
されて、パターン内部に入れなくなる。よって、イオン
だけが入射されることになり、密パターンの回路に対し
ダメージが生じることになる。
【０００７】マイクロローディング効果は、エッチング
レートの粗密依存性によって発生する。エッチング中に
広いパターンにおいてはエッチングが完了しても、狭い
パターン部分にはまだアルミ材が残っている状態が存在
する。この狭いパターンのアルミ材がエッチングされる
までの間、ダメージ電流が酸化膜に流れ込んで回路にダ
メージを生じさせる。
レートの粗密依存性によって発生する。エッチング中に
広いパターンにおいてはエッチングが完了しても、狭い
パターン部分にはまだアルミ材が残っている状態が存在
する。この狭いパターンのアルミ材がエッチングされる
までの間、ダメージ電流が酸化膜に流れ込んで回路にダ
メージを生じさせる。
【０００８】このような点に対処するために、高周波電
源の周波数を低くすることが考えられる。しかし、高周
波電源の周波数を低くすると、図７に示すように、レジ
ストのエッチングレートが速くなり、エッチング後のレ
ジスト残量を確保できなくなる。この理由は、周波数が
低い程イオンエネルギーとしては高くなるので、Ａｌと
レジストの選択比が低くなるためである。
源の周波数を低くすることが考えられる。しかし、高周
波電源の周波数を低くすると、図７に示すように、レジ
ストのエッチングレートが速くなり、エッチング後のレ
ジスト残量を確保できなくなる。この理由は、周波数が
低い程イオンエネルギーとしては高くなるので、Ａｌと
レジストの選択比が低くなるためである。
【０００９】本発明は上記の点を考慮したものであっ
て、Ｔｉ系およびＡｌ系材料の積層体をプラズマエッチ
ングする際に、従来の半導体製造プロセスを大きく変更
することなく、しかもプラズマダメージが少なく、安定
したレジスト残量を維持しつつ、Ａｌ配線パターンを形
成することができるドライエッチング方法の提供を目的
とする。
て、Ｔｉ系およびＡｌ系材料の積層体をプラズマエッチ
ングする際に、従来の半導体製造プロセスを大きく変更
することなく、しかもプラズマダメージが少なく、安定
したレジスト残量を維持しつつ、Ａｌ配線パターンを形
成することができるドライエッチング方法の提供を目的
とする。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、塩素ガスを含有するエッチングガスを
用い、下地上に形成したＡｌ系およびＴｉ系材料の積層
体に対し、高周波電源から高周波を印加してプラズマエ
ッチングするドライエッチング方法において、前記積層
体に対し高周波を２ステップで印加することを特徴とす
るドライエッチング方法を提供する。
め、本発明では、塩素ガスを含有するエッチングガスを
用い、下地上に形成したＡｌ系およびＴｉ系材料の積層
体に対し、高周波電源から高周波を印加してプラズマエ
ッチングするドライエッチング方法において、前記積層
体に対し高周波を２ステップで印加することを特徴とす
るドライエッチング方法を提供する。
【００１１】この構成によれば、高周波電源の周波数を
２段階に変化させてエッチングすることにより、エッチ
ング状態に応じて、形状制御性に優れた周波数の高い高
周波電源と、電子シェーディング効果を抑制する周波数
の低い高周波電源を用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れたＡｌ配線パターンが得られ
る。
２段階に変化させてエッチングすることにより、エッチ
ング状態に応じて、形状制御性に優れた周波数の高い高
周波電源と、電子シェーディング効果を抑制する周波数
の低い高周波電源を用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れたＡｌ配線パターンが得られ
る。
【００１２】好ましい構成例では、前記２ステップは、
前記積層体をエッチングするステップと、下地に対して
オーバーエッチングするステップであることを特徴とし
ている。
前記積層体をエッチングするステップと、下地に対して
オーバーエッチングするステップであることを特徴とし
ている。
【００１３】この構成によれば、Ａｌ配線部分をエッチ
ングする際にはプラズマ放電安定性とＡｌ／レジストの
選択比を高くして形状制御性に優れた周波数の高い高周
波が印加され、電子シェーディング効果によるプラズマ
ダメージが発生するオーバーエッチングの際には、周波
数の低い高周波が印加される。
ングする際にはプラズマ放電安定性とＡｌ／レジストの
選択比を高くして形状制御性に優れた周波数の高い高周
波が印加され、電子シェーディング効果によるプラズマ
ダメージが発生するオーバーエッチングの際には、周波
数の低い高周波が印加される。
【００１４】さらに好ましい構成例では、ＥＣＲ放電を
利用してプラズマエッチングすることを特徴としてい
る。
利用してプラズマエッチングすることを特徴としてい
る。
【００１５】この構成によれば、ＥＣＲ型プラズマエッ
チング装置を用いて高周波電源の周波数を２段階に変化
させることにより、ダメージを防止し、高精度のパター
ン形成が達成される。
チング装置を用いて高周波電源の周波数を２段階に変化
させることにより、ダメージを防止し、高精度のパター
ン形成が達成される。
【００１６】
【発明の実施の形態】図１は本発明に係るドライエッチ
ング方法によるＡｌ系配線パターン形成の工程説明図で
ある。（Ａ）に示すように、シリコン基板あるいはその
上に形成した下層配線等の下地（図示しない）上に例え
ばＣＶＤ法により層間膜１が形成される。この層間膜１
は例えばＳｉＯ2 等の絶縁酸化膜あるいはＢＰＳＧやＰ
ＳＧ等のシリケートガラス材で形成される。この層間膜
１上にチタン（Ｔｉ）膜２およびチタンナイトライド
（ＴｉＮ）膜３が例えばスパッタ法により形成され、さ
らにその上にアルミニウム（Ａｌ）またはその合金から
なるＡｌ膜４が例えばスパッタ法により形成され、これ
らの積層体によりＡｌ配線層５を形成する。このＴｉお
よびＴｉＮは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク６を例えばリソグラフィー
法によりパターニングして形成する。
ング方法によるＡｌ系配線パターン形成の工程説明図で
ある。（Ａ）に示すように、シリコン基板あるいはその
上に形成した下層配線等の下地（図示しない）上に例え
ばＣＶＤ法により層間膜１が形成される。この層間膜１
は例えばＳｉＯ2 等の絶縁酸化膜あるいはＢＰＳＧやＰ
ＳＧ等のシリケートガラス材で形成される。この層間膜
１上にチタン（Ｔｉ）膜２およびチタンナイトライド
（ＴｉＮ）膜３が例えばスパッタ法により形成され、さ
らにその上にアルミニウム（Ａｌ）またはその合金から
なるＡｌ膜４が例えばスパッタ法により形成され、これ
らの積層体によりＡｌ配線層５を形成する。このＴｉお
よびＴｉＮは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク６を例えばリソグラフィー
法によりパターニングして形成する。
【００１７】このレジストマスク６を介して、（Ｂ）に
示すように、配線層５をエッチングして配線パターン７
を形成する。この場合、Ａｌ配線層５をエッチングした
後オーバーエッチングされる。このようなエッチング
は、例えば塩素ガスをエッチングガスとしてＥＣＲ放電
を利用し、高周波電源より高周波を印加するプラズマエ
ッチングにより行われる。本実施形態の場合、Ａｌ配線
層５のエッチングは、周波数２ＭＨｚの高周波を印加
し、オーバーエッチングは、周波数４００ＫＨｚまたは
８００ＫＨｚの高周波を印加して、２ステップの周波数
印加によりエッチングを行っている。
示すように、配線層５をエッチングして配線パターン７
を形成する。この場合、Ａｌ配線層５をエッチングした
後オーバーエッチングされる。このようなエッチング
は、例えば塩素ガスをエッチングガスとしてＥＣＲ放電
を利用し、高周波電源より高周波を印加するプラズマエ
ッチングにより行われる。本実施形態の場合、Ａｌ配線
層５のエッチングは、周波数２ＭＨｚの高周波を印加
し、オーバーエッチングは、周波数４００ＫＨｚまたは
８００ＫＨｚの高周波を印加して、２ステップの周波数
印加によりエッチングを行っている。
【００１８】図２は、本発明に係るドライエッチング方
法を実施するためのＥＣＲ型プラズマエッチング装置の
構成図である。このエッチング装置２０は、反応室２１
と、この反応室２１にマイクロ波電源２３からマイクロ
波を供給する導波管２２と、磁界を与えるためのソレノ
イドコイル２４とを備える。反応室２１内に印加電極２
５および接地電極２６が設けられる。印加電極２５には
高周波電源２７が接続される。この印加電極２５上に、
前述の図１に示したエッチングすべき積層体が形成され
た半導体ウェーハ２８が搭載される。
法を実施するためのＥＣＲ型プラズマエッチング装置の
構成図である。このエッチング装置２０は、反応室２１
と、この反応室２１にマイクロ波電源２３からマイクロ
波を供給する導波管２２と、磁界を与えるためのソレノ
イドコイル２４とを備える。反応室２１内に印加電極２
５および接地電極２６が設けられる。印加電極２５には
高周波電源２７が接続される。この印加電極２５上に、
前述の図１に示したエッチングすべき積層体が形成され
た半導体ウェーハ２８が搭載される。
【００１９】このような構成のエッチング装置２０にお
いて、反応室２１に矢印Ａのようにエッチングガスを導
入し、このエッチングガスを導波管２２により導かれた
マイクロ波によってプラズマ化し、高周波電源２７によ
り前述の図１で説明したように、２ステップで高周波を
印加しながら、印加電極２５上の半導体ウェーハ２８を
エッチングする。
いて、反応室２１に矢印Ａのようにエッチングガスを導
入し、このエッチングガスを導波管２２により導かれた
マイクロ波によってプラズマ化し、高周波電源２７によ
り前述の図１で説明したように、２ステップで高周波を
印加しながら、印加電極２５上の半導体ウェーハ２８を
エッチングする。
【００２０】
【実施例】本発明のさらに具体的な実施例について以下
に説明する。Ａｌ配線加工時のプラズマダメージの高周
波電源の周波数依存性をＱｂｄ測定により評価するため
に、図３に示すような半導体装置評価試験用のサンプル
３０を作製した。図３（Ａ）は平面図、（Ｂ）は断面図
である。
に説明する。Ａｌ配線加工時のプラズマダメージの高周
波電源の周波数依存性をＱｂｄ測定により評価するため
に、図３に示すような半導体装置評価試験用のサンプル
３０を作製した。図３（Ａ）は平面図、（Ｂ）は断面図
である。
【００２１】このサンプル３０は、多数の櫛歯状端子３
１の一端部を連結するＡｌ配線３２をエッチングにより
パターン加工したものである。Ａｌ配線３２はコンタク
トホール３４を介して下地の電極等と接続される。この
Ａｌ配線３２の幅ａは２μｍ、端子３１間の間隔ｂは１
μｍ、全端子３１間の幅ｃは７５０μｍで端子３１の数
は２５０本として形成した。
１の一端部を連結するＡｌ配線３２をエッチングにより
パターン加工したものである。Ａｌ配線３２はコンタク
トホール３４を介して下地の電極等と接続される。この
Ａｌ配線３２の幅ａは２μｍ、端子３１間の間隔ｂは１
μｍ、全端子３１間の幅ｃは７５０μｍで端子３１の数
は２５０本として形成した。
【００２２】このサンプル３０の作製フローについて述
べると、まずＳｉ基板３５上に素子分離領域を形成する
ためのＬＯＣＯＳ膜３６を拡散により厚さ４００ｎｍと
なるように形成する。次に、厚さ９ｎｍのゲート酸化膜
３７を拡散により形成する。次に、厚さ４００ｎｍのポ
リシリコン層をＣＶＤにより形成する。このポリシリコ
ン層をドライエッチング処理して電極３８を形成する。
べると、まずＳｉ基板３５上に素子分離領域を形成する
ためのＬＯＣＯＳ膜３６を拡散により厚さ４００ｎｍと
なるように形成する。次に、厚さ９ｎｍのゲート酸化膜
３７を拡散により形成する。次に、厚さ４００ｎｍのポ
リシリコン層をＣＶＤにより形成する。このポリシリコ
ン層をドライエッチング処理して電極３８を形成する。
【００２３】次に、ＢＰＳＧ（Boron-doped Phospho Si
licate Glass）からなる層間膜３９をＣＶＤにより形成
する。次に、この層間膜３９にコンタクトホール３４を
ドライエッチングにより形成する。次に、Ａｌ配線３２
を端子３１とともにスパッタにより形成する。このＡｌ
配線３２および端子３１は、Ｔｉ（３０ｎｍ）／ＴｉＮ
（７０ｎｍ）／Ａｌ−Ｓｉ（７００ｎｍ）の積層体であ
る。このサンプル３０のＱｂｄ評価のためのストレス電
流は１００ｍＡ／ｃｍ2 である。
licate Glass）からなる層間膜３９をＣＶＤにより形成
する。次に、この層間膜３９にコンタクトホール３４を
ドライエッチングにより形成する。次に、Ａｌ配線３２
を端子３１とともにスパッタにより形成する。このＡｌ
配線３２および端子３１は、Ｔｉ（３０ｎｍ）／ＴｉＮ
（７０ｎｍ）／Ａｌ−Ｓｉ（７００ｎｍ）の積層体であ
る。このサンプル３０のＱｂｄ評価のためのストレス電
流は１００ｍＡ／ｃｍ2 である。
【００２４】このようなサンプル３０を、前述の図２の
ＥＣＲ型プラズマエッチング装置にセットして、以下の
表１および表２の条件でエッチングした。
ＥＣＲ型プラズマエッチング装置にセットして、以下の
表１および表２の条件でエッチングした。
【００２５】
【表１】（１）Ａｌ配線加工エッチング条件 反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：２ＭＨｚ （２）オーバーエッチング条件 反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：８００ＫＨｚ
【００２６】
【表２】（１）Ａｌ配線加工エッチング条件 反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：２ＭＨｚ （２）オーバーエッチング条件 反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：４００ＫＨｚ この結果、Ｑｂｄ特性は非常に良好な結果となり、プラ
ズマダメージは確認できなかった。図４は、エッチング
不良の発生状態のグラフであり、横軸は時間、縦軸は累
積不良率を示す。このようなグラフに基づいてＱｂｄ特
性が評価される。
ズマダメージは確認できなかった。図４は、エッチング
不良の発生状態のグラフであり、横軸は時間、縦軸は累
積不良率を示す。このようなグラフに基づいてＱｂｄ特
性が評価される。
【００２７】比較例として、高周波電源の周波数をＡｌ
配線加工時およびオーバーエッチング時ともに同じ２Ｍ
Ｈｚで高周波を印加し、それ以外の条件は上記表１およ
び表２の条件と同じにしてサンプルをエッチングした。
この結果、Ｑｂｄ特性は非常に悪く、プラズマダメージ
があることがわかった。
配線加工時およびオーバーエッチング時ともに同じ２Ｍ
Ｈｚで高周波を印加し、それ以外の条件は上記表１およ
び表２の条件と同じにしてサンプルをエッチングした。
この結果、Ｑｂｄ特性は非常に悪く、プラズマダメージ
があることがわかった。
【００２８】さらに、以下の表３から表７までの条件で
サンプルに対しエッチングを行った。この場合は、レジ
ストのエッチングレートの高周波電源の周波数依存性と
Ａｌ配線をエッチングした後の肩部のレジスト残量を評
価した。このレジスト残量評価サンプルは、図１（Ａ）
に示すサンプルを用い、Ｔｉ膜２の膜厚は３０ｎｍ、Ｔ
ｉＮ膜３の膜厚は７０ｎｍ、Ａｌ膜４の膜厚は６００ｎ
ｍ、レジストマスク６の膜厚は０．８μｍで作製した。
Ａｌ配線層５のエッチングは、Ｔｉがエッチングされる
までのステップと、オーバーエッチングステップの２ス
テップで行った。オーバーエッチングステップは、Ａｌ
配線膜厚に対して５０％の時間で行った。エッチング条
件は以下の表３から表７までに示すとおりであり、エッ
チング処理後ＳＥＭ（走査型電子顕微鏡）によりレジス
ト残量を観察した。
サンプルに対しエッチングを行った。この場合は、レジ
ストのエッチングレートの高周波電源の周波数依存性と
Ａｌ配線をエッチングした後の肩部のレジスト残量を評
価した。このレジスト残量評価サンプルは、図１（Ａ）
に示すサンプルを用い、Ｔｉ膜２の膜厚は３０ｎｍ、Ｔ
ｉＮ膜３の膜厚は７０ｎｍ、Ａｌ膜４の膜厚は６００ｎ
ｍ、レジストマスク６の膜厚は０．８μｍで作製した。
Ａｌ配線層５のエッチングは、Ｔｉがエッチングされる
までのステップと、オーバーエッチングステップの２ス
テップで行った。オーバーエッチングステップは、Ａｌ
配線膜厚に対して５０％の時間で行った。エッチング条
件は以下の表３から表７までに示すとおりであり、エッ
チング処理後ＳＥＭ（走査型電子顕微鏡）によりレジス
ト残量を観察した。
【００２９】
【表３】反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：２ＭＨｚ
【００３０】
【表４】反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：８００ＫＨｚ
【００３１】
【表５】反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm 高周波電源周波数：４００ＫＨｚ
【００３２】
【表６】反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm Ａｌ配線エッチングステップ高周波電源周波数：２ＭＨ
ｚ オーバーエッチングステップ高周波電源周波数：８００
ＫＨｚ
ｚ オーバーエッチングステップ高周波電源周波数：８００
ＫＨｚ
【００３３】
【表７】反応室内圧力：８mTorr 印加ＲＦパワー：５０Ｗ エッチングガス：ＢＣｌ3／９０sccm＋Ｃｌ2／６０sccm Ａｌ配線エッチングステップ高周波電源周波数：２ＭＨ
ｚ オーバーエッチングステップ高周波電源周波数：４００
ＫＨｚ 以上の結果、高周波電源の周波数として２ＭＨｚの単一
周波数で行ったときと比較すると、図８に示すように、
８００ＫＨｚまたは４００ＫＨｚの単一周波数でエッチ
ングを行うと、必要とされるレジスト残量の指標となる
残量スペック値３００ｎｍ以上（図の矢印Ａ）を確保で
きないが、周波数を変えてエッチングを２ステップ化す
ることにより、残量スペック３００ｎｍの膜厚を得るこ
とができた。
ｚ オーバーエッチングステップ高周波電源周波数：４００
ＫＨｚ 以上の結果、高周波電源の周波数として２ＭＨｚの単一
周波数で行ったときと比較すると、図８に示すように、
８００ＫＨｚまたは４００ＫＨｚの単一周波数でエッチ
ングを行うと、必要とされるレジスト残量の指標となる
残量スペック値３００ｎｍ以上（図の矢印Ａ）を確保で
きないが、周波数を変えてエッチングを２ステップ化す
ることにより、残量スペック３００ｎｍの膜厚を得るこ
とができた。
【００３４】
【発明の効果】以上説明したように、本発明では、塩素
系エッチングガスを用いたプラズマエッチング方法にお
いて、高周波電源の周波数を２段階に変化させてエッチ
ングすることにより、エッチング状態に応じて、レジス
ト選択比が高く形状制御性に優れた周波数の高い高周波
電源と、電子シェーディング効果によるプラズマダメー
ジを抑制する周波数の低い高周波電源の２つの周波数で
２ステップに分けて用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れた配線パターンが得られる。
系エッチングガスを用いたプラズマエッチング方法にお
いて、高周波電源の周波数を２段階に変化させてエッチ
ングすることにより、エッチング状態に応じて、レジス
ト選択比が高く形状制御性に優れた周波数の高い高周波
電源と、電子シェーディング効果によるプラズマダメー
ジを抑制する周波数の低い高周波電源の２つの周波数で
２ステップに分けて用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れた配線パターンが得られる。
【図１】 本発明の実施の形態に係るエッチング方法の
工程説明図。
工程説明図。
【図２】 本発明方法を実施するためのドライエッチン
グ装置の構成図。
グ装置の構成図。
【図３】 Ｑｂｄ評価サンプルの構成図。
【図４】 Ｑｂｄ評価のグラフ。
【図５】 従来のドライエッチング方法の工程説明図。
【図６】 電子シェーディング効果とマイクロローディ
ング効果の説明図。
ング効果の説明図。
【図７】 高周波電源の周波数とエッチングレートの関
係を示すグラフ。
係を示すグラフ。
【図８】 高周波電源の周波数とレジスト残量の関係を
示すグラフ。
示すグラフ。
１：Ｓｉ基板、２：Ｔｉ膜、３：ＴｉＮ膜、４：Ａｌ
膜、５：Ａｌ配線層、６：レジストマスク、７：配線パ
ターン。
膜、５：Ａｌ配線層、６：レジストマスク、７：配線パ
ターン。
Claims (3)
- 【請求項１】塩素ガスを含有するエッチングガスを用
い、 下地上に形成したＡｌ系およびＴｉ系材料の積層体に対
し、 高周波電源から高周波を印加してプラズマエッチングす
るドライエッチング方法において、 前記積層体に対し高周波を２ステップで印加することを
特徴とするドライエッチング方法。 - 【請求項２】前記２ステップは、前記積層体をエッチン
グするステップと、下地に対してオーバーエッチングす
るステップであることを特徴とする請求項１に記載のド
ライエッチング方法。 - 【請求項３】ＥＣＲ放電を利用してプラズマエッチング
することを特徴とする請求項１に記載のドライエッチン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32257198A JP2000150482A (ja) | 1998-11-12 | 1998-11-12 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32257198A JP2000150482A (ja) | 1998-11-12 | 1998-11-12 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150482A true JP2000150482A (ja) | 2000-05-30 |
Family
ID=18145179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32257198A Pending JP2000150482A (ja) | 1998-11-12 | 1998-11-12 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150482A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021689A (ko) * | 2000-09-16 | 2002-03-22 | 박종섭 | 금속 배선 형성 방법 |
| JP2011258873A (ja) * | 2010-06-11 | 2011-12-22 | Fujifilm Corp | ドライエッチング装置及びドライエッチング方法 |
-
1998
- 1998-11-12 JP JP32257198A patent/JP2000150482A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021689A (ko) * | 2000-09-16 | 2002-03-22 | 박종섭 | 금속 배선 형성 방법 |
| JP2011258873A (ja) * | 2010-06-11 | 2011-12-22 | Fujifilm Corp | ドライエッチング装置及びドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4454148B2 (ja) | 改良式の酸化層エッチング方法 | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| US5180689A (en) | Tapered opening sidewall with multi-step etching process | |
| US5203957A (en) | Contact sidewall tapering with argon sputtering | |
| US6372637B2 (en) | Method for making semiconductor devices having gradual slope contacts | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| TW511163B (en) | Manufacturing method of semiconductor device | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| US6656850B2 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| KR940000750B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH1041508A (ja) | 半導体装置およびその製造方法 | |
| JP2004500696A (ja) | 半導体デバイスのためのセルフアライメントコンタクト | |
| JP2000150482A (ja) | ドライエッチング方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
| KR20020017764A (ko) | 캐패시터의 제조 방법 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JP3312996B2 (ja) | エッチング方法 | |
| KR20000042408A (ko) | 콘택 저항을 줄이기 위한 반도체 소자의 콘택홀 형성방법 | |
| WO2009066997A2 (en) | Contact etch for ams products | |
| JPH0774148A (ja) | ドライエッチング方法 |