KR20000046078A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20000046078A
KR20000046078A KR1019980062754A KR19980062754A KR20000046078A KR 20000046078 A KR20000046078 A KR 20000046078A KR 1019980062754 A KR1019980062754 A KR 1019980062754A KR 19980062754 A KR19980062754 A KR 19980062754A KR 20000046078 A KR20000046078 A KR 20000046078A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
semiconductor device
plasma
pulsed plasma
Prior art date
Application number
KR1019980062754A
Other languages
English (en)
Other versions
KR100559031B1 (ko
Inventor
최창주
권오성
설여송
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062754A priority Critical patent/KR100559031B1/ko
Publication of KR20000046078A publication Critical patent/KR20000046078A/ko
Application granted granted Critical
Publication of KR100559031B1 publication Critical patent/KR100559031B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 주파수 변조(modulation frequency)를 100kHz ∼ 1MHz로 하되, 주파수 변조시 듀티 비(duty ratio; 펄스 온/펄스 오프 비)가 3 ∼ 90%까지 되도록 조절하고, 이때 식각 반응 챔버는 불소계 가스에 Ar, N2, O2, CO 등의 가스를 첨가하여 전자의 밀도를 균일하게 하고, 공정 압력을 1 ∼ 50mTorr의 압력 범위로 하고, RF 소오스 전력을 300 ∼ 3000W의 전력 범위로 하고, RF 소오스 전력의 주파수로 13.56MHz를 사용하고, RF 바이어스 전력을 100 ∼ 1000W의 전력 범위로 한 펄스형 플라즈마를 사용하여 콘택홀을 형성하므로써, 콘택홀 바닥에 발생하는 마이크로-트랜치(micro-trench) 현상을 근원적으로 방지하여 후속 전도막 증착시 스텝-커버리지를 향상시킬 수 있으며, 플라즈마 내에 존재하는 양이온의 충돌로 콘택홀 하부층에 축적되는 전하로 인한 누설 전류 특성을 개선할 수 있어, 소자의 신뢰도 및 수율을 향상시킬 수 있는 반도체 소자의 콘택홀 형성 방법에 관하여 기술된다.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 콘택홀 형성 공정을 개선하여, 콘택홀 바닥에 발생하는 마이크로-트랜치(micro-trench) 현상을 근원적으로 방지하여 후속 전도막 증착시 스텝-커버리지(step-coverage)를 향상시킬 수 있으며, 플라즈마 내에 존재하는 양이온의 충돌로 콘택홀 하부층에 축적되는 전하(charge)로 인한 누설 전류(leakage current) 특성을 개선할 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로, NVM(non-volatile memory)나 DRAM(dynamic random access memory) 등의 반도체 소자가 고집적화 되어감에 따라 콘택홀의 크기는 줄어들고 상대적으로 그 깊이는 깊어져 애스팩트 비(aspect ratio)가 증가되어 후속 전도막 증착시 스텝-커버리지를 나쁘게 할뿐만 아니라, 도 1에 도시된 바와 같이, 연속형 플라즈마(continuous wave plasma; CW plasma)를 사용한 층간 절연막(12) 식각으로 콘택홀(13)을 형성함에 따라 식각 공정 후에 콘택홀(13) 바닥을 이루는 반도체 기판 또는 전도성 패턴 등의 기판(11)의 일부분 즉, 콘택홀(13) 바닥의 가장자리 부분이 과도 식각 되어 마이크로-트랜치(100)를 발생시키게 되고, 이러한 마이크로-트랜치(100)는 후속 전도막 증착시 스텝-커버리지를 더욱 나쁘게 하여 콘택 저항의 증가를 초래하게 된다. 마이크로-트랜치(100)는 다음과 같은 두 가지의 메커니즘에 의해 발생된다.
첫째, 이온 반사에 의해 발생되는데, 높은 에너지를 가진 반응성 이온이 식각이 진행되면서 콘택홀(13) 측면에 의해 반사되어 하부의 기판(11)에 충돌하게 되며, 이 경우 가장자리 위주로 이온의 플럭스(혹은 밀도)가 집중되어 일어나기 때문에 이 부위에서 상대적으로 식각 속도가 빨라 마이크로-트랜치(100)가 발생된다.
둘째, 부분적인 전하 상승(charge-up)에 의한 입사 이온 궤적 변경에 따라 발생되는데, 플라즈마 식각 시에는 플라즈마 내에 존재하는 전자의 이동도가 이온의 이동도보다 훨씬 빠르기 때문에 일반적으로 기판(11) 상부 및 식각 측벽에는 전자로 인하여 음의 전하로 대전되며, 이로 인하여 큰 에너지의 이온에 의하여 식각이 주로 되는 산화물로 된 층간 절연막(12) 등에 있어서, 양이온이 콘택홀(13) 내부로 확산될 때 상부 및 측벽의 음의 전하에 의한 인력에 의해 그 궤적이 휘게되어, 결국 가장자리로 양이온의 플럭스가 집중되어 마이크로-트랜치(100)가 발생된다.
또한, 종래 콘택홀(13)은 연속형 플라즈마를 사용하기 때문에 플라즈마 내의 이온의 높은 밀도로 인하여 하부층인 기판(11)에 전하(charge)가 축적되어 기판(11)이 접합부(junction)일 경우 누설 전류 특성을 열화 시키는 등의 문제점이 있다.
즉, 종래 콘택홀 형성 공정은 연속형 플라즈마를 이용하기 때문에 상기와 같은 문제점을 유발시켜, 결국 소자의 신뢰도 및 수율을 저하시키게 된다.
따라서, 본 발명은 콘택홀 형성 공정을 개선하여, 콘택홀 바닥에 발생하는 마이크로-트랜치 현상을 근원적으로 방지하여 후속 전도막 증착시 스텝-커버리지를 향상시킬 수 있으며, 플라즈마 내에 존재하는 양이온의 충돌로 콘택홀 하부층에 축적되는 전하로 인한 누설 전류 특성을 개선할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성 방법은 웰 및 접합부가 형성된 반도체 기판 또는 반도체 소자를 이루는 전도성 패턴으로 된 기판 상에 층간 절연막을 형성하는 단계와, 펄스형 플라즈마를 이용한 식각 공정으로 상기 층간 절연막의 일부분을 식각 하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하되, 상기 펄스형 플라즈마를 이용한 식각 공정은 주파수 변조(modulation frequency)를 100kHz ∼ 1MHz로 하되, 주파수 변조시 듀티 비(duty ratio; 펄스 온/펄스 오프 비)가 3 ∼ 90%까지 되도록 조절하고, 이때 식각 반응 챔버는 CF4, C2F6, C3F8, C4F8, CF3H, CH2F2, SF6, NF3등의 불소계 가스에 Ar, N2, O2, CO 등의 가스를 첨가하여 전자의 밀도를 균일하게 하고, 공정 압력을 1 ∼ 50mTorr의 압력 범위로 하고, RF 소오스 전력을 300 ∼ 3000W의 전력 범위로 하고, RF 소오스 전력의 주파수로 13.56MHz를 사용하고, RF 바이어스 전력을 100 ∼ 1000W의 전력 범위로 하여 실시한다.
도 1은 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
도 3a는 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자밀도함수(EEDF)를 나타낸 그래프.
도 3b는 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자의 평균 에너지(Te)를 나타낸 그래프.
도 3c는 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자의 밀도(ne)를 나타낸 그래프.
도 3d는 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 음 이온의 양을 나타낸 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
11, 21: 기판 12, 22: 층간 절연막
13, 23: 콘택홀 100: 마이크로-트랜치
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도이다.
웰 및 접합부가 형성된 반도체 기판 또는 반도체 소자를 이루는 전도성 패턴으로 된 기판(21) 상에 산화물로 이루어진 층간 절연막(22)을 형성하고, 포토리소그라피(photolithography) 공정 및 펄스형 플라즈마를 이용한 식각 공정으로 층간 절연막(22)의 일부분을 식각 하여 콘택홀(23)을 형성한다.
상기에서, 펄스형 플라즈마를 이용한 식각 공정은 주파수 변조(modulation frequency)를 100kHz ∼ 1MHz로 하되, 주파수 변조시 듀티 비(duty ratio; 펄스 온/펄스 오프 비)가 3 ∼ 90%까지 되도록 조절하고, 이때 식각 반응 챔버는 CF4, C2F6, C3F8, C4F8, CF3H, CH2F2, SF6, NF3등의 불소계 가스에 Ar, N2, O2, CO 등의 가스를 첨가하여 전자의 밀도를 균일하게 하고, 공정 압력을 1 ∼ 50mTorr의 압력 범위로 하고, RF 소오스 전력을 300 ∼ 3000W의 전력 범위로 하고, RF 소오스 전력의 주파수로 13.56MHz를 사용하고, RF 바이어스 전력을 100 ∼ 1000W의 전력 범위로 하여 실시한다. 이와 같은 펄스형 플라즈마를 이용하여 형성되는 본 발명의 콘택홀(23)은 기존의 연속형 플라즈마를 이용하여 형성된 콘택홀(13)과는 달리 마이크로-트랜치가 발생되지 않고, 또한 콘택홀(23) 하부층인 기판(21)에 축적되는 전하를 줄여주는데, 이러한 원리를 도 3을 참조하여 설명하기로 한다.
도 3a는 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자밀도함수(EEDF)를 나타낸 그래프로서, 듀티 비가 100%인 연속형 플라즈마(CW)는 전자의 에너지 분포 곡선이 완만하게 변화하는 반면, 펄스형 플라즈마(P)는 듀티 비가 10%인 제 1 펄스형 플라즈마(P1), 듀티 비가 40%인 제 2 펄스형 플라즈마(P2) 및 듀티 비가 70%인 제 3 펄스형 플라즈마(P3)에 나타나듯이 전자의 에너지 분포 곡선이 크게 변화한다. 즉, 광범위한 에너지로 퍼져있던 전자 에너지 분포 곡선(EEDF)이 작은 에너지 영역으로 응축되므로써 평균 에너지가 크게 감소하는 효과를 가지게 된다. 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자의 평균 에너지(Te)를 그래프로 나타낸 도 3b에서 알 수 있듯이 듀티 비가 100%인 연속형 플라즈마(CW)에 비해 듀티 비가 70% 이하인 펄스형 플라즈마(P1, P2, P3)일 경우 약 20%로 전자의 평균 에너지가 감소하게 되고, 또한 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 전자의 밀도(ne)를 그래프로 나타낸 도 3c에서 알 수 있듯이 듀티 비가 100%인 연속형 플라즈마(CW)에 비해 듀티 비가 70% 이하인 펄스형 플라즈마(P1, P2, P3)일 경우 전자의 밀도가 크게 감소하게 된다. 전자의 밀도가 크게 감소하는 주 요인은 연속형 플라즈마(CW) 및 펄스형 플라즈마(P)를 사용할 때의 음 이온의 양을 그래프로 나타낸 도 3d에서 알 수 있듯이 듀티 비가 100%인 연속형 플라즈마(CW)에 비해 듀티 비가 70% 이하인 펄스형 플라즈마(P1, P2, P3)일 경우 음 이온(F-, CF3 -)이 상당히 많이 형성되는 현상과 관계가 있으며, 펄스형 플라즈마일 경우 음 이온(F-, CF3 -)이 많이 발생되는 것은 전자가 주로 중성 분자에 흡착되기 때문이다.
상기한 바와 같이, 펄스형 플라즈마(P)는 연속형 플라즈마(CW)에 비해 전자의 평균 운동 에너지와 전자의 밀도가 감소되기 때문에, 기판(11)에 대전되는 음의 전하량을 줄일 수 있어 이온 궤적을 보다 수직하게 만들고 마이크로-트랜치 현상을 감소시킬 수 있고, 또한 이온의 평균 운동 에너지가 감소되기 때문에 이온의 반사에 의한 마이크로-트랜치 현상을 감소시킬 수 있다.
다시 말해서, 펄스형 플라즈마를 사용하면, 입사 이온의 운동 에너지를 감소시켜 측면에 충돌후 잔존 에너지의 양이 식각 반응을 시킬 수 있는 문턱 에너지 보다 낮출 수 있어 이온 반사에 의한 마이크로-트랜치를 감소시킬 수 있다. 또한, 펄스형 플라즈마를 사용하면, 전자의 평균 에너지가 크게 감소하므로 전자가 중성 분자에 흡착되는 반응이 우세해지기 때문에 음 이온의 형성이 강화된다. 결국 전자의 밀도가 크게 감소하므로 대전되는 음 전하의 양이 적고, 이는 양이온에 의한 궤적 변화가 훨씬 감소하게 되어, 부분적인 전하 상승(charge-up)에 의한 입사 이온 궤적 변경에 따라 발생되는 마이크로-트랜치 현상을 감소시킬 수 있다.
상술한 바와 같이, 본 발명은 펄스형 플라즈마를 사용하여 콘택홀을 형성하므로써, 콘택홀 바닥에 발생하는 마이크로-트랜치(micro-trench) 현상을 근원적으로 방지하여 후속 전도막 증착시 스텝-커버리지를 향상시킬 수 있으며, 플라즈마 내에 존재하는 양이온의 충돌로 콘택홀 하부층에 축적되는 전하로 인한 누설 전류 특성을 개선할 수 있어, 소자의 신뢰도 및 수율을 향상시킬 수 있다.

Claims (5)

  1. 웰 및 접합부가 형성된 반도체 기판 또는 반도체 소자를 이루는 전도성 패턴으로 된 기판 상에 층간 절연막을 형성하는 단계와,
    펄스형 플라즈마를 이용한 식각 공정으로 상기 층간 절연막의 일부분을 식각 하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판은 웰 및 접합부가 형성된 반도체 기판이나 반도체 소자를 이루는 전도성 패턴인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    펄스형 플라즈마를 이용한 식각 공정은 주파수 변조(modulation frequency)를 100kHz ∼ 1MHz로 하되, 주파수 변조시 듀티 비가 3 ∼ 90%까지 되도록 조절하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제 1 항에 있어서,
    상기 펄스형 플라즈마를 이용한 식각 공정은 CF4, C2F6, C3F8, C4F8, CF3H, CH2F2, SF6, NF3와 같은 불소계 가스에 Ar, N2, O2, CO 와 같은 가스를 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 펄스형 플라즈마를 이용한 식각 공정은 공정 압력을 1 ∼ 50mTorr의 압력 범위로 하고, RF 소오스 전력을 300 ∼ 3000W의 전력 범위로 하고, RF 소오스 전력의 주파수로 13.56MHz를 사용하고, RF 바이어스 전력을 100 ∼ 1000W의 전력 범위로 하여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019980062754A 1998-12-31 1998-12-31 반도체 소자의 콘택홀 형성 방법_ KR100559031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062754A KR100559031B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 콘택홀 형성 방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062754A KR100559031B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 콘택홀 형성 방법_

Publications (2)

Publication Number Publication Date
KR20000046078A true KR20000046078A (ko) 2000-07-25
KR100559031B1 KR100559031B1 (ko) 2006-06-16

Family

ID=19569370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062754A KR100559031B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 콘택홀 형성 방법_

Country Status (1)

Country Link
KR (1) KR100559031B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021689A (ko) * 2000-09-16 2002-03-22 박종섭 금속 배선 형성 방법
KR20040001867A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 플라즈마 어택을 방지할 수 있는 반도체소자 제조방법
KR100422353B1 (ko) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 반도체장치의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687966B2 (ja) * 1990-08-20 1997-12-08 富士通株式会社 半導体装置の製造方法
JP3365067B2 (ja) * 1994-02-10 2003-01-08 ソニー株式会社 プラズマ装置およびこれを用いたプラズマ処理方法
JP3413698B2 (ja) * 1995-12-05 2003-06-03 ソニー株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021689A (ko) * 2000-09-16 2002-03-22 박종섭 금속 배선 형성 방법
KR100422353B1 (ko) * 2001-06-29 2004-03-12 주식회사 하이닉스반도체 반도체장치의 제조방법
KR20040001867A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 플라즈마 어택을 방지할 수 있는 반도체소자 제조방법

Also Published As

Publication number Publication date
KR100559031B1 (ko) 2006-06-16

Similar Documents

Publication Publication Date Title
US7059267B2 (en) Use of pulsed grounding source in a plasma reactor
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US5366590A (en) Dry etching method
JP2991192B1 (ja) プラズマ処理方法及びプラズマ処理装置
US20160307765A1 (en) Dry etching method
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US20010005634A1 (en) Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US20030013313A1 (en) Process for fabricating semiconductor device
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
KR100559031B1 (ko) 반도체 소자의 콘택홀 형성 방법_
US5968278A (en) High aspect ratio contact
KR20210004866A (ko) 에칭 처리 방법 및 기판 처리 장치
US8753974B2 (en) Charge dissipation of cavities
KR100780594B1 (ko) 반도체장치의 건식 식각 방법
JP4577328B2 (ja) 半導体装置の製造方法
KR100542665B1 (ko) 기판 에칭시 마이크로로딩을 개선시키는 방법 및 장치
US20080160742A1 (en) Method for fabricating semiconductor device with recess gate
JPH10144633A (ja) 半導体装置の製造方法
JPS6362238A (ja) 薄膜堆積方法
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR100594209B1 (ko) 트렌치형 소자분리를 위한 트렌치 식각방법
TWI833452B (zh) 形成半導體元件的導電層的方法
JP7493378B2 (ja) エッチング処理方法及び基板処理装置
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
KR100557945B1 (ko) 반도체 소자의 비트라인 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee