KR100382312B1 - 반도체장치의 도전체 패턴 제조 방법 - Google Patents
반도체장치의 도전체 패턴 제조 방법 Download PDFInfo
- Publication number
- KR100382312B1 KR100382312B1 KR10-2000-0083234A KR20000083234A KR100382312B1 KR 100382312 B1 KR100382312 B1 KR 100382312B1 KR 20000083234 A KR20000083234 A KR 20000083234A KR 100382312 B1 KR100382312 B1 KR 100382312B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- conductor
- film
- conductor pattern
- semiconductor device
- Prior art date
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000012044 organic layer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 6
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 abstract description 20
- 239000002245 particle Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고밀도 영역과 저밀도 영역간의 동일한 패턴 프로파일을 확보할 수 있는 반도체장치의 도전체 패턴 제조 방법에 관한 것이다. 본 발명의 도전체 패턴 제조 방법은 반도체 기판의 구조물에 도전체막과 유기막을 적층하고, 유기막 상부에 사진 공정을 진행하여 감광막 패턴을 형성하고, 감광막 패턴에 맞추어 유기막을 건식 식각하되, 그 패턴 측면을 테퍼 형태의 경사진 각도로 식각하고, 감광막 패턴과 경사진 측면을 갖는 유기막 패턴을 마스크로 삼아 도전체막을 건식 식각하여 도전체 패턴을 형성한 후에, 감광막 패턴 및 유기막 패턴을 제거한다. 따라서, 본 발명은 도전체막 식각 공정시 패턴의 측벽 보호를 위해 요구되는 폴리머를 대부분 감광막과 유기막으로부터 공급받기 때문에 챔버내에 흘려주는 폴리머 가스의 량을 줄일 수 있어 도전체 패턴 밀도가 높은 영역과 그렇지 않는 영역간의 밀도차이로 인해 발생되는 도전체 패턴의 측벽 프로파일의 차이를 없애준다.
Description
본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 영역간의 패턴 밀도차이로 인하여 발생되는 도전체 패턴의 프로파일 경사 차이를 줄일 수 있는 반도체장치의 도전체 패턴 제조 방법에 관한 것이다.
현재, 반도체장치의 고속화 및 고집적화의 진행과 더불어 반도체장치의 생산기술의 진보에 따라 반도체소자의 패턴이 점차 미세화되고 있는 실정이다. 일반적인 반도체장치의 소자 패턴의 제조 방법은 감광막 패턴(photo-resist)을 마스크로 하여 하층 구조물을 식각하는 포토리소그래피(photo-lithography) 공정에 의해 제조되고 있다. 그런데, 대부분의 소자 패턴은 정확한 패턴 형태를 얻기 위하여 건식 식각 공정에 의해 얻어진다.
도 1은 종래 기술에 따른 반도체장치의 도전체 패턴 제조 방법을 설명하기 위한 수직 단면도로서, 이를 참조하면 종래 도전체 패턴 제조 방법은 다음과 같다.
반도체기판의 구조물(10)에 도전체막(12)을 증착하고, 이 도전체막(12) 상부에 감광막 패턴(미도시함)을 형성한 후에 건식 식각 공정으로 감광막 패턴에 맞추어 도전체막을 식각해서 도전체 패턴(12)을 형성한다.
건식 식각 공정을 이용한 도전체 패턴 제조시, 패턴의 측벽보호를 위해 폴리머 가스를 사용하게 된다. 이러한 폴리머 가스의 사용으로 패턴 밀도가 낮은 저밀도 영역(100)과 패턴 밀도가 높은 고밀도 영역(200)간의 밀도 차에 의해 양쪽 영역(100,200)의 도전체 패턴(12)의 측벽 프로파일이 불균일해진다. 즉, 고밀도 영역(200) 쪽의 도전체 패턴(12)의 측벽 프로파일은 양호한데 반하여, 저밀도 영역(100) 쪽의 도전체 패턴(12)의 측벽 프로파일은 경사가 발생하게 된다.
그 이유는 패턴 사이가 먼 저밀도 영역(100)의 도전체 패턴(12)의 경우에는 폴리머 가스의 부착 면적이 상대적으로 큰데 반하여, 패턴 사이가 가까운 고밀도 영역(200)의 도전체 패턴(12)의 경우에는 폴리머 가스에 의한 영향을 적게 받는데원인이 있었다. 그러므로, 고밀도 영역(200)보다 저밀도 영역(100)의 도전체 패턴에서의 테퍼(taper) 각도가 더 낮게(과도한 경사) 되는 문제점이 있었다.
이러한 패턴 밀도차로 인해 발생되는 저밀도 영역과 고밀도 영역간의 패턴 프로파일의 테퍼(taper) 각도 차이는 절연막 증착 공정 등의 후속 공정시 보이드를 유발할 수 있어 소자의 제조 공정의 수율을 저하시키게 된다.
하지만, 반도체장치의 도전체 패턴 제조 공정시 저밀도 영역(100)과 고밀도 영역(200)간의 패턴 프로파일의 불균일을 줄이기 위한 대책이 필요하다. 이에 건식 식각 공정시 CHF3, BCl3, C2F6, CO, C4F8등의 폴리머 가스와 CF4, SF4, NF3, Cl2등의 식각 가스를 섞어서 저밀도 영역측의 도전체 패턴의 측벽 프로파일을 양호하게 하고 있다. 이뿐만 아니라, 두 영역(100,200)의 CD-바이어스 차이(포토 마스크 작업 후의 패턴 크기와 이를 마스크로 삼아 식각한 후 최종 패턴간의 크기 차이를 일컫음)를 줄이기 위하여 여러번 식각하고 그 결과를 디자인 룰에 다시 피드백시켜서 두 영역의 도전체 패턴의 프로파일이 동일할 때까지 반복한다.
더욱이, 알루미늄으로 만든 도전체 패턴의 식각 공정시 반응 속도가 빠르기 때문에 많은 양의 폴리머 가스를 사용하게 되는데, 장비를 계속 사용함에 따라 파티클로 인한 브릿지(bridge)나 식각실 내부의 측벽에 부착된 폴리머의 량이 많아지게 된다. 이러한 장비내 축적된 폴리머는 식각실 분위기를 정밀하게 제어하는데 오차로 작용하여 식각 프로파일의 변화를 일으킨다.
본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위하여, 식각 대상의 도전체막 위에 유기막(organic film)을 증착하고 이를 측벽이 경사진 프로파일로 식각한 후에 이를 식각 마스크로 삼아 도전체막을 식각함으로써 도전체막 식각 공정시 패턴의 측벽 보호를 위해 요구되는 폴리머 가스를 유기막으로부터 공급받아 챔버에 흘려주는 폴리머 가스의 량을 줄일 수 있어 도전체 패턴 밀도가 높은 영역과 그렇지 않는 영역간의 패턴 측벽 프로파일의 차이를 없애주는 반도체장치의 도전체 패턴 제조 방법을 제공하는데 있다.
도 1은 종래 기술에 따른 반도체장치의 도전체 패턴 제조 방법을 설명하기 위한 수직 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 도전체 패턴 제조 방법을 설명하기 위한 공정 순서도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체기판의 구조물 12 : 도전체막
12' : 도전체 패턴 16 : 유기막
16' : 유기막 패턴 18 : 감광막 패턴
100 : 저밀도 패턴 영역 200 : 고밀도 패턴 영역
이러한 목적을 달성하기 위한 본 발명은 반도체장치의 도전체 패턴 제조 방법에 있어서, 반도체 기판의 구조물에 도전체막을 형성하는 단계와, 도전체막 상부에 유기막을 형성하는 단계와, 유기막 상부에 사진 공정을 진행하여 감광막 패턴을 형성하는 단계와, 감광막 패턴에 맞추어 유기막을 건식 식각하되, 그 패턴 측면을 테퍼 형태의 경사진 각도로 건식 식각하는 단계와, 감광막 패턴과 경사진 측면을 갖는 유기막 패턴을 마스크로 삼아 도전체막을 건식 식각하여 도전체 패턴을 형성하는 단계와, 감광막 패턴 및 경사진 측면을 갖는 유기막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체장치의 도전체 패턴 제조 방법에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 도전체 패턴 제조 방법을 설명하기 위한 공정 순서도이다.
도 2a에 도시된 바와 같이, 반도체 기판의 구조물(10)에 도전체막(12)을 형성한다. 이때, 도전체막(12)은 Al-Cu 합금, 폴리실리콘, Pt, Ti, TiN, Cu, W 등의 도전 물질이다. 그리고, 도전체막(12) 상부에 유기막(16)을 형성하는데, 이때 유기막(16)의 증착 두께는 500Å∼1000Å으로 한다. 본 발명의 유기막(16)은 ARC(Anti Reflecting Coating) 막을 이용할 수도 있다.
도 2b에 도시된 바와 같이, 유기막(16) 상부에 사진 공정을 진행하여 감광막 패턴(18)을 형성한다.
도 2c에 도시된 바와 같이, 감광막 패턴(18)에 맞추어 유기막(16)을 건식 식각하되, 그 패턴 측면을 테퍼 형태의 경사진 각도로 식각하여 유기막 패턴(16')을 형성한다. 이때, 유기막(16)의 식각 공정은 50W∼120W의 전력과 10mT∼30mT의 전압하에서 O2가스 및 N2가스를 각각 20sccm∼200sccm의 범위내에서 공급하여 공정을 진행한다. 바람직하게는, O2:N2가스비를 1:3으로 한다.
이러한 본 발명의 식각 공정에 의해 유기막 패턴(16')의 경사 각도는 45°∼75°로 된다. 이 유기막 패턴(16')의 측벽 경사 각도는 이후 도전체막의 식각 공정시 측벽 프로파일을 수직에 가까운 각도로 제어하기 위한 것이다.
이어서 도 2d에 도시된 바와 같이, 감광막 패턴(18)과 경사진 측면을 갖는 유기막 패턴(16')을 식각 마스크로 삼아 도전체막(12)을 건식 식각하여 도전체 패턴(12')을 형성한다.
구체적으로, 본 발명의 일 실시예로서 Al-Cu 합금의 패턴(12')을 위한 식각공정을 예로 들면 다음과 같다.
브레이크 스루(break through) :
8mT / 1000W(S) / 170W(B) / 60Cl2/ 50BCl3/ 40Ar / 20sec
식각 정지(end point) :
8mT / 1000W(S) / 130W(B) / 60Cl2/ 20BCl3/ 40Ar / 60sec
과도 식각(over etch) :
8mT / 1000W(S) / 170W(B) / 60Cl2/ 20BCl3/ 40Ar / 45sec
식각 공정시 도전체 패턴(12')의 측벽 보호를 위해 필요한 폴리머 가스의 대부분은 Ar 이온에 대한 충격성 식각 특성을 이용하여 도전체 패턴(12') 상부에 있는 감광막과 유기막으로부터 얻는다. 그 결과, 본 발명에 의한 식각 정지 및 과도 식각 공정에 있어서, 일반적으로 폴리머 가스인 BCl3가스와 식각 가스인 Cl2값의 비를 1:1로 한 것을 BCl3를 Cl2의 50% 이하로 줄일 수 있다. 그러므로, 본 발명은 패턴의 측벽 보호를 위해 챔버내 공급하는 폴리머 가스의 량을 종래 공정보다 크게 줄일 수 있기 때문에 도전체 패턴 밀도가 높은 영역(200)과 그렇지 않는 영역(100)간의 패턴 밀도차에 상관없이 동일한 패턴의 측벽 프로파일을 얻을 수 있다.
도 2e에 도시된 바와 같이, 본 발명의 도전체 패턴(12')의 제조 공정을 완료한 후에, 감광막 패턴(18) 및 유기막 패턴(16')을 제거한다. 그리고, 도전체 패턴(12') 주변의 폴리머를 솔벤트 또는 세정 용액을 사용하여 제거한다.
이상 상술한 바와 같이, 본 발명에 따른 반도체장치의 도전체 패턴 제조 방법은 다음과 같은 효과를 가진다.
본 발명은 도전체 패턴의 식각 공정시 측벽 보호에 사용되는 폴리머 성분을 패턴 상부의 유기막과 감광막으로부터 공급받기 때문에 도전체 패턴의 밀도와 상관없이 동일한 측벽 프로파일을 얻을 수 있어 CD-바이어스 차이를 없앨 수 있다.
게다가, 본 발명에 따라 도전체막의 식각 공정시 유기막 패턴을 사용하여 패턴의 측벽 프로파일을 제어하는 것이 종래 유기막을 사용하지 않고 폴리머 가스만 사용하여 진행하는 방식에 비해 공정 시간은 큰 차이가 없다. 하지만, 본 발명은 종래 기술에 비해 도전체 패턴의 측벽 프로파일을 양호하게 할 수 있고 챔버내 공급되는 폴리머 가스량을 줄일 수 있는 이점이 있다. 이에 따라, 본 발명은 폴리머 가스량을 크게 줄일 수 있어 장비내 파티클을 줄이고 이로 인해 장시간의 장비 세정 공정과 파티클로 인한 도전체 패턴간의 브릿지 등의 불량을 감소시켜서 수율을 향상시킬 수 있다.
Claims (5)
- 반도체장치의 도전체 패턴 제조 방법에 있어서,반도체 기판의 구조물에 도전체막을 형성하는 단계;상기 도전체막 상부에 유기막을 형성하는 단계;상기 유기막 상부에 사진 공정을 진행하여 감광막 패턴을 형성하는 단계;상기 감광막 패턴에 맞추어 상기 유기막을 건식 식각하되, 그 패턴 측면을 테퍼 형태의 경사진 각도로 건식 식각하는 단계;상기 감광막 패턴과 상기 경사진 측면을 갖는 유기막 패턴을 마스크로 삼아 상기 도전체막을 건식 식각하여 도전체 패턴을 형성하는 단계; 및상기 감광막 패턴 및 상기 경사진 측면을 갖는 유기막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 도전체 패턴 제조 방법.
- 제 1항에 있어서, 상기 도전체막은 Al-Cu 합금, 폴리실리콘, Pt, Ti, TiN, Cu, W 중에서 어느 하나인 것을 특징으로 하는 반도체장치의 도전체 패턴 제조 방법.
- 제 1항에 있어서, 상기 유기막의 증착 두께는 500Å∼1000Å으로 하는 것을 특징으로 하는 반도체장치의 도전체 패턴 제조 방법.
- 제 1항에 있어서, 상기 유기막의 식각 공정은 50W∼120W의 전력과 10mT∼30mT의 전압하에서, O2가스 및 N2가스를 각각 20sccm∼200sccm의 범위내로 공급하여 공정을 진행하되, O2:N2가스비를 1:3으로 하는 것을 특징으로 하는 반도체장치의 도전체 패턴 제조 방법.
- 제 1항에 있어서, 상기 유기막의 경사 각도는 45°∼75°인 것을 특징으로 하는 반도체장치의 도전체 패턴 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083234A KR100382312B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체장치의 도전체 패턴 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0083234A KR100382312B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체장치의 도전체 패턴 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020053571A KR20020053571A (ko) | 2002-07-05 |
| KR100382312B1 true KR100382312B1 (ko) | 2003-05-09 |
Family
ID=27686946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0083234A KR100382312B1 (ko) | 2000-12-27 | 2000-12-27 | 반도체장치의 도전체 패턴 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100382312B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789894B1 (ko) * | 2002-03-11 | 2007-12-28 | 가부시키가이샤 히다치 하이테크놀로지즈 | 난에칭재의 에칭방법 및 그것을 사용한 반도체제조방법 및장치 |
| KR101133495B1 (ko) * | 2005-12-28 | 2012-04-10 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930022522A (ko) * | 1992-04-02 | 1993-11-24 | 세끼모또 다다히로 | 소형 반도체장치 및 그 제조방법 |
| KR20000032867A (ko) * | 1998-11-18 | 2000-06-15 | 윤종용 | 전기 도금법을 이용한 반도체소자의 전극 형성방법 |
-
2000
- 2000-12-27 KR KR10-2000-0083234A patent/KR100382312B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930022522A (ko) * | 1992-04-02 | 1993-11-24 | 세끼모또 다다히로 | 소형 반도체장치 및 그 제조방법 |
| KR20000032867A (ko) * | 1998-11-18 | 2000-06-15 | 윤종용 | 전기 도금법을 이용한 반도체소자의 전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020053571A (ko) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
| KR100503814B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US20030190807A1 (en) | Method for manufacturing semiconductor device | |
| KR100382312B1 (ko) | 반도체장치의 도전체 패턴 제조 방법 | |
| US6077777A (en) | Method for forming wires of semiconductor device | |
| KR19980050124A (ko) | 반도체소자의 금속 배선 형성방법 | |
| KR100542943B1 (ko) | 반도체 소자의 리페어 식각 방법 | |
| KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
| KR100424477B1 (ko) | 전도성 성분 및 전도성 라인 형성방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100364809B1 (ko) | 반도체 소자의 포스트 메탈 식각/애싱 방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100596900B1 (ko) | 반도체소자의 비아콘택 형성방법 | |
| KR100609042B1 (ko) | 반도체소자의 비트라인콘택홀 형성 방법 | |
| KR100303357B1 (ko) | 반도체 소자의 제조방법 | |
| KR0166838B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| KR100237025B1 (ko) | 반도체 소자의 금속층 식각 방법 | |
| KR20050035359A (ko) | 반도체 소자의 제조방법 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 | |
| KR100376255B1 (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR20030058508A (ko) | 반도체소자의 패턴 형성방법 | |
| KR20040039776A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20000003119A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030004546A (ko) | 표면경화된 포토레지스트 패턴 형성방법 및 이를 이용한패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |