KR100296664B1 - 수지봉지형반도체장치및그제조방법 - Google Patents

수지봉지형반도체장치및그제조방법 Download PDF

Info

Publication number
KR100296664B1
KR100296664B1 KR1019940034902A KR19940034902A KR100296664B1 KR 100296664 B1 KR100296664 B1 KR 100296664B1 KR 1019940034902 A KR1019940034902 A KR 1019940034902A KR 19940034902 A KR19940034902 A KR 19940034902A KR 100296664 B1 KR100296664 B1 KR 100296664B1
Authority
KR
South Korea
Prior art keywords
resin
heat
semiconductor device
semiconductor element
insulating
Prior art date
Application number
KR1019940034902A
Other languages
English (en)
Other versions
KR950021435A (ko
Inventor
오츠키테츠야
Original Assignee
구사마 사부로
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구사마 사부로, 세이코 엡슨 가부시키가이샤 filed Critical 구사마 사부로
Publication of KR950021435A publication Critical patent/KR950021435A/ko
Application granted granted Critical
Publication of KR100296664B1 publication Critical patent/KR100296664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 높은 방열 특성을 가지는 수지 봉지영 반도체 장치 및 그 제조방번에 관한 것으로, 본 발명에 따른 수지 봉지영 반도체 장지(100)는 반도체 소자를 설치하기 의한 소자 설치면(16)를 가지는 제1방열부(10)와, 이 제1방열부(10)의 상기 소자 설치면(16)에 접합된 반도체 소자(30)와, 이 반도체 소자(30)에 대해서 떨어져서 설치된 복수의 리드(32)와, 이들 리드(32)와 상기 반도체 소자(30)의 전극 베드(30a)를 전기적으로 접속하는 와이어(34)와, 상기 제1방열부(10)에 대향해서 위치하고, 상기 반도체 소자(30), 상기 리드(32) 및 상기 와이어(34)와 접촉하지 않는 상태로 설치된 제2방열부(20)와, 상기 제1방열부(10)와 상기 리드(32)와의 사이에 설치된 제1절연부(40)와, 상기 제2방열부(20)와 상기 리드(32) 사이에 설치된 제2절연부(44)와, 적어도 상기 제1, 제2방열부(10,20) 및 상기 제1, 제2절연부(40,44)의 바깥측에 형성된 수지 봉지부(50)를 포함하고,상기 제1,2방열부(10,20)의 면(14a)(24a)는 각각 수지 봉지부(50)로 부터 노출되어 있는 것을 특징으로 한다.

Description

수지 봉지형 반도체 장치 및 그 제조 방법
제1도는 본 발명에 따른 제1실시예의 수지 봉지형 반도체 장치를 개략적으로
나타낸 종단면도이다.
제2도는 제1도에 있어서 수지 봉지부를 제거한 상태에서 A-A선을 따라서 본
반도체 장치의 평면도이다.
제3도 (a)∼(c)는 제1도에 나타낸 반도체 장치의 제조 과정을 개략적으로 나타낸 종단면도이다.
제4도는 본 발명의 제2실시예에 따른 반도체 장치를 개략적으로 나타낸 종단
면도이다.
제5도는 제4도에 나타낸 반도체 장치의 제2방열부를 개략적으로 나타낸 평면도이다.
제6도 (a)∼(d)는 제4도에 나타낸 반도체 장치의 제조 과정을 개략적으로 나타낸 종단면도이다.
제7도는 본 발명에 따른 제3실시예의 수지 봉지형 반도체 장치를 개략적으로나타낸 종단면도이다.
제8도 (a)∼(d)는 제7도에 나타낸 반도체 장치의 제조 과정을 개략적으로 나타낸 종단면도이다.
제9도는 본 발명의 방열부의 변형예를 개략적으로 나타낸 종단면도이다.
제10도는 본 발명의 방열부의 변형예를 나타낸 종단면도이다.
제11도는 본 발명의 방열부의 변형예를 나타낸 종단면도이다.
제12도는 본 발명의 방열부의 변형예를 나타낸 사시도이다.
제13도는 본 발명의 방열부의 변형예를 나타낸 종단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1방열부 12 : 기부(基部)
14 : 돌출부 16 : 소자 설치면
20 : 제2방열부 22 : 기부
24 : 돌출부 27 : 가장자리 돌출부
28 : 수지 주입 구멍 30 : 반도체 소자
32 : 리드 34 : 와이어
40:제1절연부 44 : 제2절연부
50 : 수지 봉지부 60,62 : 내부 수지 봉지부
100,200,300 : 수지 봉지형 반도체 장치
본 발명은 방열체를 가지는 수지 봉지형 반도체 장치 및 그 제조 방법에 관한 것이다.
최근 반도체 칩은 고 집적화, 고 출력화하는 경향에 있으며, 그에 따라 본래의 반도체 칩의 보호를 목적으로 한 수지 봉지에 있어서, 더욱더 방열특성의 향상이 요구되고 있다. 이에 대처하기 위해서 재료의 측면에서는 리드 프레임과 봉지용수지의 열전도성을 높이는 것이 검토되며, 구조의 측면에서는 리드 프레임 설계의 변경과 방열체의 부가에 의한 방열특성의 향상이 검토되고 있다. 특히 방열체의 부가에 의한 패키지의 방열특성의 개선은, 소비전력이 1칩 당 2W 정도 까지인 LSI에 있어서는 더욱 정통적인(orthodox) 대책으로 생각되고 있다.
또한, 높은 방열 특성을 필요로 하는 반도체 소자는 보통 소자가 크기 때문에, 종래의 수지 봉지형 반도체 장치에 있어서는 소자와 봉지용 수지와의 선팽창계수의 차이에 따라 소자에 틈이 생기거나 혹은 전기적 접속부에 손상이 생길 우려가
있으며, 소자 특성의 신뢰성이 충분하다고 말하기는 어렵다.
또한, 종래의 수지 봉지형 반도체 장치에 있어서는 몰딩시 수지를 주입하는 공정에 있어서, 주입되는 수지압에 의해서 리드 또는 본딩 와이어의 변형이 발생하여, 접속불량의 원인이 될 때가 있다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로서, 그 제1목적은 높은 방열 특성을 가지는 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 제2목적은 반도체 소자와 봉지용 수지와의 선팽창계수의 차이에 의한 소자 혹은 본딩 와이어 등의 손상을 방지하여, 높은 신뢰성을 갖는 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 제3목적은 몰딩시에 주입되는 수지압에 의한 본딩 와이어의 변형 등을 방지하여, 불량품의 발생이 적고 품질이 안정된 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데에 있다.
본 발명의 수지 봉지형 반도체 장치는, 반도체 소자를 설치하기 위한 소자 설치면을 갖는 제1방열부, 이 제1방열부의 상기 소자 설치면에 접합된 반도체 소자, 이 반도체 소자에 대해서 떨어져서 배치된 복수의 리드, 이들 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 상기 제1방열부에 대향해서 위치하며, 상기 반도체 소자, 상기 리드 및 상기 와이어와 접촉하지 않은 상태로 배치된 제2방열부, 상기 제1방열부와 상기 리드와의 사이에 설치된 제1절연부, 상기 제2방열부와 상기 리드와의 사이에 설치된 제2절연부 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 수지 봉지부를 포함한다.
이와 같은 반도체 장치에 있어서는 열을 발생하는 반도체 소자의 양 측면에 제1방열부 및 제2방열부를 대향해서 설치함으로써 높은 방열효과를 얻을 수 있다.
또한, 제1방열부, 제2방열부, 제1절연부 및 제2절연부에 의해 공간이 형성되며, 이 공간내에 상기 반도체 소자, 리드의 선단부 및 와이어가 수용되기 때문에 이들 3자를 포함하는 소자 영역과 수지 봉지부가 구획된 상태로 형성된다. 그리고, 상기 제1절연부 및 제2절연부를 연속적으로 형성하고, 또 양 절연부의 위치를 맞춰서 형성함에 따라 상기 공간은 액체가 들어갈 수 없을 정도로 거의 완전하게 밀폐된 상태를 형성할 수 있다.
따라서 수지 봉지부를 형성할 때에 몰딩 시의 수지가 상기 공간내에 유입되지 않고 수지의 압력에 의한 와이어의 변형과 절단 등이 방지되며, 신뢰성이 높은 반도체 장치를 우수한 생산율로 제조할 수 있다.
또한, 상기 공간내에 아르곤과 질소등 불활성 가스를 봉입함에 의해 산화에 의한 전기적 절연부의 악화를 방지할 수가 있다.
또한, 본 발명의 수지 봉지형 반도체 장치에 있어서는, 적어도 상기 반도체 소자의 소자형성면은 수지층에 의해 피복되는 것이 바람직하다. 이와 같이 소자 형성면을 수지층에 의해 피복함으로써 예를 들면 와이어와 반도체 소자의 전극부의 접속부가 산화에 의해 악화되거나 외부에서 침입하는 가스 또는 수분등에 의한 소자 특성의 악화를 억제할 수 있다.
상기 수지층은 반도체 소자의 표면 및 와이어와 리드의 접속부 등 전기적 접속부를 포함하는 영역 전체를 피복하는 것이 바람직하며, 또한 상기 공간내를 거의 완전하게 채우도록 형성되는 것이 바람직하다. 이와 같이 상기 공간내에 채워진 수지층은 가능한한 상기 반도체 소자의 선팽창계수에 가까운 선팽창계수를 가지는 것이 바람직하며, 예를들면 1.0×1O-6∼2.0×1O-5cm/℃의 선팽창계수를 가지는 것이 바람직하다. 이와 같은 반도체 소자와 이것을 감싸는 수지의 선팽창계수를 근사시킴으로써, 양자간의 열응력을 작게 할 수 있으며, 반도체 소자에 흠이 생기거나 또는 전기적 접속부에 손상이 생기는 등의 문제를 방지할 수 있다.
또한, 상기 수지층을 구성하는 수지로서는 반도체 소자의 소자 형성면과 접촉하는 영역에서 열응력이 발생하기 어려울 정도의 부드러움을 가진 수지여도 좋고, 또는 유동성을 가진 수지여도 좋다. 또한, 본 발명에 있어서 상기 공간내에 형성 되는 수지층의 재료는 수지 성분만을 이용하는 외에, 수지와 각종 첨가제, 예를들면 실리콘 등의 무기질 분체, 실리콘 수지 등의 응력 완화용 탄성체 등을 포함하는 수지 조성물도 포함하는 개념이다.
이와 같이 소자 영역을 수지층에 의해 피복함에 따라, 반도체 소자의 소자 형성면 및 전기적 접속부의 악화를 보다 확실하게 방지할 수가 있다.
상기 수지 봉지부는 보통 1.0×10-5∼2.0×10-5cm/℃, 보다 바람직한 것은 1.3×1O-5∼1.6×1O-5cm/℃의 선팽창계수를 가지는 수지재료로 구성된다.
상기 방열부의 형태는 특별히 제한된 것은 아니지만, 직경이 큰 기부(基部)와 이 기부보다 지름이 작은 돌출부를 가지며, 상기 돌출부는 외부에 노출되는 면을 가지는 것이 바람직하다. 이와 같은 구성에 의하면, 방열부의 표면적을 크게 할
수 있기 때문에 반도체 소자에서 발생한 열은 방열부를 통하여 효율적으로 분산되며, 또한 수지 봉지부에서 노출된 면을 통하여 외부로 방출되는 것에 의해 효율적으로 방열을 행할 수가 있다. 또한, 이 방열부에 의하면 반도체 소자가 설치되는 소자 설치면과 수지 봉지부에서 노출되는 면과의 거리를 크게 할 수 있기 때문에 반도체 소자와 배선에 악영향을 주는 가스 또는 수분 등의 침입을 억제할 수 있다. 상기 직경이 큰 기부 끼리를 대향해서 배치함에 따라 상기 소자 영역을 수용하기 위한 공간이 확실하게 형성된다.
상기 방열부는 상기 반도체 소자를 향하는 쪽의 한 면에 연속하는 가장자리 돌출부를 가지며, 이 가장자리 돌출부 위에 상기 절연부가 형성되는 것이 바람직하
다. 이와 같은 가장자리 돌출부를 형성함에 의해 보통 수지에 의해서 형성되는 절연부를 확실하게 지지할 수 있다.
또한, 상기 방열부는 각종의 형태를 취할 수 있다. 예를 들면, 상기 방열부의 적어도 한쪽은 상기 외부로 노출되어 있는 면에 해당 방열부를 구성하는 금속과 다른 금속 등에 의해서 부식방지층을 형성하는 것이 바람직하다. 이와 같은 부식방지층을 형성함으로써, 예를 들면 방열부를 구리로 구성할 경우 상기 부식방지층을 니켈로 형성함에 의해 노출면의 부식을 방지할 수가 있다. 또한, 상기 방열부의 적어도 한쪽은 상기 돌출부의 외부로 노출되어 있는 면에 오목부를 형성하는 것이 바람직하다. 이와 같은 오목부를 형성함에 따라 노출부의 표면적이 증대하여 방열효과가 보다 향상하는 등의 이점이 있다.
본 발명의 수지 봉지형 반도체 장치는 예를들면 이하의 공정(a)∼(c)을 포함하는 프로세스에 의해서 제조할 수 있다.
(a) 제1방열부의 소자 설치면에 제1절연부를 사이에 두고 복수의 리드를 포함하는 리드 프레임을 고정하고, 또 상기 소자 설치면 위에 반도체 소자를 접합하고, 또한 상기 리드와 상기 반도체 소자의 전극부를 와이어에 의해 전기적으로 접속하는 공정, (b) 상기 제1절연부에 대응하는 위치에 제2절연부를 설치하고, 또 이 제2절연부를 사이에 두고 제2방열부를 고정함으로써 상기 제1, 제2방열부 및 상기 제1, 제2절연부로 둘러싸인 공간내에 적어도 상기 반도체 소자, 상기 와이어 및 상기 리드의 선단부를 수용하는 공정 및 (c) 수지의 몰딩에 의해 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 바깥측에 수지 봉지부를 형성하는 공정.
이 제조 방법에 의하면 본 발명의 반도체 장치를 효율적으로 제조할 수 있다. 상기 반도체 장치의 제조 방법에 있어서, 상기 방열부 및 상기 절연부에 의해둘러싸인 공간내에 수지층을 형성하는 것이 바람직하기 때문에 그 프로세스로서는 이하의 방법을 예로 들 수 있다.
제1방법으로서는, 상기 방열부의 적어도 한쪽, 바람직하기로는 위쪽에 위치한 제2방열부에 수지 주입용 구멍을 형성하고, 상기 공정(b) 후에 상기 구멍을 통하여 상기 공간내에 수지를 주입해서 수지층을 형성한다. 이 경우 수지층은 적어도 상기 반도체 소자의 소자 형성면 및 반도체 소자와 와이어의 접속부 등의 전기적 접속부를 감싸는 상태로 형성되며, 상기 공간내에 거의 완전하게 채워지는 것이 바람직하다. 또한 상기 수지 주입용 구멍은 단수도 복수도 좋지만, 복수로 형성되는 것이 바람직하다. 복수의 구멍을 형성하는 것에 의해 한쪽의 구멍으로 수지를 주입하면서 다른 쪽 구멍에서 공간내의 공기를 외부로 방출할 수가 있고, 수지의 주입을 원활하게 할 수가 있다.
또한, 수지층의 제2형성 방법으로서는 상기 공정(a) 후에 소자 영역에 수지를 포팅 등의 방법에 의해서 도포함에 의해 수지층을 형성할 수 있다.
이와 같이 공간내에 형성되는 수지층은 앞서 설명한 바와 같이 반도체 소자에 근사한 선팽창계수를 가지는 것이 바람직하다.
이하 본 발명의 적절한 실시예에 대해서 도면을 참조하여 설명한다.
[제1실시예]
제1도는 본 실시예의 수지 봉지형 반도체 장치(100)의 종단면을 개략적으로
나타낸 도면이며, 제2도는 수지 봉지부를 제거한 상태에서 제1도의 A-A선을 따라 본 상태를 개략적으로 나타낸 평면도이다.
본 실시예의 반도체 장치(100)는 제1방열부(10)와 제2방열부(20)가 제1절연부(40), 리드(32) 및 제2절연부(44)를 사이에 두고 소정거리 떨어진 상태로 배치되어 있다.
상기 제1방열부(10)는 직경이 큰 기부(12)와 이 기부(12)보다 직경이 작은 돌출부(14)를 가지며, 이 돌출부(14)는 기부(12)의 거의 중앙에 위치하고 있다. 그리고, 기부(12)의 상기 돌출부(14)의 반대쪽 면은 소자 설치면(16)을 구성하며,이 소자 설치면(16)의 거의 중앙에 반도체 소자(30)가 은 페이스트 등의 접착제층(36)을 사이에 두고 접합되어 있다. 또한, 상기 돌출부(14)의 상면(14a)은 노출면을 구성한다.
상기 제2방열부(20)는 상기 제1방열부(10)와 거의 같은 구성을 가지며, 직경이 큰 기부(22)와 직경이 작은 돌출부(24)로 구성되어 있다. 기부(22)의 상기 돌출부(24)의 반대쪽 면(26)의 둘레에는 가장자리 돌출부(27)가 형성되어 있다. 이와 같은 가장자리 돌출부(27)를 형성함으로써 통상 수지로 형성되는 가소성을 갖는 절연부(40.44)를 확실하게 지지할 수 있다.
이들 방열부(10,20)는 열전도율이 높은 재료, 예를 들면 구리, 알루미늄, 은, 금 등의 금속 또는 이들 각 금속을 주성분으로 하는 합금으로 구성되는 것이 바람직하며, 경제성을 고려하면 특히 구리가 바람직하다.
상기 리드(32)는 반도체 소자(30)와 소정 거리 떨어진 상태로 배치되며, 그 중간부는 상기 제1절연부(40) 및 제2절연부(44)에 의해서 양쪽에서 지지되고 있다. 그리고, 이들 리드(32)와 반도체 소자(30)의 전극 패드(30a)(제2도 참조)는 금, 은 등의 와이어(본딩 와이어)(34)에 의해 전기적으로 접속되어 있다.
상기 제1절연부(40)는 제2도에 도시된 바와 같이 제1방열부(10)의 소자 설치면(16)의 둘레를 따라서 연속적으로 형성되어 있다. 마찬가지로, 상기 제2절연부(44)는 제2방열부(20)의 반도체 소자(30)를 향하는 쪽의 면(26)의 둘레를 따라 연속적으로 형성되어 있다. 이들 제1 및 제2절연부(40,44)는 충분한 전기적 절연성을 가질 것, 리드(32)를 안정되게 지지할 수 있을 것, 리드(32)의 선단(내측 리드) 및 와이어(34)와 제1방열부(10) 또는 제2방열부(20)가 각각 접촉하지 않은 공간을 확보할 수 있는 층분한 두께를 가질 것 및 열가공시에 변형,변질이 적을 것 등이 요구된다.
제1, 제2절연부(40,44)를 구성하는 재료로서는 절연성을 가지는 수지, 예를들면 폴리이미드 수지, 에폭시 수지 등의 열경화성 수지 등을 이용할 수 있다. 또한 제1, 제2절연부(40,44)는 상기 수지로 이루어진 테이프 형상의 부재로 구성되는 것이 바람직하다.
이상과 같은 구성에 의해 제1방열부(10), 제2방열부(20) 및 제1절연부(40),제2절연부(44)에 의해 반도체 소자(30), 리드(32)의 선단부 및 와이어(34)가 내장되는 공간(R)이 형성된다. 이 공간(R)은 수지 봉지부(50)를 성형할 때에 수지가 유입되지 않을 정도로 밀폐된 구조로 되어 있다.
또한, 상기 공간(R)내에 질소, 아르곤 등의 불활성 가스를 봉입함에 의해 산화에 의한 전기적 접속부 등의 파손을 방지할 수 있다.
상기 수지 봉지부(50)는 상기 제1방열부(10) 및 제2방열부(20)의 면(14a)(24a)을 노출한 상태로 형성되며, 또한 상기한 것처럼 반도체 소자(30)가 존재하는 공간(R)에는 수지가 주입되지 않는 구조로 되어 있다.
상기의 점을 고려하면 설계 규칙의 예로서 이하의 수치를 들 수 있다.
리드(32)의 두께:0.1∼0.2mm
제2절연부(44)의 두께:0.01mm∼0.15mm
반도체 소자(30) 및 접착제층(36)의 두께:0.3∼0.7mm
와이어(34)의 높이 (반도체 소자(30)의 표면과 와이어(34)의 정점과의 거리):0.15 ∼ 0.4mm
제2방열부(20)의 표면(26)과 리드(32)와의 거리 (제1도에서의 H):0.1∼0.99mm
상기한 구성의 반도체 장치(100)에 있어서는 이하와 같은 작용효과를 가진다.
(1) 주로 열을 발생하는 반도체 소자(30)를 제1방열부(10)에 접합함과 동시에 제1방열부(10)에 대향해서 제2방열부(20)를 설치함에 의해 높은 방열 효과를 얻을 수 있다. 그리고, 본 실시예에 있어서는, 방열부(10,20) 각각의 일부 면(14a)(24a)을 수지 봉지부(50)에서 노출시키고 있기 때문에 방열 효과는 더욱 높게 된다.
그리고, 방열부(10,20)의 형상을 단면이 거의 볼록한 모양으로 함에 의해 방열부(10,20)의 표면적을 증대시킬 수 있고, 방열 효과를 높일 수 있다. 또한, 면(14a) 또는 면(24a)에서 반도체 소자(30)가 탑재된 소자 설치면(16)에 이르는 거
리를 크게 할 수 있으므로, 외부로부터의 가스 또는 수분 등의 침입에 의한 소자특성의 악화를 억제할 수 있다.
(2) 반도체 소자(30), 리드(32)의 선단 및 와이어(34)를 포함하는 소자 영역을 공간(R)내에 수용하며, 이들 소자 영역과 수지봉지부(50)를 구획하여 형성했기 때문에 수지 봉지부(50)를 성형할 때에 용융수지의 흐름에 기인한 수지압에 의한 와이어의 변형과 절단 등을 방지하여, 신뢰성이 높은 반도체 장치를 우수한 수율로형성할 수 있다.
(3) 또한, 상기한 것처럼 소자 영역을 공간(R)내에 수용하고, 반도체 소자의주위에 수지 봉지부(50)를 구성하는 수지층을 갖지 않기 때문에 수지와 반도체 소자와의 선팽창계수의 차이에 따른 소자 크랙 등의 발생을 방지하며, 장기간에 걸쳐신뢰성이 높은 반도체 장치를 구성할 수 있다.
또한, 상기 공간(R)내에 질소, 아르곤 등의 불활성 가스를 봉입함에 의해 산화에 의한 반도체 소자의 악화를 방지할 수 있다.
다음으로, 수지 봉지형 반도체 소자(100)의 제조방법의 한 예에 대해서 설명한다.
제3도(a)∼(c)는 제1실시예에 따른 반도체 장치(100)의 제조 공정을 개략적으로 나타낸 단면도이다.
(a) 이 제조예에 있어서는, 우선 제3도(a)에 도시된 바와 같이 제1방열부(10)의 소자 설치면(16)위의 소정 위치에 은 페이스트 등의 접착제층(36)을 사이에 두고 반도체 소자(30)를 접합한다. 그리고, 제1방열부(10)의 소자 설치면(16)상에 제2도에 분명하게 도시된 바와 같이 소자 설치면(16)의 둘레를 따라서 제1절연부(40)를 배치하고, 또한 제1절연부(40)상에 복수의 리드(32)를 포함하는 리드 프레임(38)을 배치하고, 이들을 예를 들면 에폭시 수지 등의 접착제를 이용해서 열압착하여 제1방열부(10), 제1절연부(40) 및 리드 프레임(38)을 서로 고정한다.
또한 제1방열부(10), 반도체 소자(30), 제1절연부(40) 및 리드 프레임(38)의 접합 방법 및 접합 순서는 특별히 제한되는 것이 아니다.
이어서, 반도체 소자(30)의 전극 패드(30a)와 대응하는 리드(32)를 소정의 배선 패턴으로 와이어(34)에 의해 전기적으로 접속한다.
(b) 다음으로, 제3도(b)에 도시된 바와 같이 제2방열부(20)를 제2절연부(44)를 사이에 두고 상기 제1방열부(10)에 대향하도록 접착시켜 고정한다. 이때 제2절연부(44)는 상기 제1절연부(40)와 겹친 상태로 배치될 필요가 있다.
이 공정에 의해 제1방열부(10), 제2방열부(20), 제1절연부(40) 및 제2절연부(44)에 의해 내부에 공간(R)이 형성되며, 이 공간(R)내에 반도체 소자(30), 리드(32)의 선단부 및 와이어(34)가 내장된 상태로 된다. 그리고, 리드(32)는 그 상하에 위치하는 제1절연부(40) 및 제2절연부(44)에 의해 끼워져서 확실하게지지된다.
이 공정은 질소 가스와 아르곤 가스 등의 불활성 가스 분위기 속에서 행해짐에 따라 공간(R)내에 불활성 가스가 봉입되는 것이 바람직하다.
(c) 이어서, 제3도(c)에 도시된 바와 같이 보통의 몰딩 수단을 이용해서 수지봉지부(50)가 형성된다. 이 때 공간(R)내에는 수지 봉지부(50)를 구성하는 용융수지가 주입되지 않는다. 또한, 제1방열부(10)의 면(14a) 및 제2방열부(20)의 면(24a)은 수지봉지부(50)로부터 노출된 상태로 형성된다.
다시 말하면, 제3도(b)에 도시된 바와 같이 몰드(M)의 상하 벽면과 방열부(10,20)의 면(14a)(24a)이 접하는 상태로 제3도(b)에서 형성된 피봉입체가 공동(空洞)내에 세트됨에 의해 방열부(10,20)의 각각의 면(14a)(24a)이 수지 봉지부(50)에서 노출된 상태로 형성된다.
이어서, 리드 프레임(38)은 통상의 수단에 의해서 프레임 및 댐 바아(dam bars)등이 절단되며, 또한 필요에 따라서 외부로 돌출하는 리드 부분(외측 리드(outer lead))의 성형이 행해진다.
[제2실시예]
본 실시예의 반도체 장치(200)에 대해서, 제4도 및 제5도를 참조하여 설명한다. 또한, 이들 도면에 있어서 상기 제1실시예의 반도체 장치(100)와 실질적으로 동일한 기능을 가지는 부재에는 동일한 부호를 붙이며, 그 상세한 설명은 생략한다.
본 실시예에 따른 수지 봉지형 반도체 장치(200)의 기본적인 구성은 상기 제1실시예의 반도체 장치(100)과 거의 동일하다. 다른 점은 제1방열부(10), 제2방열부(20), 제1절연부(40) 및 제2절연부(44)로 구성되는 공간(R)내에 수지층(내부 수지 봉지부)(60)이 형성되어 있는 것이다. 공간(R)내에 수지를 봉입함에 의해 소자 영역에 외부로부터의 가스, 예를 들면 산소, 할로겐이라고 하는 부식성과 산화성을 가진 가스와 수분의 침입을 방지할 수 있으며, 소자 특성의 악화를 방지할 수 있다. 그리고, 반도체 장치 및 그 제조시의 신뢰성을 고려하면 내부수지 봉지부(60)는 공간(R)내 전체에 형성하는 것이 바람직하다.
내부 수지 봉지부(60)를 구성하는 수지로서는, 반도체 소자(30)의 선팽창계수와 근사한 것이 바람직하며, 예를 들면 1.0×1O-6∼2.0×1O-5cm/℃의 선팽창계수를 가지는 것이 바람직하다. 이러한 범위의 선팽창계수를 가진 수지, 예를 들면 에폭시계 수지, 실리콘계 수지 등을 이용해서 내부 수지 봉지부(60)를 형성함에 의해 반도체 소자(30)와 내부 수지 봉지부(60)와의 선팽창계수의 차이에 기인한 열응력을 받는 것이 억제되며, 반도체 소자(30) 또는 그 전기적 접속부의 손상을 방지할수 있다.
내부 수지 봉지부(60)를 구성하는 수치는 상기한 범위의 선팽창계수를 가지는 것이 바람직하지만 이것에 한정되는 것은 아니고, 예를 들면 열응력이 발생하기어려운 수지, 즉 실리콘 수지와 같이 유연성이 높은 것 또는 유동성을 가지는 것등을 사용할 수 있다. 또한, 이와 같은 수지로서는 열응력면에서는 떨어지지만, 수지 봉지부(50)를 구성하는 수지와 같은 수지를 이용하는 것도 가능하다. 즉,내부 수지 봉지부(60)가 형성되는 공간(R)의 체적은 수지 봉지부(50)의 체적에 비해 작고, 또한 공간(R)이 구획된 영역이기 때문에 수지를 주입할 때에도 그 압력을 작게 할 수 있으며, 와이어 등의 변형과 파손을 크게 억제할 수가 있기 때문이다.
이 실시예에 있어서는 적어도 한쪽의 방열부, 바람직하기로는 몰딩시에 공동의 윗쪽에 위치하는 방열부(본 실시예에 있어서는 제2방열부(20))에 단수 또는 바람직하기로는 복수의 구멍이 형성되어 있다. 제5도는 제2방열부(20)를 기부(22)쪽에서 바라본 평면도이다. 본 실시예에 있어서, 방열부(20)에는 기부(20)의 대각선상에 4개의 수지 주입용 구멍(28)이 형성되어 있다. 이들 구멍(28)내의 적어도 하나의 구멍을 제외하고 다른 구멍(28)으로 수지를 주입함에 의해 수지가 주입되지 않는 구멍(28)으로부터는 공간(R)내의 공기가 방출되어, 수지의 유입이 원활하게 행해진다.
또한, 수지 봉지부(50)의 성형시에 내부 수지 봉지부(60)를 형성하는 경우에는 제1 및 제2방열부(10,20)중 어느 것에 수지 주입용 구멍을 형성해 두는 것이 바람직하다.
상기한 구성의 반도체 장치(200)에 있어서는 이하와 같은 작용 효과를 가진다.
(1) 상기 제1실시예의 반도체 장치(100)와 같이 반도체 소자(30)의 양측에 제1방열부(10) 및 제2방열부(20)를 대향해서 설치함에 의해 높은 방열효과를 가진다. 또한, 방열부(10,20) 각각의 일부 면(14a)(24a)을 수지 봉지부(50)에서 노출시켜 형성하고 있기 때문에 방열 효과는 더욱 높아지게 된다.
또한, 상기 반도체 장치(100)와 마찬가지로 방열부(10,20)의 형상을 거의 볼록한 형상으로 함으로써 방열부(10,20)의 표면적을 증대시켜 방열 효과를 높일 수 있는 동시에, 면(14a) 또는 면(24a)에서 반도체 소자(30)에 이르는 거리를 크게 할 수 있으며, 외부로부터의 가스 또는 수분 등의 침입에 의한 소자 특성의 악화를 억제할 수 있다.
(2) 제1방열부(10), 제2방열부(20), 제1절연부(40) 및 제2절연부(44)로 구성되는 공간(R)내에 내부 수지 봉지부(60)를 형성함에 의해 이 소자 영역에 외부로부터의 가스와 수분이 침입하는 것을 확실하게 방지할 수 있고, 소자 특성의 악화를 억제할 수 있다. 특히 상기 내부 수지 봉지부(60)를 구성하는 수지로서, 반도체 소자(30)와 선팽창계수가 근사한 수지 등을 사용해서 내부 수지 봉지부(60)와 반도체 소자(30)와의 사이에서 생기는 열응력에 의한 비틀림을 작게 함으로써 반도체 소자의 악화를 억제할 수 있다.
(3) 또한, 상기한 바와 같이 소자 영역을 공간(R)내에 수용하고, 소자 영역과 수지 봉지부(50)를 구획해서 형성함에 의해, 내부 수지 봉지부(60)가 형성되는 영역의 체적을 작게 할 수 있다. 그 결과 내부 수지 봉지부를 형성할 때의 수지의주입압력을 작게 할 수 있기 때문에 수지압에 의한 와이어 등의 변형과 손상을 억제할 수 있다. 또한, 내부 수지 봉지부(60)를 수지 봉지부(50)와 구획해서 형성하고, 그 체적을 작게 할 수 있기 때문에, 내부 수지 봉지부(60)와 반도체 소자(30)의 열응력에 의한 비틀림을 최소화 할 수가 있으며, 이 점에서도 소자 특성의 악화를 방지할 수 있다.
이어서, 본 실시예의 반도체 장치(200)의 제조 방법을 제6도(a)∼(d)를 참조
하면서 설명한다.
(a) 우선, 제6도(a)에 도시된 바와 같이 제1방열부(10), 반도체 소자(30), 제1절연부(40) 및 리드(32)를 포함하는 리드 프레임(38)을 소정의 배치로 접합하고, 또한 반도체 소자(30)와 리드(32)를 와이어(34)에 의해 본딩한다. 이 공정은 상기 제1실시예의 공정(a)에 해당한다.
(b) 이어서, 제6도(b)에 도시된 바와 같이 제2방열부(20)를 제2절연부(44)를 사이에 두고 상기 제1방열부(10)에 대향하는 소정 위치에 고정한다. 이 공정은 상기 제1실시예의 공정(b)와 같다.
이 과정에서 제2방열부(20)는 제1방열부(10)보다 위쪽에 위치하며, 제2방열부(20)의 수지 주입용 구멍(28)은 공간(R)과 연통되어 있다. 또한, 본 실시예에서는 공간(R)내에 수지가 주입되기 때문에, 상기 제1실시예처럼 이 공정을 불활성 가스 분위기에서 행할 필요는 없다.
(c) 이어서, 제6도(c)에 도시된 바와 같이 제2방열부(20)의 구멍(28)을 통하여 공간(R)내에 수지를 주입하여, 내부 수지 봉지부(60)를 형성한다. 이 때 공간(R)내에 채워지는 수지는 공간(R)을 거의 완전하게 채우는 상태로 주입되는 것이 바람직하다.
(d) 이어서, 제6도(d)에 도시된 바와 같이 통상의 몰딩에 의해서 수지 봉지부(50)를 형성한다. 이 공정은 상기 제1실시예의 공정(c)과 거의 같다.
또한, 내부 수지 봉지부(60)를 수지 봉지부(50)와 같은 공정으로 형성할 경우에 상기 공정(c)를 거치지 않고, 상기 공정(d)에서, 공간(R)내에도 수지를 주입함에 의해 수지 봉지부(50)와 내부 수지 봉지부(60)를 동시에 형성하는 것도 가능하다.
[제3실시예]
본 실시예의 반도체 장치(300)에 대해서, 제7도를 참조해서 설명한다. 또한
제7도에 있어서 상기 제2실시예의 반도체 장치(200)와 실질적으로 동일한 기능을 가지는 부재에는 동일한 부호를 붙이며, 그 상세한 설명은 생략한다.
본 실시예의 반도체 장치(300)가 상기 제2실시예의 반도체 장치(200)와 다른
점은 제1방열부(10), 제2방열부(20), 제1절연부(40) 및 제2절연부(44)에 의해 형성되는 공간(R)내의 내부 수지 봉지부(62)가 일부의 공간을 남긴 상태로 반도체 소자(30), 와이어(34) 및 리드(32)의 선단부를 봉지하고, 공간(R)내 전체를 채우고 있지 않다는 것이다. 이와 같이 내부 수지 봉지부(62)가 공간(R)내를 완전하게 채우고 있지 않아도 좋은 것은 후술하는 내부 수지 봉지부(62)의 형성방법에 의한 것으로, 그 기능은 상기 제2실시예의 내부 수지 봉지부(60)와 기본적으로 같다. 요컨대, 내부 수지 봉지부(62)는 전기적 단선 등이 생기기 쉬우며, 반도체 소자(30)와 와이어(34)의 접속부 및 와이어(34)와 리드(32)의 접속부를 포함하는 영역 또는 적어도 반도체 소자(30)의 소자 형성면을 커버할 수 있다면 그 형성 영역은 특별히 한정되지 않는다.
본 실시예의 반도체 장치(300)에 있어서는, 후술하는 것처럼 공간(R)을 형성하기 전에 내부 수지 봉지부(62)를 형성하기 때문에 제1방열부 및 제2방열부에 수지 주입용 구멍을 형성할 필요가 없다. 또한 내부 수지 봉지부(62)에 대해서도 상기 제2실시예의 내부 수지 봉지부(60)와 같은 구성, 예를 들면 선팽창계수가 반도체 소자(30)와 근사한 것을 이용하는 것이 바람직하다.
이상과 같은 구성의 반도체 장치(300)는 상기 제2실시예의 반도체장치(200)
와 기본적으로 같은 기능을 가진다.
이어서, 본 실시예에 따른 반도체 장치(300)의 제조 방법을 제8도(a)∼(d)를
참조하여 설명한다.
(a) 우선 제8도(a)에 도시된 바와 같이 제1방열부(10), 반도체 소자(30), 제1절연부(40) 및 리드(32)를 포함하는 리드 프레임(38)을 위치 결정한 상태에서 서로 고정하고, 또한 반도체 소자(30)와 리드(32)를 와이어(34)에 의해서 본딩한다. 이 공정은 상기 제 2 설시예의 공정(a)과 같다.
(b) 이어서, 제8도(b)에 도시된 바와 같이, 반도체 소자(30), 와이어(34) 및
리드(32)의 선단부를 포함하는 영역에 내부 수지 봉지부(62)를 형성한다. 이 내부 수지 봉지부(62)는 예를 들면 용융 혹은 용액 상태의 수지를 포팅(potting) 등의 수단으로 도포함에 의해 형성할 수 있다. 이때 주의하지 않으면 안되는 것은 내부 수지 봉지부(62)의 단부(端部)가 제1절연부(40)를 타고 넘어 외부로 새어나가는 것이 없는 상태로 형성될 필요가 있다는 것이다. 내부 수지 봉지부(62)를 구성하는 수지가 제1절연부(40)에서 바깥쪽으로 유출할 경우에는 다음의 공정에서 행해지는 제2절연부(44)의 접합이 확실하게 행해지지 않고, 공간(R)의 형식이 불완전하게 될 가능성이 있기 때문이다.
(c) 이어서, 제8도(c)에 도시된 바와 같이 제2절연부(44)를 사이에 두고 제2방열부(20)를 상기 제1방열부(10)에 대향하도록 고정한다. 이 공정은 상기 제2실시예의 공정(b)과 동일하다.
(d) 이어서, 제8도(d)에 도시된 바와 같이, 통상의 몰딩 수단을 이용해서 수지 봉지부(50)가 형성된다. 이 공정은 상기 제2실시예의 공정(d)와 동일하다.
이어서, 방열부의 변형예에 대해서 설명한다.
제9도에 도시한 반도체 장치(400)의 방열부(10,20)는 양자 모두 동일한 형태를 가지며, 상기한 실시예처럼 제2방열부(20)에 가장자리 돌출부(27)를 갖지 않는다. 이 예의 경우에는 제1방열부(10)와 제2방열부(20)를 완전히 같은 형의 부재로 구성할 수가 있으며, 부품수의 점에서 유리하다. 단, 제1방열부(10)와 제2방열부(20)의 스페이서로도 기능하는 제1 및 제2절연부(40,44)로서는 변형하기 어려운 기계적 강도가 큰 것을 이용할 필요가 있다.
제10도에 도시한 반도체 장치(500)의 방열부(10,20)는 양자 모두 동일한 형태를 가지며, 모두 각각 가장자리 돌출부(17,27)를 가지고 있다. 이와 같이 방열부의 양자에 가장자리 돌출부를 설치함으로써, 방열부(10,20) 상호간의 간격을 보다 확실하게 설정할 수 있다.
제11도에 도시한 방열부(10,20)에는 돌출부(14,24)의 단면(端面)에 기부(12,22) 및 돌출부(14,24)와 다른 금속으로 형성된 부식 방지층(14c,24c)이 형성되어 있다. 이와 같은 구성이 적용되는 예로서, 예를 들면 방열부 본체에 비교적 싼 가격의 구리를 이용할 경우에 그 노출면은 산화되기 쉽기 때문에, 예를 들면 니켈 또는 땜납 등으로 이루어진 부식 방지층(14c,24c)을 설치함에 의해 방열부 노출면의 부식을 방지할 수 있다. 부식 방지층은 수지 등에 의해 형성되어 있어도 좋다.
제12도에 도시한 방열부(10,20)는 돌출부(14,24)의 단면(노출면)의 거의 증앙에 오목부(14b,24b)가 형성되어 있다. 이와 같은 구성의 방열부(10,20)를 이용하면, 몰딩할 때에 노출면을 구성하는 단면(14a,24a)과 몰드의 벽면과의 접촉면적이 작아져, 몰드의 벽면과 접촉하는 노출면(14a,24a)의 단위면적당 압력(clamping force)이 커지기 때문에, 노출면(14a,24a)으로의 수지의 유입이 방지되며, 이른바 바리(burr)의 형성을 없앨 수 있다. 또한, 방열부(10,20)는 오목부(14b,24b)를 가지므로 노출면의 표면적이 커져서 방열효율이 향상한다.
제13도에 도시한 방열부(10,20)는 돌출부(14,24)의 측면에 언더컷(undercut)이 형성되어 있다. 이와 같은 언더컷 형상을 가짐에 의해, 방열부(1O,20)와 수지 봉지부와의 접합 강도가 커지게 된다.
방열부는 상기 설명한 실시예의 방열부 또는 그 면형예에 한정되지 않고, 그 형상은 공간(R)을 형성할 수 있을 정도로 넓은 면을 가지는 한, 다양한 모양을 취할 수 있다. 또한, 방열효율의 관점에서는 약간 떨어지지만, 방열부가 수지 봉지부(50)내에 봉입되는 타입이어도 좋다.
이상, 본 발명에 적절한 실시예에 대해서 설명했지만, 본 발명은 이것에 한정된 것은 아니며, 발명의 요지의 범위내에서 여러 종류의 변형이 가능하다.
본 발명의 의하면, 반도체 소자의 양 사이드에 대향해서 제1방열부 및 제2방열부를 배치함에 의해 높은 방열 특성을 가지는 수지 봉지형 반도체 장치를 제공할 수 있다. 또한, 본 발명에 의하면, 제1방열부, 제2방열부, 제1절연부 및 제2절연부에 의해 내부에 공간을 형성하고, 이 공간내에 반도체 소자, 와이어 및 리드의 선단을 수용함에 의해 반도체 소자 또는 와이어 등의 전기 접속부의 손상을 방지하여, 높은 신뢰성을 가지는 수지 봉지형 반도체 장치를 제공할 수 있다. 또한, 본 발명에 의하면, 상기 공간을 형성함에 의해 몰딩시에 주입되는 수지압에 의한 와이어의 변형 등을 방지하여, 수율이 높은 안정된 품질의 수지 봉지형 반도체 장치를 제공할 수 있다. 또한, 본 발명은 상기한 수지 봉지형 반도체장치를 비교적 간단하고 쉬운 공정에 의해 제조할 수 있는 제조 방법을 제공할 수있다.

Claims (17)

  1. 반도체 소자를 설치하기 위한 소자 설치면을 갖는 제1방열부, 이 제1방열부의 상기 소자 설치면에 접합된 반도체 소자, 이 반도체 소자에 대해서 떨어져서 배치된 복수의 리드, 이들 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 상기 제1방열부에 대향해서 위치하며, 상기 반도체 소자, 상기 리드 및 상기 와이어와 비접촉 상태로 배치된 제2방열부, 상기 제1방열부와 상기 리드 사이에 설치된 제1절연부, 상기 제2방열부와 상기 리드 사이에 설치된 제2절연부 및 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 바깥쪽에 형성된 수지 봉지부를 포함하고, 상기 제1, 제2방열부는 각각 직경이 큰 기부(基部)와 이 기부보다 직경이 작은 돌출부를 가지며, 상기 돌출부는 외부에 노출되어 있는 면을 갖고, 상기 반도체소자의 노출부는 가스 또는 수지의 연속하는 층에 의해 덮여져 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  2. 제1항에 있어서, 상기 제1절연부는 상기 제1방열부의 한쪽 면에 연속적으로 형성되고, 상기 제2절연부는 상기 제2방열부의 한쪽 면에 연속적으로 형성되며, 이들 절연부 및 방열부에 의해서 둘러싸인 공간내에 상기 반도체 소자, 상기 와이어 및 상기 리드의 선단부가 수용되어 있는 것을 특징으로 하는 수지 봉지형 반도체장치.
  3. 제2항에 있어서, 상기 공간내에 있어서 적어도 상기 반도체 소자의 소자 형성면은 수지층에 의해 피복되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  4. 제3항에 있어서, 상기 방열부의 적어도 한쪽은 수지 주입용 구멍을 가지며, 이 구멍을 통하여, 상기 공간내에 거의 완전하게 수지층이 봉입되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  5. 제3항 또는 제4항에 있어서, 상기 수지층은 1.0×1O-6∼2.0×1O-5cm/℃의 선팽창계수를 가지는 재료로 이루어진 것을 특징으로 하는 수지 봉지형 반도체 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 수지 봉지부는 1.0×1O-5∼2.0×1O-5cm/℃의 선팽창계수를 가지는 재료로 이루어진 것을 특징으로 하는 수지 봉지형 반도체 장치.
  7. 제6항에 있어서, 상기 수지 봉지부는 1.3×10-5∼1.6×10-5cm/℃의 선팽창계수를 가지는 재료로 이루어진 것을 특징으로 하는 수지 봉지형 반도체 장치.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 방열부의 적어도 한쪽은 상기 반도체 소자를 향하는 쪽의 면에 연속하는 가장자리 돌출부를 가지며, 이 가장자리 돌출부상에 상기 절연부가 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 방열부의 적어도 한쪽은 상기 외부로 노출되어 있는 면에, 상기 방열부와 다른 재료로 이루어진 부식 방지층을 가지는 것을 특징으로 하는 수자 봉지형 반도체 장치.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 방열부의 적어도 한쪽은 상기 외부로 노출되어 있는 면에 오목부를 가진것을 특징으로 하는 수지 봉지형 반도체 장치.
  11. (a) 제1방열부의 소자 설치면에, 제1절연부를 사이에 두고 복수의 리드를 포함하는 리드 프레임을 고정하고, 또 상기 소자 설치면상에 반도체 소자를 접합하며, 상기 리드와 상기 반도체 소자의 전극부를 와이어에 의해서 전기적으로 접속하는 공정; (b) 상기 제1절연부에 대응하는 위치에 제2절연부를 설치하고, 또 이 제2절연부를 사이에 두고 제2방열부를 고정함으로써 상기 제1, 제2방열부 및 상기 제1, 제2절연부로 둘러싸인 공간내에 적어도 상기 반도체 소자, 상기 와이어 및 상기 리드의 선단부를 수용하는 공정에 있어서, 상기 제1, 제2방열부가 각각 직경이 큰 기부와 이 기부보다 직경이 작은 돌출부를 갖는 공정; 및 (c) 수지의 몰딩에 의해 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 바깥측에 수지 봉지부를 형성하는 공정에 있어서, 상기 제1, 제2방열부를 구성하는 상기 돌출부의 표면 일부는 노출되고, 상기 반도체소자의 노출부는 가스 또는 수지의 연속하는 층에 의해 덮여진 상태로 몰딩이 실행되는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조방법.
  12. 제11항에 있어서, 상기 방열부의 적어도 한쪽은 수지 주입용 구멍을 가지며, 상기 공정 (b) 후에, 상기 구멍을 통하여 상기 공간내에 수지를 넣어서, 적어도 상기 반도체 소자의 소자 형성면을 덮는 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 수지층은 상기 공간내를 거의 완전하게 채우는 상태로 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  14. 제11항에 있어서, 상기 공정 (a) 후에 적어도 상기 반도체 소자의 소자 형성면을 덮는 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 수지층은 1.0×1O-6∼2.0×1O-5cm/℃의 선팽창계수를 가지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  16. (신설) 반도체 소자를 설치하기 위한 소자 설치면을 갖는 제1방열부, 이 제1방열부의 상기 소자 설치면에 접합된 반도체 소자, 이 반도체 소자에 대해서 떨어져서 배치된 븍수의 리드, 이들 리드와 상기 반도체 소자의 전극부를 전기적으로 접속하는 와이어, 상기 제1방열부에 대향해서 위치하며, 상기 반도체 소자, 상기 리드 및 상기 와이어와 비접촉 상태로 배치된 제2방열부, 상기 제1방열부와 상기 리드 사이에 설치된 제1절연부, 상기 제2방열부와 상기 리드 사이에 설치된 제2절연부 및 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 바깥쪽에 형성된 수지 봉지부를 포함하고, 상기 제1, 제2방열부는 각각 직경이 큰 기부와 이 기부보다 직경이 작은 돌출부를 가지며, 상기 돌출부는 외부에 노출되어 있는 면을 갖고,상기 반도체소자는 상기 제1, 제2방열부 및 상기 제1, 제2절연부에 의해 둘러싸이고 불활성 가스가 봉입된 공간내에 수용되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  17. (a) 제1방열부의 소자 설치면에 제1절연부를 사이에 두고 복수의 리드를 포함하는 리드 프레임을 고정하고, 또 상기 소자 설치면상에 반도체 소자를 접합하며, 상기 리드와 상기 반도체 소자의 전극부를 와이어에 의해서 전기적으로 접속하는 공정; (b) 상기 제1절연부에 대응하는 위치에 제2절연부를 설치하고, 또 이 제2절연부를 사이에 두고 제2방열부를 고정함으로써 상기 제1, 제2방열부 및 상기 제1, 제2절연부로 둘러싸인 공간내에 적어도 상기 반도체 소자, 상기 와이어 및 상기 리드의 선단부를 수용하는 공정에 있어서, 상기 제1, 제2방열부가 각각 직경이 큰 기부와 이 기부보다 직경이 작은 돌출부를 갖는 공정; 및 (c) 수지의 몰딩에 의해 적어도 상기 제1, 제2방열부 및 상기 제1, 제2절연부의 바깥측에 수지 봉지부를 형성하는 공정에 있어서, 상기 제1, 제2방열부를 구성하는 상기 돌출부의 표면 일부는 노출되고, 상기 반도체소자가 상기 제1, 제2방열부 및 상기 제1, 제2절연부에 의해 둘러싸이고 불활성가스가 봉입된 공간내에 수용된 상태로 몰딩이 실행되는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
KR1019940034902A 1993-12-16 1994-12-15 수지봉지형반도체장치및그제조방법 KR100296664B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-316963 1993-12-16
JP31696393 1993-12-16
JP94-298748 1994-11-08
JP29874894A JP3362530B2 (ja) 1993-12-16 1994-11-08 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR950021435A KR950021435A (ko) 1995-07-26
KR100296664B1 true KR100296664B1 (ko) 2001-10-24

Family

ID=26561644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034902A KR100296664B1 (ko) 1993-12-16 1994-12-15 수지봉지형반도체장치및그제조방법

Country Status (6)

Country Link
US (2) US5594282A (ko)
EP (1) EP0658935B1 (ko)
JP (1) JP3362530B2 (ko)
KR (1) KR100296664B1 (ko)
DE (1) DE69430513T2 (ko)
TW (1) TW328156B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068285A (ko) * 2018-12-05 2020-06-15 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69427865T2 (de) * 1994-12-16 2002-04-11 Seiko Epson Corp Halbleiteranordnung mit einer Wärmesenke und Herstellungsverfahren der Wärmesenke
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
JP4118353B2 (ja) * 1996-10-11 2008-07-16 株式会社デンソー 樹脂封止型半導体装置の製造方法およびモールド金型
KR19980035920A (ko) * 1996-11-15 1998-08-05 구자홍 에스오피타입 반도체 패키지
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6072322A (en) * 1997-12-30 2000-06-06 Intel Corporation Thermally enhanced test socket
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
JPH11295172A (ja) * 1998-04-06 1999-10-29 Denso Corp 半導体圧力センサ
US6075288A (en) 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6326687B1 (en) * 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP3533159B2 (ja) 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2003115565A (ja) * 2001-10-05 2003-04-18 Nec Yamagata Ltd 半導体パッケージ及びその製造方法
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
US20030223181A1 (en) * 2002-05-28 2003-12-04 Micron Technology, Inc. Electronic device package
JP3978424B2 (ja) * 2003-12-10 2007-09-19 トヨタ自動車株式会社 半導体モジュール、半導体装置および負荷駆動装置
JP4995764B2 (ja) * 2008-04-25 2012-08-08 力成科技股▲分▼有限公司 リード支持型半導体パッケージ
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
US8648932B2 (en) * 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
MX2012010981A (es) 2010-03-25 2012-11-06 Olive Medical Corp Sistema y metodo para proporcionar un dipositivo de generacion de imagenes de un solo uso para aplicaciones medicas.
JP5732286B2 (ja) * 2011-03-16 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6083028B2 (ja) 2011-05-12 2017-02-22 デピュー シンセス プロダクツ, インコーポレーテッドDePuy Synthes Products, Inc. 相互接続を最適化する許容誤差がある画像センサ
WO2014018948A2 (en) 2012-07-26 2014-01-30 Olive Medical Corporation Camera system with minimal area monolithic cmos image sensor
JP6419774B2 (ja) 2013-03-15 2018-11-07 デピュイ・シンセス・プロダクツ・インコーポレイテッド 内視鏡適用における画像センサｉ／ｏ及びコンダクタ数の最少化
CA2906953A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Image sensor synchronization without input clock and data transmission clock
JP5795411B2 (ja) * 2014-08-06 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置
USD906271S1 (en) * 2018-04-13 2020-12-29 Rohm Co., Ltd. Semiconductor module
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
USD937231S1 (en) * 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package
USD1009818S1 (en) * 2021-10-13 2024-01-02 Rohm Co., Ltd. Semiconductor device
JP1711418S (ja) * 2021-10-13 2022-03-31 半導体素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04185556A (ja) * 1990-11-20 1992-07-02 Naldec Kk リアデフォッガ装置
JPH04199664A (ja) * 1990-11-29 1992-07-20 Seiko Epson Corp 半導体装置
JPH05160304A (ja) * 1991-12-06 1993-06-25 Toshiba Corp 半導体装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (ko) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS57136352A (en) * 1981-02-18 1982-08-23 Toshiba Corp Semiconductor device of resin potted type
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS60223136A (ja) * 1984-04-20 1985-11-07 Hitachi Ltd 半導体装置
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US5181097A (en) * 1988-06-10 1993-01-19 Hitachi, Ltd. Plastic molded type electronic device
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
JPH02137249A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH03259914A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd 半導体封止用樹脂組成物および該組成物を用いた半導体装置
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
EP0482812B1 (en) * 1990-10-26 1998-01-07 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JP2848151B2 (ja) * 1992-08-20 1999-01-20 トヨタ自動車株式会社 ディファレンシャル装置のバックラッシシム選択方法
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04185556A (ja) * 1990-11-20 1992-07-02 Naldec Kk リアデフォッガ装置
JPH04199664A (ja) * 1990-11-29 1992-07-20 Seiko Epson Corp 半導体装置
JPH05160304A (ja) * 1991-12-06 1993-06-25 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068285A (ko) * 2018-12-05 2020-06-15 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11251112B2 (en) 2018-12-05 2022-02-15 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same
US11862542B2 (en) 2018-12-05 2024-01-02 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same

Also Published As

Publication number Publication date
KR950021435A (ko) 1995-07-26
EP0658935A2 (en) 1995-06-21
JP3362530B2 (ja) 2003-01-07
US5594282A (en) 1997-01-14
US5891759A (en) 1999-04-06
EP0658935B1 (en) 2002-05-02
DE69430513T2 (de) 2002-10-31
TW328156B (en) 1998-03-11
EP0658935A3 (en) 1996-07-10
JPH07226459A (ja) 1995-08-22
DE69430513D1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
KR100296664B1 (ko) 수지봉지형반도체장치및그제조방법
JP2509607B2 (ja) 樹脂封止型半導体装置
JP3316714B2 (ja) 半導体装置
EP0348361A2 (en) Hollow plastic package for semiconductor devices
KR20010107556A (ko) 반도체 장치와 그 제조방법
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
US6396133B1 (en) Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
JPH04158556A (ja) 樹脂封止型半導体装置
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JPH03280453A (ja) 半導体装置及びその製造方法
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP2005135969A (ja) 放熱板付きｂｇａ型半導体装置および製造方法
JP2000150725A (ja) 半導体装置およびその製造方法
JPH09121018A (ja) 半導体装置
CN217280757U (zh) 用于小型表面安装器件的半导体封装结构
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP3406147B2 (ja) 半導体装置
JPH10189792A (ja) 半導体パッケージ
JPH098209A (ja) 半導体装置およびモールド金型
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
KR200149912Y1 (ko) 반도체 패키지
KR101016715B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090508

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee