DE102019104010A1 - Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung - Google Patents

Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung Download PDF

Info

Publication number
DE102019104010A1
DE102019104010A1 DE102019104010.8A DE102019104010A DE102019104010A1 DE 102019104010 A1 DE102019104010 A1 DE 102019104010A1 DE 102019104010 A DE102019104010 A DE 102019104010A DE 102019104010 A1 DE102019104010 A1 DE 102019104010A1
Authority
DE
Germany
Prior art keywords
main surface
heat sink
insulation layer
electronic module
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019104010.8A
Other languages
English (en)
Inventor
Edward Fürgut
Dae Keun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102019104010.8A priority Critical patent/DE102019104010A1/de
Priority to US16/792,776 priority patent/US11189542B2/en
Priority to CN202010100686.7A priority patent/CN111584441A/zh
Publication of DE102019104010A1 publication Critical patent/DE102019104010A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein elektronisches Modul (10) umfasst ein Halbleitergehäuse (1), das ein Die-Pad (1.1), einen Halbleiterdie (1.2) und ein Verkapselungsmittel (1.3) umfasst, wobei das Verkapselungsmittel (1.3) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei der Die-Pad (1.1) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und der Halbleiter- die (1.2) auf der zweiten Hauptfläche des Die-Pad (1.1) angeordnet ist, eine Isolationsschicht (2), die auf mindestens einem Abschnitt der ersten Hauptfläche des Verkapselungsmittels (1.3) und auf der ersten Hauptfläche des Die-Pad (1.1) angeordnet ist, wobei die Isolationsschicht (2) elektrisch isolierend und wärmeleitend ist, und eine Wärmesenke (3), die auf oder in der Isolationsschicht (2) angeordnet ist.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Offenbarung bezieht sich auf ein elektronisches Modul, eine elektronische Vorrichtung und ein Verfahren zur Herstellung eines elektronischen Moduls.
  • HINTERGRUND
  • Während des Betriebs kann ein elektronisches Modul, das einen Halbleiterdie umfasst, Wärme erzeugen, die möglicherweise über einen oder mehrere bestimmte thermische Pfade abgeführt werden muss. Ein Wärmepfad kann auf eine Oberseite des Elektronikmoduls gerichtet sein, wobei Wärmeabfuhrmittel wie beispielsweise ein Wärmesenke auf der Oberseite des Elektronikmoduls angeordnet sein können. Es kann wünschenswert sein, einen Wärmewiderstand zwischen dem Halbleiterdie und den Wärmeabfuhrmitteln zu reduzieren, um die Wärmeabfuhrfähigkeit des Elektronikmoduls zu verbessern.
  • ZUSAMMENFASSUNG
  • Ein erster Aspekt der vorliegenden Offenbarung bezieht sich auf ein elektronisches Modul, das ein Halbleitergehäuse umfasst, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist, wobei eine Isolationsschicht auf mindestens einem Abschnitt der ersten Hauptfläche des Verkapselungsmittels und auf der ersten Hauptfläche des Die-Pad angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist, und eine Wärmesenke oder ein Kühlkörper auf oder in der Isolationsschicht angeordnet ist, so dass eine Hauptfläche der Wärmesenke der Außenseite ausgesetzt ist.
  • Ein zweiter Aspekt der vorliegenden Offenbarung bezieht sich auf ein Verfahren zur Herstellung eines elektronischen Moduls, wobei das Verfahren das Bereitstellen eines Halbleitergehäuses umfasst, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist, Aufbringen einer Isolationsschicht und einer Wärmesenke auf die erste Hauptfläche des Verkapselungsmittels und auf die erste Hauptfläche des Die-Pad, so dass die Wärmesenke auf oder in der Isolationsschicht angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist.
  • Ein dritter Aspekt der vorliegenden Offenbarung bezieht sich auf eine elektronische Vorrichtung, die ein Halbleitergehäuse umfasst, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist, eine Isolationsschicht, die auf der ersten Hauptfläche des Verkapselungsmittels und auf der ersten Hauptfläche des Die-Pad angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist, eine erste Wärmesenke, die auf oder in der Isolationsschicht angeordnet ist, und eine zweite Wärmesenke, die auf der Isolationsschicht und der ersten Wärmesenke angeordnet ist.
  • Figurenliste
  • Die beigefügten Zeichnungen dienen dem besseren Verständnis der Ausführungsformen und sind in diese Beschreibung integriert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung dazu, Prinzipien von Ausführungsformen zu erklären. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden leicht erkannt, da sie durch die folgende detaillierte Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen müssen nicht unbedingt relativ zueinander skaliert sein. Gleiche Bezugszeichen bezeichnen gleiche oder ähnliche Teile.
    • 1 umfasst 1A und 1B und zeigt eine schematische Querschnittsseitenansicht eines Beispiels eines Elektronikmoduls gemäß dem ersten Aspekt.
    • 2 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls, das drei Halbleiterdies aufweist und auf einer Leiterplatte montiert ist, wobei eine externe Wärmesenke auf die Isolationsschicht und die Wärmesenke aufgebracht ist.
    • 3 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls, das dem Beispiel von 2 ähnlich ist, wobei die drei Halbleiterdies in ein und derselben Ebene angeordnet sind.
    • 4 umfasst 4A und 4B und zeigt eine schematische Querschnittsseitenansicht (A) und eine Draufsichtdarstellung (B) eines weiteren Beispiels eines elektronischen Moduls, das drei parallele externe Leitungen umfasst.
    • 5 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls, bei dem die Wärmesenke einen Kühlkanal mit Ein- und Austrittsöffnungen für ein Kühlmedium umfasst.
    • 6 umfasst 6A und 6B und zeigt schematische Querschnittsseitenansichtsdarstellungen weiterer Beispiele von elektronischen Modulen, bei denen die Wärmesenke einen Grundkörper und eine auf den Grundkörper aufgebrachte Schicht umfasst.
    • 7 zeigt ein Flussdiagramm eines Beispiels für ein Verfahren zur Herstellung eines elektronischen Moduls gemäß dem zweiten Aspekt.
    • 8 umfasst 8A bis 8F und zeigt Querschnittsseitenansichtsdarstellungen eines elektronischen Moduls in verschiedenen Fertigungsstufen nach einem weiteren Beispiel eines Verfahrens zur Herstellung eines elektronischen Moduls.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil davon bilden und in denen illustrativ spezifische Ausführungsformen dargestellt sind, in denen die Offenbarung angewendet werden kann. In diesem Zusammenhang wird richtungsweisende Terminologie wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „schleppend“ usw. in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Vielzahl von Ausrichtungen positioniert werden können, dient die Richtungs-Terminologie zur Veranschaulichung und ist in keiner Weise limitierend. Es ist zu verstehen, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen exemplarischen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „geklebt“, „angehängt“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht, dass die Elemente oder Schichten direkt miteinander kontaktiert sein müssen; zwischen den Elementen „geklebt“, „angehängt“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ können Zwischenelemente oder Schichten vorgesehen werden. Gemäß der Offenbarung können die vorgenannten Begriffe jedoch optional auch die spezifische Bedeutung haben, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden, d.h. dass keine dazwischenliegenden Elemente oder Schichten zwischen den Elementen „verbunden“, „befestigt“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ vorgesehen sind.
  • Weiterhin kann das Wort „über“ in Bezug auf ein Teil, Element oder eine Materialschicht, die „über“ einer Oberfläche gebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass sich das Teil, Element oder die Materialschicht „indirekt“ auf der implizierten Oberfläche befindet (z.B. platziert, geformt, abgeschieden usw.), wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der implizierten Oberfläche und der Teile-, Element- oder Materialschicht angeordnet sind. Das Wort „über“, das in Bezug auf ein Teil, Element oder eine Materialschicht verwendet wird, die „über“ einer Oberfläche gebildet oder angeordnet ist, kann jedoch optional auch die spezifische Bedeutung haben, dass sich das Teil, Element oder die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der implizierten Oberfläche, befindet (z.B. platziert, geformt, abgeschieden usw.).
  • Vorrichtungen oder Halbleiterpackages, die Halbleiterdies enthalten, werden im Folgenden beschrieben. Die Halbleiterdies können von unterschiedlicher Art sein, können mit verschiedenen Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Bauelemente beinhalten. Die Geräte können Leistungsbauelemente sein und die Packages können Leistungspackages sein. Die Halbleiterdies können beispielsweise als logisch integrierte Schaltungen, analoge integrierte Schaltungen, Gemischtsignalintegrierte Schaltungen, leistungsintegrierte Schaltungen, Speicherschaltungen oder integrierte passive Elemente ausgeführt sein. Sie können Steuerungsschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten beinhalten. Darüber hinaus können sie als Leistungshalbleiterdies konfiguriert werden, wie beispielsweise Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungs-Bipolartransistoren oder Leistungsdies. Insbesondere können Halbleiterdies mit vertikaler Struktur beteiligt sein, d.h. die Halbleiterdies können so hergestellt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterdies fließen können. Ein Halbleiterdie mit vertikaler Struktur kann insbesondere auf seinen beiden Hauptflächen, d.h. auf seiner Ober- und Unterseite, Kontaktelemente aufweisen. Insbesondere können Leistungshalbleiterdies eine vertikale Struktur aufweisen. So können sich beispielsweise die Source- und Gate-Elektrode eines Leistungs-MOSFETs auf einer Hauptfläche befinden, während die Drain-Elektrode des Leistungs-MOSFETs auf der anderen Hauptfläche angeordnet ist. Darüber hinaus können die nachstehend beschriebenen elektronischen Module integrierte Schaltungen zum Steuern der integrierten Schaltungen anderer Halbleiterdies beinhalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterdies. Die Halbleiterdies können auf der Basis eines bestimmten Halbleitermaterials, zum Beispiel Si, SiC, SiGe, GaAs, GaN, AlGaAs, aber auch auf der Basis eines beliebigen anderen Halbleitermaterials hergestellt werden und darüber hinaus anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle.
  • Die verschiedenen nachfolgend beschriebenen Beispiele für ein Elektronikmodul können externe Kontaktelemente beinhalten. Die externen Kontaktelemente können die externen Anschlüsse des Halbleitergehäuses darstellen. Sie können von außerhalb des Gehäuses zugänglich sein und somit einen elektrischen Kontakt mit den Halbleiterdies von außerhalb des Gehäuses ermöglichen. Darüber hinaus können die externen Kontaktelemente thermisch leitfähig sein und als Wärmesenke dienen, um zumindest einen Teil der von dem Halbleiterdie erzeugten Wärme abzuführen. Die externen Kontaktelemente können Teil eines Leadframes, insbesondere eines Cu-Leadframes, sein.
  • Das Halbleitergehäuse des Elektronikmoduls beinhaltet ein Verkapselungsmittel. Das Verkapselungsmittel kann ein dielektrisches Material sein und kann aus einem geeigneten duroplastischen, thermoplastischen oder wärmehärtenden Material oder Laminat (Prepreg) hergestellt und durch Formen hergestellt werden. Das Verkapselungsmittel kann Füllstoffe enthalten. Nach der Abscheidung kann das Verkapselungsmittel nur teilweise ausgehärtet und nach Energieeinwirkung (z.B. Wärme, UV-Licht, etc.) zu einem Verkapselungsmittel vollständig ausgehärtet werden. Zum Auftragen des Verkapselungsmittels können verschiedene Techniken eingesetzt werden, z.B. Transfer-, Press-, Spritzguss-, Pulver-, Flüssigform-, Dosier-, Laminier- oder Kugeldeckelverfahren (glob top).
  • DETAILLIERTE BESCHREIBUNG
  • 1 umfasst die 1A und 1B und zeigt ein Elektronikmodul gemäß dem ersten Aspekt in einer schematischen Seitenansicht (A) und in einer Draufsicht (B). Das elektronische Modul 10 von 1 umfasst ein Halbleitergehäuse oder - package 1, das ein Die-Pad 1.1, einen Halbleiterdie 1.2 und ein Verkapselungsmittel 1.3 umfasst, wobei das Verkapselungsmittel 1.3 eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das Die-Pad 1.1 eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und der Halbleiterdie 1.2 auf der zweiten Hauptfläche des Die-Pad 1.1 angeordnet ist, einer Isolationsschicht 2, die auf der ersten Hauptfläche des Verkapselungsmittels 1.3 und auf der ersten Hauptfläche des Die-Pad 1.1 angeordnet ist, wobei die Isolationsschicht 2 elektrisch isolierend und wärmeleitend ist, und einer Wärmesenke 3, die auf oder in der Isolationsschicht 2 angeordnet ist, so dass eine Hauptfläche der Wärmesenke 3 nach außen freiliegt.
  • Das Elektronikmodul 10 von 1 kann auch externe Leitungen beinhalten, die aus Gründen der Übersichtlichkeit nicht dargestellt sind. Die externen Leitungen können verschiedene Formen haben, die später in weiteren Beispielen gezeigt werden.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts umfasst die Isolationsschicht 2 ein oder mehrere aus einem Harzmatrixmaterial, einem duroplastischen Material, einem Epoxid, einem Silikon, einem thermischen Trennmaterial, einem Thermoplast, einem Thermokleber, einem Thermoplast oder einem thermischen Trennmaterial (TIM). Alle derartigen Wirtsmaterialien können zusätzlich mit einem Füllstoff gefüllt sein, der konfiguriert ist, um die Wärmeleitfähigkeit des Wirtsmaterials zu verbessern. Das Füllmaterial kann Partikel aus einem oder mehreren von SiO2, Al2O3, AlN, Si3N4, BN oder Diamant umfassen. Die Isolationsschicht kann eine Wärmeleitfähigkeit von > 1 W/mK, insbesondere > 2 W/mK, insbesondere > 3 W/mK aufweisen.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts wird die Wärmesenke 3 aus nur einem homogenen Material gebildet, insbesondere einem Metall wie z.B. Cu oder Al, oder einem thermischen Grenzflächenmaterial (thermal interface material, TIM). Die Wärmesenke 3 kann auch aus einem leitfähigen Klebstoff, einem Indiumlot, einer Kupferpaste, einem Phasenwechselmaterial, weichem Al, reinem Al, einem CNC-Material, einem magnetischen Eisenmaterial, einer Sn/Ag-Schicht oder einer porösen Schicht aus einem geeigneten Material gebildet sein. Auch Keramik kann als Wärmesenke 3 in Situationen eingesetzt werden, in denen der Aspekt der Isolation sehr wichtig ist, so dass eine doppelte Isolation in Form der Isolationsschicht 2 und der Wärmesenke 3 wünschenswert erscheint. Die Wärmesenke 3 kann ferner Stiftrippen oder andere Kühlstrukturen auf seiner Außenfläche umfassen.
  • Darüber hinaus ist es auch möglich, dass die Wärmesenke 3, anstatt aus einem homogenen Material zu bestehen, aus einem Verbund aus zwei oder mehr Materialien gebildet sein kann. Insbesondere kann die Wärmesenke 3 einen Grundkörper und eine zusätzliche Schicht auf dem Grundkörper umfassen. Entweder der Grundkörper oder die zusätzliche Schicht kann aus einem oder mehreren der oben für die Wärmesenke vorgeschlagenen Materialien bestehen. Ein konkretes Beispiel dafür wird später gezeigt und erläutert. Im Falle von Keramik können auch verschiedene Keramikschichten verwendet werden oder eine Keramikschicht zusammen mit einer Schicht mit einem anderen Material.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts umfasst die Wärmesenke 3 ein oder mehrere Metalle wie z.B. Cu oder Al, eine Keramik oder ein thermisches Grenzflächenmaterial. Darüber hinaus kann die Wärmesenke 3 plattenförmig geformt werden und eine quadratische oder rechteckige Form aufweisen. Die Platte kann eine Dicke im Bereich von 100 µm bis 5 mm aufweisen. Die Wärmesenke 3 kann auch aus einer Folie bestehen, wobei die Dicke in diesem Fall im Bereich von 5 µm bis 100 µm liegen kann.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts ist mindestens ein Teil der ersten Hauptfläche des Die-Pad 1.1 koplanar mit der ersten Hauptfläche des Verkapselungsmittels 1.3. Nach einem weiteren Beispiel davon ist eine gesamte erste Hauptfläche des Die-Pad 1.1 koplanar mit der ersten Hauptfläche des Verkapselungsmittels 1.3. Es ist auch möglich, dass die erste Hauptfläche des Verkapselungsmittels 1.3 Rillen oder andere spezifische Oberflächeneigenschaften enthält, die nicht koplanar mit der ersten Hauptfläche des Die-Pad 1.1 sind.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts ist die Wärmesenke 3 in die Isolationsschicht 2 eingebettet, so dass eine Außenfläche der Wärmesenke 3 etwas oberhalb einer Außenfläche der Isolationsschicht 2 liegt.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts umfasst die Isolationsschicht 2 eine Wärmeleitfähigkeit von > 1 W/mK, genauer gesagt > 2 W/mK, genauer > 3 W/mK.
  • Gemäß einem Beispiel des Elektronikmoduls des ersten Aspekts ist der Die-Pad 1.1 Teil eines Leadframes. Es können ein oder mehrere weitere Die-Pads und ein oder mehrere weitere Halbleitermodule vorgesehen werden, wobei jedes der weiteren Halbleitermodule auf einem der einen oder mehreren weiteren Die-Pads angeordnet ist.
  • 2 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls. Das elektronische Modul 20 von 2 umfasst ein Halbleitergehäuse oder -package 21, das ein Leadframe 21.1, einen ersten Halbleiterdie 21.2, einen zweiten Halbleiterdie 21.3 und einen dritten Halbleiterdie 21.4 umfasst. Die ersten bis dritten Halbleiterdies 21.2 bis 21.4 sind auf verschiedenen Abschnitten des Leadframes 21,1 angeordnet. Der erste Halbleiterdie 21.2 kann beispielsweise ein Halbleitertransistordie wie z.B. ein IGBT-Die sein. Der zweite Halbleiterdie 21.3 kann beispielsweise ein Halbleiterdiodendie sein, der parallel zum ersten Halbleiterdie 21.2 geschaltet ist. Und der dritte Halbleiterdie 21.4 kann z.B. ein Steuerungsdie sein.
  • Das Halbleitergehäuse 21 umfasst ferner ein Verkapselungsmittel 21.5, wobei das Verkapselungsmittel 21.5 eine erste obere Hauptfläche und eine zweite untere Hauptfläche gegenüber der ersten Hauptfläche umfasst. Die ersten und zweiten Halbleiterdies 21.2 und 21.3 sind auf ersten Abschnitten des Leadframes 21.1 angeordnet, die der Außenseite des Gehäuses ausgesetzt sind und die zumindest teilweise koplanar mit der ersten oberen Hauptfläche des Verkapselungsmittels 21.5 sind. Der dritte Halbleiterdie 21.4 ist auf einem anderen Abschnitt des Leadframes angeordnet, der nicht der Außenseite ausgesetzt und vollständig in dem Verkapselungsmittel 21.5 eingebettet ist.
  • Das Halbleiterpackage 21 umfasst ferner eine Isolationsschicht 22, die auf der ersten Hauptseite des Verkapselungsmittels 21.5 und auf der ersten Hauptseite des Die-Pad 21.1 angeordnet ist, wobei die Isolationsschicht 22 elektrisch isolierend und wärmeleitend ist, und eine Wärmesenke 23, die auf oder in der Isolationsschicht 22 angeordnet ist. Die Isolationsschicht 22 und die Wärmesenke 23 können die gleichen Eigenschaften und Merkmale aufweisen wie die Isolationsschicht 22 und die Wärmesenke 23 am Beispiel von 1. Im Beispiel von 2 kann die Wärmesenke 23 aus einer Folie bestehen.
  • Das Elektronikmodul 20 kann als Dual-Inline (DIP)-Modul konfiguriert sein, das in der Regel aus einem rechteckigen Gehäuse und zwei parallelen Reihen von elektrischen Anschlussstiften besteht, die auf gegenüberliegenden Seiten angeordnet sind. Auf der Kundenseite kann das Elektronikmodul 20 auf einer Leiterplatte (PCB) 24 durchkontaktiert werden und eine externe Wärmesenke 25 kann auf der Isolationsschicht 22 und der Wärmesenke 23 angeordnet werden.
  • 3 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls. Das Elektronikmodul 30 von 3 ist dem Elektronikmodul 20 von 2 ähnlich, so dass die verschiedenen Komponenten des Elektronikmoduls 30 nicht noch einmal beschrieben werden. Das elektronische Modul 30 umfasst ein Halbleitergehäuse 31, das ein Leadframe 31.1, einen erste Halbleiterdie 31.2, einen zweiten Halbleiterdie 31.3 und einen dritten Halbleiterdie 31.4 umfasst. Die ersten bis dritten Halbleiterdies 31.2 bis 31.4 sind auf verschiedenen Abschnitten des Leadframes 31,1 angeordnet und können funktionell dem ersten der dritten Halbleiterdies 21.2 bis 21.4 am Beispiel von 2 ähnlich sein.
  • Obwohl in den 2 und 3 Beispiele gezeigt und beschrieben wurden, in denen die vorliegende Offenbarung in bestimmten Arten von Halbleitergehäusen verwendet wird, ist hervorzuheben, dass die vorliegende Offenbarung auf praktisch alle Arten von Halbleitergehäusen angewendet werden kann, einschließlich aller Arten von TO-Gehäusen (Transistor outline), BGA-Gehäusen (Ball Grid Array), Leadless-Gehäusen, SMD-Gehäusen (Surface Mount Device) usw. Es ist auch zu erwähnen, dass die Struktur, wie beispielsweise in 1 dargestellt, auch zweiseitig aufgebaut werden kann, d.h. eine Isolationsschicht mit eingebetteter Wärmesenke auf der anderen Seite des Halbleitergehäuses aufzubringen.
  • Das Halbleitergehäuse 31 umfasst ferner ein Verkapselungsmittel 31.5, wobei das Verkapselungsmittel 31.5 eine erste obere Hauptfläche und eine zweite untere Hauptfläche gegenüber der ersten Hauptfläche umfasst. Im Unterschied zum Halbleitermodul 20 von 2 sind die ersten bis dritten Halbleiterdies 31.2 bis 31.4 auf Abschnitten des Leadframes 31.1 angeordnet, die alle der Außenseite des Gehäuses 31 ausgesetzt sind und die zumindest teilweise koplanar mit der ersten oberen Hauptfläche des Verkapselungsmittels 31.5 sind.
  • Das Halbleiterpackage 31 umfasst ferner eine Isolationsschicht 32, die auf der ersten Hauptseite des Verkapselungsmittels 31.5 und auf der ersten Hauptseite des Die-Pad 31.2 angeordnet ist, wobei die Isolationsschicht 32 elektrisch isolierend und wärmeleitend ist und eine Wärmesenke 33 auf oder in der Isolationsschicht 2 angeordnet ist. Als weiterer Unterschied zum Elektronikmodul 20 von 2 sind die Isolationsschicht 32 und die Wärmesenke 33 wesentlich dicker ausgebildet. Auf der Kundenseite kann das Elektronikmodul 30 auf einer Leiterplatte (PCB) 34 durchkontaktiert werden und eine externe Wärmesenke 35 kann auf der Isolationsschicht 32 und der Wärmesenke 33 angeordnet werden. Im Beispiel von 3 kann die Wärmesenke 33 aus einer Platte, insbesondere einer Cu-Platte, bestehen.
  • 4 umfasst 4A und 4B und zeigt eine Draufsichtdarstellung (A) und eine Querschnittsseitenansicht (B) eines weiteren Beispiels eines Elektronikmoduls, das ein Beispiel für ein Transistor-Outline-Gehäuse (TO) ist. Das elektronische Modul 40 von 4 umfasst ein Halbleitergehäuse 41 mit einem Die-Pad 41.1 mit einem darauf angeordneten Halbleiterdie (nicht dargestellt). Das Halbleitergehäuse 41 umfasst ferner drei parallele externe Leitungen 41.2, 41.3 und 41.4. Die externen Leitungen 41.2 bis 41.4 und das Die-Pad 41.1 können Teil eines Leadframes sein. Das Halbleitergehäuse 41 umfasst ferner ein Verkapselungsmittel 41.5, dessen Form und Eigenschaften gleich oder ähnlich zu den Verkapselungsmitteln der zuvor beschriebenen Beispiele sein können.
  • Das Elektronikmodul 40 umfasst ferner eine Isolationsschicht 42 und eine Wärmesenke 43, die in die Isolationsschicht 42 eingebettet ist. Sowohl die Isolationsschicht 42 als auch die Wärmesenke 43 können Formen und Eigenschaften aufweisen, die den Isolationsschichten und Wärmesenken der zuvor beschriebenen Beispiele ähnlich oder gleich sind.
  • 5 zeigt eine schematische Querschnittsseitenansicht eines weiteren Beispiels eines Elektronikmoduls. Das elektronische Modul 50 umfasst ein Halbleitergehäuse 51 mit einem Die-Pad 51.1, das einen Halbleiterdie trägt (nicht dargestellt). Das Halbleitergehäuse 51 umfasst ferner ein Verkapselungsmittel 51.3, wobei das Die-Pad 51.1 in das Verkapselungsmittel 51.3 eingebettet ist. Das Halbleitergehäuse 51, das Die-Pad 51.1 und das Verkapselungsmittel 51.3 können die gleichen Formen und Eigenschaften aufweisen wie die in den vorherigen Beispielen dargestellten und beschriebenen Halbleitergehäuse, Die-Pads und Verkapselungsmittel.
  • Das Elektronikmodul 50 umfasst ferner eine Isolationsschicht 52 und eine Wärmesenke 53, die in die Isolationsschicht 52 eingebettet sind. Die Wärmesenke 53 umfasst einen Kühlkanal 53.1 mit Ein- und Auslassöffnungen für ein Kühlmittel, das durch den Kühlkanal 53.1 strömt. Das Kühlmedium kann flüssig oder gasförmig sein und kann z.B. Luft oder Wasser sein. Es kann mehr als ein Kanal zwischen der Ein- und Auslassöffnung und mehr als eine Einlassöffnung und mehr als eine Auslassöffnung an den Enden des einen oder der mehreren Kanäle vorhanden sein. Die Wärmesenke 53 kann so konfiguriert sein, dass zusätzlich eine externe Wärmesenke auf der Oberseite der Wärmesenke 53 angeordnet werden kann. Eine solche externe Wärmesenke müsste so konfiguriert sein, dass sie geeignete Durchgangsbohrungen enthält, die als Durchgänge für das Kühlmedium zu und von den Ein- und Auslassöffnungen dienen.
  • 6 umfasst 6A und 6B und zeigt zwei verschiedene Beispiele für elektronische Module, bei denen die Wärmesenke einen Grundkörper und eine zusätzliche Schicht auf dem Grundkörper umfasst.
  • 6A zeigt, dass ein elektronisches Modul 60 1 ein Halbleitergehäuse 61 umfasst, das ein Die-Pad 61.1 umfasst, das einen Halbleiterdie trägt (nicht dargestellt). Das Halbleitergehäuse 61 umfasst ferner ein Verkapselungsmittel 61.3, wobei das Die-Pad 61.1 in das Verkapselungsmittel 61.3 eingebettet ist. Das Halbleitergehäuse 61, das Die-Pad 61.1 und das Verkapselungsmittel 61.3 können die gleichen Formen und Eigenschaften aufweisen wie die in den vorherigen Beispielen dargestellten und beschriebenen Halbleitergehäuse, Die-Pads und Verkapselungsmittel.
  • Das Elektronikmodul 60 1 umfasst ferner eine Isolierschicht 62 und eine Wärmesenke 63, die in die Isolierschicht 62 eingebettet sind. Die Wärmesenke 63 umfasst einen Grundkörper 63.1 und eine zusätzliche Schicht 63.2, die auf eine Oberseite des Grundkörpers 63.1 aufgebracht ist. Das Material des Grundkörpers 63.1 kann eines der oben genannten Materialien sein, die für die zuvor beschriebene Wärmesenke vorgeschlagen wurden. Das Material der zusätzlichen Schicht 63.2 kann beispielsweise jede Art von thermischem Grenzflächenmaterial (TIM) sein. Insbesondere kann das Material der zusätzlichen Schicht 63.2 ausgewählt werden, um einen Wärmeübergang zu einer externen Wärmesenke zu verbessern, die dort aufgebracht wird. Das Elektronikmodul 60 1 könnte so hergestellt werden, dass die zusätzliche Schicht 63.2 vor dem Formen der Isolationsschicht 62 auf den Grundkörper 63.1 aufgebracht wird.
  • 6B zeigt ein Elektronikmodul 60_2, das dem Elektronikmodul 60_1 von 6A ähnlich ist, so dass für die Komponenten die gleichen Bezugszeichen verwendet wurden. Der einzige Unterschied besteht darin, dass nur der Grundkörper 63.1 in die Isolationsschicht 62 eingebettet ist, die zusätzliche Schicht 63.2 jedoch über der Isolationsschicht 62 liegt. Das Elektronikmodul 60 2 könnte so hergestellt werden, dass die zusätzliche Schicht 63.2 nach dem Formen der Isolationsschicht 62 auf den Grundkörper 63.1 aufgebracht wird.
  • 7 zeigt ein Flussdiagramm eines Beispiels für ein Verfahren zur Herstellung eines elektronischen Moduls gemäß dem zweiten Aspekt.
  • Gemäß 7 umfasst das Verfahren 70 das Bereitstellen eines Halbleitergehäuses, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist (71), wobei eine Isolationsschicht und eine Wärmesenke auf die erste Hauptfläche des Verkapselungsmittels und auf die erste Hauptfläche des Die-Pad aufgebracht werden, so dass die Wärmesenke auf oder in der Isolationsschicht angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend (72) ist.
  • Gemäß einem Beispiel des Verfahrens 70 von 7 umfasst das Aufbringen der Isolationsschicht und der Wärmesenke das Formen, insbesondere das Formpressen. Genauer gesagt, kann das Material der Isolationsschicht in flüssiger Form auf eine Oberseite des Verkapselungsmittels und des Die-Pad aufgebracht werden, und danach kann die Wärmesenke auf das abgegebene flüssige Material der Isolationsschicht aufgebracht werden. Danach kann die Baugruppe in eine Pressformanlage eingesetzt werden und ein oberes Formwerkzeug der Pressformanlage kann nach unten gegen das flüssige Material der Isolierung und der Wärmesenke gedrückt werden. Nach Erreichen einer Endposition des oberen Formwerkzeugs kann das flüssige Material ausgehärtet und ausgehärtet werden. Nach dem Aushärten der Isolationsschicht kann die Baugruppe aus der Formvorrichtung entnommen werden. Der gesamte Prozess wird im Folgenden näher beschrieben.
  • 8 umfasst die 8A bis 8F und zeigt Querschnittsseitenansichtsdarstellungen eines elektronischen Moduls in verschiedenen Fertigungsstufen nach einem weiteren Beispiel eines Verfahrens zur Herstellung eines elektronischen Moduls.
  • 8A zeigt ein Halbleitergehäuse 81, das ein Die-Pad 81.1, einen auf dem Die-Pad 81.1 angeordneten Halbleiter- Die 81.2 und ein Verkapselungsmittel umfasst, in das das Die-Pad 81.1 und der Halbleiter-Die 81.2 eingebettet sind. Es ist zu beachten, dass nicht nur ein Halbleitergehäuse, sondern eine Vielzahl von Halbleitergehäusen bereitgestellt und verarbeitet werden kann.
  • 8B zeigt die Abgabe eines flüssigen Materials 82.1 durch einen Dispenser 82.2. Das flüssige Material dient zur Herstellung der Isolationsschicht und kann im Prinzip aus einem der oben vorgeschlagenen Materialien ausgewählt werden. Im Falle des Formpressens kann beispielsweise ein Epoxidharz verwendet werden, das nach dem Formen ausgehärtet und ausgehärtet werden kann. Das Epoxidharz kann Füllstoffe, insbesondere Mikropartikel, enthalten, um die Wärmeleitfähigkeit der herzustellenden Dämmschicht zu erhöhen. Geeignete Materialien von Partikeln wurden bereits oben vorgeschlagen.
  • 8C zeigt das Halbleitergehäuse 81 mit dem dosierten flüssigen Material 82.1 und einer Wärmesenke 83, die auf das dosierte flüssige Material aufgebracht ist. Die Wärmesenke 83 kann beispielsweise ein Stück Kupfer sein, aber auch alle anderen Materialien für die Wärmesenke können verwendet werden, die oben vorgeschlagen wurden.
  • 8D zeigt die Baugruppe, die in einer Pressformanlage platziert ist. Die Pressformanlage umfasst ein oberes Formwerkzeug 84 und ein unteres Formwerkzeug (nicht dargestellt). Die Baugruppe wird auf das untere Formwerkzeug gelegt. Das obere Formwerkzeug 84 umfasst einen vertieften Abschnitt, der der Form und Kontur der Form und Kontur der zu fertigenden Isolationsschicht und der Wärmesenke entspricht. Es kann ein Vakuum von z.B. 1 mbar angelegt werden. Das obere Formwerkzeug 84 wird nach unten bewegt (siehe Pfeile), bis das Vergussmaterial einen Enddruck erreicht hat. In der Endposition wird der vertiefte Teil des oberen Formwerkzeugs 84 vollständig von dem flüssigen Material und der Wärmesenke in Bezug auf das Volumen des Hohlraums, das Volumen der Form und das Volumen des Wärmesenke gefüllt.
  • 8E zeigt die Situation nach Erreichen einer Endposition des oberen Formwerkzeugs 84. Danach wird Wärme an die Isolationsschicht 82 angelegt, so dass die Isolationsschicht 82 ausgehärtet werden kann.
  • zeigt das Endprodukt nach dem Aushärten der Isolationsschicht 82 und dem Herausnehmen des Produkts aus der Formvorrichtung. Das Elektronikmodul, wie in 8 dargestellt, entspricht dem Elektronikmodul, wie in 1 dargestellt.
  • BEISPIEL
  • Im Folgenden werden elektronische Module und Verfahren zur Herstellung elektronischer Module exemplarisch beschrieben.
  • Beispiel 1 ist ein elektronisches Modul, das ein Halbleitergehäuse umfasst, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad aufgebracht ist, einer Isolationsschicht, die auf mindestens einem Abschnitt der ersten Hauptfläche des Verkapselungsmittels und auf der ersten Hauptfläche des Die-Pad angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist, und einer Wärmesenke, die auf oder in der Isolationsschicht angeordnet ist, wobei eine Hauptfläche der Wärmesenke der Außenseite ausgesetzt ist.
  • Beispiel 2 ist ein elektronisches Modul nach Beispiel 1, wobei die Isolationsschicht ein oder mehrere aus einem Harzmatrixmaterial, einem duroplastischen Material, einem Epoxid, einem Silikon, einem thermischen Grenzflächenmaterial, einem Thermoplast, einem Thermokleber, oder einem thermischen Grenzflächenmaterial (TIM) umfasst.
  • Beispiel 3 ist ein elektronisches Modul nach den Beispielen 1 oder 2, wobei die Isolationsschicht ein Harzmatrixmaterial oder ein Trägermaterial umfasst, das mit einem Füllmaterial gefüllt ist, das konfiguriert ist, um eine Wärmeleitfähigkeit des Trägermaterials zu verbessern.
  • Beispiel 4 ist ein elektronisches Modul nach Beispiel 3, wobei das Füllmaterial Partikel von einem oder mehreren SiO, AlO, AlN oder BN umfasst.
  • Beispiel 5 ist ein elektronisches Modul gemäß einem der vorhergehenden Beispiele, wobei die Wärmesenke eines oder mehrere aus einem Metall, einer Keramik oder einer Materialplatte aus einem thermischer Grenzflächenmaterial umfasst.
  • Beispiel 6 ist ein elektronisches Modul nach einem der vorhergehenden Beispiele, wobei die Wärmesenke plattenförmig ausgebildet ist.
  • Beispiel 7 ist ein Elektronikmodul nach Beispiel 6, wobei eine Dicke der plattenförmigen Wärmesenke in einem Bereich von 100 µm bis 5 mm liegt.
  • Beispiel 8 ist ein Elektronikmodul nach einem der Beispiele 1 bis 5, wobei die Wärmesenke aus einer Folie gebildet ist.
  • Beispiel 9 ist ein Elektronikmodul nach Beispiel 8, wobei eine Dicke der Folie in einem Bereich von 5 µm bis 100 µm liegt.
  • Beispiel 10 ist ein elektronisches Modul nach einem der vorhergehenden Beispiele, wobei die Wärmesenke aus nur einem homogenen Material gebildet ist.
  • Beispiel 11 ist ein elektronisches Modul gemäß einem der Beispiele 1 bis 7, wobei die Wärmesenke aus einem Verbund aus zwei oder mehreren Materialien gebildet ist.
  • Beispiel 12 ist ein elektronisches Modul gemäß Beispiel 11, wobei die Wärmesenke einen Grundkörper und eine auf dem Grundkörper angeordnete Schicht umfasst.
  • Beispiel 13 ist ein elektronisches Modul gemäß einem der vorhergehenden Beispiele, wobei der Die-Pad Teil eines Leadframes ist.
  • Beispiel 14 ist ein elektronisches Modul nach einem der vorhergehenden Beispiele, das eine oder mehrere weitere Die-Pads und eine oder mehrere weitere Halbleiterdies umfasst, wobei jeder auf einer der einen oder mehreren weiteren Die-Pads angeordnet ist.
  • Beispiel 15 ist ein Beispiel für ein elektronisches Modul, das ein Halbleitergehäuse mit einem Die-Pad, einem Halbleiterdie und einem Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist, eine Isolationsschicht, die auf der ersten Hauptfläche des Verkapselungsmittels und auf der ersten Hauptfläche des Die-Pad angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist, eine erste Wärmesenke, die auf oder in der Isolationsschicht angeordnet ist, und eine zweite Wärmesenke, die auf der Isolationsschicht und der erste Wärmesenke angeordnet ist.
  • Beispiel 16 ist ein Beispiel für ein Verfahren zur Herstellung eines elektronischen Moduls, wobei das Verfahren das Bereitstellen eines Halbleitergehäuses umfasst, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist, Aufbringen einer Isolationsschicht und einer Wärmesenke auf die erste Hauptfläche des Verkapselungsmittels und auf die erste Hauptfläche des Die-Pad, so dass die Wärmesenke auf oder in der Isolationsschicht angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist.
  • Beispiel 17 ist ein Verfahren nach Beispiel 16, wobei das Aufbringen der Isolationsschicht und der Wärmesenke das Formen umfasst.
  • Beispiel 18 ist ein Verfahren nach Beispiel 17, ferner umfassend das Aufbringen der Isolationsschicht und der Wärmesenke derart, dass die Wärmesenke in die Isolationsschicht eingebettet ist, so dass eine Außenfläche der Wärmesenke geringfügig über einer Außenfläche der Isolationsschicht angeordnet ist.
  • Beispiel 19 ist ein Verfahren nach einem der Beispiele 16 bis 18, bei dem zwei oder mehr elektronische Module parallel hergestellt werden.
  • Darüber hinaus kann ein bestimmtes Merkmal oder Aspekt einer Ausführungsform der Erfindung zwar nur in Bezug auf eine von mehreren Implementierungen offenbart worden sein, aber dieses Merkmal oder dieser Aspekt kann mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine bestimmte oder besondere Anwendung gewünscht und vorteilhaft sein kann. Soweit die Begriffe „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe darüber hinaus in ähnlicher Weise wie der Begriff „umfassen“ umfassend sein. Darüber hinaus ist zu verstehen, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilintegrierten Schaltungen oder voll integrierten Schaltungen oder Programmiermitteln realisiert werden können. Auch der Begriff „exemplarisch“ ist nur als Beispiel gemeint und nicht als das Beste oder Optimale. Es ist auch zu beachten, dass die hierin dargestellten Merkmale und/oder Elemente aus Gründen der Einfachheit und des Verständnisses mit bestimmten Abmessungen relativ zueinander dargestellt werden und dass die tatsächlichen Abmessungen wesentlich von den hierin dargestellten abweichen können.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird es von denjenigen mit gewöhnlicher Fachkenntnis in der Kunst geschätzt, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen für die spezifischen Ausführungsformen ersetzt werden kann, die gezeigt und beschrieben werden, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken. Daher ist vorgesehen, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt wird.

Claims (19)

  1. Ein elektronisches Modul (10), umfassend: - ein Halbleitergehäuse (1), das ein Die-Pad (1.1), einen Halbleiterdie (1.2) und ein Verkapselungsmittel (1.3) umfasst, wobei das Verkapselungsmittel (1.3) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei der Die-Pad (1.1) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und der Halbleiterdie (1.2) auf der zweiten Hauptfläche des Die-Pad (1.1) angeordnet ist; - eine Isolationsschicht (2), die auf mindestens einem Abschnitt der ersten Hauptfläche des Verkapselungsmittels (1.3) und auf der ersten Hauptfläche des Die-Pad (1.1) angeordnet ist, wobei die Isolationsschicht (2) elektrisch isolierend und wärmeleitend ist; und - eine Wärmesenke (3), die auf oder in der Isolationsschicht (2) angeordnet ist, wobei eine Hauptfläche der Wärmesenke (3) der Außenseite ausgesetzt ist.
  2. Das elektronische Modul (10) nach Anspruch 1, wobei die Isolationsschicht (2) ein oder mehrere aus einem Harzmatrixmaterial, einem duroplastischen Material, einem Epoxid, einem Silikon, einem thermischen Grenzflächenmaterial, einem Thermoplast, einem Thermokleber, oder einem thermischen Grenzflächenmaterial (TIM) umfasst.
  3. Das elektronische Modul (10) nach Anspruch 1 oder 2, wobei die Isolationsschicht (2) ein Harzmatrixmaterial oder ein Trägermaterial umfasst, das mit einem Füllmaterial gefüllt ist, das konfiguriert ist, um eine Wärmeleitfähigkeit des Trägermaterials zu verbessern.
  4. Das elektronische Modul (10) nach Anspruch 3, wobei das Füllmaterial Partikel von einem oder mehreren SiO, AlO, AlO, AlN oder BN umfasst.
  5. Das elektronische Modul (10) gemäß einem der vorhergehenden Ansprüche, wobei die Wärmesenke (3) eine oder mehrere Platten aus einem Metall, einer Keramik oder einem thermischen Grenzflächenmaterial umfasst.
  6. Das elektronische Modul (10) gemäß einem der vorhergehenden Ansprüche, wobei die Wärmesenke (3) plattenförmig ausgebildet ist.
  7. Das elektronische Modul (10) nach Anspruch 6, wobei eine Dicke der plattenförmigen Wärmesenke (3) in einem Bereich von 100 µm bis 5 mm liegt.
  8. Das elektronische Modul (10) nach einem der Ansprüche 1 bis 5, worin die Wärmesenke (3) aus einer Folie gebildet ist.
  9. Das elektronische Modul (10) nach Anspruch 8, wobei eine Dicke der Folie in einem Bereich von 5 µm bis 100 µm liegt.
  10. Das elektronische Modul (10) gemäß einem der vorhergehenden Ansprüche, wobei die Wärmesenke (3) aus nur einem homogenen Material gebildet ist.
  11. Das elektronische Modul (10) nach einem der Ansprüche 1 bis 7, wobei die Wärmesenke (3) aus einem Verbund gebildet ist, der zwei oder mehr Materialien umfasst.
  12. Das elektronische Modul (10) nach Anspruch 11, wobei die Wärmesenke (3) einen Grundkörper und eine auf dem Grundkörper angeordnete Schicht umfasst.
  13. Das elektronische Modul (10) gemäß einem der vorhergehenden Ansprüche, wobei der Die-Pad (1.1) Teil eines Leadframes ist.
  14. Das elektronische Modul (10) nach einem der vorstehenden Ansprüche, umfassend eine oder mehrere weitere Die-Pads und eine oder mehrere weitere Halbleiterdies, wobei jeder auf einer der einen oder mehreren weiteren Die-Pads angeordnet ist.
  15. Eine elektronische Vorrichtung (20; 30), umfassend: - ein Halbleitergehäuse (21, 31), das ein Die-Pad (21.1; 31.1), einen Halbleiterdie (21.2; 31.2) und ein Verkapselungsmittel (21.5; 31.5) umfasst, wobei das Verkapselungsmittel (21.5; 31.5) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei das Die-Pad (21.1; 31.1) eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie (1.2) auf der zweiten Hauptfläche des Die-Pad (1.1) angeordnet ist; - eine Isolationsschicht (22; 32), die auf der ersten Hauptfläche des Verkapselungsmittels (21.5; 31.5) und auf der ersten Hauptfläche des Die-Pad (21.1; 31.1) angeordnet ist, wobei die Isolationsschicht (22; 32) elektrisch isolierend und wärmeleitend ist; - eine erste Wärmesenke (23; 33), die auf oder in der Isolationsschicht (22, 32) angeordnet ist; und - eine zweite Wärmesenke (25; 35), die auf der Isolationsschicht (22; 32) und der ersten Wärmesenke (23, 33) angeordnet ist.
  16. Verfahren zur Herstellung eines elektronischen Moduls, wobei das Verfahren umfasst: - Bereitstellen eines Halbleitergehäuses, das ein Die-Pad, einen Halbleiterdie und ein Verkapselungsmittel umfasst, wobei das Verkapselungsmittel eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, wobei das Die-Pad eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, und wobei der Halbleiterdie auf der zweiten Hauptfläche des Die-Pad angeordnet ist; - Aufbringen einer Isolationsschicht und einer Wärmesenke auf die erste Hauptfläche des Verkapselungsmittels und auf die erste Hauptfläche des Die-Pad, so dass die Wärmesenke auf oder in der Isolationsschicht angeordnet ist, wobei die Isolationsschicht elektrisch isolierend und wärmeleitend ist.
  17. Verfahren nach Anspruch 16, wobei das Aufbringen der Isolationsschicht und der Wärmesenke das Formen umfasst.
  18. Das Verfahren nach Anspruch 17, ferner umfassend Aufbringen der Isolationsschicht und der Wärmesenke derart, dass die Wärmesenke in die Isolationsschicht eingebettet wird, so dass eine Außenfläche der Wärmesenke geringfügig über einer Außenfläche der Isolationsschicht angeordnet ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei zwei oder mehr elektronische Module parallel hergestellt werden.
DE102019104010.8A 2019-02-18 2019-02-18 Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung Pending DE102019104010A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019104010.8A DE102019104010A1 (de) 2019-02-18 2019-02-18 Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
US16/792,776 US11189542B2 (en) 2019-02-18 2020-02-17 Method for fabricating an electronic module via compression molding
CN202010100686.7A CN111584441A (zh) 2019-02-18 2020-02-18 具有改善的散热的电子模块及其制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019104010.8A DE102019104010A1 (de) 2019-02-18 2019-02-18 Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung

Publications (1)

Publication Number Publication Date
DE102019104010A1 true DE102019104010A1 (de) 2020-08-20

Family

ID=71843885

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104010.8A Pending DE102019104010A1 (de) 2019-02-18 2019-02-18 Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung

Country Status (3)

Country Link
US (1) US11189542B2 (de)
CN (1) CN111584441A (de)
DE (1) DE102019104010A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
DE102012112682A1 (de) * 2011-12-20 2013-06-20 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren
DE102014100282A1 (de) * 2013-01-16 2014-07-17 Infineon Technologies Ag Chip-anordnung, verfahren zur herstellung einer chip-anordnung, integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362530B2 (ja) 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3435271B2 (ja) 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
DE19904279B4 (de) 1999-02-03 2005-09-01 Sew-Eurodrive Gmbh & Co. Kg Halbleitervorrichtung
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US8048714B2 (en) * 2006-08-11 2011-11-01 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
US8077475B2 (en) 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
DE102009014794B3 (de) 2009-03-28 2010-11-11 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
DE102012102847A1 (de) 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
US8810014B2 (en) * 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
US9184066B2 (en) 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US9852961B2 (en) * 2013-08-28 2017-12-26 Infineon Technologies Ag Packaged semiconductor device having an encapsulated semiconductor chip
DE102013220880B4 (de) 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
DE102014118080B4 (de) * 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
DE102012112682A1 (de) * 2011-12-20 2013-06-20 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren
DE102014100282A1 (de) * 2013-01-16 2014-07-17 Infineon Technologies Ag Chip-anordnung, verfahren zur herstellung einer chip-anordnung, integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung

Also Published As

Publication number Publication date
US11189542B2 (en) 2021-11-30
CN111584441A (zh) 2020-08-25
US20200266121A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE112017001840T5 (de) Leistungsmodul, leistungs-halbleitereinheit und verfahren zur herstellung eines leistungsmoduls
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102015106552B4 (de) Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben
DE102014102006B4 (de) Halbleitermodul
DE112016006381B4 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102015116807A1 (de) Funktionalisierte Schnittstellenstruktur
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014117523A1 (de) Elektronische Vorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE102014111439B4 (de) Elektronikmodul und Verfahren zu dessen Herstellung
DE102022128468A1 (de) Eingebettetes gehäuse mit elektrisch isolierender dielektrischer auskleidung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication