JPH04199664A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04199664A
JPH04199664A JP33172490A JP33172490A JPH04199664A JP H04199664 A JPH04199664 A JP H04199664A JP 33172490 A JP33172490 A JP 33172490A JP 33172490 A JP33172490 A JP 33172490A JP H04199664 A JPH04199664 A JP H04199664A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
resin
dissipating plate
heat dissipating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33172490A
Other languages
English (en)
Other versions
JP2841854B2 (ja
Inventor
Tetsuya Otsuki
哲也 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33172490A priority Critical patent/JP2841854B2/ja
Publication of JPH04199664A publication Critical patent/JPH04199664A/ja
Application granted granted Critical
Publication of JP2841854B2 publication Critical patent/JP2841854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に係わり更に詳しくは放熱板を持
ったパッケージの放熱板構造に関するものである。
［従来の技術］ 第４図（ａ）は、従来の放熱板を用いた半導体装置の斜
視図である。５はパッケージ６より露出した放熱板であ
る。４は、パッケージより露出した外部端子（リード）
である。
第４図（ｂ）は、第４図（ａ）のｃ−ｃ′間にて切断し
た断面図の一例である。１は、放熱板５上に接着剤によ
り取り付けられた半導体素子で。
半導体素子ｌに設けられたボンディングバットと、これ
に対応リード４とはそれぞれワイヤー２により接続され
ている。また、放熱板５とリード４の一部は絶縁板３に
接着剤にて取り付けられている。
上記のようにして接続された半導体素子１とは絶縁板３
．リード４及び放熱板５の一部は、エポキシ樹脂の如き
プラスチックによりパッケージ６にて封止される。
第４図（Ｃ）は、絶縁板３の上にインナーリード７がプ
リント配線されているものであり、インナーリード７と
リード４はスルーホール８にて接続されているものであ
る。
このようにして形成されたパッケージ６から突出したリ
ード４は折り曲げられて端子とし、半導体装置が製造さ
れる。
〔発明が解決しようとする課題１ 上記のような放熱板を有するパッケージでは放熱板の表
面が平であるため、封止の際の押えが不十分となり放熱
板の上に樹脂が回り込み放熱板の表面がパッケージの外
に露出されないといった課題があった。
本発明では、上記の課題を解決するためになされたもの
で、品質の安定した封止が可能となりさらには、放熱特
性の優れた半導体装置を得ることを目的とするものであ
る。
［課題を解決するための手段］ 本発明に係わる半導体装置は、リードフレームにパッケ
ージ表面に露出する放熱板を有し、その放熱板の表面を
残しインナーリードの一部及び放熱板の一部を樹脂等で
封止してなる半導体装置において、放熱板表面に口もし
くは０字型に２０ｕｍ以上の凸部を設け、さらに凸部の
中央部を口もしくは０字型に凹状態に削り取った放熱板
を有することを特徴とする。
また、リードフレームにパッケージ表面に露出する放熱
板を有し、その放熱板の表面を残しインナーリードの一
部及び放熱板の一部を樹脂等で封止してなる半導体装置
において、放熱板表面に口もしくは０字型に２０ｕｍ以
上の凸部を設け、さらに凸部の中央部を口もしくは０字
型に凹状態に削り取った放熱板を有し、放熱板凸部表面
にポリイミド等の耐熱性の樹脂またはテープを施した構
成となっているものである。
［作　用］ 本発明に係わる半導体装置は、リードフレームにパッケ
ージ表面に露出する放熱板を有し、その放熱板の表面を
残しインナーリードの一部及び放熱板の一部を樹脂等で
封止してなる半導体装置において、放熱板表面に口もし
くは０字型の凸部を設け、さらに凸部の中央部を口もし
くは０字型に凹状態に削り取った放熱板を有する構成と
なっているため、封止の際封止型にて押さえられる部分
は放Ｐ板の凸部のみであり、充分な押えが可能となり樹
脂漏れを低減できる。
また、放熱板表面凸部にポリイミド及び耐熱テープ等を
施すことにより封止時の押え圧のばらつきを吸収し安定
した封止が可能となり樹脂漏れが低減できる。
〔実　施　例〕
第１図（ａ）は、本発明の一実施例である凹凸を持った
放熱板を用いた半導体装置の斜視図である。第１図（ａ
）において、５は凹凸を持った放熱板であり、パッケー
ジ６の表面に放熱板５の一部は露出している。４はリー
ドである。第１図（ｂ）は、第１図（ａ）をＡ−Ａ′に
て切断した断面図であり、半導体素子１は半導体素子に
設けられたポンディングパッドはワイヤー２にてり−ド
４に接続されている。半導体素子１及びリード４放熱板
５の一部は、絶縁板３に接着剤にて取り付けられ樹脂６
にて封止されている。放熱板５は、外部段差２０ｕｍ以
上の凸形状となっており、さらにその中央部は２０ｕｍ
以上凹となっている。
第２図は、本発明の樹脂封止前の半導体装置を封止金型
内にセットした状態を示した断面図である。放熱板５は
、絶縁板３及びリード４にて支えられており放熱板５の
表面は封止金型におしつけられている。このとき、放熱
板５は凸のみが封止金型に接触しているため接触面積が
小さく充分なりランプ力が得られ樹脂のしみだし及び漏
れを低減した樹脂封止が可能となる。
さらに、第３図（ａ）は放熱板５にエポキシ等の耐熱樹
脂９を塗布した斜視図である。放熱板５の凸部に塗布さ
れた樹脂９は封止金型内でのクランプの際にクツション
となり放熱板の平坦度に関係なく安定したクランプが可
能となる。第３図（ｂ）は、同放熱板のＢ−Ｂ′で切断
した断面図である。
［発明の効果］ 本発明に係わる半導体装置は、リードフレームにパッケ
ージ表面に露出する放熱板を有し、その放熱板の表面を
残しインナーリードの一部及び放熱板の一部を樹脂等で
封止してなる半導体装置において、放熱板表面に口もし
くは０字型の凸部を設け、さらに凸部の中央部を口もし
くは０字型に凹状態に削り取った放熱板を有する構成と
なっているため、封止の際封止型にて押さえられる部分
は放熱板の凸部のみであり、充分な押えが可能となり樹
脂漏れを低減できる。
また、放熱板表面凸部にポリイミド及び耐熱テープ等を
施すことにより封止時の押久圧のばらつきを吸収し安定
した封止が可能となり樹脂漏れが低減できる。
【図面の簡単な説明】
第１図（ａ）は、本発明の一実施例である凹凸のある放
熱板を持った半導体装１の斜視図、第１図（′ｂ）は第
１図（ａ）のＡ−Ａ′断面図、第２図は本発明の樹脂封
止前の半導体装置を封止金型内にセットした状態を示す
断面図、第３図（ａ）は本発明の他の実施例を示すもの
で、放熱板に耐熱樹脂を塗布した状態を示す斜視図、第
３図（ｂ）は第３図（ａ）のＢ−Ｂ′断面図、第４図（
ａ）は従来技術の半導体装置放熱フィンを搭載した状態
を示す斜視図、第４図（ｂ）、第４図（ｃ）は第４図（
ａ）のｃ−ｃ′断面図。 １・・・半導体チップ ２・・・ワイヤー ３・・・絶縁板 ４・　・　・リード ５・・・放熱板 ６・・・パッケージ ７・・・インナーリード ８・・・スルーホール ９・・・耐熱樹脂 １０・・・放熱フィン １１・・・封止型上 １２・・・封止型下 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第３９（ｂ
）

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレームにパッケージ表面に露出する放熱
    板を有し、その放熱板の表面を残しインナーリードの一
    部及び放熱板の一部を樹脂等で封止してなる半導体装置
    において、放熱板表面に□もしくは○字型に凸部を設け
    、さらに凸部の中央部を□もしくは○字型に凹状態に削
    り取った放熱板を有することを特徴とする半導体装置。
  2. （２）リードフレームにパッケージ表面に露出する放熱
    板を有し、その放熱板の表面を残しインナーリードの一
    部及び放熱板の一部を樹脂等で封止してなる半導体装置
    において、放熱板表面に□もしくは○字型に凸部を設け
    、さらに凸部の中央部を□もしくは○字型に凹状態に削
    り取った放熱板を有し、放熱板凸部表面にポリイミド等
    の耐熱性の樹脂またはテープを施したことを特徴とする
    半導体装置。
JP33172490A 1990-11-29 1990-11-29 半導体装置 Expired - Fee Related JP2841854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33172490A JP2841854B2 (ja) 1990-11-29 1990-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33172490A JP2841854B2 (ja) 1990-11-29 1990-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH04199664A true JPH04199664A (ja) 1992-07-20
JP2841854B2 JP2841854B2 (ja) 1998-12-24

Family

ID=18246889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33172490A Expired - Fee Related JP2841854B2 (ja) 1990-11-29 1990-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2841854B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0658935A3 (en) * 1993-12-16 1996-07-10 Seiko Epson Corp Semiconductor device of the resin encapsulation type and manufacturing method.
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
EP0732744A3 (en) * 1995-03-17 1997-08-27 Seiko Epson Corp Resin molded semiconductor device and manufacturing process
US5693984A (en) * 1992-06-03 1997-12-02 Seiko Epson Corporation Semiconductor device having a heat radiator
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
JP2010199494A (ja) * 2009-02-27 2010-09-09 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2011159876A (ja) * 2010-02-02 2011-08-18 Denso Corp 半導体装置の製造方法
JP2017034130A (ja) * 2015-08-03 2017-02-09 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5653891A (en) * 1992-06-03 1997-08-05 Seiko Epson Corporation Method of producing a semiconductor device with a heat sink
US5693984A (en) * 1992-06-03 1997-12-02 Seiko Epson Corporation Semiconductor device having a heat radiator
US5891759A (en) * 1993-12-16 1999-04-06 Seiko Epson Corporation Method of making a multiple heat sink resin sealing type semiconductor device
US5594282A (en) * 1993-12-16 1997-01-14 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
KR100296664B1 (ko) * 1993-12-16 2001-10-24 구사마 사부로 수지봉지형반도체장치및그제조방법
EP0658935A3 (en) * 1993-12-16 1996-07-10 Seiko Epson Corp Semiconductor device of the resin encapsulation type and manufacturing method.
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5719442A (en) * 1994-11-11 1998-02-17 Seiko Epson Corporation Resin sealing type semiconductor device
US5801435A (en) * 1995-02-27 1998-09-01 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same
US5777380A (en) * 1995-03-17 1998-07-07 Seiko Epson Corporation Resin sealing type semiconductor device having thin portions formed on the leads
EP0732744A3 (en) * 1995-03-17 1997-08-27 Seiko Epson Corp Resin molded semiconductor device and manufacturing process
JP2010199494A (ja) * 2009-02-27 2010-09-09 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2011159876A (ja) * 2010-02-02 2011-08-18 Denso Corp 半導体装置の製造方法
JP2017034130A (ja) * 2015-08-03 2017-02-09 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
CN106409694A (zh) * 2015-08-03 2017-02-15 精工半导体有限公司 半导体装置及其制造方法
CN106409694B (zh) * 2015-08-03 2020-08-25 艾普凌科有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2841854B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
JP2972096B2 (ja) 樹脂封止型半導体装置
KR19980058198A (ko) 버텀리드 반도체 패키지
JPH04199664A (ja) 半導体装置
JPH0519310B2 (ja)
JPH0621317A (ja) 半導体パッケージの製造方法
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
EP1396886A2 (en) Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip
JPH05315490A (ja) 半導体素子
JPH05198701A (ja) 半導体装置用パッケージ
JPH05211262A (ja) 樹脂封止型半導体装置
JP3628058B2 (ja) 樹脂封止型半導体装置
JP2517691B2 (ja) 半導体装置及びその製造方法
KR100782225B1 (ko) 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JPS62241355A (ja) 半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
JP2000049272A5 (ja)
JPH07106470A (ja) 半導体装置
JPH0992757A (ja) 半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPS61194861A (ja) 樹脂封止型半導体装置
JP2841831B2 (ja) チップキャリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees