JP3533159B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3533159B2
JP3533159B2 JP2000264084A JP2000264084A JP3533159B2 JP 3533159 B2 JP3533159 B2 JP 3533159B2 JP 2000264084 A JP2000264084 A JP 2000264084A JP 2000264084 A JP2000264084 A JP 2000264084A JP 3533159 B2 JP3533159 B2 JP 3533159B2
Authority
JP
Japan
Prior art keywords
resin
peripheral wall
semiconductor device
conductive member
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000264084A
Other languages
English (en)
Other versions
JP2002076158A (ja
Inventor
俊道 栗原
隆 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000264084A priority Critical patent/JP3533159B2/ja
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Priority to US09/942,445 priority patent/US7429791B2/en
Priority to KR1020010052856A priority patent/KR20020018145A/ko
Priority to AT01120654T priority patent/ATE356432T1/de
Priority to TW090121448A priority patent/TWI277182B/zh
Priority to DE60127053T priority patent/DE60127053T2/de
Priority to EP01120654A priority patent/EP1187197B1/en
Publication of JP2002076158A publication Critical patent/JP2002076158A/ja
Application granted granted Critical
Publication of JP3533159B2 publication Critical patent/JP3533159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特に、半導体チップを放熱板に接合し、
樹脂にて封止されてなる半導体装置（放熱板を備えた樹
脂封止パッケージ（プラスチックパッケージ））に関す
る。
【０００２】
【従来の技術】一般に、大電力用トランジスタなどでは
発熱量が多いため、放熱性を高める目的で銅などからな
る放熱板を使用する。半導体チップを放熱板に接合し、
樹脂にて封止されてなる半導体装置、すなわち、放熱板
を備えた樹脂封止パッケージ（プラスチックパッケー
ジ）は、例えば図１１に示すような構造を有する。図１
１は従来の一例の放熱板を備えた樹脂封止パッケージの
部的に切り開いて描いた斜視図である。
【０００３】図１１に示す半導体装置１０は、放熱板を
備えた樹脂封止パッケージであり、半導体チップ１と、
放熱板２と、リード３と、封止樹脂５とを備えて構成さ
れる。放熱板２は、銅などからなる金属板に銀等のメッ
キを施したものである。リード３は専らリードフレーム
によって形成されるものである。封止樹脂５はエポキシ
樹脂等の熱硬化性樹脂である。半導体チップ１は大電力
用トランジスタであるとする。半導体装置１０は、概ね
次のようにして作製される。半導体チップ１を放熱板２
に搭載、接合するとともにその接合面側に設けられた半
導体チップ１の電極（図示せず）と放熱板２とを電気的
に接続する。また、半導体チップ１の上面に設けられた
電極６と、リード３のインナーリード部３ａとをボンデ
ィングワイヤ７により接続する。その後、これらを金型
に収め、放熱板２の半導体チップ１が搭載された領域及
びその周辺を金型のキャビティ（空洞）内に収め、そこ
に封止樹脂５を充填してモールド成型する。したがっ
て、半導体装置１０は、そのパッケージ内部には封止樹
脂５が充填されており、半導体チップ１、ボンディング
ワイヤ７及びインナーリード部３ａが封止樹脂５と密着
して封止樹脂５により被覆される構造を有する。リード
３のアウターリード部３ｂはパッケージ外部に突出し外
部端子を形成する。なお、放熱板２には、半導体装置の
実装時にアルミシャーシ等に半導体装置１０を固定する
ためのネジ孔４が設けられる場合がある。
【０００４】次に、従来のセラミックパッケージにつき
図１２を参照して説明する。図１２は従来の一例の放熱
板を備えたセラミックパッケージの部部的に切り開いて
描いた斜視図である。
【０００５】図１２に示す半導体装置１１は、放熱板を
備えたセラミックパッケージであり、半導体チップ１
と、放熱板２と、リード３と、セラミック枠８と、セラ
ミックキャップ９とを備える。図１２に示すように、放
熱板２の一主面上の中央にセラミック枠８がろう付けさ
れる。セラミック枠８の上端には、相対する辺に２つの
リード３がろう付けされる。リード３の一端（インナー
リード部３ａ）がセラミック枠８の内側に他端（アウタ
ーリード部３ｂ）がセラミック枠８の外側に突出するよ
うにリード３はセラミック枠８にろう付けされる。セラ
ミック枠８に包囲される放熱板２の領域上に半導体チッ
プ１が搭載、接合されるとともに、その接合面側に設け
られた半導体チップ１の電極（図示せず）と放熱板２と
が電気的に接続される。半導体チップ１の上面の電極６
と、リード３のインナーリード部３ａとがボンディング
ワイヤ７により接続される。セラミック枠８の上端に
は、セラミックキャップ９が固着され、半導体チップ
１、ボンディングワイヤ７及びインナーリード３ａが気
密封止される。すなわち、放熱板２、セラミック枠８及
びセラミックキャップ９により形成された中空構造の内
部に半導体チップ１、ボンディングワイヤ７及びインナ
ーリード３ａは気密封止される。
【０００６】
【発明が解決しようとする課題】しかし、従来の放熱板
を備えた樹脂封止パッケージにおいては次のような問題
があった。
【０００７】放熱板を備えた樹脂封止パッケージは、ア
ナログアンプ等に使用されるパワーＭＯＳＦＥＴ等の発
熱量の多い半導体素子に使用される。半導体素子の高出
力動作時の発熱によってチップ表面の温度が上昇し、チ
ップ表面に密着している封止樹脂が変質したり、剥離し
たりする場合がある。その場合、半導体装置の特性が変
化し信頼性低下の問題が生じる。また、封止樹脂が半導
体チップ表面及びボンディングワイヤが封止樹脂で覆わ
れているため、封止樹脂を誘電層とした寄生容量が発生
する。この寄生容量の干渉によって、例えば１ＧＨｚ以
上の高周波帯における特性が低下することがあった。し
たがって、マイクロ波用途では、高周波特性悪化の問題
が生じる。
【０００８】セラミックパッケージを用いる場合には、
以上のような問題点はないが、以下に述べるように、樹
脂封止パッケージ固有の利益を受けることができない。
沿革的には、大電力用トランジスタには信頼性の面から
メタルパッケージ、セラミックパッケージが使用されて
きが、大電力用トランジスタに対して信頼性の十分なパ
ッケージを、低コストで生産性の高いモールド樹脂によ
る樹脂封止パッケージ（プラスチックパッケージ）によ
って実現することが望まれる。確かに、セラミックパッ
ケージによれば、樹脂封止パッケージに比較して高信頼
性、高性能を実現できる。しかし、セラミックパッケー
ジは樹脂封止パッケージに比較して材料を含む製造コス
トが高い。セラミック材料は樹脂材料に比較して熱膨張
係数の調整又は選択の幅が狭い。そのため、半導体装置
を構成する他の部材（金属、半導体等）の材料選択の余
地を狭める、すなわち、熱膨張係数の整合による信頼性
向上を図りがたい。また、セラミック材料に熱膨張係数
が整合した材料は、タングステン銅、モリブデン銅など
高価な材料が該当する傾向にあり、材料選択の幅が狭い
分、安価な材料を選択できない。その点でも材料費がか
さむ。樹脂封止パッケージが現在の主流となる中、セラ
ミックパッケージ技術及びその設備をもつメーカが、樹
脂モールド技術及びその設備をもつメーカに比較して少
なく、専門化されている。したがって、従来、セラミッ
クパッケージとされていた半導体装置について樹脂封止
パッケージで代替えできれば、大規模に低コスト化が期
待できる。大電力用トランジスタ等の樹脂封止パッケー
ジが苦手としていた用途にも樹脂封止パッケージの適用
の幅を広げ、低コストで生産性の高い樹脂モールドパッ
ケージ技術により、大電力用トランジスタ等の信頼性の
求められる半導体装置を安価に提供することが望まれ
る。
【０００９】本発明は以上の従来技術における問題に鑑
みてなされたものであって、放熱板を備えた樹脂封止パ
ッケージの信頼性、性能向上を図ることを課題とする。
また、それにより大電力用トランジスタに樹脂封止パッ
ケージを適用し、安価に提供することを課題とする。具
体的には、高出力動作時の信頼性を向上することを課題
とする。また、高周波動作時の特性を向上することを課
題とする。さらに、樹脂部材と放熱板との密着性を向上
することを課題とする。また、樹脂部材とリードとの密
着性を向上することを課題とする。また、気密性、耐湿
性の向上、特に、リード−樹脂界面からの水分、フラッ
クス、溶融半田、腐食性ガス等の侵入を防止することを
課題とする。さらに、リードフレームの切断時や半導体
装置の実装時にアウターリードから樹脂パッケージ本体
へ伝搬する応力を緩和し、リードと樹脂部材との接合力
を維持することを課題とする。さらに、外装メッキによ
って半導体装置の外装の耐食性を維持しつつメッキに要
するコストを低減することを課題とする。また、パッケ
ージング時の組立の容易化、組立精度の向上を図ること
を課題とする。また、樹脂部材の温度変化による反りを
低減することを課題とする。
【００１０】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、放熱板と、前記放熱板上に接合する半
導体チップと、前記放熱板に下端を接合し前記半導体チ
ップを包囲する樹脂周壁と、前記樹脂周壁を貫通して前
記樹脂周壁に保持され、前記半導体チップと外部との電
気的導通をとる導電部材と、前記樹脂周壁の上端に接合
する樹脂蓋とを備え、前記放熱板、樹脂周壁及び樹脂蓋
によって閉鎖された空間に前記半導体チップが封止され
ており、前記導電部材の前記樹脂周壁の外側位置に第一
の孔部が設けられ、前記導電部材の前記樹脂周壁を貫通
する範囲に第二の孔部又は切欠部が設けられており、前
記導電部材上を前記樹脂周壁の外側から前記樹脂周壁方
向に見て、前記第一の孔部が、前記第二の孔部又は切欠
部の間隔領域に重なるように配設されてなることを特徴
とする半導体装置である。
【００１１】したがって本出願第１の発明の半導体装置
によれば、以下のような利点がある。半導体チップを樹
脂部材と非接触で（隔絶して）、中空構造の中に封止す
ることができるため、半導体素子の高出力動作時の発熱
によってチップ表面の温度が上昇しても、樹脂部材に変
質等を来すことなく半導体装置の特性を維持できるの
で、高出力動作時の信頼性が向上するという利点があ
る。また、半導体チップと、前記導電部材（リード）と
の接続にボンディングワイヤを使用した場合にも、その
ボンディングワイヤを樹脂部材と非接触で（隔絶し
て）、中空構造の中に封止することができる。そのた
め、樹脂を誘電層とした寄生容量が発生することがな
く、高周波特性が向上するという利点がある。また、導
電部材の樹脂周壁の外側位置に孔部が設けられているの
で、かかる孔部の設けられた部位の前記導電部材の剛性
が低下し、リードフレームの切断時や半導体装置の実装
時にアウターリードから樹脂パッケージ本体へ伝搬する
応力を緩和することができる。その結果、導電部材と樹
脂部材との接合力を維持するという利点がある。また、
樹脂と導電部材との接合界面へ、さらにはその接合界面
を通ってパッケージ内部へフラックスや溶融半田が侵入
する場合がある。しかし、導電部材の樹脂周壁の外側位
置に設けられる孔部によって、パッケージ外部の導電部
材上を伝わってくるフラックスや溶融半田のパッケージ
外面（樹脂周壁外面）への流れの全部又は一部を堰き止
めることができる。すなわち、上記孔部が無い場合に比
較して、パッケージ外部の導電部材上を流動するフラッ
クスや溶融半田が導電部材と樹脂周壁との接合部分へ到
達することを低減することができるという利点があり、
その結果、樹脂と導電部材との接合界面へ、さらにはそ
の接合界面を通ってパッケージ内部へフラックスや溶融
半田が侵入することを低減するという利点がある。ま
た、樹脂周壁を構成する樹脂の一部が導電部材に設けら
れた第二の孔部又は切欠部に充填されて硬化するので、
そのアンカー効果により導電部材の抜けが防止され、樹
脂周壁と導電部材との密着強度、接合強度が向上すると
いう利点がある。また、上記第二の孔部又は切欠部が無
い場合に比較して、樹脂と導電部材との接合界面が減少
し、パッケージ外部から内部への水分、フラックス、溶
融半田、腐食性ガス等の侵入経路を狭め、又は長くする
ことができるため、樹脂と導電部材との接合界面へ、さ
らにはその接合界面を通ってパッケージ内部へ水分、フ
ラックス、溶融半田、腐食性ガス等が侵入することを低
減することができるという利点がある。さらに、パッケ
ージ外部から内部へのフラックスや溶融半田の侵入経路
をより狭め、又はより長くすることができる。パッケー
ジ外部の導電部材上を伝わってくるフラックスや溶融半
田の液体のパッケージ外面（樹脂周壁外面）への流れは
第一の孔部によって堰き止めることができ、フラックス
や溶融半田の一部が第一の孔部の間隔領域へ流動しパッ
ケージ外面（樹脂周壁外面）へ到達しても、そのフラッ
クスや溶融半田がさらに樹脂と導電部材との接合界面
へ、さらにはその接合界面を通ってパッケージ内部へ侵
入することは、第二の孔部又は切欠部によってを阻止す
ることができるという利点がある。
【００１２】また本出願第２の発明は、本出願第１の発
明の半導体装置において、前記放熱板に設けられる凸部
又は凹部に前記樹脂周壁が嵌合してなることを特徴とす
る。
【００１３】したがって本出願第２の発明の半導体装置
によれば、放熱板に設けられる凸部、又は凹部に前記樹
脂周壁が嵌合してなるので、放熱板と樹脂との接着面積
が拡大し、放熱板と樹脂周壁との密着性、ひいては、パ
ッケージの気密性が向上するという利点がある。凸部及
び凹部を組み合わせた構造も有効である。例えば、次の
本出願第３の発明が有効である。
【００１４】本出願第３の発明は、本出願第１の発明の
半導体装置において、前記放熱板の相対する側部に凹部
が設けられ、その凹部の内面に凸部が突設され、前記樹
脂周壁の下端部が前記凹部に埋設されてなることを特徴
とする。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】また本出願第４の発明は、本出願第１の発
明の半導体装置において、前記樹脂蓋に、前記樹脂周壁
の内周縁に嵌合する段差部が設けられてなることを特徴
とする。
【００２２】したがって本出願第４の発明の半導体装置
によれば、容易に精度良く樹脂蓋を樹脂周壁に被せるこ
とができるという利点がある。
【００２３】また本出願第５の発明は、本出願第４の発
明の半導体装置において、前記樹脂蓋は、上下面対称の
形状を有することを特徴とする。
【００２４】したがって本出願第５の発明の半導体装置
によれば、樹脂蓋の下面（パッケージ内側の面）に設け
られた樹脂周壁の内周縁に嵌合する段差部と面対称な段
差部が樹脂蓋の上面（パッケージ外側の面）に設けられ
る。そのため、樹脂蓋の面方向に垂直な断面は均等な形
状を有し、温度変化による樹脂蓋の反りが低減されると
いう利点がある。
【００２５】また本出願第６の発明は、本出願第１の発
明の半導体装置において、前記樹脂周壁に包囲される前
記放熱板の表面上が銀メッキにより表面仕上げされ、前
記放熱板の他の表面であって前記樹脂周壁が接合する部
分を除く前記放熱板の表面上、並びに、前記導電部材の
インナーリード部及びアウターリード部が金メッキによ
り表面仕上げされてなることを特徴とする。
【００２６】したがって本出願第６の発明の半導体装置
によれば、外装に施される金メッキにより、水分等から
下地金属や下地メッキが保護され、半導装置の外装の耐
食性が向上するという利点がある。また、樹脂周壁に包
囲される前記放熱板の表面上に金メッキによらず銀メッ
キにより表面仕上げされるので、メッキに要するコスト
を低減することができるという利点がある。さらに、導
電部材のインナーリード部及びアウターリード部が金メ
ッキにより表面仕上げされるので、耐マイグレーション
特性が向上するという利点がある。全体として、コスト
を低減しつつ信頼性を向上することができる。
【００２７】また本出願第７の発明は、リードフレーム
により前記導電部材が構成され、前記リードフレームと
は別の金属板によって前記放熱板が構成され、前記リー
ドフレーム上に本出願第１の発明から本出願第６の発明
のうちいずれか一の発明の半導体装置が複数個組み立て
られてなる半導体装置である。
【００２８】したがって本出願第７の発明の半導体装置
によれば、リードフレームとは別の金属板によって前記
放熱板が構成されるので、リードフレームを構成する金
属シートとは異なる厚みの金属板によって放熱板を構成
することができる。したがって、リードフレームを構成
する金属シートより厚い金属板によって放熱板を構成
し、放熱性を高めることができるという利点がある。さ
らに、複数個の半導体装置が同一リードフレーム上に組
み立てられるので、製造工程における搬送が容易にでき
るという利点がある。
【００２９】また本出願第８の発明は、本出願第１の発
明から本出願第６の発明のうちいずれか一の発明の半導
体装置の製造に当たり、リードフレームにより前記導電
部材を形成し、前記リードフレーム及び前記放熱板を前
記樹脂周壁に相当するキャビティを備えた金型内に配置
し、前記放熱板の前記樹脂周壁の内側となる範囲を前記
金型の上型と下型によりクランプし、前記樹脂周壁をモ
ールド成型することを特徴とする半導体装置の製造方法
である。
【００３０】したがって本出願第８の発明の半導体装置
の製造方法によれば、放熱板の樹脂周壁の内側となる範
囲を金型の上型と下型によりクランプするので、放熱板
をクランプ力で平坦化することができるという利点があ
る。樹脂周壁の外側となる範囲に放熱板の端部がはみ出
している場合には、かかる端部をも金型の上型と下型に
よりクランプする。しかし、本出願第８の発明の半導体
装置の製造方法によれば、樹脂周壁の外側となる範囲に
放熱板の端部がはみ出していない場合にも、放熱板を金
型内で保持することができるので、金型内での放熱板の
浮き上がり等の挙動を抑えることができ、放熱板をクラ
ンプ力で平坦化することができるという利点がある。
【００３１】また本出願第９の発明は、本出願第１の発
明から本出願第６の発明のうちいずれか一の発明の半導
体装置の製造に当たり、リードフレームにより前記導電
部材を形成し、前記リードフレームとは別の金属板によ
って前記放熱板を形成し、前記リードフレーム及び前記
金属板を前記樹脂周壁に相当するキャビティを備えた金
型内に配置し、前記樹脂周壁をモールド成型し、型開き
し、その後に、前記放熱板及び前記導電部材にメッキす
るメッキ工程を備えることを特徴とする半導体装置の製
造方法である。
【００３２】また本出願第１０の発明は、本出願第９の
発明の半導体装置の製造方法において、前記メッキ工程
が、前記放熱板に銀メッキを電気メッキする工程と、前
記導電部材に金メッキを電気メッキする工程と、前記放
熱板の前記樹脂周壁の外側となる範囲に金メッキを電気
メッキする工程とからなることを特徴とする。
【００３３】本出願第９の発明又は本出願第１０の発明
の半導体装置の製造方法によれば、本出願第６の発明の
半導体装置を有利に製造する方法である。使用されるリ
ードフレームとは別の金属板によって放熱板を形成する
ため、リードと放熱板とを電気的に隔絶した状態に構成
することができ、メッキ工程において、リードフレーム
と放熱板とを特にマスクを使用することなく別々に電気
メッキすることができるという利点がある。
【００３４】
【発明の実施の形態】以下に本発明の一実施の形態の半
導体装置につき図面を参照して説明する。以下は本発明
の一実施形態であって本発明を限定するものではない。
【００３５】実施の形態１ まず、本発明の実施の形態１の半導体装置１２の構造に
つき、図１〜図６を参照して説明する。図１は本発明の
実施の形態１の半導体装置１２の部部的に切り開いて描
いた斜視図である。
【００３６】図１に示すように本実施形態の半導体装置
１２は、放熱板を備えた樹脂封止パッケージであり、半
導体チップ１と、放熱板２０と、リード３０と、樹脂周
壁４０と、樹脂蓋５０とを備えて構成される。樹脂周壁
４０及び樹脂蓋５０はエポキシ樹脂等の熱硬化性樹脂か
らなる。本実施形態において半導体チップ１は大電力用
トランジスタである。
【００３７】放熱板２０は、銅板にニッケルメッキ、銀
メッキ、金メッキを施したものである。但し、樹脂周壁
４０が接合する部分はメッキされず、素材（銅板）に樹
脂が直接接着する。放熱板２０のパッケージ外装部分
（樹脂周壁４０の外側）の表面は、下地の銅板に対して
ニッケルメッキ、銀メッキの順で積層し、最表面に金メ
ッキが被着して表面仕上げされている。放熱板２０のパ
ッケージ内装部分（樹脂周壁４０の内側）の表面は、下
地の銅板にニッケルメッキが被着し、そのニッケルメッ
キ上に銀メッキ（最表面）が被着して表面仕上げされて
いる。放熱板２０のパッケージ外側となる両端部にはネ
ジ孔４が穿設される。ネジ孔４は半導体装置１２の実装
時にアルミシャーシ等のベース材に半導体装置１２をネ
ジによって固定するためのものである。図２に放熱板２
０の斜視図を示す。図２に示すように、放熱板２０は、
端部２１と、中央部２２と、端部２３と、凸部２４とを
有する。中央部２２は板状の直方体形状を基本とする。
図上、左右方向を長さ、上下方向を幅、奥行き方向を厚
みとして説明する。端部２１、２３は、中央部２２の長
さ方向の両端に一体的に連続して形成されている。端部
２１，２３の幅は、中央部２２の幅より大きく、中央部
２２の側面２２ａから幅方向の両側に張り出し、段付面
２１ａ、２３ａを形成している。対向する段付面２１ａ
と段付面２３ａと中央部２２の側面２２ａとで、放熱板
２０の相対する側部に凹部が形成される。その凹部の内
面となる側面２２ａに凸部２４が３つずつ計６つ突設さ
れている。凸部２４は幅方向に突出するが、その先端は
端部２１及び２３の幅方向の（幅方向に垂直な）端面よ
り突出することはなく、前記凹部内に収まっている。図
３に示すように、この凹部に樹脂周壁４０の下端部が埋
設され、この凹部及び凸部２４に樹脂周壁４０が嵌合す
る。ここで、図３は本発明の実施の形態１の半導体装置
１２の底面側から見た斜視図であり、部部的に切り開い
て描いたものである。端部２１、２３のほぼ中央にネジ
孔４が厚み方向に向けて穿設されている。
【００３８】再び図１を参照する。リード３０は銅から
なる薄板にニッケルメッキが被着し、そのニッケルメッ
キ上に金メッキ（最表面）が被着して表面仕上げされた
ものである。但し、樹脂周壁４０に被覆される部分はメ
ッキされず、素材（銅板）に樹脂が直接接着する。リー
ド３０には、樹脂周壁４０の外側位置に第一の孔部３１
が設けられている。図４にリードフレーム３９の平面図
を示す。本実施形態においてはリード３０はリードフレ
ーム３９によって形成される。リードフレーム３９は銅
からなる金属シートにリード３０のパターンが連結され
たものである。図４に示すようにリード３０には、第一
の孔部３１と第二の孔部３２と切欠部３３が加工されて
いる。
【００３９】図５に樹脂蓋５０の平面図（ａ）、側面図
（ｂ）、正面図（ｃ）を示す。図５（ｂ）及び（ｃ）か
らわかるように樹脂蓋５０は、上下面対称の形状を有す
る。ベース部５１の上下両面に凸部５２が形成されてい
る。上下両面の凸部５２の周囲に、樹脂周壁４０の内周
縁に嵌合する段差部５３が形成されている。すなわち、
凸部５２の外周と樹脂周壁４０の内周は寸法、形状とも
にほぼ一致しており、互いに嵌り合う。ベース部５１の
外周は樹脂周壁４０の外周に対応する寸法、形状を有す
る。
【００４０】次に図６を参照して説明する。図６（ａ）
は、半導体装置１２の樹脂蓋５０を取り除いた状態の平
面図である。図６（ｂ）は図６（ａ）におけるＡ−Ａ線
断面図であり、樹脂蓋５０を描いている。図６（ｃ）は
図６（ａ）におけるＢ−Ｂ線断面図であり、樹脂蓋５０
を描いている。
【００４１】図６に示すように、放熱板２０の中央に半
導体チップ１が接合する。樹脂周壁４０は、半導体チッ
プ１を包囲し、その下端を放熱板２０に接合する。リー
ド３０は樹脂周壁４０を貫通して樹脂周壁４０に保持
（狭持）される。リード３０の第二の孔部３２及び切欠
部３３は、リード３０の樹脂周壁４０を貫通する範囲に
設けられている。すなわち、第二の孔部３２及び切欠部
３３は樹脂周壁４０内に埋没している。樹脂周壁４０の
構成する樹脂の一部は第二の孔部３２及び切欠部３３内
に充填されて硬化している。リード３０のアウターリー
ド部３０ｂは、樹脂周壁４０の外側に樹脂周壁４０の外
壁面から突出している。リード３０のインナーリード部
３０ａは、樹脂周壁４０の内側で樹脂周壁４０の内壁面
及び放熱板２０と平行な方向に拡張し、アウターリード
部３０ｂよりも幅広に形成されボンディング領域を確保
している。インナーリード部３０ａは樹脂周壁４０の一
部として形成された台座部４１に搭載される態様で支持
される。これによりインナーリード部３０ａの支持強度
が向上する。インナーリード部３０ａと半導体チップ１
の電極６とはボンディングワイヤ７によって連結され、
電気的接続が成されている。
【００４２】樹脂周壁４０の上端には樹脂蓋５０が接合
する。樹脂蓋５０の凸部が樹脂周壁４０内に落ち込み、
樹脂周壁４０と樹脂蓋５０は嵌り合う。樹脂周壁４０と
樹脂蓋５０とは樹脂系接着剤によって接合される。全体
として、放熱板２０、樹脂周壁４０及び樹脂蓋５０によ
って閉鎖された空間（パッケージ内）に半導体チップ
１、ボンディングワイヤ７及びインナーリード部３０a
が封止される。図６（ｂ）（ｃ）に示すように、半導体
チップ１及びボンディングワイヤ７は樹脂とは接触せず
に、放熱板２０、樹脂周壁４０及び樹脂蓋５０により形
成された中空構造の内部に設置される。
【００４３】次に、本実施形態の半導体装置１２の製造
方法につき説明する。半導体装置１２は、次のようにし
て製造される。まず、図７を参照する。図７（ａ）は図
６（ａ）におけるＡ−Ａ線断面に相当するモールド成型
金型の断面図である。図７（ｂ）は図６（ｂ）における
Ｂ−Ｂ線断面に相当するモールド成型金型の断面図であ
る。
【００４４】図７に示すような上型６１及び下型６２か
らなるモールド成型金型を使用する。上型６１と下型６
２とで、樹脂周壁４０に相当するキャビティ６３を形成
する。図７に示すように、下型６２の所定位置に放熱板
２０及びリードフレーム３９を搭載する。その後、上型
６１を重ね合わせ型閉めする。この時、放熱板２０及び
リードフレームは上型６１と下型６２とでクランプされ
る。放熱板２０は樹脂周壁形成位置の外側のみならず、
内側もクランプされる。これにより放熱板２０の平坦化
が図られる。型閉め後、溶融した樹脂を射出しキャビテ
ィ６３内に充填する。この時、リード３０の第二の孔部
３２及び図示しない切欠部３３にも樹脂が充填される。
その後、樹脂を硬化させ、型開きし、成型物を取り出
す。すると図８に示すような、リードフレーム３９、放
熱板２０及び樹脂周壁４０からなる構造物が取り出され
る。
【００４５】次にメッキ工程を施す。図９を参照する。
図９はメッキが積層されていく様子を示したメッキ工程
フロー図である。まず、図９（ａ）にハッチを掛けて示
すようにリード３０を含むリードフレーム３９及び放熱
板２０の露出した面にニッケルメッキを施す。次に、図
９（ｂ）にハッチを掛けて示すように電気メッキ法によ
って放熱板２０のニッケルメッキ上に銀メッキを施す。
具体的には、銀イオンを含む溶液中に放熱板２０を浸漬
し、放熱板２０を陰極として放熱板２０のニッケルメッ
キ表面に銀皮膜を電解析出させる。次に、図９（ｃ）に
ハッチを掛けて示すように電気メッキ法によってリード
３０を含むリードフレーム３９のニッケルメッキ上に金
メッキを施す。具体的には、金イオンを含む溶液中にリ
ード３０を浸漬し、リード３０を陰極としてリード３０
のニッケルメッキ表面に金皮膜を電解析出させる。次
に、図９（ｄ）にハッチを掛けて示すように電気メッキ
法によって放熱板２０の樹脂周壁４０の外側となる範囲
（パッケージ外装となる範囲）に金メッキを施す。した
がって、銀メッキ上に金メッキが施される。具体的に
は、樹脂周壁４０の内側（パッケージ内となる範囲）に
フォトレジスト等でマスクを掛け、金イオンを含む溶液
中に放熱板２０を浸漬し、放熱板２０を陰極として放熱
板２０の銀メッキ表面に金皮膜を電解析出させる。
【００４６】次に、半導体チップ１をボンディングす
る。具体的には、半導体チップ１を樹脂周壁４０に包囲
される放熱板２０の銀メッキ仕上げされた表面上に導電
性のダイボンド材を介して搭載、接合するとともにその
接合面側に設けられた半導体チップ１の電極（図示せ
ず）と放熱板２０とを電気的に接続する。次に、半導体
チップ１の上面に設けられた電極６と、リード３０のイ
ンナーリード部３０ａとをボンディングワイヤ７により
接続する。その後、樹脂周壁４０の上端に接着剤を塗布
し、樹脂蓋５０を被せ、接合する。 これによりリード
フレーム３９上に半導体装置１２が連続して複数個組み
立てられてた状態となる。さらに、リードフレーム３９
を切断する。以上の工程により、図１に示すような半導
体装置１２が得られる。
【００４７】半導体装置１２を実装する際には、アウタ
ーリード部３０ｂの端部に溶融半田やフラックスが付着
する。それらの液体が樹脂周壁４０の外壁面へ向かって
リード２０上を流動する場合があっても、その流れの全
部又は一部は第一の穴部３１によって堰き止められる。
一部の液体が樹脂周壁４０の外壁面に到達する場合で
も、第二の孔部及び切欠部３３が設けられていることに
よって、樹脂周壁４０とリード３０との接合界面へ、さ
らにはその接合界面を通ってパッケージ内部へフラック
スや溶融半田が侵入することは低減される。
【００４８】実施の形態２ 次ぎに本発明の実施の形態２の半導体装置につき図１０
を参照して説明する。図１０は本発明の実施の形態２に
おけるリードフレームを示す平面図である。
【００４９】本実施形態の半導体装置は、上記実施の形
態１の半導体装置１２のリード３０に代えて、リード７
０を使用するものである。リード７０は、リード３０と
比較して第一の孔部７１が異なる。リード７０上を樹脂
周壁４０の外側から樹脂周壁４０方向（図中の矢印Ｃ）
に見て、第一の孔部７１が、一の第二の孔部７２とそれ
に隣接する他の第二の孔部７２との間隔領域及び第二の
孔部７２と切欠部７３と間隔領域に重なるように配設さ
れている。このような構造とすることにより、パッケー
ジ外部のリード７０上を伝わってくるフラックス、溶融
半田等の液体の樹脂周壁４０の外壁面への流れは第一の
孔部によって堰き止めることができ、フラックスや溶融
半田の一部が第一の孔部の間隔領域へ流動し樹脂周壁４
０の外壁面へ到達しても、そのフラックスや溶融半田が
さらに樹脂とリード７０との接合界面へ、さらにはその
接合界面を通ってパッケージ内部へ侵入することは、第
二の孔部７２又は切欠部７３によって阻止することがで
きる。
【００５０】
【発明の効果】上述のように本発明は、放熱板と樹脂周
壁と樹脂蓋とから中空パッケージを構成し、さらに、上
述のように放熱板やリード、樹脂蓋の形状、メッキ方法
等を工夫したことにより、高出力動作時の信頼性向上、
高周波動作時の特性向上、樹脂周壁と放熱板との密着性
の向上、樹脂周壁とリードとの密着性の向上、耐湿性の
向上、特に、リード−樹脂界面からの水分、フラック
ス、溶融半田、腐食性ガス等の侵入の防止、リードフレ
ームの切断時や半導体装置の実装時にアウターリードか
ら樹脂パッケージ本体へ伝搬する応力の緩和、外装メッ
キによって半導体装置の外装の耐食性を維持しつつメッ
キに要するコストを低減、パッケージング時の組立の容
易化、組立精度の向上、樹脂蓋の温度変化による反りの
低減などの効果があり、本発明により放熱板を備えた樹
脂封止パッケージの信頼性向上、性能向上が図られた。
本発明により大電力用トランジスタ等に樹脂封止パッケ
ージを適用し、安価に提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体装置１２の部
部的に切り開いて描いた斜視図である。
【図２】 本発明の実施の形態１の半導体装置１２を構
成する放熱板２０の斜視図である。
【図３】 本発明の実施の形態１の半導体装置１２の底
面側から見た斜視図であり、部部的に切り開いて描いた
ものである。
【図４】 本発明の実施の形態１の半導体装置１２の製
造に用いられるリードフレーム３９の平面図である。
【図５】 本発明の実施の形態１の半導体装置１２を構
成する樹脂蓋５０の平面図（ａ）、側面図（ｂ）、正面
図（ｃ）である。
【図６】 図６（ａ）は本発明の実施の形態１の半導体
装置１２の樹脂蓋５０を取り除いた状態の平面図であ
る。図６（ｂ）は図６（ａ）におけるＡ−Ａ線断面図で
あり、樹脂蓋５０を描いている。図６（ｃ）は図６
（ａ）におけるＢ−Ｂ線断面図であり、樹脂蓋５０を描
いている。
【図７】 図７（ａ）は図６（ａ）におけるＡ−Ａ線断
面に相当するモールド成型金型の断面図である。図７
（ｂ）は図６（ｂ）におけるＢ−Ｂ線断面に相当するモ
ールド成型金型の断面図である。
【図８】 本発明の実施の形態１の半導体装置１２の製
造途中である型抜き後の斜視図である。
【図９】 本発明の実施の形態１の半導体装置１２の製
造におけるメッキが積層されていく様子を示したメッキ
工程フロー図である。
【図１０】本発明の実施の形態２におけるリードフレー
ムを示す平面図である。
【図１１】従来の一例の放熱板を備えた樹脂封止パッケ
ージの部部的に切り開いて描いた斜視図である。
【図１２】従来の一例の放熱板を備えたセラミックパッ
ケージの部部的に切り開いて描いた斜視図である。
【符号の説明】
１…半導体チップ ２、２０…放熱板 ３、３０、７０…リード ４…ネジ孔 ５…封止樹脂 ６…電極 ７…ボンディングワイヤ ８…セラミック枠 ９…セラミックキャップ １０、１１，１２…半導体装置 ２４…凸部 ３１、７１…第一の孔部 ３２、７２…第二の孔部 ３３、７３…切欠部 ３９…リードフレーム ４０…樹脂周壁 ５０…樹脂蓋 ６１…モールド成型金型の上型 ６２…モールド成型金型の下型
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−45802（ＪＰ，Ａ) 特開 昭56−23765（ＪＰ，Ａ) 実開 昭50−133860（ＪＰ，Ｕ) 実開 昭63−124748（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/08 H01L 23/34

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 放熱板と、前記放熱板上に接合する半導
    体チップと、前記放熱板に下端を接合し前記半導体チッ
    プを包囲する樹脂周壁と、前記樹脂周壁を貫通して前記
    樹脂周壁に保持され、前記半導体チップと外部との電気
    的導通をとる導電部材と、前記樹脂周壁の上端に接合す
    る樹脂蓋とを備え、前記放熱板、樹脂周壁及び樹脂蓋に
    よって閉鎖された空間に前記半導体チップが封止されて
    おり、前記導電部材の前記樹脂周壁の外側位置に第一の
    孔部が設けられ、前記導電部材の前記樹脂周壁を貫通す
    る範囲に第二の孔部又は切欠部が設けられており、前記
    導電部材上を前記樹脂周壁の外側から前記樹脂周壁方向
    に見て、前記第一の孔部が、前記第二の孔部又は切欠部
    の間隔領域に重なるように配設されてなることを特徴と
    する半導体装置。
  2. 【請求項２】 前記放熱板に設けられる凸部又は凹部に
    前記樹脂周壁が嵌合してなることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記放熱板の相対する側部に凹部が設け
    られ、その凹部の内面に凸部が突設され、前記樹脂周壁
    の下端部が前記凹部に埋設されてなることを特徴とする
    請求項１に記載の半導体装置。
  4. 【請求項４】 前記樹脂蓋に、前記樹脂周壁の内周縁に
    嵌合する段差部が設けられてなることを特徴とする請求
    項１に記載の半導体装置。
  5. 【請求項５】 前記樹脂蓋は、上下面対称の形状を有す
    ることを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記樹脂周壁に包囲される前記放熱板の
    表面上が銀メッキにより表面仕上げされ、前記放熱板の
    他の表面であって前記樹脂周壁が接合する部分を除く前
    記放熱板の表面上、並びに、前記導電部材のインナーリ
    ード部及びアウターリード部が金メッキにより表面仕上
    げされてなることを特徴とする請求項１に記載の半導体
    装置。
  7. 【請求項７】 リードフレームにより前記導電部材が構
    成され、前記リードフレームとは別の金属板によって前
    記放熱板が構成され、前記リードフレーム上に請求項１
    から請求項６のうちいずれか一に記載の半導体装置が複
    数個組み立てられてなる半導体装置。
  8. 【請求項８】 請求項１から請求項６のうちいずれか一
    に記載の半導体装置の製造に当たり、リードフレームに
    より前記導電部材を形成し、前記リードフレーム及び前
    記放熱板を前記樹脂周壁に相当するキャビティを備えた
    金型内に配置し、前記放熱板の前記樹脂周壁の内側とな
    る範囲を前記金型の上型と下型によりクランプし、前記
    樹脂周壁をモールド成型することを特徴とする半導体装
    置の製造方法。
  9. 【請求項９】 請求項１から請求項６のうちいずれか一
    に記載の半導体装置の製造に当たり、リードフレームに
    より前記導電部材を形成し、前記リードフレームとは別
    の金属板によって前記放熱板を形成し、前記リードフレ
    ーム及び前記金属板を前記樹脂周壁に相当するキャビテ
    ィを備えた金型内に配置し、前記樹脂周壁をモールド成
    型し、型開きし、その後に、前記放熱板及び前記導電部
    材にメッキするメッキ工程を備えることを特徴とする半
    導体装置の製造方法。
  10. 【請求項１０】 前記メッキ工程が、前記放熱板に銀メ
    ッキを電気メッキする工程と、前記導電部材に金メッキ
    を電気メッキする工程と、前記放熱板の前記樹脂周壁の
    外側となる範囲に金メッキを電気メッキする工程とから
    なることを特徴とする請求項９に記載の半導体装置の製
    造方法。
JP2000264084A 2000-08-31 2000-08-31 半導体装置及びその製造方法 Expired - Fee Related JP3533159B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000264084A JP3533159B2 (ja) 2000-08-31 2000-08-31 半導体装置及びその製造方法
KR1020010052856A KR20020018145A (ko) 2000-08-31 2001-08-30 반도체장치 및 그 제조방법
AT01120654T ATE356432T1 (de) 2000-08-31 2001-08-30 Halbleiterbauelement mit einer abstrahlenden platte und harzwänden
TW090121448A TWI277182B (en) 2000-08-31 2001-08-30 Semiconductor device and manufacturing method thereof
US09/942,445 US7429791B2 (en) 2000-08-31 2001-08-30 Semiconductor device in a resin sealed package with a radiating plate and manufacturing method thereof
DE60127053T DE60127053T2 (de) 2000-08-31 2001-08-30 Halbleiterbauelement mit einer abstrahlenden Platte und Harzwänden
EP01120654A EP1187197B1 (en) 2000-08-31 2001-08-30 Semiconductor device with a radiating plate and resin walls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000264084A JP3533159B2 (ja) 2000-08-31 2000-08-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002076158A JP2002076158A (ja) 2002-03-15
JP3533159B2 true JP3533159B2 (ja) 2004-05-31

Family

ID=18751547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000264084A Expired - Fee Related JP3533159B2 (ja) 2000-08-31 2000-08-31 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7429791B2 (ja)
EP (1) EP1187197B1 (ja)
JP (1) JP3533159B2 (ja)
KR (1) KR20020018145A (ja)
AT (1) ATE356432T1 (ja)
DE (1) DE60127053T2 (ja)
TW (1) TWI277182B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2377402B (en) * 2001-07-12 2004-05-12 Agilent Technologies Inc Improved diebond strip
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
JP2003234442A (ja) * 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
JP2004200264A (ja) 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP3975181B2 (ja) * 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
KR100797184B1 (ko) * 2007-04-06 2008-01-24 대한민국 천연과즙을 이용한 과실맥주의 제조방법
CN101765891B (zh) * 2007-06-29 2012-06-13 兴亚株式会社 电阻器
KR100951888B1 (ko) * 2008-06-18 2010-04-12 주식회사 다윈전자 반도체 패키지 구조체
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
FR2985855B1 (fr) * 2012-01-17 2014-11-21 Soc Fr Detecteurs Infrarouges Sofradir Procede pour la realisation de traversees electriques etanches au travers d'un boitier d'encapsulation et boitier d'encapsulation muni d'au moins l'une de ces traversees electriques
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置
JP6587213B2 (ja) * 2016-05-12 2019-10-09 株式会社オートネットワーク技術研究所 配電基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1318821A (en) * 1971-03-26 1973-05-31 Ferranti Ltd Construction of packages for semiconductor devices
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
JPS50133860A (ja) 1974-04-09 1975-10-23
JPS5623765A (en) 1979-08-01 1981-03-06 Hitachi Ltd Molded type electronic device
FR2503932A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Boitiers a cosses plates pour composants semi-conducteurs de moyenne puissance et procede de fabrication
IT1213139B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato di tipo "single-in-line" eprocedimento per la sua fabbricazione.
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US4769624A (en) 1986-10-30 1988-09-06 General Motors Corporation Permanent magnet assembly
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
JPH04273112A (ja) * 1991-02-28 1992-09-29 Murata Mfg Co Ltd モールド型チップ電子部品
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
JPH0621303A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
JPH0745802A (ja) 1993-07-27 1995-02-14 Matsushita Electron Corp 固体撮像装置
JP3362530B2 (ja) 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
WO1996001524A1 (en) 1994-07-04 1996-01-18 Seiko Epson Corporation Piezoelectric oscillator
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
KR100448432B1 (ko) 1997-10-28 2004-11-16 삼성전자주식회사 에어-캐버티 플라스틱 패키지용 성형 금형
KR19990034054A (ko) 1997-10-28 1999-05-15 윤종용 히트싱크를 갖는 에어-캐버티 플라스틱 패키지와 그제조 방법
US6396133B1 (en) * 1998-09-03 2002-05-28 Micron Technology, Inc. Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
JP2000150720A (ja) * 1998-11-05 2000-05-30 Fuji Electric Co Ltd 樹脂封止型半導体デバイス

Also Published As

Publication number Publication date
DE60127053D1 (de) 2007-04-19
EP1187197A3 (en) 2004-03-17
US20020025606A1 (en) 2002-02-28
ATE356432T1 (de) 2007-03-15
KR20020018145A (ko) 2002-03-07
JP2002076158A (ja) 2002-03-15
EP1187197A2 (en) 2002-03-13
US7429791B2 (en) 2008-09-30
EP1187197B1 (en) 2007-03-07
TWI277182B (en) 2007-03-21
DE60127053T2 (de) 2007-12-13

Similar Documents

Publication Publication Date Title
JP3533159B2 (ja) 半導体装置及びその製造方法
JP2003258141A (ja) 電子部品及びその製造方法
US9159588B2 (en) Packaged leadless semiconductor device
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US7122887B2 (en) Chip scale surface mounted device and process of manufacture
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
KR100908961B1 (ko) 리드 프레임 및 그 반도체 패키지
KR20030032816A (ko) 반도체장치
JP7210868B2 (ja) 半導体装置
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
JP4967701B2 (ja) 電力半導体装置
CN110783302A (zh) 具有重叠的导电区域的半导体封装及其制造方法
US20050046035A1 (en) Semiconductor device
JPH03108744A (ja) 樹脂封止型半導体装置
KR930007518B1 (ko) 반도체장치
JP2001035961A (ja) 半導体装置及びその製造方法
JP6746808B1 (ja) 半導体装置および半導体装置の製造方法
JP3715590B2 (ja) インサート成形ケース及び半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
KR101824725B1 (ko) 반도체 패키지
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
JPH10189792A (ja) 半導体パッケージ
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees