KR19980035920A - 에스오피타입 반도체 패키지 - Google Patents

Abstract

본 발명은 에스오피(SOP ; Small Outline Package)타입 반도체 패키지에 관한 것으로, 반도체 칩(11)이 놓여지는 리드 프레임(12)과, 상기 리드 프레임(12)의 중앙부에 구비되어 반도체 칩(11)이 안착되는 패들(13)과, 상기 패들(13) 위에 안착된 칩(11)과 리드 프레임(12)을 전기적으로 연결하는 금속 와이어(13)와, 상기 반도체 칩(11) 및 패들(13)과 금속와이어(14) 및 리드 프레임(12)의 인너 리드부분을 감싸는 몰딩부(15)와, 상기 반도체 칩(11)의 하면에 설치되는 히트 슬러그(16)로 구성되는 에스오피타입 반도체 패키지에 있어서, 상기 반도체 칩(11)의 상면에 상부 히트 슬러그(17)를 설치한 것으로서, 칩(11)의 하면에 설치된 히트 슬러그(16)와, 칩(11)의 상면에 설치된 상부 히트 슬러그(17)에 의해 반도체 칩에서 발생되는 열을 외부로 원활하게 방출함으로써 반도체 패키지의 열적 특성이 현저하게 향상되어 열저항( _ja)이 50℃/w 로서 종래 기술에 의한 반도체 패키지에 비교하여 약 37%의 개선효과를 갖도록 한 것이다.

Description

에스오피타입 반도체 패키지

본 발명은 에스오피(SOP ; Small Outline Package) 타입(Type) 반도체 패키지에 관한 것으로, 특히 반도체 칩의 상면에 히트 슬러그를 추가로 설치하여 열적 특성을 극대화시키도록 한 에스오피타입 반도체 패키지에 관한 것이다.

일반적인 반도체 패키지의 구성을 도 1a 및 1b에 도시한 에스오피타입 반도체 패키지를 일례로 하여 설명하면, 반도체 칩(1)과, 상기 반도체 칩(1)이 놓여지는 리드 프레임(2)과, 상기 리드 프레임(2)의 중앙부에 구비되어 반도체 칩(1)이 안착되는 패들(3)과, 상기 패들(3) 위에 안착된 칩(1)과 리드 프레임(2)을 전기적으로 연결하는 금속 와이어(4)와, 상기 반도체(1) 칩 및 패들(3)과 금속와이어(4) 및 리드 프레임(2)의 인너 리드부분을 감싸는 몰딩부(5)로 구성되어 있다.

이와 같이 구성되는 반도체 패키지의 제조공정은 웨이퍼 위에 일괄적으로 만들어진 칩을 개개로 분리하는 다이 세퍼레이션 공정과, 리드 프레임의 패들 위에 칩을 부착하는 다이 본딩 공정과, 반도체 칩인 다이의 외부 연결단자인 패드(미도시)와 리드 프레임을 와이어로 연결하는 와이어 본딩 공정과, 와이어 본딩 공정 완료 후 칩을 보호하기 위하여 에폭시 수지를 사용하여 감싸는 몰딩 공정과, 몰딩 공정이 끝난 패키지의 연결된 리드 프레임의 리드와 리드 사이의 댐 바를 절단하는 트리밍 공정 등으로 진행된다.

일반적으로 CMOS 공정에 사용되는 반도체 패키지의 동작 온도는 반도체 패키지의 표면 온도가 85℃가 적정 온도이나, 셀(cell)이 급격히 늘어나는 현재의 추세에 의하여 반도체 패키지에서 발생되는 열이 많아져 반도체 패키지의 온도가 상승되고 있다.

따라서 반도체 패키지의 열적 특성을 개선하기 위하여 도 2 에서와 같이, 반도체 칩(1)의 하부에 칩(1)에서 발생되는 열을 방출하는 히트 슬러그(Heat slug)(6)를 구비한 반도체 패키지가 사용되고 있다.

또한, 도 3 에서는 히트 슬러그의 열방출 효과를 극대화시키기 위하여 히트 슬러그(6')의 하면이 외부로 돌출되어 보다 넓게 노출되도록 한 구조도 제안되고 있다.

그러나 이러한 종래의 반도체 패키지의 열방출 효과는 일정한 한계를 갖고 있다. 반도체 패키지의 열적 특성을 나타내는 척도로서 열저항( _ja)이 많이 사용되고 있는 바, 열저항( _ja)이란 칩의 표면에서 패키지의 외부까지의 열저항을 말한다.

이와 같은 열저항( _ja)치를 측정해보면 도 1b의 도시한 반도체 패키지의 경우에 130℃/w인데 반하여, 도 2 의 경우에는 50℃/w로서 약 60%의 개선도를 보이고 있으며, 도 3 의 경우에는 32℃/w 로서, 도 2 에 비교하여 약 36%의 개선도를 보이고 있다.

그러나 반도체 칩의 표면온도와 패키지의 주변 온도와의 차이값인 열저항치는 낮을수록 패키지의 성능이 우수하므로 이를 개선하는 기술의 발전이 매우 필요하다고 하겠다.

이와 같은 문제점에 의하여 안출된 본 발명의 목적은 열저항 특성을 극대화시키도록 한 반도체 패키지를 제공함에 있다.

도 1a 및 1b는 일반적인 에스오프타입 반도체 패키지의 평면도 및 단면도.

도 2 는 개선된 종래 기술에 의한 에스오피타입 반도체 패키지의 단면도.

도 3 은 개선된 다른 실시례에 의한 종래 에스오피타입 반도체 패키지의 단면도.

도 4a 및 4b는 본 발명에 의한 에스오피타입 반도체 패키지의 평면도 및 단면도.

*도면의 주요 부분에 대한 부호의 설명*

11 ; 반도체 칩12 ; 리드 프레임

13 ; 패들14 ; 금속 와이어

15 ; 몰딩부16 ; 하부 히트 슬러그

17 ; 상부 히트 슬러그

이러한 본 발명의 목적을 달성하기 위하여, 반도체 칩과, 상기 반도체 칩이 놓여지는 리드 프레임과, 상기 리드 프레임의 중앙부에 구비되어 반도체 칩이 안착되는 패들과, 상기 패들 위에 안착된 칩과 리드 프레임을 전기적으로 연결하는 금속 와이어와, 상기 반도체 칩 및 패들과 금속와이어 및 리드 프레임의 인너 리드부분을 감싸는 몰딩부와, 상기 반도체 칩의 하면에 설치되어 칩에서 발생되는 열을 외부로 방출하는 히트 슬러그로 구성되는 에스오피타입 반도체 패키지에 있어서, 상기 반도체 칩의 상면에 상부 히트 슬러그를 설치하여 구성함을 특징으로 하는 에스오피타입 반도체 패키지가 제공된다.

이하, 상기한 바와 같은 본 발명을 첨부도면에 도시한 일실시례에 의거하여 보다 상세하게 설명한다.

도 4a 및 도 4b 는 본 발명에 의한 에스오피타입 반도체 패키지의 평면도 및 단면도로서, 이에 도시한 바와 같이, 반도체 칩(11)의 상면에 상부 히트 슬러그(17)를 설치한 것을 특징으로 한다.

상기 반도체 칩(11)이 놓여지는 리드 프레임(12)과, 상기 리드 프레임(1)의 중앙부에 구비되어 반도체 칩(11)이 안착되는 패들(13)과, 상기 패들(13) 위에 안착된 칩(11)과 리드 프레임(12)을 전기적으로 연결하는 금속 와이어(14)와, 상기 반도체 칩(11) 및 패들(13)과 금속와이어(14) 및 리드 프레임(12)의 인너 리드부분을 감싸는 몰딩부(15)와, 상기 반도체 칩(11)의 하면에 설치되는 히트 슬러그(16)의 구성은 종래와 동일하다. 미설명 부호 18 은 폴리이미드 테이프이다.

이와 같이 구성되는 본 발명에 의한 에스오피타입 반도체 패키지는 칩(1)의 하면에 설치된 히트 슬러그(16)와, 칩(11)의 상면에 설치된 상부 히트 슬러그(17)에 의해 반도체 칩에서 발생되는 열을 외부로 원활하게 방출함으로써 반도체 패키지의 열적 특성이 현저하게 향상되는 것이다.

상기 본 발명에 의한 에스오피타입 반도체 패키지의 열저항( _ja)은 50℃/w로서 도 3 에 도시한 종래 기술에 의한 반도체 패키지에 비교하여 약 37%의 개선효과를 갖는다.

한편, 본 발명에 의한 상부 히트 슬러그(17)를 설치하는 공정은 몰딩 공정 후에 실시하는 것이 바람직하다. 이느 상부 히트 슬러그(17)를 몰딩 공정 전에 설치하게 되면 와이어 히트 슬러그(17)의 무게로 인해 반도체 칩(11)에 손상이 가게 되는 문제가 있기 때문이다.

이상에서 설명한 바와 같이, 본 발명에 의한 에스오피타입 반도체 패키지는 반도체 칩의 상하면에 각각 히트 슬러그를 구비하여 열적 특성을 현저하게 향상시킴으로써 신뢰성을 높인 발명인 것이다.

Claims (1)

1. 반도체 칩과, 상기 반도체 칩이 놓여지는 리드 프레임과, 상기 리드 프레임의 중앙부에 구비되어 반도체 칩이 안착되는 패들과, 상기 패들 위에 안착된 칩과 리드 프레임을 전기적으로 연결하는 금속 와이어와, 상기 반도체 칩 및 패들과 금속와이어 및 리드 프레임의 인너 리드부분을 감싸는 몰딩부와, 상기 반도체 칩의 하면에 설치되어 칩에서 발생되는 열을 외부로 방출하는 히트 슬러그로 구성되는 에스오피타입 반도체 패키지에 있어서,

   상기 반도체 칩의 상면에 상부 히트 슬러그를 설치하여 구성함을 특징으로 하는 에스오피타입 반도체 패키지.