JP4995764B2 - リード支持型半導体パッケージ - Google Patents
リード支持型半導体パッケージ Download PDFInfo
- Publication number
- JP4995764B2 JP4995764B2 JP2008116053A JP2008116053A JP4995764B2 JP 4995764 B2 JP4995764 B2 JP 4995764B2 JP 2008116053 A JP2008116053 A JP 2008116053A JP 2008116053 A JP2008116053 A JP 2008116053A JP 4995764 B2 JP4995764 B2 JP 4995764B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- group
- lead frame
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明のもう一つの目的は、一種のリード支持型半導体パッケージを提供することである。このような半導体パッケージにおいて、接着剤はリードフレームのリード群の側面を覆うが、リードフレームのリードの露出面を汚染することなく流れるように制御でき、接着剤の被覆効果を確保している。
本発明のもう一つの目的は、一種のリード支持型半導体パッケージを提供することである。このような半導体パッケージにおいて、限りがあるパッケージ寸法の元でより多いチップを積み上げてリードフレームのリードと有効に電気接続することができる。
またさらに、前記ギャップは連続環状であってもよい。
またさらに、前記接着剤は前記第一ボンディングワイヤ群を密封してもよい。
またさらに、前記接着剤は応力緩和特性を具する絶縁樹脂を有してもよい。
またさらに、前記第一チップは電気導通性を具する複数の第一シリコン貫通孔を有してもよく、この第一シリコン貫通孔群は前記リードフレームのリード群と電気接続している。
またさらに、前記第二チップは電気導通性を具する複数の第二シリコン貫通孔を有してもよい。
またさらに、前記第二チップを前記リードフレームのリード群に電気接続する複数の第二ボンディングワイヤを有してもよい。
(第1実施形態)
図1及び図2は本発明の第1実施形態によるリード支持型半導体パッケージ100を示し、半導体パッケージ100は主に複数のリードフレームのリード110、一つの第一チップ120、「リード支持部材」としての一つのリードパドル130、接着剤140及び一つの封止体150を備える。図1及び図3に示すように、各リードフレームのリード110は、第一表面111、第一表面111と反対する第二表面112、及び、図3に示すように、第一表面111と第二表面112との間にある複数の側面113を有する。隣同士のリードフレームのリード110の側面113は、相互に向かい合ってリード間隙を構成している。リードフレームのリード110群は、外へ伸びて封止体150の側辺でガルリード(gull lead)、或は、他の形状の外接リードに折り曲げられて、それによって半導体パッケージ100は外部の図示しないプリント回路基板と接合することが可能となる。
図8に示すように、本発明の第2実施形態によるリード支持型半導体パッケージ200は、主に複数の第一リードフレームのリード210、一つの第一チップ220、一つのリードパドル230、接着剤240及び一つの封止体250を備える。ここで、前記主要構成部材は第1実施形態において説明した部材と略同等である。また、図8及び図9に示すように、各第一リードフレームのリード210は第一表面211、第一表面211と反対する第二表面212、及び、図9に示すように、第一表面211と第二表面212との間にある複数の側面213を有する。一つのダイアタッチング層280を用いて第一チップ220を第一リードフレームのリード210群の第一表面211に貼着させる。このダイアタッチング層280は、更に第一リードフレームのリード210群の側面213を部分的に覆うことでダイアタッチング層280の接着面積が増大され、かつ、第一リードフレームのリード210群と第一チップ220との接着力も増強されることになる。本実施形態において、半導体パッケージ200は、更に複数の第二リードフレームのリード290を備え、この第二リードフレームのリード290群は第一リードフレームのリード210群よりも長さが短くなり、第一チップ220を貼着しない。各第二リードフレームのリード290は第三表面291と第四表面292とを有し、第一リードフレームのリード210と同様に接着剤240を介してリードパドル230に載置される。リードパドル230は、一つの載置面231と一つの露出面232とを有する。第一チップ220は、電気導通性を具する複数の第一シリコン貫通孔221を有し、この第一シリコン貫通孔221群はチップ積み上げの電気導通として使用される。リードパドル230の露出面232の周辺に一つのギャップ233が形成されることにより、露出面232は載置面231よりも面積が小さくなり、かつ接着剤240が露出面232まで溢れて汚染することによって外に漏れたり、モールド樹脂が溢れたりすることを回避している。再び図9に示すように、第一リードフレームのリード210群をリードパドル230に貼着させるため、接着剤240を介して、リードパドル230の載置面231と第一リードフレームのリード210群の第二表面212とを貼着し、接着剤240は更に第一リードフレームのリード210群の側面213を覆う。本実施形態において、更に接着剤240を用いてリードパドル230と第二リードフレームのリード290群の第四表面292とを貼着する。このようにすると、第二リードフレームのリード290群は、リードパドル230と貼着することができる。また、封止体250は、第一チップ220、接着剤240、第一リードフレームのリード210群の部分、第二リードフレームのリード290群の部分、及び、リードパドル230の部分を密封し、リードパドル230の露出面232を露出させて放熱効果を増大させる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
Claims (12)
- 第一表面、前記第一表面と反対する第二表面、及び、前記第一表面と前記第二表面との間にある複数の側面を有する複数のリードフレームのリードと、
前記リードフレームのリード群の前記第一表面にダイアタッチ剤を介して貼着される一つの第一チップと、
一つの載置面と一つの露出面とを有し、前記露出面の周縁部に一つのギャップが形成され、前記露出面は前記載置面よりも面積が小さい一つのリード支持部材と、
前記リード支持部材を前記リードフレームのリード群に結合させるため、前記リード支持部材の前記載置面と前記リードフレームのリード群の前記第二表面とを貼着し、更に前記リードフレームのリード群の前記側面を覆い、前記ダイアタッチ剤と接合する接着剤と、
前記第一チップ、前記接着剤、前記リードフレームのリード群の部分、及び、前記リード支持部材の部分を密封し、前記接着剤を完全に覆い、前記リード支持部材の前記露出面を露出させる一つの封止体と、
を備えるリード支持型半導体パッケージ。 - 前記封止体を前記ギャップに十分に充填することを特徴とする請求項1に記載のリード支持型半導体パッケージ。
- 前記ギャップは、連続環状であることを特徴とする請求項2に記載のリード支持型半導体パッケージ。
- 更に前記第一チップを前記リードフレームのリード群に電気接続する複数の第一ボンディングワイヤを有することを特徴とする請求項1に記載のリード支持型半導体パッケージ。
- 前記接着剤は、前記第一ボンディングワイヤ群を密封することを特徴とする請求項4に記載のリード支持型半導体パッケージ。
- 前記接着剤は、応力緩和特性を具する絶縁樹脂を有することを特徴とする請求項1または5に記載のリード支持型半導体パッケージ。
- 前記第一チップは電気導通性を具する複数の第一シリコン貫通孔を有し、前記第一シリコン貫通孔群は前記リードフレームのリード群と電気接続することを特徴とする請求項1に記載のリード支持型半導体パッケージ。
- 更に少なくとも一つの第二チップを有し、前記第二チップは前記第一チップの上に積み上げられ、前記リードフレームのリード群から相対的に遠ざかることを特徴とする請求項1に記載のリード支持型半導体パッケージ。
- 前記第二チップは、電気導通性を具する複数の第二シリコン貫通孔を有することを特徴とする請求項8に記載のリード支持型半導体パッケージ。
- 更に前記第二チップを前記リードフレームのリード群に電気接続する複数の第二ボンディングワイヤを有することを特徴とする請求項8に記載のリード支持型半導体パッケージ。
- 前記リードフレームのリード群のうち、向かい合う前記リードの前記封止体に密封されている部分の長さが異なることを特徴とする請求項1から10のいずれか一項に記載のリード支持型半導体パッケージ。
- 前記リード支持部材の前記露出面には、当該チップの情報が記されていることを特徴とする請求項1から11のいずれか一項に記載のリード支持型半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116053A JP4995764B2 (ja) | 2008-04-25 | 2008-04-25 | リード支持型半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116053A JP4995764B2 (ja) | 2008-04-25 | 2008-04-25 | リード支持型半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267154A JP2009267154A (ja) | 2009-11-12 |
JP4995764B2 true JP4995764B2 (ja) | 2012-08-08 |
Family
ID=41392615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008116053A Expired - Fee Related JP4995764B2 (ja) | 2008-04-25 | 2008-04-25 | リード支持型半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995764B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020087253A1 (en) * | 2018-10-30 | 2020-05-07 | Yangtze Memory Technologies Co., Ltd. | Ic package |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334091A (ja) * | 1993-05-25 | 1994-12-02 | Seiko Epson Corp | 半導体装置 |
JP3137518B2 (ja) * | 1993-10-29 | 2001-02-26 | 株式会社巴川製紙所 | 電子部品用液状接着剤およびそれを用いる絶縁接着層の形成方法 |
JP3362530B2 (ja) * | 1993-12-16 | 2003-01-07 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JPH07211851A (ja) * | 1994-01-18 | 1995-08-11 | Sumitomo Special Metals Co Ltd | リードフレーム |
KR0159986B1 (ko) * | 1995-09-04 | 1998-12-01 | 아남산업주식회사 | 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 |
JPH10163400A (ja) * | 1996-11-28 | 1998-06-19 | Nitto Denko Corp | 半導体装置及びそれに用いる2層リードフレーム |
KR100214549B1 (ko) * | 1996-12-30 | 1999-08-02 | 구본준 | 버텀리드 반도체 패키지 |
KR100259080B1 (ko) * | 1998-02-11 | 2000-06-15 | 김영환 | 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지 |
JP2000106415A (ja) * | 1998-09-28 | 2000-04-11 | Fujitsu Ltd | 半導体装置 |
JP2005011906A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | リードフレームとその製造方法及び半導体装置 |
JP4534096B2 (ja) * | 2007-04-12 | 2010-09-01 | ローム株式会社 | 半導体チップおよびその製造方法、ならびに半導体装置 |
-
2008
- 2008-04-25 JP JP2008116053A patent/JP4995764B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009267154A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9087924B2 (en) | Semiconductor device with resin mold | |
TW502406B (en) | Ultra-thin package having stacked die | |
JP2010118554A (ja) | 半導体装置およびその製造方法 | |
US7564123B1 (en) | Semiconductor package with fastened leads | |
JPH09260550A (ja) | 半導体装置 | |
JP2008263210A (ja) | 電力用半導体装置 | |
JP2008124176A (ja) | 電力用半導体装置 | |
TWI292213B (ja) | ||
JP2000031343A (ja) | 半導体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007281201A (ja) | 半導体装置 | |
WO2013150890A1 (ja) | 半導体デバイス | |
JP4995764B2 (ja) | リード支持型半導体パッケージ | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
EP2545584B1 (en) | Package having spaced apart heat sink | |
JP7439521B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2010103380A (ja) | 半導体装置 | |
JP2009016738A (ja) | 半導体装置 | |
TWI355732B (en) | Lead-on-paddle semiconductor package | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
TWI231982B (en) | Semiconductor package with runners on heat slug | |
JPH0831986A (ja) | 放熱板付半導体装置 | |
TW569410B (en) | Window-type ball grid array semiconductor package | |
TWI240396B (en) | Thermal enhanced chip package with wire bonding | |
WO2010038345A1 (ja) | 配線基板ならびに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |