JP3627738B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3627738B2
JP3627738B2 JP2002312615A JP2002312615A JP3627738B2 JP 3627738 B2 JP3627738 B2 JP 3627738B2 JP 2002312615 A JP2002312615 A JP 2002312615A JP 2002312615 A JP2002312615 A JP 2002312615A JP 3627738 B2 JP3627738 B2 JP 3627738B2
Authority
JP
Japan
Prior art keywords
metal body
semiconductor device
heat sink
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002312615A
Other languages
English (en)
Other versions
JP2003258166A (ja
Inventor
尚彦 平野
孝紀 手嶋
中瀬　　好美
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002312615A priority Critical patent/JP3627738B2/ja
Priority to US10/326,555 priority patent/US6917103B2/en
Priority to DE10260663A priority patent/DE10260663B4/de
Priority to CNB02159368XA priority patent/CN1226785C/zh
Publication of JP2003258166A publication Critical patent/JP2003258166A/ja
Application granted granted Critical
Publication of JP3627738B2 publication Critical patent/JP3627738B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の両面に一対の金属体を接合して構成された半導体装置に関する。
【０００２】
【従来の技術】
例えば、高耐圧・大電流用の半導体素子は、使用時の発熱が大きいため、チップからの放熱性を高める構成が必要である。このため、ＣｕやＡｌ等の放熱性の良い金属体を、上記半導体素子の両面に半田付けして接合し、半導体素子の両面から一対の金属体を通して放熱させることにより、放熱性を向上させている。この構成の半導体装置の一例を、図１７に示す。この図１７に示すように、半導体装置１は、半導体素子２と、下側金属体３と、上側金属体４と、金属体ブロック５とを備えて構成されている。
【０００３】
半導体素子２と下側金属体３との間、半導体素子２と金属体ブロック５との間、金属体ブロック５と上側金属体４との間は、半田付けされている。そして、半導体装置１全体が樹脂６でモールドされている。この構成の場合、下側金属体３の下面及び上側金属体４の上面が、それぞれ露出するように樹脂モールドされている。これにより、電極としての機能を有する金属体３、４を絶縁すると共に、これら金属体３、４の放熱性を高めている。
【０００４】
【発明が解決しようとする課題】
上記構成の半導体装置１を冷却装置に取り付ける構成の一例を、図１８に示す。この図１８に示すように、冷却装置の冷却体７の上面に絶縁シート８を介して半導体装置１を載置すると共に、半導体装置１の上面に絶縁シート８を介してほぼコ字状をなす取付用金属体９を載置し、この取付用金属体９の両端部を冷却体７にねじ１０により固定している。上記冷却体７は、ＣｕやＡｌ等の放熱性の良い金属で形成されており、内部に冷却用の水路が設けられている。取付用金属体９も、ＣｕやＡｌ等の放熱性の良い金属で形成されている。尚、絶縁シート８としては、絶縁性が良く、且つ、熱伝導性が良く、しかも、圧縮変形可能な柔軟性を有する特殊な材料からなるシートを使用する必要がある。
【０００５】
上記構成の場合、半導体装置１の上面及び下面に上側金属体４及び下側金属体３が露出しているので、これら金属体３、４の露出部分を絶縁するための構成（絶縁シート８、８）が必要になると共に、上側金属体４の露出部分から熱を冷却体７へ伝達するための構成（熱伝導性が良い取付用金属体９）が必要になる。このため、構成が複雑になり、製造コストが高くなるという問題点があった。
【０００６】
その上、取付用金属体９で半導体装置１を加圧して（押え付けて）固定するときに、その加圧力の調整がかなり困難であった。実際、半導体装置１の高さ方向の寸法誤差がかなり大きく、加圧により半導体装置１が割れたり、十分加圧できなかったりした。この場合、上記加圧力を絶縁シート８で吸収するように構成できれば良いが、絶縁性、熱伝導性及び柔軟性が全て優れた部材は実際にはまだ見つかっておらず、ある程度特性が劣るものを使用しなければならなかった。
【０００７】
また、半導体装置１の上側金属体４からの熱は、絶縁シート８及び取付用金属体９を通って冷却体７へ伝達される構成となるので、伝達経路が長くなり、放熱性があまり良いとはいえなかった。
【０００８】
そこで、本発明の目的は、絶縁構成や熱伝達構成を簡単化できて、製造コストを低減することができ、また、放熱性を向上させることができる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明においては、パワー半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、パワー半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドしたものにおいて、モールド成形体の１つの平面部に、第１の金属体及び第２の金属体を露出させるように構成すると共に、前記モールド成形体の１つの平面部から露出した前記第１の金属体及び前記第２の金属体は、絶縁シートを介して冷却体に当接されている構成とした。この構成の場合、モールド成形体の１つの平面部に露出している第１の金属体及び第２の金属体に対してだけ、絶縁構成や熱伝達構成を施せば良いことから、絶縁構成や熱伝達構成を簡単化できる。これにより、製造コストを低減できる。また、熱伝達経路の最短化が可能となるから、放熱性を向上させることができる。
【００１０】
請求項２の発明では、前記第１の金属体を平板状に構成し、この第１の金属体のうちの前記半導体素子を接合していない側の面を露出させると共に、前記第２の金属体を平板状に構成し、且つ、この第２の金属体の両端部を延設させて段状に折曲させ、これら延設部を露出させるように構成した。この構成によれば、パワー半導体素子から第２の金属体へ伝わる熱を、第２の金属体の両端部の延設部を通して放熱させ得るから、放熱性をより一層向上させることができる。
【００１１】
請求項３の発明によれば、前記パワー半導体素子を、前記モールド成形体の１つの平面部に対して垂直となるように配置したので、パワー半導体素子で発生する熱を、その両面から第１及び第２の金属体を介してほぼ均等に放熱させることができる。
【００１２】
請求項４の発明によれば、前記パワー半導体素子を、前記モールド成形体の１つの平面部に対して傾斜するように配置したので、パワー半導体素子で発生する熱が、その両面から不均等に放熱されるような場合に、放熱量が多い側の面を前記モールド成形体の１つの平面部に近付けるように前記パワー半導体素子を傾斜させることが可能となる。これにより、良好に放熱させることができる。
【００１３】
請求項５の発明によれば、複数のパワー半導体素子を備えたので、複数のパワー半導体素子で発生する熱を良好に放熱させることができる。この場合、請求項６の発明のように、前記複数のパワー半導体素子として、上相素子及び下相素子を備え、２ｉｎ１モジュールとして構成することが好ましい。
【００１４】
請求項７の発明によれば、前記第２の金属体を、２個以上の金属体を接合して構成したので、第２の金属体の露出面の平面度や平行度の調整を容易に行うことができる。また、請求項８の発明のように、前記第１の金属体及び前記第２の金属体に突設された端子部を、前記モールド成形体の他の平面部から突出させるように構成することが好ましい。
更に、請求項９の発明のように、半導体素子と、この半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、モールド成形体の１つの平面部に、前記第１の金属体及び前記第２の金属体を露出させるように構成すると共に、前記半導体素子を、前記モールド成形体の１つの平面部に対して傾斜するように配置するように構成することがより一層好ましい。
【００１５】
また、請求項１０の発明においては、半導体素子と、この半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、モールド成形体の１つの平面部に、前記第１の金属体または前記第２の金属体のどちらか一方を露出させると共に、前記露出した金属体に対して、他方の金属体を絶縁層を介して接合させた。この構成によっても、請求項１の発明とほぼ同様にして、絶縁構成や熱伝達構成を簡単化でき、そして、放熱性を向上させることができる。
【００１６】
この場合、請求項１１の発明のように、前記第１の金属体を平板状に構成し、この第１の金属体のうちの前記半導体素子を接合していない側の面を露出させると共に、前記第２の金属体を平板状に構成し、且つ、この第２の金属体の両端部を延設させて段状に折曲させ、これら延設部を前記絶縁層を介して前記第１の金属体に接合させるように構成することが好ましい。
【００１７】
請求項１２の発明によれば、前記第１の金属体のうちの前記半導体素子が接合される面と反対側の面に絶縁膜を設けたので、第１の金属体の露出面を冷却体に当接させるときに、絶縁シート等が不要になる。
【００１８】
【発明の実施の形態】
以下、本発明の第１の実施例について、図１ないし図３を参照しながら説明する。まず、図１は、本実施例の半導体装置の概略構成を示す断面図である。この図１に示すように、本実施例の半導体装置１１は、半導体素子１２と、下側ヒートシンク（第１の金属体）１３と、上側ヒートシンク（第２の金属体）１４と、ヒートシンクブロック（第３の金属体）１５とを備えて構成されている。
【００１９】
上記半導体素子１２は、例えばＩＧＢＴやＭＯＳＦＥＴやサイリスタ等のパワー半導体素子から構成されている。この半導体チップ１２の形状は、本実施例の場合、例えば矩形状の薄板状である。また、下側ヒートシンク１３、上側ヒートシンク１４及びヒートシンクブロック１５は、例えばＣｕで構成されている。尚、上記Ｃｕに代えて、Ａｌ等の熱伝導性及び電気伝導性の良い金属で構成しても良い。
【００２０】
また、上記構成の半導体装置１１において、半導体素子１２の下面と下側ヒートシンク１３の上面との間は、接合部材である例えば半田１６によって接合されている。そして、半導体素子１２チップの上面とヒートシンクブロック１５の下面との間も、半田１６によって接合されている。更に、ヒートシンクブロック１５の上面と上側ヒートシンク１４の下面との間も、上記半田１６によって接合されている。
【００２１】
上記構成においては、半導体素子１２の両面からヒートシンク１３、１４及びヒートシンクブロック１５を介して放熱される構成となっている。また、下側ヒートシンク１３及び上側ヒートシンク１４（及びヒートシンクブロック１５）は、半導体素子１２の各主電極（例えばコレクタ電極やエミッタ電極等）に半田１６を介して電気的に接続されている。尚、半導体素子１２の制御電極（例えばゲートパッド等）は、図示しないリードフレームにワイヤーボンディングされている。
【００２２】
上記構成の場合、下側ヒートシンク１３は、半導体素子１２の裏面側（下面側）に接合されていると共に、電極と放熱を兼ねる金属体（第１の金属体）である。そして、上側ヒートシンク１４は、半導体素子１２の表面側（上面側）に接合されていると共に、電極と放熱を兼ねる金属体（第２の金属体）である。
【００２３】
さて、下側ヒートシンク１３及び上側ヒートシンク１４は、厚さ寸法が約１ｍｍ程度の板材で形成されている。ここで、上側ヒートシンク１４の図１中の右端部は、延設されて段状（即ち、クランク状）に折曲されており、この延設部１４ａの下面が下側ヒートシンク１３の下面と面一になるように構成されている。そして、上側ヒートシンク１４の図１中の紙面に直交する方向の手前側の端部には、図２（ａ）及び（ｂ）に示すような形状の端子部１４ｂが突設されている。
【００２４】
また、下側ヒートシンク１３は、矩形平板状の板材であり、図１中の紙面に直交する方向の後側の端部に、上記上側ヒートシンク１４の端子部１４ｂとすれ違い状に対向するようにほぼ同じ形状の端子部１３ａ（図２（ａ）及び（ｂ）参照）が突設されている。尚、ヒートシンクブロック１５は、半導体素子１２よりも１回り小さい程度の大きさの矩形状の板材である。また、上記構成の場合、下側ヒートシンク１３の上面と上側ヒートシンク１４の下面との間の距離は、例えば１〜２ｍｍ程度になるように構成されている。
【００２５】
そして、図１に示すように、半導体装置１１のほぼ全体を樹脂（例えばエポキシ樹脂）１７でモールドしており、これにより、モールド成形体１８が形成されているいる。樹脂１７は、一対のヒートシンク１３、１４の隙間、並びに、半導体素子１２及びヒートシンクブロック１５の周囲部分に充填されている。この場合、ヒートシンク１３、１４等を樹脂１７でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。
【００２６】
また、上記構成の場合、下側ヒートシンク１３の下面及び上側ヒートシンク１４の延設部１４ａの下面が、それぞれ露出するように樹脂モールドされている。これにより、半導体装置１１のモールド成形体１８の１つの平面部（図１中の下面部）１９に、下側ヒートシンク１３の下面及び上側ヒートシンク１４の延設部１４ａの下面が露出する構成となっている。
【００２７】
尚、ヒートシンク１３、１４の端子部１３ａ、１４ｂは、図２（ａ）及び（ｂ）に示すように、モールド成形体１８から突出するように構成されている。また、半導体素子１２の制御電極にワイヤーボンディングされたリードフレーム（図示しない）もモールド成形体１８から突出するように構成されている。
【００２８】
また、上記した構成の半導体装置１１の製造方法（即ち、製造工程）の具体例は、本出願人がすでに出願した特願２００１−１２７５１６や特願２００１−２２５９６３等に記載されており、これらに記載されている方法を適宜使用すれば良い。
【００２９】
次に、図２（ａ）及び（ｂ）は、上記構成の半導体装置１１を冷却装置２０に取り付けた構成の一例を示す図である。半導体装置１１を冷却装置２０に取り付けるに当たっては、図２（ａ）及び（ｂ）に示すように、まず、冷却装置２０の冷却体２１の上面に絶縁シート２２を介して半導体装置１１を載置する。この場合、半導体装置１１のモールド成形体１８の一つの平面部１９を絶縁シート２２に当接させるようにして載置する。これにより、上記平面部１９に露出する下側ヒートシンク１３の下面及び上側ヒートシンク１４の延設部１４ａの下面が絶縁シート２２を介して冷却体２１の上面に当接する構成となる。
【００３０】
ここで、絶縁シート２２は、絶縁性が良く、且つ、熱伝導性が良く、更に、ある程度圧縮変形可能な柔軟性を有する材料からなるシートである。また、冷却体２１は、ＣｕやＡｌ等の放熱性の良い金属で形成されており、内部に冷却用の水路が設けられている。
【００３１】
そして、半導体装置１１の上部に、全体としてほぼコ字状をなす樹脂製の取付部材２３を載置し、この取付部材２３の両端部を冷却体２１にねじ２４、２４により締め付け固定している。これにより、冷却装置２０への半導体装置１１の取り付けが完了する。
【００３２】
上記構成の場合、半導体装置１１の下面（平面部１９）に露出している下側ヒートシンク１３の下面及び上側ヒートシンク１４の延設部１４ａの下面は、絶縁シート２２により絶縁されている。また、半導体素子１２で発生する熱は、その両面から下側ヒートシンク１３及び上側ヒートシンク１４（の延設部１４ａ）を通り、絶縁シート２２を介して冷却体２１へ伝達されることから、良好に放熱される構成となっている。
【００３３】
このような構成の本実施例によれば、半導体装置１１の下面側を絶縁する構成と半導体装置１１の下面側から熱を良く伝達する構成、具体的には、１つの絶縁シート２２が必要なだけであるので、構成が簡単になり、製造コストを低減させることができる。
【００３４】
また、本実施例では、半導体素子１２で発生する熱のうち、半導体素子１２の上面から上側ヒートシンク１４に伝わった熱は、上側ヒートシンク１４を通り、その延設部１４ａを通り、更に、絶縁シート２２を通って冷却体２１へ伝達されるので、従来構成（図１７及び図１８参照）に比べて、伝熱経路が短くなり、放熱性を向上させることができる。そして、本実施例では、半導体装置１１を冷却体２１に取り付けるに際して、樹脂製の取付部材２３を使用することが可能であるので、コストを安くすることができる。
【００３５】
一方、上記半導体装置１１を冷却体２１に取り付ける場合に、樹脂製の取付部材２３で半導体装置１１の上部を直接押圧する構成に代えて、図３に示すように、樹脂製の取付部材２５の下面と半導体装置１１の上面との間に、ばね部材２６を介装するように構成しても良い。上記図３の構成では、ばね部材２６のばね力により半導体装置１１を冷却体２１に押し付けるように構成している。
【００３６】
この構成の場合も、半導体装置１１を冷却体２１に押さえ付けるための構成が、簡単になる。特に、上記図３の構成の場合、ばね部材２６のばね力により半導体装置１１を冷却体２１に押し付ける構成であるので、絶縁シート２２としては、柔軟性が不要となり、絶縁性と伝熱性とだけを有するものを使用することができる。また、半導体装置１１が破損するおそれを解消できる。
【００３７】
図４は、本発明の第２の実施例を示すものである。尚、第１の実施例と同一部分には同一符号を付している。この第２の実施例では、図４に示すように、上側ヒートシンク２７の図４中の両端部が、延設されて段状に折曲されており、これら両端部の延設部２７ａ及び２７ａの下面が下側ヒートシンク１３の下面と面一になるように構成されている。
【００３８】
そして、半導体装置１１のモールド成形体１８の１つの平面部（図４中の下面部）１９に、下側ヒートシンク１３の下面、並びに、上側ヒートシンク２７の延設部２７ａ及び２７ａの下面が露出するように構成されている。
【００３９】
上述した以外の第２の実施例の構成は、第１の実施例と同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第２の実施例によれば、上側ヒートシンク２７の両端部の延設部２７ａ及び２７ａの下面を露出させるように構成したので、放熱性をより一層向上させることができる。
【００４０】
図５は、本発明の第３の実施例を示すものである。尚、第１の実施例と同一部分には同一符号を付している。この第３の実施例では、図５に示すように、半導体素子１２を、モールド成形体２８の１つの平面部２９に対して垂直となるように配置した。具体的には、左側ヒートシンク（第１の金属体）３０と右側ヒートシンク（第２の金属体）３１との間に、半導体素子１２及びヒートシンクブロック１５を挟むように構成し、各部材間を半田１６で接合している。そして、全体を樹脂１７でモールドしている。
【００４１】
ここで、左側ヒートシンク３０及び右側ヒートシンク３１は、ＣｕやＡｌ等の熱伝導性及び電気伝導性の良い金属で構成されており、ブロック状に構成されている。更に、モールド成形体２８の１つの平面部２９において、左側ヒートシンク３０及び右側ヒートシンク３１の図５中の下面が露出するように構成されている。尚、左側ヒートシンク３０及び右側ヒートシンク３１には、端子部３０ａ及び３１ａがモールド成形体２８から上方へ突出するように設けられている。
【００４２】
また、上述した以外の第３の実施例の構成は、第１の実施例と同じ構成となっている。従って、第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。特に、第３の実施例によれば、半導体素子１２で発生する熱を、その両面から左側ヒートシンク３０及び右側ヒートシンク３１を通してほぼ均等に放熱させることができる。
【００４３】
図６は、本発明の第４の実施例を示すものである。尚、第３の実施例と同一部分には同一符号を付している。この第４の実施例では、図６に示すように、半導体素子１２を、モールド成形体２８の１つの平面部２９に対して傾斜するように配置した。これ以外の第４の実施例の構成は、第３の実施例と同じ構成となっている。従って、第４の実施例においても、第３の実施例とほぼ同じ作用効果を得ることができる。
【００４４】
特に、第４の実施例によれば、半導体素子１２の裏面（図６中の左面）側がモールド成形体２８の１つの平面部２９（即ち、左側ヒートシンク３０の露出面）に近付く構成となるので、半導体素子１２の裏面側からの放熱能力が高くなる。このため、半導体素子１２の裏面から出力される熱量が、半導体素子１２の表面から出力される熱量に比べて多いような構成に適している。尚、半導体素子１２の両面から出力される熱量の割合が反対の場合には、半導体素子１２を反対方向に傾斜させれば良い。
【００４５】
図７は、本発明の第５の実施例を示すものである。尚、第３の実施例と同一部分には同一符号を付している。この第５の実施例では、図７に示すように、複数例えば２個の半導体素子３２、３３を備えると共に、第１の金属体として例えば２個の左側ヒートシンク３４ａ及び３４ｂを備えたものである。
【００４６】
この構成の場合、左側ヒートシンク３４ａと右側ヒートシンク３１との間に半導体素子３２及びヒートシンクブロック１５を挟み、左側ヒートシンク３４ｂと右側ヒートシンク３１との間に半導体素子３３及びヒートシンクブロック１５を挟むように構成し、各部材間を半田１６で接合している。そして、全体を樹脂１７でモールドしている。
【００４７】
更に、モールド成形体２８の１つの平面部２９において、２個の左側ヒートシンク３４ａ、３４ｂ及び右側ヒートシンク３１の図７中の下面が露出するように構成されている。尚、左側ヒートシンク３４ａ、３４ｂには、端子部３４ｃ及び３４ｄがモールド成形体２８から上方へ突出するように設けられている。
【００４８】
また、上述した以外の第５の実施例の構成は、第３の実施例と同じ構成となっている。従って、第５の実施例においても、第３の実施例とほぼ同じ作用効果を得ることができる。
【００４９】
尚、上記第５の実施例において、２個の半導体素子３２、３３として上相素子及び下相素子を備え、半導体装置１１を２ｉｎ１モジュールとして構成しても良い。また、６個の半導体素子を備え、半導体装置を６ｉｎ１モジュールとして構成しても良い。そして、上記した各モジュール（半導体装置）には、ＦＷＤ（半導体素子）を組み込むように構成することが好ましい。
【００５０】
また、上記第５の実施例においては、第１の金属体を、２個の左側ヒートシンク３４ａ、３４ｂで構成したが、３個以上のヒートシンクで構成しても良い。更にまた、第２の金属体を、２個以上のヒートシンクで構成しても良い。
【００５１】
図８は、本発明の第６の実施例を示すものである。尚、第２の実施例と同一部分には同一符号を付している。この第６の実施例では、上側ヒートシンク２７の両端部に延設部２７ａ、２７ａを設けることを止め、図８に示すように、上側ヒートシンク４１を３個の金属体４２、４３、４４を接合して構成している。
【００５２】
具体的には、平板状の金属体４２の両端部の下面に、脚柱状の金属体４３、４４を半田４５を介して接合している。そして、金属体４３、４４の下面部を、モールド成形体１８の下面から露出させるように構成している。
【００５３】
上述した以外の第６の実施例の構成は、第２の実施例と同じ構成となっている。従って、第６の実施例においても、第２の実施例とほぼ同じ作用効果を得ることができる。特に、第６の実施例では、平板状の金属体４２の両端部に脚柱状の金属体４３、４４を半田４５を介して接合して上側ヒートシンク４１を構成したので、金属体４３、４４の露出面（下面）の傾きや高さ（即ち、平面性や平行度等）を、下側ヒートシンク１３の露出面の傾きや高さ（即ち、平面性や平行度等）に容易に一致させることができる。即ち、上側ヒートシンク４１の露出面の平面性や平行度等の調整が容易になる。
【００５４】
尚、上記第６の実施例においては、上側ヒートシンク４１を３個の金属体４２、４３、４４で構成したが、これに限られるものではなく、２個または３個以上の金属体で構成しても良い。
【００５５】
図９及び図１０は、本発明の第７の実施例を示すものである。尚、第２の実施例と同一部分には同一符号を付している。この第７の実施例では、下側ヒートシンク４６を、十分大きな平板状の金属体で構成すると共に、この下側ヒートシンク４６の下面を、モールド成形体１８の下面から露出させるように構成している。これと共に、上側ヒートシンク４７の両端部の延設部４７ａ、４７ａを、下側ヒートシンク４６の上面に絶縁層４８を介して接合させている。
【００５６】
上記絶縁層４８は、例えばＡｌＮやＡｌ２Ｏ３等のセラミック単板で構成されている。具体的には、半導体素子１２の両面に下側ヒートシンク４６、ヒートシンクブロック１５、上側ヒートシンク４７を半田付けしたときに、上側ヒートシンク４７の延設部４７ａ、４７ａの下面と、下側ヒートシンク４６の上面との間に隙間（例えば１００μｍ程度の隙間）を形成しておき、この隙間に上記セラミック単板を挿入すると共に、延設部４７ａ、４７ａの下面とセラミック単板の上面との間、及び、下側ヒートシンク４６の上面とセラミック単板の下面との間にシリコーングリスやシリコーンゲルやシリコーン接着剤等を介在させるように構成している。これにより、絶縁層４８は、十分な絶縁性を有すると共に、良好な熱伝導性を有する構成となっている。
【００５７】
また、上記構成の場合、下側ヒートシンク４６の露出面の面積は、できるだけ大きくすることが好ましい。更に、上側ヒートシンク４７の延設部４７ａ、４７ａの下面、即ち、露出面の面積も、できるだけ大きくすることが好ましい。尚、図１０に示すように、下側ヒートシンク４６及び上側ヒートシンク４７の端部からは、端子部４６ａ及び４７ｂが互いにすれ違い状に対向するように突設されている。
【００５８】
そして、上述した以外の第７の実施例の構成は、第２の実施例と同じ構成となっている。従って、第７の実施例においても、第２の実施例とほぼ同じ作用効果を得ることができる。
【００５９】
尚、上記第７の実施例においては、絶縁層４８をセラミック単板とシリコーングリス等で構成したが、これに限られるものではなく、例えば、上記したようなセラミック材料を、上側ヒートシンク４７の延設部４７ａ、４７ａの下面、または、下側ヒートシンク４６の上面（延設部４７ａ、４７ａの下面と対向する部分）に溶射してセラミック膜を形成するようにしても良い。この場合、セラミック膜と下側ヒートシンク４６の上面（または上側ヒートシンク４７の延設部４７ａ、４７ａの下面）との間には、シリコーングリスやシリコーンゲルやシリコーン接着剤等を介在させることが好ましい。また、上側ヒートシンク４７の延設部４７ａ、４７ａの下面、及び、下側ヒートシンク４６の上面にそれぞれセラミック膜を形成する場合は、両セラミック膜の間にシリコーングリスやシリコーンゲルやシリコーン接着剤等を介在させることが好ましい。
【００６０】
また、上記絶縁層４８を、例えばエポキシ系やポリイミド系等の樹脂で構成しても良い。具体的には、上側ヒートシンク４７の延設部４７ａ、４７ａの下面と、下側ヒートシンク４６の上面との間の隙間に、上記樹脂を充填して硬化させるように構成すれば良い。また、上記充填する樹脂の中に、無機系のフィラー等を混入させるように構成しても良い。尚、絶縁層４８の材料、構造、厚み寸法等は、要求される耐圧や耐熱温度等に応じて適宜決めれば良い。
【００６１】
図１１は、本発明の第８の実施例を示すものである。尚、第７の実施例と同一部分には同一符号を付している。この第８の実施例では、上側ヒートシンク４７の両端部を折り曲げて延設部４７ａ、４７ａを形成する代わりに、上側ヒートシンク４９の下面の両端部に凸部４９ａ、４９ａを突設している。そして、これら凸部４９ａ、４９ａの下面を、絶縁層４８を介して下側ヒートシンク４６の上面に接合している。
【００６２】
また、上述した以外の第８の実施例の構成は、第７の実施例と同じ構成となっている。従って、第８の実施例においても、第７の実施例とほぼ同じ作用効果を得ることができる。
【００６３】
図１２は、本発明の第９の実施例を示すものである。尚、第８の実施例と同一部分には同一符号を付している。この第９の実施例では、上側ヒートシンク５０の図１２中の右端部だけに凸部５０ａを突設し、この凸部５０ａの下面を、絶縁層４８を介して下側ヒートシンク４６の上面に接合している。
【００６４】
そして、上述した以外の第９の実施例の構成は、第８の実施例と同じ構成となっている。従って、第９の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。ただし、第９の実施例の場合、上側ヒートシンク５０に伝わった熱を１個の凸部５０ａを介して下側ヒートシンク４６へ伝達する構成であるから、熱伝達性が低下するように考えられるが、上側ヒートシンク５０の厚み寸法を厚くするように調整したり、凸部５０ａの幅寸法（図１２中の左右方向の寸法）を広くするように調整したりすることにより、第８の実施例とほぼ同等の熱伝達性（即ち、放熱性）を実現することができる。
【００６５】
図１３は、本発明の第１０の実施例を示すものである。尚、第８の実施例と同一部分には同一符号を付している。この第１０の実施例においては、第８の実施例の半導体装置１１を冷却体２１に取り付ける場合に、絶縁シート２２の代わりに、絶縁基板５１を使用するように構成した。この絶縁基板５１は、例えばＡｌＮやＡｌ２Ｏ３等のセラミック基板で構成されており、その両面にシリコーングリス（やシリコーンゲル等）５１ａを塗布してから、半導体装置１１（の下側ヒートシンク４６）の下面と、冷却体２１の上面との間に挟持するように構成している。尚、シリコーングリス５１ａを、半導体装置１１（の下側ヒートシンク４６）の下面と、冷却体２１の上面とに塗布するように構成しても良い。
【００６６】
そして、上述した以外の第１０の実施例の構成は、第８の実施例と同じ構成となっている。従って、第１０の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。
【００６７】
図１４は、本発明の第１１の実施例を示すものである。尚、第１０の実施例と同一部分には同一符号を付している。この第１１の実施例においては、絶縁基板５１を使用することやめるように構成した。具体的には、下側ヒートシンク４６の下面（即ち、半導体素子１２が接合される面と反対側の面）に、絶縁層（絶縁膜）５２を設けた。この絶縁層５２は、例えばＡｌＮやＡｌ２Ｏ３等のセラミック単板で構成することが好ましい。この場合、セラミック単板を下側ヒートシンク４６の下面に接着すれば良い。
【００６８】
また、セラミック材料を下側ヒートシンク４６の下面に溶射してセラミック膜を形成し、このセラミック膜を上記絶縁層５２としても良い。更に、下側ヒートシンク４６の下面に例えばエポキシ系やポリイミド系等の樹脂の膜を形成し、この膜を絶縁層５２としても良い。更にまた、上記樹脂の中に、無機系のフィラー等を混入させるように構成しても良い。
【００６９】
さて、上記した構成の半導体装置１１を冷却体２１に取り付ける際には、冷却体２１の上面または半導体装置１１（の下側ヒートシンク４６）の下面に、シリコーングリスやシリコーンゲルやシリコーン接着剤等を塗布しておくことが好ましい。
【００７０】
そして、上述した以外の第１１の実施例の構成は、第１０の実施例と同じ構成となっている。従って、第１１の実施例においても、第１０の実施例とほぼ同じ作用効果を得ることができる。
【００７１】
図１５及び図１６は、本発明の第１２の実施例を示すものである。尚、第８の実施例と同一部分には同一符号を付している。この第１２の実施例においては、下側ヒートシンク５３として、予め上下両面に絶縁層５３ａ、５３ａが形成された平板状の金属体を使用した。この絶縁層５３ａ、５３ａは、上記第１１の実施例の絶縁層５２とほぼ同様にして形成されている。
【００７２】
そして、上記下側ヒートシンク５３の上面側（半導体素子１２を半田付けする側）においては、図１６に示すように、半導体素子１２を載置する部分５３ｂの絶縁層が除去されており、上記部分５３ｂ以外の部分だけに絶縁層５３ａが形成されている。
【００７３】
また、上述した以外の第１２の実施例の構成は、第８の実施例と同じ構成となっている。従って、第１２の実施例においても、第８の実施例とほぼ同じ作用効果を得ることができる。特に、第１２の実施例によれば、冷却体２１に半導体装置１１を取り付けるときに使用する絶縁シートを不要にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の縦断側面図
【図２】（ａ）は半導体装置を冷却装置に組み付けた構成の一例を示す側面図、（ｂ）は半導体装置を冷却装置に組み付けた構成の一例を示す正面図
【図３】半導体装置を冷却装置に組み付けた構成の他の例を示す側面図
【図４】本発明の第２の実施例を示す図１相当図
【図５】本発明の第３の実施例を示す図１相当図
【図６】本発明の第４の実施例を示す図５相当図
【図７】本発明の第５の実施例を示す半導体装置の斜視図
【図８】本発明の第６の実施例を示す図１相当図
【図９】本発明の第７の実施例を示す図１相当図
【図１０】半導体装置の正面図
【図１１】本発明の第８の実施例を示す図１相当図
【図１２】本発明の第９の実施例を示す図１相当図
【図１３】本発明の第１０の実施例を示すものであり、半導体装置を冷却体に取り付ける過程を説明する図
【図１４】本発明の第１１の実施例を示す図１３相当図
【図１５】本発明の第１２の実施例を示す図１相当図
【図１６】下側ヒートシンクの上面図
【図１７】従来構成を示す図１相当図
【図１８】図２相当図
【符号の説明】
１１は半導体装置、１２は半導体素子、１３は下側ヒートシンク（第１の金属体）、１４は上側ヒートシンク（第２の金属体）、１４ａは延設部、１５はヒートシンクブロック、１７は樹脂、１８はモールド成形体、１９は平面部、２０は冷却装置、２１は冷却体、２２は絶縁シート、２３は取付部材、２５は取付部材、２７は上側ヒートシンク（第２の金属体）、２７ａは延設部、２８はモールド成形体、２９は平面部、３０は左側ヒートシンク（第１の金属体）、３１は右側ヒートシンク（第２の金属体）、３２、３３は半導体素子、３４ａ、３４ｂは左側ヒートシンク（第１の金属体）、４１は上側ヒートシンク、４２、４３、４４は金属体、４５は半田、４６は下側ヒートシンク、４７は上側ヒートシンク、４７ａは延設部、４８は絶縁層、４９は上側ヒートシンク、４９ａ、４９ａは凸部、５０は上側ヒートシンク、５０ａは凸部、５１は絶縁基板、５２は絶縁層（絶縁膜）、５３は下側ヒートシンク、５３ａ、５３ａは絶縁層を示す。

Claims (12)

  1. パワー半導体素子と、このパワー半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、前記パワー半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
    モールド成形体の１つの平面部に、前記第１の金属体及び前記第２の金属体を露出させるように構成すると共に、
    前記モールド成形体の１つの平面部から露出した前記第１の金属体及び前記第２の金属体は、絶縁シートを介して冷却体に当接されていることを特徴とする半導体装置。
  2. 前記第１の金属体を平板状に構成し、この第１の金属体のうちの前記パワー半導体素子を接合していない側の面を露出させると共に、
    前記第２の金属体を平板状に構成し、且つ、この第２の金属体の両端部を延設させて段状に折曲させ、これら延設部を露出させるように構成したことを特徴とする請求項１記載の半導体装置。
  3. 前記パワー半導体素子を、前記モールド成形体の１つの平面部に対して垂直となるように配置したことを特徴とする請求項１記載の半導体装置。
  4. 前記パワー半導体素子を、前記モールド成形体の１つの平面部に対して傾斜するように配置したことを特徴とする請求項１記載の半導体装置。
  5. 複数のパワー半導体素子を備えたことを特徴とする請求項１記載の半導体装置。
  6. 前記複数のパワー半導体素子として、上相素子及び下相素子を備え、２ｉｎ１モジュールとして構成したことを特徴とする請求項５記載の半導体装置。
  7. 前記第２の金属体を、２個以上の金属体を接合して構成したことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記第１の金属体及び前記第２の金属体に突設された端子部は、前記モールド成形体の他の平面部から突出するように構成されていることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
  9. 半導体素子と、この半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
    モールド成形体の１つの平面部に、前記第１の金属体及び前記第２の金属体を露出させるように構成すると共に、
    前記半導体素子を、前記モールド成形体の１つの平面部に対して傾斜するように配置したことを特徴とする半導体装置。
  10. 半導体素子と、この半導体素子の裏面側に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
    モールド成形体の１つの平面部に、前記第１の金属体または前記第２の金属体のどちらか一方を露出させると共に、
    前記露出した金属体に対して、他方の金属体を絶縁層を介して接合させたことを特徴とする半導体装置。
  11. 前記第１の金属体を平板状に構成し、この第１の金属体のうちの前記半導体素子を接合していない側の面を露出させると共に、
    前記第２の金属体を平板状に構成し、且つ、この第２の金属体の両端部を延設させて段状に折曲させ、これら延設部を前記絶縁層を介して前記第１の金属体に接合させるように構成したことを特徴とする請求項１０記載の半導体装置。
  12. 前記第１の金属体のうちの前記半導体素子が接合される面と反対側の面に絶縁膜を設けたことを特徴とする請求項１０または１１記載の半導体装置。
JP2002312615A 2001-12-27 2002-10-28 半導体装置 Expired - Lifetime JP3627738B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002312615A JP3627738B2 (ja) 2001-12-27 2002-10-28 半導体装置
US10/326,555 US6917103B2 (en) 2001-12-27 2002-12-23 Molded semiconductor power device having heat sinks exposed on one surface
DE10260663A DE10260663B4 (de) 2001-12-27 2002-12-23 Kühleinheit und Halbleitervorrichtung
CNB02159368XA CN1226785C (zh) 2001-12-27 2002-12-26 半导体功率器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001397543 2001-12-27
JP2001-397543 2001-12-27
JP2002312615A JP3627738B2 (ja) 2001-12-27 2002-10-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2003258166A JP2003258166A (ja) 2003-09-12
JP3627738B2 true JP3627738B2 (ja) 2005-03-09

Family

ID=26625337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002312615A Expired - Lifetime JP3627738B2 (ja) 2001-12-27 2002-10-28 半導体装置

Country Status (4)

Country Link
US (1) US6917103B2 (ja)
JP (1) JP3627738B2 (ja)
CN (1) CN1226785C (ja)
DE (1) DE10260663B4 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
JP4468115B2 (ja) * 2004-08-30 2010-05-26 株式会社ルネサステクノロジ 半導体装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
US8466546B2 (en) * 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
US7342294B2 (en) * 2005-07-01 2008-03-11 International Business Machines Corporation SOI bipolar transistors with reduced self heating
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US7508067B2 (en) 2005-10-13 2009-03-24 Denso Corporation Semiconductor insulation structure
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
ES2705170T3 (es) * 2007-11-13 2019-03-22 Siemens Ag Módulo de semiconductor de potencia
JP4531087B2 (ja) * 2007-11-19 2010-08-25 三菱電機株式会社 電力用半導体装置
JP2009283656A (ja) * 2008-05-22 2009-12-03 Denso Corp 半導体装置およびその製造方法
US8138587B2 (en) 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8274164B2 (en) * 2008-11-06 2012-09-25 Microsemi Corporation Less expensive high power plastic surface mount package
JP5268660B2 (ja) * 2009-01-08 2013-08-21 三菱電機株式会社 パワーモジュール及びパワー半導体装置
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
JP5440427B2 (ja) * 2010-07-09 2014-03-12 株式会社デンソー 半導体装置およびその製造方法
JP5709299B2 (ja) * 2010-09-29 2015-04-30 ローム株式会社 半導体パワーモジュールおよびその製造方法
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
US8350376B2 (en) * 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013171891A (ja) * 2012-02-17 2013-09-02 Toshiba Corp 半導体装置、半導体モジュール、及び半導体モジュールの製造方法
JP5959285B2 (ja) * 2012-04-18 2016-08-02 株式会社東芝 半導体モジュール
ITMI20120713A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Sistema elettronico a montaggio attraverso fori passanti con elementi di dissipazione serrati tra loro contro corpo isolante
ITMI20120711A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo di potenza
ITMI20120712A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
JP6165525B2 (ja) 2012-10-31 2017-07-19 株式会社東芝 半導体電力変換装置およびその製造方法
JP6058353B2 (ja) 2012-11-02 2017-01-11 株式会社東芝 半導体装置
JP6028810B2 (ja) * 2012-11-20 2016-11-24 トヨタ自動車株式会社 半導体装置
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US9397018B2 (en) * 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9204573B2 (en) * 2013-05-08 2015-12-01 Kabushiki Kaisha Toshiba Power conversion apparatus
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP6407756B2 (ja) 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
JP6316073B2 (ja) * 2014-04-11 2018-04-25 株式会社東芝 半導体モジュールの製造方法
JP5955911B2 (ja) * 2014-08-27 2016-07-20 株式会社ジェイデバイス 半導体装置
JP6363051B2 (ja) * 2015-09-04 2018-07-25 日立オートモティブシステムズ株式会社 半導体装置及びインバータ回路
WO2017168756A1 (ja) 2016-04-01 2017-10-05 三菱電機株式会社 半導体装置
JP2018056356A (ja) * 2016-09-29 2018-04-05 株式会社東芝 半導体装置
US11439039B2 (en) 2020-12-07 2022-09-06 Hamilton Sundstrand Corporation Thermal management of electronic devices on a cold plate
WO2022201426A1 (ja) * 2021-03-25 2022-09-29 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN115602656B (zh) * 2022-12-12 2023-10-27 英诺赛科(苏州)半导体有限公司 半导体组件及其制备方法、半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112053U (ja) 1988-01-22 1989-07-27
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JPH08139241A (ja) 1994-11-07 1996-05-31 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
JP4260263B2 (ja) 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
TW463346B (en) * 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2001244391A (ja) * 1999-12-21 2001-09-07 Toyota Central Res & Dev Lab Inc マルチチップモジュールの冷却構造
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP4416140B2 (ja) 2000-04-14 2010-02-17 日本インター株式会社 樹脂封止型半導体装置
JP4458502B2 (ja) 2000-07-17 2010-04-28 日本インター株式会社 面実装型半導体装置
JP2003243594A (ja) 2001-01-31 2003-08-29 Sanyo Electric Co Ltd 半導体装置の製造方法
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package

Also Published As

Publication number Publication date
DE10260663B4 (de) 2011-02-10
US20030122232A1 (en) 2003-07-03
CN1430268A (zh) 2003-07-16
CN1226785C (zh) 2005-11-09
JP2003258166A (ja) 2003-09-12
US6917103B2 (en) 2005-07-12
DE10260663A1 (de) 2003-07-24

Similar Documents

Publication Publication Date Title
JP3627738B2 (ja) 半導体装置
JP4338620B2 (ja) 半導体装置及びその製造方法
JP2001156219A (ja) 半導体装置
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP2003100987A (ja) 半導体装置
JPH11145381A (ja) 半導体マルチチップモジュール
CN109196637B (zh) 半导体装置
WO2005117116A1 (ja) 半導体装置
JP3879361B2 (ja) 半導体装置の実装構造およびその実装方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP4062157B2 (ja) 半導体モジュール実装構造
JP2004228352A (ja) 電力半導体装置
JP3770164B2 (ja) 半導体装置およびその製造方法
JP2009231685A (ja) パワー半導体装置
JP2924867B2 (ja) 混成集積回路装置及びその製造方法
JP2022143167A (ja) 半導体装置
JP2000299419A (ja) 半導体装置
JP3894749B2 (ja) 半導体装置
WO2024116899A1 (ja) 半導体装置、および半導体装置の製造方法
JPH09213877A (ja) マルチチップモジュール半導体装置
JP4013780B2 (ja) 半導体装置の実装構造
JP2006294729A (ja) 半導体装置
WO2024116743A1 (ja) 半導体装置
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JP4060020B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040513

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3627738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term