JPS6328060A - 集積回路とその製造方法 - Google Patents
集積回路とその製造方法Info
- Publication number
- JPS6328060A JPS6328060A JP62165141A JP16514187A JPS6328060A JP S6328060 A JPS6328060 A JP S6328060A JP 62165141 A JP62165141 A JP 62165141A JP 16514187 A JP16514187 A JP 16514187A JP S6328060 A JPS6328060 A JP S6328060A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- area
- type
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 41
- 238000005468 ion implantation Methods 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- -1 boron ions Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 41
- 150000004767 nitrides Chemical class 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、バイポーラトランジスタと相補型MO3)
ランマスクを含み、バイポーラトランジスタのエミッタ
接続端とベース接続端ならびにMOSトランジスタのゲ
ート電極の少くとも一部分がドープされた高融点金属ケ
イ化物から成る集積回路とその製造方法に関するもので
ある。
ランマスクを含み、バイポーラトランジスタのエミッタ
接続端とベース接続端ならびにMOSトランジスタのゲ
ート電極の少くとも一部分がドープされた高融点金属ケ
イ化物から成る集積回路とその製造方法に関するもので
ある。
この種の集積回路は既に特開昭62−65358号公報
に記載されているが、ケイ化物を使用することによりそ
の製造に際して必要なイオン注入マスクを減らすことが
できるだけではなく、ベース、エミッタおよびコレクタ
の接触形成に際しての金属化マスクを互に無関係にする
ことができる。
に記載されているが、ケイ化物を使用することによりそ
の製造に際して必要なイオン注入マスクを減らすことが
できるだけではなく、ベース、エミッタおよびコレクタ
の接触形成に際しての金属化マスクを互に無関係にする
ことができる。
上記の公報による集積回路ではn型皿形領域がトランジ
スタのコレクタを形成し、n゛型にドープされた領域を
覆っている。この領域は深部まで延びたコレクタ接続端
を通してバイポーラトランジスタ区域に接続される。こ
れによってケイ化物又は多結晶体(ポリシリコンと金属
ケイ化物の二重N)を使用することによる利点と深部に
達するコレクタ接続端による利点が併合され、例えばコ
レクタ通路抵抗が低減すると同時にランチアンプ耐性が
高められる。
スタのコレクタを形成し、n゛型にドープされた領域を
覆っている。この領域は深部まで延びたコレクタ接続端
を通してバイポーラトランジスタ区域に接続される。こ
れによってケイ化物又は多結晶体(ポリシリコンと金属
ケイ化物の二重N)を使用することによる利点と深部に
達するコレクタ接続端による利点が併合され、例えばコ
レクタ通路抵抗が低減すると同時にランチアンプ耐性が
高められる。
〔発明が解決しようとする問題点]
この発明の目的は、CMO3)ランマスタとバイポーラ
トランジスタを含むta回路に対して多結晶体とケイ化
物を拡散源ならびにエミッタ接続端として使用するこに
よりエミツタ幅の縮小を可能にし、それによって実装密
度を更に高めることである。
トランジスタを含むta回路に対して多結晶体とケイ化
物を拡散源ならびにエミッタ接続端として使用するこに
よりエミツタ幅の縮小を可能にし、それによって実装密
度を更に高めることである。
更にできるだけ簡単でマスク節約型の工程段により上記
の集積回路を製作することができる製法を提供すること
もこの発明の目的である。この製法においてはnチャネ
ルとpチャネルのMOSトランジスタがそのチャネル導
電型に対応してn゛型又はp゛型にドープされたポリシ
リコンゲートをもって構成され、この変更されたドーピ
ング情況に基き短チヤネル特性が改善される。ポリシリ
コンと金属ケイ化物のドープされた二重層から成るゲー
ト電極を備えるpチャネルとnチャネルMO3)ランマ
スタに対するこの種の製法は特願昭61−279518
号明細書において提案されている。
の集積回路を製作することができる製法を提供すること
もこの発明の目的である。この製法においてはnチャネ
ルとpチャネルのMOSトランジスタがそのチャネル導
電型に対応してn゛型又はp゛型にドープされたポリシ
リコンゲートをもって構成され、この変更されたドーピ
ング情況に基き短チヤネル特性が改善される。ポリシリ
コンと金属ケイ化物のドープされた二重層から成るゲー
ト電極を備えるpチャネルとnチャネルMO3)ランマ
スタに対するこの種の製法は特願昭61−279518
号明細書において提案されている。
この発明は冒頭に挙げた種類の集積回路に関するもので
、その特徴はベースとエミッタの接vc端およびゲー)
[極が回路の一平面内に設けられ、それらのp゛型又は
n1型のドーピングがMOSトランジスタのソース・ド
レン領域の製作に際してイオン注入と拡散によって実施
されることである。エミッタとベースの接続端ならびに
ゲート電極がポリシリコンとケイ化タンタルの二重層か
ら成りスペーサ酸化膜と呼ばれる側面絶縁分離層を備え
ることもこの発明の枠内にある。
、その特徴はベースとエミッタの接vc端およびゲー)
[極が回路の一平面内に設けられ、それらのp゛型又は
n1型のドーピングがMOSトランジスタのソース・ド
レン領域の製作に際してイオン注入と拡散によって実施
されることである。エミッタとベースの接続端ならびに
ゲート電極がポリシリコンとケイ化タンタルの二重層か
ら成りスペーサ酸化膜と呼ばれる側面絶縁分離層を備え
ることもこの発明の枠内にある。
この発明は更に上記の集積回路の製造方法にも関し、そ
の特徴は特許請求の範囲第4項に述べられている工程段
KW (a)から(■までを採用することである。
の特徴は特許請求の範囲第4項に述べられている工程段
KW (a)から(■までを採用することである。
この発明の種々の実施態様、特にポリシリコンを局部酸
化し続いて酸化物のエツチングを行いゲートに酸化膜ス
ペーサを形成させる方法は特許請求の範囲第5項以下に
示されている。この実施態様ではバイポーラトランジス
タの区域においてのベースとエミッタの接続端の間を分
離する困難なエツチング過程が除かれる。
化し続いて酸化物のエツチングを行いゲートに酸化膜ス
ペーサを形成させる方法は特許請求の範囲第5項以下に
示されている。この実施態様ではバイポーラトランジス
タの区域においてのベースとエミッタの接続端の間を分
離する困難なエツチング過程が除かれる。
特開昭62−65358号公報に提案されている方法に
比べてこの発明の方法は、特にベースとエミッタの接続
端が同一平面内にありそれによってエミッタ・ベース接
続端の間の間層が更に縮小され通路抵抗が低減されると
いう利点を示す。
比べてこの発明の方法は、特にベースとエミッタの接続
端が同一平面内にありそれによってエミッタ・ベース接
続端の間の間層が更に縮小され通路抵抗が低減されると
いう利点を示す。
第1図乃至第17図に示した2つの実施例についてこの
発明による製造過程を更に詳細に説明する0図面中筒1
図から第12図までと第13図および第14閲には両実
施例において必要な工程段階をまとめて示す。第15図
乃至第17図は特開昭62−65358号公報に記載さ
れた方法とこの発明の方法によって作られたときのnp
nトランジスタのベース・エミッタ複合体の寸法を比較
したものである。
発明による製造過程を更に詳細に説明する0図面中筒1
図から第12図までと第13図および第14閲には両実
施例において必要な工程段階をまとめて示す。第15図
乃至第17図は特開昭62−65358号公報に記載さ
れた方法とこの発明の方法によって作られたときのnp
nトランジスタのベース・エミッタ複合体の寸法を比較
したものである。
第1図: 抵抗率20Ω1にp型ドープされSin7層
2で覆われた(100)面を表面とするシリコン単結晶
板1にフォトレジストマスク4を設けた後アンチモン又
はヒ素のイオン注入5を面密度3 X 10 l5CI
11−”、イオンエネルギー80keVで実施して埋込
みコレクタ領域3を作る。
2で覆われた(100)面を表面とするシリコン単結晶
板1にフォトレジストマスク4を設けた後アンチモン又
はヒ素のイオン注入5を面密度3 X 10 l5CI
11−”、イオンエネルギー80keVで実施して埋込
みコレクタ領域3を作る。
第2図: 第1図の構造から5iOzJ!2を除去した
後抵抗率20Ωcmにp−型ドープされたエピタキシャ
ル層7を厚さ3μmに析出させ、厚さ50nmのSin
、層8と厚さ140nmのCVD窒化9937層9から
成る二重層で層7を覆う。フォトレジスト構造10を通
して窒化物層9を構造化した後注入面密度3 X 10
”cm−”、イオンエネルギー80keVのリンイオ
ンによるコレクタ深部注入11を実施する。
後抵抗率20Ωcmにp−型ドープされたエピタキシャ
ル層7を厚さ3μmに析出させ、厚さ50nmのSin
、層8と厚さ140nmのCVD窒化9937層9から
成る二重層で層7を覆う。フォトレジスト構造10を通
して窒化物層9を構造化した後注入面密度3 X 10
”cm−”、イオンエネルギー80keVのリンイオ
ンによるコレクタ深部注入11を実施する。
第3図−図は所定箇所の窒化物層構造を除去した後注入
面密度2 X 10 ”cm−”、イオンエスルギー1
80keVのリンイオン注入12によりn型皿形領域(
第4図に14として示される)を形成させる情況を示す
。ここでは窒化物層構造部分9aが残されているから注
入領域13が形成される。
面密度2 X 10 ”cm−”、イオンエスルギー1
80keVのリンイオン注入12によりn型皿形領域(
第4図に14として示される)を形成させる情況を示す
。ここでは窒化物層構造部分9aが残されているから注
入領域13が形成される。
第4図; n型皿形領域14をマスクするための酸化処
理と同時にリンイオンの拡散即ち領域14とコレクタ接
続端6へのドライブインが行われる。表面には窒化物構
造9aをマスクとしてSiO□層15層形5される。こ
のI 150 ’Cの熱処理によりコレクタ接続端6は
約3μmの深さまで基板1内に押し進められ、確実に埋
込みコレクタ領域3に達する。
理と同時にリンイオンの拡散即ち領域14とコレクタ接
続端6へのドライブインが行われる。表面には窒化物構
造9aをマスクとしてSiO□層15層形5される。こ
のI 150 ’Cの熱処理によりコレクタ接続端6は
約3μmの深さまで基板1内に押し進められ、確実に埋
込みコレクタ領域3に達する。
第5図: 窒化シリコン構造9aの除去後SiO□層1
5をマスクとし、面密度8×19IICII+弓、イオ
ンエネルギー60keVの全面的ホウ素イオン深部注入
16によりnチャネルトランジスタの二重チャネルイオ
ン注入の第1深部注入が実施される。
5をマスクとし、面密度8×19IICII+弓、イオ
ンエネルギー60keVの全面的ホウ素イオン深部注入
16によりnチャネルトランジスタの二重チャネルイオ
ン注入の第1深部注入が実施される。
これによってチャネルの下にp型ドープ区域17が作ら
れる。
れる。
第6図: 熱酸化5i02層(厚さ50nm)と析出し
た窒化シリコン層(厚さ140nm)の二重層(18,
19)が形成され、窒化シリコン層19はフォトレジス
ト構造20をマスクとして後に続く局部酸化(LOGO
5)に際してのマスクとしての構造化が行われる。
た窒化シリコン層(厚さ140nm)の二重層(18,
19)が形成され、窒化シリコン層19はフォトレジス
ト構造20をマスクとして後に続く局部酸化(LOGO
5)に際してのマスクとしての構造化が行われる。
第1皿: nチャネル領域にフィールドドーピングを
行うためあらためてフォトレジスト構造21を設けた後
面密度1.2 X 10 ”crn−”、イオンエネル
ギー25keVのホウ素イオン注入22が実施され、p
型ドープ区域23が作られる。
行うためあらためてフォトレジスト構造21を設けた後
面密度1.2 X 10 ”crn−”、イオンエネル
ギー25keVのホウ素イオン注入22が実施され、p
型ドープ区域23が作られる。
IL園二 基板1内の能動トランジスタ領域間の分離に
必要なフィールド酸化膜24がフォトレジスト構造21
の除去後窒化シリコン構造19を使用する局部酸化によ
りSiO□層18上に厚さ850nmに形成される。以
後両方の酸化物層を合せて24とする。
必要なフィールド酸化膜24がフォトレジスト構造21
の除去後窒化シリコン構造19を使用する局部酸化によ
りSiO□層18上に厚さ850nmに形成される。以
後両方の酸化物層を合せて24とする。
玉工皿: 窒化シリコン構造19の除去後ゲート酸化処
理により厚さ25nmのゲート酸化膜25が形成される
。エミッタ接続とゲートの材料としてポリシリコンを使
用する必要がある場合には、高いチャネルドーピングの
ためこの箇所にホウ素イオンを使用する浅いチャネルイ
オン注入を行うことが推奨される。この浅いイオン注入
は面密度2 X 10 ”01−”、イオンエネルギー
25keVをもって実施し、深いイオン注入はMOS)
ランマスクのnチャネル領域だけに面密度8 x 10
”cm−”、イオンエネルギー60keVをもって実
施する。これによってバイポーラトランジスタのベース
内にチャネル領域26と27およびp型頭域28が形成
される。
理により厚さ25nmのゲート酸化膜25が形成される
。エミッタ接続とゲートの材料としてポリシリコンを使
用する必要がある場合には、高いチャネルドーピングの
ためこの箇所にホウ素イオンを使用する浅いチャネルイ
オン注入を行うことが推奨される。この浅いイオン注入
は面密度2 X 10 ”01−”、イオンエネルギー
25keVをもって実施し、深いイオン注入はMOS)
ランマスクのnチャネル領域だけに面密度8 x 10
”cm−”、イオンエネルギー60keVをもって実
施する。これによってバイポーラトランジスタのベース
内にチャネル領域26と27およびp型頭域28が形成
される。
第10図: フォトレジストマスク30を設けた後面密
度9 X 10 l3ct11−”、イオンエネルギー
80keVのホウ素イオン注入によりバイポーラトラン
ジスタのベース領域に対するイオン注入29が実施され
、p型にドープされたベース領域31が形成される。ベ
ース領域28.31の区域でゲート酸化膜25が除去さ
れる。ここまでの製造過程は特開昭62−65358号
公報の第1図乃至第10図に示されている工程段階に一
致する。
度9 X 10 l3ct11−”、イオンエネルギー
80keVのホウ素イオン注入によりバイポーラトラン
ジスタのベース領域に対するイオン注入29が実施され
、p型にドープされたベース領域31が形成される。ベ
ース領域28.31の区域でゲート酸化膜25が除去さ
れる。ここまでの製造過程は特開昭62−65358号
公報の第1図乃至第10図に示されている工程段階に一
致する。
第11図: フォトレジスト構造30の除去後ポリシリ
コン層32とケイ化タンタル層33がら成る二重層を全
面析出させ、これにゲート電極35.36およびベース
接Vt端とエミッタ接続端の構造をフォトレジスト技術
によって作ることによりMOSトランジスマス、Cのゲ
ート電極(35゜36)とバイポーラトランジスタAの
ベースとエミッタの接続端(37,38)が作られる。
コン層32とケイ化タンタル層33がら成る二重層を全
面析出させ、これにゲート電極35.36およびベース
接Vt端とエミッタ接続端の構造をフォトレジスト技術
によって作ることによりMOSトランジスマス、Cのゲ
ート電極(35゜36)とバイポーラトランジスタAの
ベースとエミッタの接続端(37,38)が作られる。
二重層(32,33)の代りにケイ化タンタルの単純層
を使用することも可能である。
を使用することも可能である。
111皿: 例えばテトラエチル・オルト・ケイ酸塩の
熱分解により酸化物層を全面析出させ、これを戻しエツ
チングすることによりゲート構造35.36ならびにエ
ミッタとベースの接続端構造37.38に対してスペー
サと呼ばれる側面絶縁分離層39が作られる。続いてn
チャネルトランジスタBのソース・ドレン領域40の形
成と同時にバイポーラトランジスタAのエミッタ接続端
38とゲート電極35のドーピングが面密度8×10”
cm−”、イオンエネルギー80keVのリンイオン注
入によって実現する。その際pチャネルトランジスタ区
域およびエミッタ接続端区域38を除くバイポーラトラ
ンジスタ区域はフォトレジスト層でマスクされる。この
過程は図面に示されていない。
熱分解により酸化物層を全面析出させ、これを戻しエツ
チングすることによりゲート構造35.36ならびにエ
ミッタとベースの接続端構造37.38に対してスペー
サと呼ばれる側面絶縁分離層39が作られる。続いてn
チャネルトランジスタBのソース・ドレン領域40の形
成と同時にバイポーラトランジスタAのエミッタ接続端
38とゲート電極35のドーピングが面密度8×10”
cm−”、イオンエネルギー80keVのリンイオン注
入によって実現する。その際pチャネルトランジスタ区
域およびエミッタ接続端区域38を除くバイポーラトラ
ンジスタ区域はフォトレジスト層でマスクされる。この
過程は図面に示されていない。
同様にしてpチャネルトランジスタCのソース・ドレン
領域41の形成とバイポーラトランジスタAのベース接
続端37とゲート電極36のp型ドーピングが面密度4
X 10 ”clm−”、イオンエネルギー40ke
Vのホウ素イオン注入によって同時に行われる。そのv
p、nチャネルトランジスタ区域Bとバイポーラトラン
ジスタAのエミッタ接続端38はフォトレジストマスク
で覆われる。エミッタとベースの接続端(37,38)
の間隔はスペーサ酸化膜39によって定められる。
領域41の形成とバイポーラトランジスタAのベース接
続端37とゲート電極36のp型ドーピングが面密度4
X 10 ”clm−”、イオンエネルギー40ke
Vのホウ素イオン注入によって同時に行われる。そのv
p、nチャネルトランジスタ区域Bとバイポーラトラン
ジスタAのエミッタ接続端38はフォトレジストマスク
で覆われる。エミッタとベースの接続端(37,38)
の間隔はスペーサ酸化膜39によって定められる。
エミッタとベースの接続端から領域42.43への拡散
が行われた後は接触孔の形成、金属化および表面安定化
等の公知技術により集積回路が完成する。
が行われた後は接触孔の形成、金属化および表面安定化
等の公知技術により集積回路が完成する。
第12図の下に記入されているA、B、Cはそれぞれバ
イポーラトランジスタ区域、nチャネルトランジスタ区
域、pチャネルトランジスタ区域を表わす。
イポーラトランジスタ区域、nチャネルトランジスタ区
域、pチャネルトランジスタ区域を表わす。
この発明の一実施例では抵抗率0.02Ω印にp型ドー
プされた基板が使用され、第1図に示された埋込み形コ
レクタ形成用のイオン注入を省略することができる。又
出発材料の抵抗率が20ΩΩのときは第1図のイオン注
入を省略し、更に第3図に示されているエピタキシャル
層を除(ことができる、埋込み形コレクタを除くことに
より製造工程が簡略化される。
プされた基板が使用され、第1図に示された埋込み形コ
レクタ形成用のイオン注入を省略することができる。又
出発材料の抵抗率が20ΩΩのときは第1図のイオン注
入を省略し、更に第3図に示されているエピタキシャル
層を除(ことができる、埋込み形コレクタを除くことに
より製造工程が簡略化される。
第1図乃至第12図、特に第11図と第12図に示され
ている実施例と異る別の実施形態も可能である。この場
合第11図において述べた二重層(32,33)に代っ
てエミッタとベースの接続端(37,38)ならびにゲ
ート電極(35,36)の形成のためポリシリコン層を
設けこれを局部的に酸化し、スペーサ形成のため異方性
酸化膜エツチングを実施する。それによりゲートでは酸
化膜スペーサが形成され、バイポーラトランジスタ区域
ではベースとエミッタの接続端間を分離するための単結
晶シリコン上のポリシリコンの困難なエツチング過程が
除かれる。これらの過程は第13図と第14図に示され
ている。
ている実施例と異る別の実施形態も可能である。この場
合第11図において述べた二重層(32,33)に代っ
てエミッタとベースの接続端(37,38)ならびにゲ
ート電極(35,36)の形成のためポリシリコン層を
設けこれを局部的に酸化し、スペーサ形成のため異方性
酸化膜エツチングを実施する。それによりゲートでは酸
化膜スペーサが形成され、バイポーラトランジスタ区域
ではベースとエミッタの接続端間を分離するための単結
晶シリコン上のポリシリコンの困難なエツチング過程が
除かれる。これらの過程は第13図と第14図に示され
ている。
第13図: ここでは既に第1図乃至第10図について
述べられている第1実施例の総ての工程段階が終了して
いる。それに続いてSi02層44と窒化シリコン層4
5から成る二重層が全面的に設けられ、それを含む三重
層(32,44,45)がフォトレジスト技術と窒化物
エツチングによってゲート電極35.36およびエミッ
タとベースの接続i37.3Bに対応して構造化される
。ポリシリコンの酸化により酸化層46が形成される。
述べられている第1実施例の総ての工程段階が終了して
いる。それに続いてSi02層44と窒化シリコン層4
5から成る二重層が全面的に設けられ、それを含む三重
層(32,44,45)がフォトレジスト技術と窒化物
エツチングによってゲート電極35.36およびエミッ
タとベースの接続i37.3Bに対応して構造化される
。ポリシリコンの酸化により酸化層46が形成される。
第14図; 続いて5tot層46の異方性エツチング
によりスペーサ47が作られるが、このスペーサは第1
2図のスペーサ39に対して逆形である。窒化シリコン
マスク45を除去してゲート電極35.36上およびエ
ミッタ接続端38とベース接続端37上へのケイ化タン
タル層33の選択的析出が実施される。以後の過程は第
12図の場合と同様に実施され、各部分には同じ番号が
付けられている。
によりスペーサ47が作られるが、このスペーサは第1
2図のスペーサ39に対して逆形である。窒化シリコン
マスク45を除去してゲート電極35.36上およびエ
ミッタ接続端38とベース接続端37上へのケイ化タン
タル層33の選択的析出が実施される。以後の過程は第
12図の場合と同様に実施され、各部分には同じ番号が
付けられている。
第15図、第16図および第17図には特開昭62−6
5358号公報記載の方法によって作られた自己整合形
ではない従来のnpn )ランマスク(第15図、ただ
し接続端は2つの平面に設けられている=第16図)と
この発明の方法によって作られたバイポーラトランジス
タ(第17図)とについてベース・エミッタ複合体の寸
法比較を示す。文字“b”は最小ベース幅を表わす。ド
ーピングの種類と強度はp、n、p” 、n”で示され
る。“5int“は絶縁分離酸化膜であり、”B”と“
E”はベースとエミッタを表わす。
5358号公報記載の方法によって作られた自己整合形
ではない従来のnpn )ランマスク(第15図、ただ
し接続端は2つの平面に設けられている=第16図)と
この発明の方法によって作られたバイポーラトランジス
タ(第17図)とについてベース・エミッタ複合体の寸
法比較を示す。文字“b”は最小ベース幅を表わす。ド
ーピングの種類と強度はp、n、p” 、n”で示され
る。“5int“は絶縁分離酸化膜であり、”B”と“
E”はベースとエミッタを表わす。
第1図乃至第12図と第13図および第14図にはこの
発明の2種類の実施例の重要な工程段階をまとめて示し
、第15図乃至第17図には公知方法とこの発明の方法
によって作られたnpnトランジスタのベース・エミッ
タ複合体の寸法比較を示す。 A・・・バイポーラトランジスタ、B、C・・・相補型
MOSトランジスタ、1・・・基板、2・・・SiO□
層、3・・・埋込み領域、4・・・フォトレジストマス
ク、6・・・コレクタ接続端、7・・・エピタキシャル
層、8・・・酸化シリコン層、9・・・窒化シリコン層
、35.36・・・ゲート電極、37.38・・・エミ
ッタ接続端、40.41・・・ソース・ドレン領域。 IG 1 IG 4 IG 5 IG9 FIG 11 FIG13 FIG 14
発明の2種類の実施例の重要な工程段階をまとめて示し
、第15図乃至第17図には公知方法とこの発明の方法
によって作られたnpnトランジスタのベース・エミッ
タ複合体の寸法比較を示す。 A・・・バイポーラトランジスタ、B、C・・・相補型
MOSトランジスタ、1・・・基板、2・・・SiO□
層、3・・・埋込み領域、4・・・フォトレジストマス
ク、6・・・コレクタ接続端、7・・・エピタキシャル
層、8・・・酸化シリコン層、9・・・窒化シリコン層
、35.36・・・ゲート電極、37.38・・・エミ
ッタ接続端、40.41・・・ソース・ドレン領域。 IG 1 IG 4 IG 5 IG9 FIG 11 FIG13 FIG 14
Claims (1)
- 【特許請求の範囲】 1)バイポーラトランジスタ(A)と相補型MOSトラ
ンジスタ(B、C)を含み、バイポーラトランジスタ(
A)のエミッタとベースの接続端ならびにMOSトラン
ジスタ(B、C)のゲート電極が少くとも部分的に高融
点金属のケイ化物から成る集積回路において、ベースと
エミッタの接続端(37、38)およびゲート電極(3
5、36)が回路の一平面内に設けられ、それらのp^
+型又はn^+型のドーピングがMOSトランジスタの
ソース・ドレン領域(40、41)の形成に際してイオ
ン注入と拡散によって実施されることを特徴とする集積
回路。 2)ベースとエミッタの接続端(37、38)ならびに
ゲート電極(35、36)がポリシリコンとケイ化タン
タルの二重層(32、33)であることを特徴とする特
許請求の範囲第1項記載の集積回路。 3)ベースとエミッタの接続端(37、38)ならびに
ゲート電極(35、36)がスペーサ酸化膜と呼ばれる
側面絶縁分離層(39、47)を備えていることを特徴
とする特許請求の範囲第1項又は第2項記載の集積回路
。 4)次の工程段階: (a)p型ドープ基板(1)にマスク(4)を通しての
イオン注入によりn^+型ドープ埋込み領域(3)を作
る; (b)p型ドープエピタキシャル層(7)を全面的に成
長させる; (c)酸化シリコン(8)と窒化シリコン(9)から成
る絶縁分離二重層を全面的に形成させる; (d)予め窒化シリコン層(9)をフォトリソグラフィ
(10)により構造化した後n型ドーパントの深部注入
(11)により深部に達するコレクタ接続端(6)の区
域を画定する; (e)所定箇所の窒化シリコン構造を溶解除去した後n
型ドーパントのイオン注入(12)により基板(1)内
にn型皿形領域(14)を作る; (f)注入されたn型ドーパントイオンを基板(1)内
部に向って拡散させ、同時にn型皿形領域(14)内の
表面を酸化する; (g)窒化シリコン構造を除去した後酸化層(15)を
マスクとしてホウ素イオンの深部注入(16)によりn
チャネルトランジスタ(B)のチャネル領域(17)の
表面から遠い区域を作る; (H)酸化シリコン(18)と窒化シリコン(19)か
ら成る二重層を形成させ、続いて行われる局部酸化(L
OCOS)のために窒化シリコン層(19)に構造を作
る; (i)余分の区域をフォトレジストマスク(21)で覆
った後nチャネルトランジスタのフィールド酸化膜区域
(23)をドープするホウ素イオン注入(22)を実施
する; (j)フォトレジストマスク(21)を除去した後窒化
シリコン構造(19)を酸化マスクとして局部酸化によ
り基板(1)内の能動トランジスタ区域(A、B、C)
の分離に必要なフィールド酸化膜(24)を形成させる
; (k)窒化シリコン構造(19)を除去した後全面酸化
によりゲート酸化膜(25)を形成させる; (l)全面に平坦なホウ素イオン注入を行ってnチャネ
ルとpチャネルのMOSトランジスタのチャネル領域(
26、27)をドープする; (m)余分の区域をフォトレジストマスク(30)で覆
った後ホウ素イオン注入(29)によりバイポーラトラ
ンジスタ区域(A)にベース領域(31)を形成させる
; (n)ベース領域(31)内のゲート酸化膜(25)を
除去する; (o)金属ケイ化物層(33)又はポリシリコン(32
)と金属ケイ化物(33)の二重層を全面的に析出させ
る; (p)金属ケイ化物層(33)又は二重層(32、33
)に構造を作り、MOSトランジスタ(B、C)のゲー
ト電極(35、36)とバイポーラトランジスタ(A)
のベースとエミッタの接続端(37、38)を形成させ
る; (q)気相からの酸化物全面析出と戻しエッチングによ
り側面絶縁分離層(39)を作る; (r)pチャネルトランジスタ区域(C)とバイポーラ
トランジスタ区域(A)の中n型エミッタ領域(38)
とコレクタ接続領域を除く残りの部分を予めフォトレジ
ストマスクで覆いリンイオン注入によりnチャネルトラ
ンジスタ(B)のソース・ドレン領域(40)の形成と
バイポーラトランジスタ(A)のコレクタとエミッタの
接続端(38)ならびにnチャネルトランジスタ(B)
のゲート電極(35)のn型ドーピングを同時に実施す
る; (s)nチャネルトランジスタ区域(B)とバイポーラ
トランジスタ区域(A)の中p型ベース領域(37)を
除く残りの部分を予めフォトレジストマスク(44)で
覆い、 ホウ素イオン注入によりpチャネルトランジスタ(C)
のソース・ドレン領域(42)の形成とバイポーラトラ
ンジスタ(A)のベース接触部(37)ならびにpチャ
ネルトランジスタ(C)のゲート電極(36)のp型ド
ーピングを同時に実施する; (t)ベースとエッミッタの接続部(37、38)に対
する拡散のための高温処理を実施する; (u)中間酸化膜となる酸化シリコン層を気相から全面
的に析出させる; (v)接触孔区域の露出、接続電極形成のための金属化
および表面安定化を公知方法により実施する; によることを特徴とするバイポーラトランジスタと相補
型MOSトランジスタを含む集積回路の製造方法。 5)工程段階(o)、(p)および(q)の代りに次の
工程段階: (o_1)ポリシリコン層(32)、SiO_2層(4
4)および窒化シリコン層(45)の層列を析出させる
; (p_1)ゲート電極(33、36)ならびにベースと
エミッタの接続端(37、38)形成のための窒化シリ
コン層(45)の構造化とこの窒化シリコン層構造をマ
スクとするポリシリコン層(32)の酸化処理を実施す
る; (q_1)スペーサ酸化膜(47)を作る異方性酸化物
層エッチングならびにゲート電極(35、36)とベー
ス接続端(37)とエミッタ接続端(38)上への選択
的なケイ化物析出を実施する; が採用されることを特徴とする特許請求の範囲第4項記
載の方法。 6)工程段階(k)と(l)の間にnチャネルMOSト
ランジスタ(B)の区域に対するホウ素イオン注入が実
施されることを特徴とする特許請求の範囲第4項および
第5項記載の方法。 7)(100)面を表面とし抵抗率20Ωcmにp型ド
ープされたシリコン基板(1)が使用されることを特徴
とする特許請求の範囲第4項乃至第6項のいずれか1項
に記載の方法。 8) (100)面を表面とし抵抗率0.02Ω にp
型ドープされたシリコン基板(1)が使用され、工程段
階(a)が省略されることを特徴とする特許請求の範囲
第4項乃至第6項のいずれか1項に記載の方法。 9)工程段階(a)と(b)が省略されることを特徴と
する特許請求の範囲第4項乃至第7項のいずれか1項に
記載の方法。 10)工程段階(b)におけるp型ドープエピタキシャ
ル層(7)の抵抗率が20Ωcmに、その厚さが約3μ
mに設定されることを特徴とする特許請求の範囲第4項
乃至第9項のいずれか1項に記載方法。 11)工程段階(q)における側面絶縁分離層(39、
47)の形成がテトラエチル・オルト・ケイ酸塩の熱分
解によることを特徴とする特許請求の範囲第4項乃至第
10項のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3622525 | 1986-07-04 | ||
DE3622525.8 | 1986-07-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6328060A true JPS6328060A (ja) | 1988-02-05 |
JP2807677B2 JP2807677B2 (ja) | 1998-10-08 |
Family
ID=6304409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62165141A Expired - Lifetime JP2807677B2 (ja) | 1986-07-04 | 1987-06-29 | 集積回路の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5100811A (ja) |
EP (1) | EP0250721B1 (ja) |
JP (1) | JP2807677B2 (ja) |
KR (1) | KR950006984B1 (ja) |
AT (1) | ATE94688T1 (ja) |
CA (1) | CA1310763C (ja) |
DE (1) | DE3787407D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202856A (ja) * | 1988-02-09 | 1989-08-15 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
JPH025463A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JP2014187275A (ja) * | 2013-03-25 | 2014-10-02 | Seiko Epson Corp | 半導体装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5336911A (en) * | 1988-05-10 | 1994-08-09 | Seiko Epson Corporation | Semiconductor device |
US4943536A (en) * | 1988-05-31 | 1990-07-24 | Texas Instruments, Incorporated | Transistor isolation |
US5318917A (en) * | 1988-11-04 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
US5256582A (en) * | 1989-02-10 | 1993-10-26 | Texas Instruments Incorporated | Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate |
GB2233492A (en) * | 1989-06-16 | 1991-01-09 | Philips Nv | A method of manufacturing a semiconductor bimos device |
US5288651A (en) * | 1989-11-09 | 1994-02-22 | Kabushiki Kaisha Toshiba | Method of making semiconductor integrated circuit device including bipolar transistors, MOS FETs and CCD |
JPH03152939A (ja) * | 1989-11-09 | 1991-06-28 | Toshiba Corp | 半導体集積回路装置 |
JPH03198371A (ja) * | 1989-12-27 | 1991-08-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US5290714A (en) * | 1990-01-12 | 1994-03-01 | Hitachi, Ltd. | Method of forming semiconductor device including a CMOS structure having double-doped channel regions |
KR930008018B1 (ko) * | 1991-06-27 | 1993-08-25 | 삼성전자 주식회사 | 바이씨모스장치 및 그 제조방법 |
US6249030B1 (en) * | 1992-12-07 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | BI-CMOS integrated circuit |
DE4308958A1 (de) * | 1993-03-21 | 1994-09-22 | Prema Paezisionselektronik Gmb | Verfahren zur Herstellung von Bipolartransistoren |
US5652183A (en) * | 1994-01-18 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device containing excessive silicon in metal silicide film |
US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
US5439833A (en) * | 1994-03-15 | 1995-08-08 | National Semiconductor Corp. | Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance |
KR0141165B1 (ko) * | 1995-03-08 | 1998-07-15 | 김광호 | 반도체장치의 트랜지스터 제조방법 |
JPH09306924A (ja) * | 1996-03-15 | 1997-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP3321553B2 (ja) * | 1997-10-08 | 2002-09-03 | 松下電器産業株式会社 | Bi−CMOS集積回路装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117150A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路装置とその製造法 |
JPS6045065A (ja) * | 1983-08-04 | 1985-03-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 横型トランジスタの製造方法 |
JPS6058644A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体装置 |
JPS61110457A (ja) * | 1984-11-05 | 1986-05-28 | Nec Corp | 半導体装置 |
JPS61136255A (ja) * | 1984-12-07 | 1986-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 複合型半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
CH618633A5 (ja) * | 1978-02-07 | 1980-08-15 | Hermes Precisa International | |
DE3211761A1 (de) * | 1982-03-30 | 1983-10-06 | Siemens Ag | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
DE3230077A1 (de) * | 1982-08-12 | 1984-02-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung |
JPS5955052A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US4521952A (en) * | 1982-12-02 | 1985-06-11 | International Business Machines Corporation | Method of making integrated circuits using metal silicide contacts |
US4554572A (en) * | 1983-06-17 | 1985-11-19 | Texas Instruments Incorporated | Self-aligned stacked CMOS |
FR2549293B1 (fr) * | 1983-07-13 | 1986-10-10 | Silicium Semiconducteur Ssc | Transistor bipolaire haute frequence et son procede de fabrication |
JPS6080267A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体集積回路装置の製造方法 |
FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
EP0219641B1 (de) * | 1985-09-13 | 1991-01-09 | Siemens Aktiengesellschaft | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung |
US4929992A (en) * | 1985-09-18 | 1990-05-29 | Advanced Micro Devices, Inc. | MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions |
JPH0628296B2 (ja) * | 1985-10-17 | 1994-04-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US4764482A (en) * | 1986-11-21 | 1988-08-16 | General Electric Company | Method of fabricating an integrated circuit containing bipolar and MOS transistors |
-
1987
- 1987-03-26 AT AT87104507T patent/ATE94688T1/de not_active IP Right Cessation
- 1987-03-26 DE DE87104507T patent/DE3787407D1/de not_active Expired - Lifetime
- 1987-03-26 EP EP87104507A patent/EP0250721B1/de not_active Expired - Lifetime
- 1987-06-29 JP JP62165141A patent/JP2807677B2/ja not_active Expired - Lifetime
- 1987-07-03 CA CA000541208A patent/CA1310763C/en not_active Expired - Fee Related
- 1987-07-04 KR KR1019870007128A patent/KR950006984B1/ko not_active IP Right Cessation
-
1990
- 1990-12-21 US US07/632,411 patent/US5100811A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59117150A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路装置とその製造法 |
JPS6045065A (ja) * | 1983-08-04 | 1985-03-11 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 横型トランジスタの製造方法 |
JPS6058644A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体装置 |
JPS61110457A (ja) * | 1984-11-05 | 1986-05-28 | Nec Corp | 半導体装置 |
JPS61136255A (ja) * | 1984-12-07 | 1986-06-24 | Nippon Telegr & Teleph Corp <Ntt> | 複合型半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202856A (ja) * | 1988-02-09 | 1989-08-15 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
JPH025463A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JP2014187275A (ja) * | 2013-03-25 | 2014-10-02 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950006984B1 (ko) | 1995-06-26 |
EP0250721A3 (en) | 1990-05-23 |
US5100811A (en) | 1992-03-31 |
EP0250721B1 (de) | 1993-09-15 |
EP0250721A2 (de) | 1988-01-07 |
ATE94688T1 (de) | 1993-10-15 |
JP2807677B2 (ja) | 1998-10-08 |
DE3787407D1 (de) | 1993-10-21 |
CA1310763C (en) | 1992-11-24 |
KR880002245A (ko) | 1988-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6328060A (ja) | 集積回路とその製造方法 | |
JPS6265358A (ja) | 集積回路とその製造方法 | |
JPH05347383A (ja) | 集積回路の製法 | |
JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス | |
JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するBiCMOS集積回路 | |
JP3200169B2 (ja) | Mosデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法 | |
JPH04286154A (ja) | 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法 | |
JPH0241170B2 (ja) | ||
JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
JPH0831543B2 (ja) | BiCMOS半導体素子の製造方法 | |
JPH0529329A (ja) | 半導体装置の製造方法 | |
JPH06104272A (ja) | 半導体装置及び製造方法 | |
JPH07142419A (ja) | 半導体装置の製造方法 | |
JPH05315553A (ja) | ベース・エミッタ構造の製造方法及びBiCOMS回路の製造方法 | |
JPH08274201A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH07161728A (ja) | 半導体装置およびその製造方法 | |
JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
JPH0766283A (ja) | 半導体装置及びその製造方法 | |
JPS63284854A (ja) | 半導体装置とその製造方法 | |
JP2854947B2 (ja) | 半導体装置の製造方法 | |
JP2648808B2 (ja) | BiCMOS用バイポーラトランジスタ製造法 | |
JPH0481336B2 (ja) | ||
JPS6286752A (ja) | 半導体集積回路の製造方法 | |
JP3068733B2 (ja) | 半導体装置の製造方法 | |
JPH05283623A (ja) | BiCMOS集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |