JP5076098B2 - 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス - Google Patents
第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス Download PDFInfo
- Publication number
- JP5076098B2 JP5076098B2 JP2008117601A JP2008117601A JP5076098B2 JP 5076098 B2 JP5076098 B2 JP 5076098B2 JP 2008117601 A JP2008117601 A JP 2008117601A JP 2008117601 A JP2008117601 A JP 2008117601A JP 5076098 B2 JP5076098 B2 JP 5076098B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity
- poly
- emitter
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 21
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 25
- 239000007943 implant Substances 0.000 description 23
- 230000000295 complement effect Effects 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
本発明は半導体回路の製造に関し、下方にある真性ベース領域のエッジ部分に、エミッタ不純物が第二の多結晶半導体層から拡散する表面領域内に拡散するベース形成不純物のブランケット横方向拡散を容易にするために単結晶材料のそれより少なくとも数桁大きい不純物に対する拡散係数を有するドープされない第一の多結晶半導体層を最初に用いる相補的バイポーラトランジスタ集積回路アーキテクチャーの製造プロセスに関する。
相補的二重ポリバイポーラトランジスタの製造は慣習的に２つの別のエミッタドーピングマスクと２つの高ドーズエミッタインプラントと、加えて２つの外因性ベースドーピングマスク及び２つの高ドーズ外因性ベースインプラントを必要とし、そのコスト及びサイクル時間は高く、望ましくない。
一つの提案は米国特許第５１７５６０７号の明細書に記載されるようなマスクの複雑さを減少することであり、両方のトランジスタ極性型のベース及びエミッタポリをドープするために２つのインプラントのみを用いる。このプロセスのエミッタポリ形成段階（米国特許第５１７５６０７号の明細書の図３Ｌに対応する）でのアーキテクチャーの断面図は図１に概略が示される。そこに示されるようにＮＰＮデバイス１は従来の二重ポリトランジスタ構造を有し、ここではエミッタポリ層１３はベース接触ポリ層１１上に横方向に延在する。エミッタポリ層のこの延在はエミッタポリ１３の上面をベース接触ポリ１１内のギャップの幅よりも広くし、それを通してそれはベースと接触し、エミッタ接合の幅（最高の高周波性能のために小さいことが好ましい）を決定する。上面の幅はベースポリ内の開口が高周波数性能を改善するためにどんなに狭く作られても整列公差の許容量を含むようエミッタ接触（ここで接触金属１９はエミッタポリ層１３に接する）を収容するのに必要な大きさに形成される。
図１でＰＮＰデバイスは従来の二重ポリ構造を有さない。ＰＮＰデバイスではエミッタポリ層１５はベース接触ポリ層１７の形成の前にベースの表面上に形成される。エミッタの幅はエミッタポリ細片の幅により設定される。この細片は側壁スペーサ１６の形成を許容するために垂直側壁と共に形成され、これはエミッタポリ層１５及びベース接触ポリ層１７を離間する。ベースポリ層１７はスペーサが形成された後に堆積され、パターン化される。
この構造の結果としてエミッタ接触はそれが図１に示されるようにエミッタ上に直接形成される場合にはエミッタ接合（エミッタドーパントはエミッタポリがパターン化された後にエミッタポリ層１５からベース内に拡散する故にそれの幅はエミッタポリ層１５とアイランド間の接触の幅により決定される）より狭いことが必要である。
図２に概略的に示されるように１４で示されるより広い接触がそれがベースと接触しないエミッタポリ層１５の「離れた」部分上に位置する場合には用いられうる。そのような離れて位置する接触の欠点は、エミッタ電流はエミッタポリ層１５を介してエミッタ接点１４からエミッタへ横方向に流れなければならず、これは高いエミッタ抵抗を生じ、これは性能を低下させることである。
更に、従来の二重ポリトランジスタプロセスでは、外方拡散法（ｏｕｔ−ｄｉｆｆｕｓｉｏｎ）によりベースポリからドープされたベース接触ポリ（短絡用のベースポリ）及び外因性ベースはエミッタが形成される前にドープされる。エミッタポリ形成中の外因性ベースドーピングのこの存在はエミッタ形成及びドーピングプロセスでなしうる高温処理の量を制限する。何故ならば外因性ベース拡散はエミッタプロセス中にコレクタ内に垂直及び横方向拡散するからである。この制限は高周波数デバイス用に用いられるような浅いベース、狭いエミッタ構造に対して特に厳しい。
本発明の目的は、単結晶半導体材料よりエミッタドーパントに対して少なくとも１桁速い、材料層の横方向拡散特性を用いる製造方法により、既知の従来技術のプロセスの欠点を回避することにある。
本発明の基本的な特徴はベース及びエミッタポリ層の両方がドープされずに形成されることである。それからあるデバイスのエミッタポリと他のデバイスのベースポリとはドーパントマスクを介して露出され、好ましくはインプランテーションにより同時にドープされる。
エミッタドーパントは従来のプロセスと同様にエミッタポリの表面内に直接入り、ここでそれはベース上に位置し、それと接触している。ベース接触ドーパントは外因性ベースを形成するために高い拡散係数を有する材料の層を含むベースポリのエッジ内に入り、その層を通り抜けて迅速に横方向に拡散し、それからコレクタ材料（例えばアイランド）表面内に下方に拡散する。第二のマスクは第二のデバイスのエミッタと第一のデバイスのベースポリのエッジを露出するようパターン化される。それから各デバイスは第二のマスクを通して第二の型の不純物でドープされる。
ベース接触で高拡散係数の層を使用することはベースドーパントがエッジ接触からエミッタに対して用いられた同じ拡散サイクルでコレクタと接触するベースポリの領域まで横方向に拡散することを可能にする。それなしにはエミッタ拡散中にドーパントは、エミッタポリの厚さの１０倍大きい横方向距離にわたり到達しない。結果として外因性ベースは形成されず、トランジスタは適切に動作しない。
本発明は、
（ａ） 第一層は導電型決定不純物に関して第二層の拡散係数より大きい拡散係数を有する珪化物から成る珪化物層を含み、第一層を貫通する開口により第二層の表面領域を露出させるように半導体材料の第二層の表面上に第一層を選択的に形成し；
（ｂ） 第一層への導電型決定不純物の導入を完了するのに先立って、前記開口内及び第二層の前記表面領域上に半導体材料の第三層を形成し；
（ｃ） 第一層及び第三層内に導電型決定不純物を導入し；
（ｄ） 第三層内に導入された導電型決定不純物をそれを通して第二層まで垂直に拡散させ、且つ第一層内に導入された導電型決定不純物をそれを通して横方向及び垂直に第二層まで拡散させるために、段階（ｃ）から得られた構造をアニーリングする
各段階を有し、
第一層に導電型決定不純物を導入する段階は、第一層上にマスク開口を設けるように第一層の一部をマスクすること、及び前記マスク開口内に導電型決定不純物を導入することを有する、バイポーラ半導体デバイスの製造方法を含む。
（ａ） 第一層は導電型決定不純物に関して第二層の拡散係数より大きい拡散係数を有する珪化物から成る珪化物層を含み、第一層を貫通する開口により第二層の表面領域を露出させるように半導体材料の第二層の表面上に第一層を選択的に形成し；
（ｂ） 第一層への導電型決定不純物の導入を完了するのに先立って、前記開口内及び第二層の前記表面領域上に半導体材料の第三層を形成し；
（ｃ） 第一層及び第三層内に導電型決定不純物を導入し；
（ｄ） 第三層内に導入された導電型決定不純物をそれを通して第二層まで垂直に拡散させ、且つ第一層内に導入された導電型決定不純物をそれを通して横方向及び垂直に第二層まで拡散させるために、段階（ｃ）から得られた構造をアニーリングする
各段階を有し、
第一層に導電型決定不純物を導入する段階は、第一層上にマスク開口を設けるように第一層の一部をマスクすること、及び前記マスク開口内に導電型決定不純物を導入することを有する、バイポーラ半導体デバイスの製造方法を含む。
本発明はまた、
（ａ） 半導体基板であり、それの第一の部分で形成された第一の導電型の第一のコレクタ領域とそれの第二の部分で形成された第二の導電型の第二のコレクタ領域とを有する半導体基板を設け；
（ｂ） 第一層は導電型決定不純物に関して半導体基板の拡散係数より大きい拡散係数を有する珪化物材料を含み、半導体基板の第一の部分の第一の表面領域を第一層を貫通する第一の開口により露出させ、半導体基板の第二の部分の第二の表面領域を第一層を貫通する第二の開口により露出させるように、半導体基板の第一及び第二の部分上に第一層を選択的に形成し；
（ｃ） 半導体基板の第一の部分の第一のコレクタ領域の前記第一の表面領域内に第二の導電型の第一のベース領域を形成し、半導体基板の第二の部分の第二のコレクタ領域の前記第二の表面領域内に第一の導電型の第二のベース領域を形成し；
（ｄ） 第一層の第一及び第二の部分への導電型決定不純物の導入を完了するのに先立って、第一の開口内で半導体基板の第一の部分の前記第一の表面領域上に、及び第二の開口内で半導体基板の第二の部分の前記第二の表面領域上に半導体材料を形成し；
（ｅ） 第一の導電型の第一のエミッタ層を形成するように第一の開口内の半導体材料内に、及び第一層の第二の部分内に第一の導電型の不純物を導入し、第二の開口内の半導体材料内に、及び第一層の第一の部分に第二の導電型の不純物を導入し；
（ｆ） 第一の開口内の半導体材料内に導入された第一の導電型の不純物をそれを通して垂直に拡散させ、第二の導電型の第一のベース領域と接触する第一の導電型の第一のエミッタ領域を形成し、第二の開口内の半導体材料内に導入された第二の導電型の不純物を第一の導電型の第二のベース領域にそれを通して垂直に拡散させ、第一層の第二の部分内に導入された第一の導電型の不純物及び第一層の第一の部分内に導入された第二の導電型の不純物を半導体基板のそれぞれ第二及び第一の部分にそれを通り抜けて横方向及び垂直に拡散させ、それぞれ第二及び第一のベース領域を横切るように、段階（ｅ）から得られる構造をアニーリングする各段階により相補的バイポーラトランジスタ集積回路アーキテクチャーを製造する方法を含む。
（ａ） 半導体基板であり、それの第一の部分で形成された第一の導電型の第一のコレクタ領域とそれの第二の部分で形成された第二の導電型の第二のコレクタ領域とを有する半導体基板を設け；
（ｂ） 第一層は導電型決定不純物に関して半導体基板の拡散係数より大きい拡散係数を有する珪化物材料を含み、半導体基板の第一の部分の第一の表面領域を第一層を貫通する第一の開口により露出させ、半導体基板の第二の部分の第二の表面領域を第一層を貫通する第二の開口により露出させるように、半導体基板の第一及び第二の部分上に第一層を選択的に形成し；
（ｃ） 半導体基板の第一の部分の第一のコレクタ領域の前記第一の表面領域内に第二の導電型の第一のベース領域を形成し、半導体基板の第二の部分の第二のコレクタ領域の前記第二の表面領域内に第一の導電型の第二のベース領域を形成し；
（ｄ） 第一層の第一及び第二の部分への導電型決定不純物の導入を完了するのに先立って、第一の開口内で半導体基板の第一の部分の前記第一の表面領域上に、及び第二の開口内で半導体基板の第二の部分の前記第二の表面領域上に半導体材料を形成し；
（ｅ） 第一の導電型の第一のエミッタ層を形成するように第一の開口内の半導体材料内に、及び第一層の第二の部分内に第一の導電型の不純物を導入し、第二の開口内の半導体材料内に、及び第一層の第一の部分に第二の導電型の不純物を導入し；
（ｆ） 第一の開口内の半導体材料内に導入された第一の導電型の不純物をそれを通して垂直に拡散させ、第二の導電型の第一のベース領域と接触する第一の導電型の第一のエミッタ領域を形成し、第二の開口内の半導体材料内に導入された第二の導電型の不純物を第一の導電型の第二のベース領域にそれを通して垂直に拡散させ、第一層の第二の部分内に導入された第一の導電型の不純物及び第一層の第一の部分内に導入された第二の導電型の不純物を半導体基板のそれぞれ第二及び第一の部分にそれを通り抜けて横方向及び垂直に拡散させ、それぞれ第二及び第一のベース領域を横切るように、段階（ｅ）から得られる構造をアニーリングする各段階により相補的バイポーラトランジスタ集積回路アーキテクチャーを製造する方法を含む。
以下に図を参照して本発明を詳細に説明する。
本発明は材料の層の速い横方向拡散特性を用い、それはベース接触層に対して単結晶半導体材料内でエミッタドーパントに対して少なくとも１桁大きく、それによりベースドーパントはエッジ接触からエミッタに対して用いられた同じ拡散サイクルでコレクタと接触するベースポリの領域まで横方向に拡散する。エミッタドーパントはエミッタポリの表面内に直接入り、ここでそれはベース上に位置し、それと接触している。第二のマスクは第二のデバイスのエミッタと第一のデバイスのベースポリのエッジを露出するようパターン化される。それから各デバイスは第二のマスクを通して第二の型の不純物でドープされる。
図３−図７は本発明の第一実施例の製造プロセスのそれぞれの段階での超高周波応用に用いられるような相補的バイポーラトランジスタアーキテクチャーの例（これに限定されない）の断面図である。図３に概略を示すようにそれぞれＮＰＮ及びＰＮＰバイポーラトランジスタが構成される隔離されたＮ及びＰ型アイランド２１、２３は従来の方法で半導体（例えばシリコン）基板２０内に形成される。説明を簡単にするためにＮＰＮ及びＰＮＰアイランド２１と２３との間の隔離（接合又は誘電）は示していない。酸化物２４のポケットは基板２０の離間された表面部分に設けられ、その中で真性ベース領域及び浅いエミッタ領域が後述のように形成される表面領域部分２６をその間に残す。
ベースポリが堆積される製造プロセスでその点においては多層ラミネート又はスタック構造３０が基板２０の上面２５上に形成される。この多層ラミネート構造３０はドープされていない多結晶シリコン（または単にポリ）の第一層３１からなり、これは基板２０の上面２５上に直接形成される。ポリ層３１は例えば２０００オングストローム程度の厚さに低圧化学気相成長法（ＬＰＣＶＤ）により堆積される。
ドープされないポリの第一層３１の頂上はタングステン珪化物のような高拡散係数材料３３の第二の層である。珪化物層３３は例えば２０００オングストローム程度の厚さにスパッタリングすることにより堆積され、ストレスを減少するために「シリコンに富む」よう堆積される。高拡散係数により単結晶シリコンでのそれより少なくとも大きい桁である拡散係数が意味される。非限定的な例として硼素（Ｂ），砒素（Ａｓ）、燐（Ｐ）はそれらが単結晶シリコン中でそれらが示すより５桁から７桁大きい拡散係数をタングステン珪化物中で有する。
最終的に（シリコン）酸化物３５の層はタングステン珪化物の第二層３３上に形成される。酸化物層３５はプラズマ補助化学気相成長法により形成され、例えば２０００オングストローム程度の厚さに珪化物上に熱的に成長された酸化物のプレカーソル薄層を含む。
図４は図３のラミネート構造３０を示し、例えば基板２０の表面に下降する異方性エッチングにより選択的にパターン化され、それによりベース領域３６、３７の周辺及びコレクタ接触表面領域３８、３９上のスタックの環３２を残し、ここで第一のポリ層３１は正常に残る。加えて、ＮＰＮ及びＰＮＰデバイス間で、酸化物２４の上に位置するラミネート構造３０内にギャップ４６が形成される。このギャップは一のベース接触内に導入されたドーパントが珪化物３３の連続したシートを通して相補的トランジスタの逆の型のドープされたベース接触に拡散することを防ぐ。図４にまた示されるのはＰ型真性ベース領域４１とＮ型真性ベース領域４２とであり、同様に側壁スペーサ４３であり、これはエッチングされたラミネート構造の開口を通して従来技術の方法で形成される。
次にドープされないポリシリコンの第二の層がギャップ４６と開口４７、４８を満たすためにウエーハ表面全体にわたり非選択的に堆積される（例えば低圧化学気相成長）。次にドープされないポリシリコンのこの層は例えば標準的なフォトレジストパターン化及びプラズマエッチングを用いてマスクされエッチングされ、それにより図５に示されるようにそれぞれ開口４７、４８内のドープされないポリプラグ５１、５２を残す。選択的な酸化物層（図示せず）は必要ならそれがプラグ内にパターン化された後に第二のドープされないポリ層上に形成される。
この構造は例えば少なくとも９００℃程度の温度である上記の上昇された温度に加熱され、これはエミッタ及び外因性ベースをドープする前にベース及びエミッタポリプラグ間の境界を改善するために供される。
図６に示されるように第一のフォトレジスト層６０が図５の構造上に選択的に形成され（例えば堆積され、露光され、現像され）、それによりエミッタポリプラグ５１上の第一の開口と、ＮＰＮトランジスタ構造に関する第一のコレクタ接触酸化物珪化物ポリスタック領域６５上の第二の開口６３と、ＰＮＰトランジスタのエミッタポリプラグ５２がそれを通して形成される開口４８のエッジ５８の近傍又は付近の第三の開口６７とを設ける。
この第一のフォトレジストマスク６０を用いて開口６３、６７により露出された酸化物層３５のこれらの部分はエッチングされて除去され、それによりマスク開口を通して下にあるタングステン珪化物層３３を露出させる。Ｎ型インプラント（例えばＡｓ又はＰ）はなお置かれているレジストマスク６０でなされ、それによりそれぞれの露出されたエミッタポリプラグ５１と、コレクタ接触珪化物領域６５と、第三の開口６７により露出されたベース珪化物材料とをドープする。 このＮ＋インプラント後にレジストマスク６０は除去され、レジスト材料７０の新たな層がエミッタポリプラグ５２上の第一の開口７１と、ＰＮＰトランジスタ構造に関する第二のコレクタ接触酸化物珪化物ポリスタック領域７５上の第二の開口７３と、ＮＰＮトランジスタのエミッタポリプラグ５１がそれを通して形成される開口４７のエッジ５７の近傍又は付近の第三の開口７７とを設けるよう堆積され、露光され、現像される。斯くして第三の開口７７が開口４７のエッジ５７により近く、開口４８のエッジ５８から遠く離れる。
この第一のフォトレジストマスク６０を用いて開口６３、６７により露出された酸化物層３５のこれらの部分はエッチングされて除去され、それによりマスク開口を通して下にあるタングステン珪化物層３３を露出させる。Ｎ型インプラント（例えばＡｓ又はＰ）はなお置かれているレジストマスク６０でなされ、それによりそれぞれの露出されたエミッタポリプラグ５１と、コレクタ接触珪化物領域６５と、第三の開口６７により露出されたベース珪化物材料とをドープする。 このＮ＋インプラント後にレジストマスク６０は除去され、レジスト材料７０の新たな層がエミッタポリプラグ５２上の第一の開口７１と、ＰＮＰトランジスタ構造に関する第二のコレクタ接触酸化物珪化物ポリスタック領域７５上の第二の開口７３と、ＮＰＮトランジスタのエミッタポリプラグ５１がそれを通して形成される開口４７のエッジ５７の近傍又は付近の第三の開口７７とを設けるよう堆積され、露光され、現像される。斯くして第三の開口７７が開口４７のエッジ５７により近く、開口４８のエッジ５８から遠く離れる。
第二のフォトレジストマスク７０を用いて、開口７３、７７により露出された酸化物層３５のこれらの部分はエッチングされて除去され、それにより下にあるタングステン珪化物層３３が第二のフォトレジストマスク７０での開口を通して露出される。それからＰ型のインプラント（例えばＢ）はなお位置する第二のレジストマスク７０でなされ、それにより露出されたエミッタポリプラグ５２と、コレクタ接触珪素化物領域７５と、第三の開口７７により露出されたベース珪素化物のそれぞれをドープする。
第二のインプラント後に拡散サイクル（例えば急速な熱アニーリング）が実施され、それによりエミッタポリプラグ５１、５２を通してＰ型真性ベース領域４１とＮ型真性ベース領域４２のそれぞれの表面内にドーパントを注入する。この同じ拡散段階は開口６７を通して導入されたＮ＋ベースドーパントと開口７７を通して導入されたＰ＋ベースドーパントとを珪化物層３３を通り抜けて横方向にまた注入する。
珪化物層３３内のこれらのドーパントに対する拡散係数は上記のように真性ベース含有基板２０の単結晶シリコン内のそれより少なくとも１桁大きい故に、ドーパントは珪化物を通してほとんど即時に横方向に拡散しそれから基板の下にある真性ベース領域４１、４２内に下方に拡散し、それによりそれぞれのＮＰＮ及びＰＮＰトランジスタに対する外因性ベースを形成する。
ドーパントの一つは例えば上記段階のシーケンスの変更としてＢより比較的遅い拡散係数を有するＡｓを用いた場合のように他よりも低い拡散係数を有するときに第一（Ｎ＋）のインプラントの後に、第二（Ｐ＋）のインプラントの前に拡散段階を実施することが望ましい。何故ならばより遅い（より低い拡散係数）拡散ドーパント（例えばＡｓ）は第二のインプラント（例えばＢ）より所定の接合深さに到達するためにより拡散時間を必要とするからである。デバイスは従来のプロセスを用いて一以上の階層の金属相互接続及びパッシベーションを形成することにより完成される。
前記プロセスの特徴はエミッタプラグポリ層が堆積されたときにベースポリ層３１はドープされないという事実から生ずる。これはエミッタポリが堆積された後で比較的大きなＤｔ熱サイクルが用いられることを許容する。そのようなサイクルは界面の酸化物層を破壊するために用いられ、それによりエミッタ抵抗を減少し、デバイス特性をより不均一にする。
第二実施例は図８−図１２に概略が示され、図３に示されたラミネート構造のポリ層が除去され、珪化物層が基板の表面上に直接形成される。より特徴的には基板１２０の上面上に形成された図８に示されるように多層スタック構造１３０は高拡散係数材料１３３（例えばタングステン珪化物）の第一層と（シリコン）酸化物１３５の第二の層からなる。
第一実施例と同様にタングステン珪化物層１３３は例えば２０００オングストローム程度の厚さにスパッタリングすることにより下にある基板１２０上に直接堆積され、ストレスを減少するために「シリコンに富む」よう堆積される；酸化物層１３５はプラズマ補助化学気相成長法により形成され、例えば２０００オングストローム程度の厚さに珪化物上に熱的に成長された酸化物のプレカーソル薄層を含む。
図８のラミネート構造１３０は基板１２０の表面に下降して選択的にパターン化され、それによりベース領域１３６、１３７の周辺及びコレクタ接触表面領域１３８、１３９上のスタックの二重ラミネートの環１３２をまた形成し、ギャップ１２９はＮＰＮ及びＰＮＰデバイス間に形成される。図９に示されるのはＰ型真性ベース領域１４１とＮ型真性ベース領域１４２とであり、同様に側壁スペーサ１４３である。
図１０に示されるようにドープされないポリシリコンの層が図９のパターン化されたラミネート構造のギャップ１４６と開口１４７、１４８を満たすためにウエーハ表面全体にわたり堆積され、それによりそれぞれギャップ１２９内のドープされないポリプラグ１５０、１５１、１５２及び開口１４７、１４８を残す。次に第一の実施例のようにドープされないポリシリコンのこの層は例えば標準的なフォトレジストパターン化及びプラズマエッチングを用いてマスクされ、エッチングされ、それにより図９のパターン化されたラミネート構造内にドープされていないポリプラグを残す。第一の実施例のように選択的な酸化物層（図示せず）はそれがプラグ内にパターン化された後にドープされないポリ層上に形成される。
図１１に示されるように第一のフォトレジスト層１６０は図１０の構造上に非選択的に形成され、それによりエミッタポリプラグ１５１上の第一の開口と、ＮＰＮトランジスタ構造に関する第一のコレクタ接触酸化物珪化物スタック領域１６５上の第二の開口１６３と、ＰＮＰトランジスタのエミッタポリプラグ１５２がそれを通して形成される開口１４８のエッジ１５８の付近の第三の開口１６７とを設けるためにマスクされ、現像される。
フォトレジストマスク層１６０内の開口を通して開口１６３、１６７により露出された酸化物層１３５のこれらの部分はエッチングされて除去され、それによりマスク開口を通して下にあるタングステン珪化物層１３３を露出させる。Ｎ型インプラント（例えばＡｓ又はＰ）はなお置かれているレジストマスク１６０でなされ、それによりそれぞれの露出されたエミッタポリプラグ１５１と、コレクタ接触珪化物領域１６５と、第三の開口１６７により露出されたベース珪化物材料とをドープする。
フォトレジストマスク層１６０内の開口を通して開口１６３、１６７により露出された酸化物層１３５のこれらの部分はエッチングされて除去され、それによりマスク開口を通して下にあるタングステン珪化物層１３３を露出させる。Ｎ型インプラント（例えばＡｓ又はＰ）はなお置かれているレジストマスク１６０でなされ、それによりそれぞれの露出されたエミッタポリプラグ１５１と、コレクタ接触珪化物領域１６５と、第三の開口１６７により露出されたベース珪化物材料とをドープする。
この第一の（Ｎ＋）インプラント後に第一のレジストマスク層１６０は除去され、レジスト材料１７０の新たな層がエミッタポリプラグ１５２上の第一の開口１７１と、ＰＮＰトランジスタ構造に関する第二のコレクタ接触酸化物珪化物スタック領域上の第二の開口１７３と、ＮＰＮトランジスタのエミッタポリプラグ１５１がそれを通して形成される開口１４７のエッジ１５７の付近の第三の開口１７７とを設けるよう図１２に示されるように非選択的に堆積され、マスクされ、現像される。
第二のフォトレジストマスク層１７０を用いて、開口１７３、１７７により露出された酸化物層１３５のこれらの部分はエッチングされて除去され、それにより下にあるタングステン珪化物層１３３が第二のフォトレジストマスク１７０での開口を通して露出される。なお位置する第二のレジストマスク１７０と共に、Ｐ型のインプラントは露出されたエミッタポリプラグ１５２と、コレクタ接触珪素化物領域１７５と、第三の開口１７７により露出されたベース珪化物材料のそれぞれをドープするようにされる。
第二（Ｐ＋）のインプラント段階の後に（急速なアニーリング）拡散サイクルが実施され、それによりエミッタポリプラグ１５１、１５２を通してＰ型真性ベース領域１４１とＮ型真性ベース領域１４２のそれぞれの表面内にドーパントを注入する。この同じ拡散段階は開口１６７を通して導入されたＮ＋ベースドーパントと開口１７７を通して導入されたＰ＋ベースドーパントとを珪化物層１３３を通り抜けて横方向にまた導入し、それから下にある真性ベース領域１４１、１４２内に下方に拡散し、それによりそれぞれのＮＰＮ及びＰＮＰトランジスタに対する外因性ベースを形成する。
図８−図１２の第二実施例から得られる構造のベース抵抗は珪化物はポリより低い抵抗を有する故に図３−図７の第一実施例より幾分低いことが予想される。斯くして第二実施例では第一実施例のラミネート構造から第一ポリ層を除去することは外因性ベース材料とベーススタックに接触する金属との間の路からより高い抵抗の領域を効果的に除去する。
第二の実施例の変更として、コレクタ厚さの改善されたプロセス制御を提供するために珪化物（又は高拡散係数を有する他の代替材料）を用いることが望ましく、これはシリコンに対して高い選択性を有するエッチャントでエッチングすることが可能であり、それにより、そのような珪化物層のどのようなエッチングしすぎもエミッタが形成される領域の下にあるシリコンの最小のエッチングを引き起こすのみである。
第三実施例によれば、図３−図７の第一実施例のラミネート構造のポリ及び珪化物層の順序は図１３の得られた構造で示されるように逆であり、ここで珪化物層３３は基板２０上で直接形成され、ポリ層３１は珪化物層３３の頂上に位置する。この構造的な構成は上記の選択性の利点を提供する。ここで第一のポリ層３１はインプラントが吸収されうる付加的な厚さを提供する（インプラントは典型的には数千オングストロームにわたる厚さに拡散され、それが高拡散係数を有する層で停止するインプラントの一部のみがドーピングに貢献する）。
第二の実施例と同じ結果を達成するために珪化物１３３の厚さは増加される。しかしながら珪化物層が非常に厚く形成されたときは生じたストレスは亀裂又は他の問題を引き起こす。
エミッタの基板内の深さに対する外因性ベースの基板内の深さを調整するために幾つかのパラメータが変更される。第一にラミネート３０内のポリ３１の層は非常に薄く形成（又は第二の実施例でのように共に削除）され、それにより外因性ベースが比較的深いときにはそれは外因性ベースドーピングに対する遅い拡散路と同数出現しない。代替的にエミッタポリプラグ層は外因性ベースに比べてより浅いエミッタを形成するよう多結晶より厚く又はアモルファスに形成される。
好ましくは真性ベースはスペーサが形成された前よりもむしろ後に形成されうる。またＮ＋及びＰ＋マスキング及びインプラント段階は相互交換可能である。さらにまたＮ＋及びＰ＋インプラントが実施される前にベース接触スタック内の珪化物の頂上に形成された酸化物層はエッチングされずに残り、それで、インプラントが酸化物層を通して行われる。加えて酸化物以外の絶縁材料はベース接触スタック内の酸化物層の一部又は全部で用いられる。ベース接触で高拡散係数層を維持し、エミッタポリが形成された後にベース接触をドープする他の変形例はまた可能である。
例えば上記実施例ではエミッタポリプラグ（例えば５１、５２）を堆積する前に真性ベース領域（例えば４１、４２）を形成するよりもむしろプロセスはエミッタポリプラグを通して真性ベース領域を拡散するために変更される。これは例えばインターフェイス酸化物を破壊するためにエミッタポリシリコン堆積の後で熱サイクルを用いるためにより多くの自由度を与える。何故ならば真性ベースはそのような場合にはエミッタポリＤｔによりコレクタ内に拡散されないからである。上記のプロセスはトランジスタの一つの型（例えばＮＰＮ）のみの製造にまた応用されうる。そのようなデバイスはベースポリがドープされる前のエミッタインターフェイスを改善するために大きなＤｔを用いるための自由度を有するので有利である。
非常に狭いエミッタ開口にわたり直接エミッタポリ層と接触可能でない故に増加されたエミッタ抵抗から得られる性能を制限することなく相補的二重ポリバイポーラトランジスタの製造に対する複雑なマスク及びインプラントシーケンスの使用を除去する望ましさはうまく実施され、それは材料の層の速い横方向拡散特性を用い、それはエミッタドーパントに対して、単結晶半導体材料より少なくとも１桁大きい。
基本的な属性はエミッタプラグポリ層が堆積されたときにベース及びエミッタポリ層の両方がドープされずに形成され、特にベースポリ層はドープされないことである。これはエミッタポリが堆積された後に比較的大きなＤｔ熱サイクルが用いられることを許容する。一つのデバイスのエミッタポリ及び他のデバイスのベースポリのエッジがドーパントマスクを通して露出され、同時にドープされる。
上記実施例でエミッタ及び／又はベースポリシリコン材料は後のドーピング段階で説明されるドーピングで堆積の時間に、又はその直後に軽度にドープされる。好ましいプロセスは堆積で名目上のドープされていないポリシリコンを用いることである。しかしながら軽度のドーピングはまた充分であり、ポリシリコン堆積システムからの残りのドーパント汚染の結果として得られる。
相補的バイポーラトランジスタ構造のプロセス（高周波数応用）の減少されたマスクの組、インプラントの複雑さは材料の層の速い横方向拡散特性を用い、それは少なくとも単結晶半導体材料でよりエミッタドーパントに対してより高い強度のオーダーである。別のベース及びエミッタポリ層はドープされずに形成される。それから一つのデバイスのエミッタポリ及び他のデバイスのベースポリのエッジはドーパントマスクを通して露出され、同時にドープされる。エミッタドーパントはそれがベース上に存在し、それと接触するエミッタポリの表面内に直接注入される。ベース接触ドーパントは高拡散係数を有する材料の層を含み、その層を横方向に通り抜けそれからコレクタ材料（例えばアイランド）表面内に下方に拡散し、外因性ベースを形成するために迅速に拡散する。第二のマスクは第二のデバイスのエミッタ及び第一のデバイスのベースポリのエッジを露出するためにパターン化される。
１１、１７ ベース接触ポリ層
１３、１５ エミッタポリ層
１４ エミッタ接点
１６ 側壁スペーサ
１９ 接触金属
２０、１２０ 基板
２１、２３ アイランド
２４ 酸化物
２５ 上面
３０，１３０ 多層ラミネート構造
３１ ポリ層
３２，１３２ 環
３３，１３３ 珪化物層
３５，１３５ 酸化物
３６、３７、１３６、１３７ ベース領域
３８、３９、１３８、１３９ コレクタ接触表面領域
４１、１４１ Ｐ型真性ベース領域
４２、１４２ Ｎ型真性ベース領域
４３ 側壁スペーサ
４６、１２９、１４６ ギャップ
４７、４８、６３、６７、７１、７３、７７、１４７、１４８、１６３、１６７、１７１、１７３、１７７ 開口
５１、５２、１５０、１５１、１５２ ポリプラグ
５７、５８、１５７、１５８ エッジ
６０、１６０ フォトレジスト層
６５、７５、１６５、１７５ ポリスタック領域
７０、１７０ マスク
１２４ オーバーレイ酸化物
１３、１５ エミッタポリ層
１４ エミッタ接点
１６ 側壁スペーサ
１９ 接触金属
２０、１２０ 基板
２１、２３ アイランド
２４ 酸化物
２５ 上面
３０，１３０ 多層ラミネート構造
３１ ポリ層
３２，１３２ 環
３３，１３３ 珪化物層
３５，１３５ 酸化物
３６、３７、１３６、１３７ ベース領域
３８、３９、１３８、１３９ コレクタ接触表面領域
４１、１４１ Ｐ型真性ベース領域
４２、１４２ Ｎ型真性ベース領域
４３ 側壁スペーサ
４６、１２９、１４６ ギャップ
４７、４８、６３、６７、７１、７３、７７、１４７、１４８、１６３、１６７、１７１、１７３、１７７ 開口
５１、５２、１５０、１５１、１５２ ポリプラグ
５７、５８、１５７、１５８ エッジ
６０、１６０ フォトレジスト層
６５、７５、１６５、１７５ ポリスタック領域
７０、１７０ マスク
１２４ オーバーレイ酸化物
Claims (10)
- （ａ） 第一層は導電型決定不純物に関して第二層の拡散係数より大きい拡散係数を有する珪化物から成る珪化物層を含み、第一層を貫通する開口により第二層の表面領域を露出させるように半導体材料の第二層の表面上に第一層を選択的に形成し；
（ｂ） 第一層への導電型決定不純物の導入を完了するのに先立って、前記開口内及び第二層の前記表面領域上に半導体材料の第三層を形成し；
（ｃ） 第一層及び第三層内に導電型決定不純物を導入し；
（ｄ） 第三層内に導入された導電型決定不純物をそれを通して第二層まで垂直に拡散させ、且つ第一層内に導入された導電型決定不純物をそれを通して横方向及び垂直に第二層まで拡散させるために、段階（ｃ）から得られた構造をアニーリングする
各段階を有し、
第一層に導電型決定不純物を導入する段階は、第一層上にマスク開口を設けるように第一層の一部をマスクすること、及び前記マスク開口内に導電型決定不純物を導入することを有する、
バイポーラ半導体デバイスの製造方法。 - 前記マスク開口は第一層のエッジ付近に設けられる、請求項１に記載の方法。
- 前記珪化物層はタングステン珪化物層を有する、請求項１又は２に記載の方法。
- 第一層を貫通する前記開口により露出された第二層の表面領域は、第三層内に段階（ｃ）で導入された導電型決定不純物の導電型と逆の導電型を有する、請求項１乃至３の何れか一項に記載の方法。
- 第一層は、第二層の前記表面上に直接形成された第一の多結晶半導体層部分と、第一の多結晶半導体層部分上に形成された前記珪化物層により形成される第二の層部分とからなり、
段階（ｃ）は導電型決定不純物を第二の層部分に導入することを有し、
段階（ｄ）は第二の層部分内に導入された導電型決定不純物を、それを通して横方向及び垂直に第一の多結晶半導体層部分内に、さらに、第一の多結晶半導体層部分を貫通して第二層まで拡散させるために、段階（ｃ）から得られた構造をアニーリングすることを有する、
請求項１又は２に記載の方法。 - 第一層は、第二層の前記表面上に直接形成された前記珪化物層により形成される第一の層部分からなり、
段階（ｃ）は導電型決定不純物を第一の層部分に導入することを有し、
段階（ｄ）は第一の層部分内に導入された導電型決定不純物を、それを通して横方向及び垂直に第二層まで拡散させるために、段階（ｃ）から得られた構造をアニーリングすることを有する、
請求項４に記載の方法。 - 第一層を貫通する前記開口により露出された第二層の前記表面領域は、第一の層部分内に段階（ｃ）で導入された導電型決定不純物の導電型に対応する導電型を有し、ここで導電型決定不純物に関する拡散係数は第一層に対して、第二層に対してより少なくとも数桁大きい請求項６記載の方法。
- 第三層は多結晶半導体材料からなり、段階（ｃ）は前記開口で第三層を通して、及び第一層を通して導電型決定不純物を拡散させる段階を含む、請求項１乃至７の何れか一項に記載の方法。
- 前記開口内の半導体材料の第三層はアモルファス半導体材料からなり、第二層の前記表面領域は第一の導電型を有し、ここで段階（ｃ）は第三層内に第二の導電型の不純物を導入し、段階（ｃ）は第一層内に第一の導電型の不純物を導入し、第三層内に第二の導電型の不純物を導入し、段階（ｃ）に先立って、段階（ｂ）から得られた構造を所定の上昇された温度に加熱し、好ましくは該所定の上昇された温度は少なくとも９００℃である、請求項１乃至７の何れか一項に記載の方法。
- 前記第一層上の前記マスク開口は、絶縁体層によって前記第二層から離隔された前記第一層の部分上にある、請求項１乃至９の何れか一項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/405,660 US5614422A (en) | 1995-03-17 | 1995-03-17 | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer |
| US405660 | 1995-03-17 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05798596A Division JP4174579B2 (ja) | 1995-03-17 | 1996-03-14 | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235927A JP2008235927A (ja) | 2008-10-02 |
| JP5076098B2 true JP5076098B2 (ja) | 2012-11-21 |
Family
ID=23604656
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05798596A Expired - Fee Related JP4174579B2 (ja) | 1995-03-17 | 1996-03-14 | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス |
| JP2008117601A Expired - Fee Related JP5076098B2 (ja) | 1995-03-17 | 2008-04-28 | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05798596A Expired - Fee Related JP4174579B2 (ja) | 1995-03-17 | 1996-03-14 | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5614422A (ja) |
| EP (1) | EP0732746B1 (ja) |
| JP (2) | JP4174579B2 (ja) |
| DE (1) | DE69629974T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614422A (en) * | 1995-03-17 | 1997-03-25 | Harris Corporation | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer |
| US6969671B2 (en) * | 1995-11-14 | 2005-11-29 | Renesas Technology Corporation | Semiconductor integrated device and method of fabrication thereof |
| JP3443219B2 (ja) | 1995-11-14 | 2003-09-02 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| KR100190029B1 (ko) * | 1996-03-19 | 1999-06-01 | 윤종용 | 바이씨모스 에스램 소자의 제조방법 |
| IT1301729B1 (it) * | 1998-06-16 | 2000-07-07 | St Microelectronics Srl | Processo per il drogaggio selettivo di una fetta di materialesemiconduttore mediante impiantazione ionica. |
| US6194280B1 (en) * | 1998-12-18 | 2001-02-27 | Texas Instruments Incorporated | Method for forming a self-aligned BJT emitter contact |
| JP3506632B2 (ja) * | 1999-03-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6333235B1 (en) * | 2000-04-12 | 2001-12-25 | Industrial Technologyresearch Institute | Method for forming SiGe bipolar transistor |
| BRPI0409128A (pt) * | 2003-04-08 | 2006-03-28 | Progenics Pharm Inc | uso de antagonistas de opióides periféricos, especialmente metilnaltrexona para tratar sìndrome de intestino irritável |
| US6933202B1 (en) | 2004-04-09 | 2005-08-23 | Newport Fab, Llc | Method for integrating SiGe NPN and vertical PNP devices on a substrate and related structure |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170250B1 (en) * | 1984-07-31 | 1990-10-24 | Kabushiki Kaisha Toshiba | Bipolar transistor and method for producing the bipolar transistor |
| US4752589A (en) * | 1985-12-17 | 1988-06-21 | Siemens Aktiengesellschaft | Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate |
| US4737472A (en) * | 1985-12-17 | 1988-04-12 | Siemens Aktiengesellschaft | Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate |
| US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
| US5354699A (en) * | 1987-05-13 | 1994-10-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JP2508818B2 (ja) * | 1988-10-03 | 1996-06-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5204274A (en) * | 1988-11-04 | 1993-04-20 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| WO1990013916A1 (en) * | 1989-05-10 | 1990-11-15 | Oki Electric Industry Co., Ltd. | Method of fabricating semiconductor devices |
| US4960726A (en) * | 1989-10-19 | 1990-10-02 | International Business Machines Corporation | BiCMOS process |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US5175607A (en) * | 1990-04-26 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| JP3207883B2 (ja) * | 1990-09-18 | 2001-09-10 | 松下電器産業株式会社 | バイポーラ半導体装置の製造方法 |
| JPH04241422A (ja) * | 1991-01-16 | 1992-08-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP3211374B2 (ja) * | 1991-05-21 | 2001-09-25 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US5151378A (en) * | 1991-06-18 | 1992-09-29 | National Semiconductor Corporation | Self-aligned planar monolithic integrated circuit vertical transistor process |
| US5198375A (en) * | 1992-03-23 | 1993-03-30 | Motorola Inc. | Method for forming a bipolar transistor structure |
| JPH0684926A (ja) * | 1992-08-31 | 1994-03-25 | Hitachi Ltd | バイポーラトランジスタおよびその製造方法 |
| JP3343968B2 (ja) * | 1992-12-14 | 2002-11-11 | ソニー株式会社 | バイポーラ型半導体装置およびその製造方法 |
| JP3156001B2 (ja) * | 1993-02-10 | 2001-04-16 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JPH07142419A (ja) * | 1993-11-15 | 1995-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| EP0709894B1 (en) * | 1994-10-28 | 2001-08-08 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | High-frequency bipolar transistor structure, and related manufacturing process |
| US5614422A (en) * | 1995-03-17 | 1997-03-25 | Harris Corporation | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer |
-
1995
- 1995-03-17 US US08/405,660 patent/US5614422A/en not_active Expired - Lifetime
-
1996
- 1996-03-13 EP EP96301722A patent/EP0732746B1/en not_active Expired - Lifetime
- 1996-03-13 DE DE69629974T patent/DE69629974T2/de not_active Expired - Fee Related
- 1996-03-14 JP JP05798596A patent/JP4174579B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-03 US US08/775,360 patent/US5776814A/en not_active Expired - Lifetime
- 1997-01-03 US US08/775,361 patent/US5686322A/en not_active Expired - Lifetime
-
2008
- 2008-04-28 JP JP2008117601A patent/JP5076098B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4174579B2 (ja) | 2008-11-05 |
| US5686322A (en) | 1997-11-11 |
| DE69629974D1 (de) | 2003-10-23 |
| JPH08264557A (ja) | 1996-10-11 |
| JP2008235927A (ja) | 2008-10-02 |
| EP0732746A2 (en) | 1996-09-18 |
| EP0732746B1 (en) | 2003-09-17 |
| US5776814A (en) | 1998-07-07 |
| US5614422A (en) | 1997-03-25 |
| EP0732746A3 (en) | 1997-08-20 |
| DE69629974T2 (de) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JP2807677B2 (ja) | 集積回路の製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US7863148B2 (en) | Method for integrating SiGe NPN and vertical PNP devices | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH09102503A (ja) | 半導体装置およびその製造方法 | |
| KR19980018636A (ko) | 반도체 장치 제조 공정 | |
| JP4126583B2 (ja) | 半導体装置の製造方法 | |
| US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| KR100346822B1 (ko) | 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JP2006080218A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPH02284429A (ja) | 半導体装置 | |
| JPH02337A (ja) | 半導体集積回路装置の製造法 | |
| JPS63119571A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6386476A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JP2000031160A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |