JP6075380B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6075380B2 JP6075380B2 JP2014541919A JP2014541919A JP6075380B2 JP 6075380 B2 JP6075380 B2 JP 6075380B2 JP 2014541919 A JP2014541919 A JP 2014541919A JP 2014541919 A JP2014541919 A JP 2014541919A JP 6075380 B2 JP6075380 B2 JP 6075380B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductive
- conductive pattern
- semiconductor chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 209
- 239000000758 substrate Substances 0.000 claims description 99
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 230000017525 heat dissipation Effects 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 239000004020 conductor Substances 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 11
- 230000005855 radiation Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000465 moulding Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0212—Printed circuits or mounted components having integral heating means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Inverter Devices (AREA)
Description
従来の半導体装置としては、例えば図15に示すものが提案されている。
この従来の半導体装置は、例えば2in1の半導体モジュール100の例として挙げている。
この半導体モジュール100は、放熱用の金属ベース板101上に導体パターン付絶縁基板(セラミックス絶縁基板)102がハンダ103で接合されている。導体パターン付絶縁基板102は、セラミックス基板102aを有し、このセラミックス基板102aの表面に貼り合わせた導体パターン102bと、セラミックス基板102aの裏面に貼り合わせた裏面導電膜102cとで構成されている。
そして、金属ベース板101、導体パターン付絶縁基板102及び半導体チップ104が下端を開放した箱状の樹脂ケース106内に配置され、この樹脂ケース106内に樹脂封止材を注入することにより固定されている。なお、107は導体パターン102bにハンダ付けされた外部導出端子となる金属バー端子、108は半導体チップ104同士や半導体チップ104と導体パターン102bとの間を接続するボンディングワイヤである。
また、電力用半導体装置(IGBT)とこれに逆並列接続されたダイオード(FWD)の直列接続回路からなる電力用半導体モジュールに対して、第1の電源電位出力電極などに接続され電極バーと付加電極などに接続される電極バーと第2の電源電位出力電極などに接続される電極バーとをそれぞれ板状に形成し、絶縁物を挟み互いに近接させて配置することにより、電力用半導体モジュール内部のインダクタンス値をほぼゼロとした電力用半導体モジュールも提案されている(例えば、特許文献2参照)。
さらにまた、特許文献3に記載された従来例にあっては、主コレクタ端子及び主エミッタ端子については底面基板に主コレクタ基板及び主エミッタ基板を介して配設し、制御エミッタパッド及びゲートパッドはIGBT素子にワイヤ配線を介して接続されていると共に、制御エミッタ中継端子及びゲート中継端子を介して配線基板に接続され、この配線基板に設けた制御エミッタ電極およびゲート電極に電気的に接続している。このため、外部接続端子の連結構造が複雑となり、組立性及び生産性が低下するという未解決の課題がある。
同様に、特許文献5に記載された従来例にあっては、コレクタ側接続端子及びエミッタ側接続端子が絶縁基板の異なる第1銅板に固着され、ゲート端子及びエミッタ信号用端子がプリント基板に固着されており、外部接続端子の配置及び接続を容易に行うことができず、組立性及び生産性が低下するという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、小型でありながら、高速スイッチングに対応した低インダクタンスとすることができる半導体装置を提供することを目的としている。
また、本発明に係る半導体装置の第3の態様は、前記第1導電パターン部材に流れる電流の変化率と前記第1導電パターン部材に対向する前記プリント基板に流れる電流の変化率との符号が正負逆符号となるように前記プリント基板の前記第1配線パターンを配置している。
また、本発明に係る半導体装置の第4の態様は、前記幅狭部の外側に形成され、外部接続端子を接続する端子接続パターン部材をさらに有している。
また、本発明に係る半導体装置の第5の態様は、前記第1導電パターン部材および第2導電パターン部材は、厚みが0.5mm以上1.5mm以下の銅パターンで構成されている。
また、本発明に係る半導体装置の第7の態様は、前記第1導電パターン部材及び第2導電パターン部材は絶縁基板上に配置されている。
また、本発明に係る半導体装置の第8の態様は、前記第1導電パターン部材及び第2導電パターン部材は個別の絶縁基板上に配置されている。
また、本発明に係る半導体装置の第9の態様は、前記絶縁基板は、前記第1導電パターン部材及び第2導電パターン部材が形成された面とは反対側に放熱用伝熱パターン部材が形成され、当該放熱用伝熱パターン部材の数が前記第1導電パターン部材及び第2導電パターン部材の数と同じか、または少なく設定されている。
また、本発明に係る半導体装置の第11の態様は、前記第1半導体チップ及び第2半導体チップが主電極を有する電圧制御形半導体素子で構成され、
前記第1半導体チップの主電極は前記第1配線パターンに接続され、前記第2半導体チップの主電極は前記第2配線パターンに接続されている。
また、本発明に係る半導体装置の第12の態様は、前記第1導電パターン部材と前記プリント基板とを内部に封入する封止部材を備え、前記端子接続パターン部材が前記幅狭部の外側に所定間隔を保って配置された第1パターン及び第2パターンを有し、前記外部接続端子が前記第1パターンに接続された第1端子及び第2パターンに接続された第2端子を有し、第1端子及び第2端子は前記半導体装置の幅方向の中心線に対して対称の位置に形成されるとともに前記封止部材から同一方向に突出している。
また、本発明に係る半導体装置の第15の態様は、一ないし複数のパワー半導体チップがそれぞれ実装された複数の導電パターン部材と、該導電パターン部材との対向面に前記パワー半導体チップに接続するチップ用棒状導電接続部材及び前記導電パターン部材に接続するパターン用棒状導電接続部材を配置したプリント基板とを備え、前記導電パターン部材に流れる電流の変化率と当該導電パターン部材に対向する前記プリント基板に流れる電流の変化率との符号が正負逆符号となるように前記プリント基板の配線パターンを配置している。
また、本発明に係る半導体装置の第16の態様は、一ないし複数のパワー半導体チップがそれぞれ実装された複数の導電パターン部材と、前記パワー半導体チップに接続するチップ用棒状導電接続部材を配置したプリント基板とを備えている。そして、前記導電パターン部材は幅狭部と幅広部とで形成され、少なくとも1つの前記導電パターン部材の幅狭部と、前記プリント基板に前記チップ用棒状導電接続部材を介して接続されている前記パワー半導体チップとの間の電流路が形成され、前記パワー半導体チップがゲート電極と電流検出用の補助電極とを有する電圧制御形半導体素子で構成され、前記プリント基板に形成された配線パターンのうち、前記ゲート電極に接続される配線パターンが前記プリント基板の一方の面に形成され、前記電流検出用の補助電極に接続される配線パターンは、前記プリント基板の他方の面であって前記ゲート電極に接続される配線パターンと対向する位置に形成されている。
図1は、本発明に係る半導体装置を示す斜視図である。
図中、2は半導体装置としてのパワー半導体モジュールである。このパワー半導体モジュール2は、図2〜図8で特に明らかなように、絶縁基板11A、11B上にそれぞれ実装される第1の半導体チップ12A及び第2の半導体チップ12Bを含む2組の主回路構成部品13A、13Bと、これら主回路構成部品13A、13Bの上方で共通の配線回路を構成するプリント基板16とを備えている。
そして、絶縁基板11A上に、図2に示すように、2個の第2の半導体チップ12Bが長手方向(図面に向かって左右方向)の中心線上に所定間隔保って配置され、これら第2の半導体チップ12Bの両外側に第1の半導体チップ12Aが2個ずつ所定距離を保って配置されている。絶縁基板11B上にも同様に2個の第2の半導体チップ12Bと、これら第2の半導体チップ12Bを挟んで4個の第1の半導体チップ12Aとが配置されている。
これらの半導体チップ12A,12Bは、上記のような各種パワーデバイスであるが、シリコン基板上に形成したものでもよいし、SiC、他の基板上に形成したものでもよい。
絶縁基板11Aは、伝熱性の良いアルミナ等のセラミックスを主成分とする例えば正方形状の基板13を有し、この基板13の表面には厚みが0.5mm以上の銅板で構成される導電パターン部材としての導電パターン14が貼り付けられており、裏面には同様の厚みを有する放熱用伝熱パターン15が貼り付けられている。
また、導電パターン14は、チップ搭載パターン14cの幅狭部14bの外側に所定間隔を保って独立した端子接続パターン14d及び14eを有する。これら端子接続パターン14d及び14eの側縁はチップ搭載パターン14cの幅広部14aの側縁と一致されている。
そして、一対のトランジスタQ1a〜Q1d、Q2a〜Q2dとダイオードDi1a,Di1b、Di2a,Di2bとからなる2組の逆並列回路は、さらに上面に配置されたプリント基板16と棒状導電接続部材としての円柱状のポスト電極17を介して直列に接続される。
なお、図2のように2つの半導体チップ12A及び12Bの配置は前後方向に並べて配置する場合に代えて左右方向に並べて配置することもできる。
ここで、トランジスタQ1a〜Q1d(又はQ2a〜Q2d)のソース電極12As及びゲート電極12Agは、プリント基板16に形成された配線パターンに接続されるが、ゲート電極に接続される配線パターンはプリント基板16の一方の面に形成され、ソースセンス電極(図示せず)に接続される配線パターンは、プリント基板16の他方の面であって前記ゲート電極に接続される配線パターンと対向する位置に形成されている。
これらの導電端子ピン18〜20は、図1に示すようにパワー半導体モジュール2の幅方向の中心線に対して対称の位置に1本ずつ形成されている。また、パワー半導体モジュール2は導電端子ピン18の長手方向外側に片側2本ずつ計4本の導電端子ピン21a,21b及び22a,22bをさらに有している。これらの導電端子ピン18〜20及び21a,21b、22a,22bはパワー半導体モジュール2の両側縁に沿って略直線状に二列に配置されている。
プリント基板16は、図5(a)及び(b)に示すように、表面側に主回路構成部品13Aの電流路となる右側に向かって凸形状で幅広の主回路配線パターン16aと、主回路構成部品13Bの電流路となる同様に幅広の主回路配線パターン16bとが形成されている。また、プリント基板16の表面には、主回路構成部品13A及び13Bの第1の半導体チップ12Aのゲート電極にポスト電極17を介して接続されるゲート用配線パターン16c及び16dが形成されている。
ここで、スルーホール16qは、導電端子ピン20に対して非接触としているが、更なるインダクタンス低減が必要な場合、スルーホール16qと導電端子ピン20とをはんだ付け等によって電気的に接続することにより、配線長さを短縮することができる。
そして、上述した主回路構成部品13A及び13Bに導電端子ピン18〜20、21a,21b及び22a,22bを圧入して垂直に保持した状態で、主回路構成部品13A及び13Bとプリント基板16とが、図8に示すように、接合されている。この場合、プリント基板16に穿設した挿通孔16o及び16p、16q、16t、16u、16f、16kに導電端子ピン19、18、20、21a、21b、22a、22bをそれぞれ挿通する。
そして、モールド成型体24には、その長手方向の両端部側に、図1に示すように、絶縁用壁部25A、25Bが形成されている。これら絶縁用壁部25A、25Bは、モールド成型体24の長手方向端面より内方側に形成されて表面から突出する比較的大径の半円筒突出部25aとこの半円筒突出部25aの両端面から接線方向にモールド成型体24の端面に延長する側壁部25bとからなるU字状突出部25cと、このU字状突出部25cの内周面に連接してモールド成型体24の約半分の厚みまで掘り込まれて端面側を開放した凹部26とで形成されている。
このようにして、例えばインバータ装置を構成すると、パワー半導体モジュール2に内装された主回路構成部品13A及び13BのトランジスタQ1a〜Q1d及びQ2a〜Q2dは一方がオン状態であるときに他方がオフ状態となるように交互にオン・オフ制御される。
この主回路構成部品13Aの導電パターン14に供給された電流は、導電端子ピン19を通じて例えばU相出力として誘導性負荷(inductive load)に出力される。
このとき、主回路構成部品13AのトランジスタQ2a〜Q2dはオフ状態を維持しているので、ソース端子S2には出力電流は得られず導電端子ピン20は電流遮断状態を維持する。
この状態から主回路構成部品13BのトランジスタQ1a〜Q1dがオフ状態に移行すると、図3及び図7の実線図示の電流Iaが減少するが、誘導性負荷の影響で出力端子となるS1D2端子(導電端子ピン19)の出力電流が継続することになる。この不足分が図7で点線図示のように、ソース端子S2(導電端子ピン20)から主回路構成部品13AのフリーホイールダイオードDi2aを及びDi2bを介して供給される。
主回路配線パターン16aに供給された電流は、ポスト電極17を介してフリーホイールダイオードDi2a(半導体チップ12B)のアノード12Baからカソード12Bkを通って絶縁基板11Aの導電パターン14における導体パターン14aに供給される。
このとき、トランジスタQ1aを通る電流は減少し、フリーホイールダイオードDi2aを通る電流は増加することになり、これら電流が互いに対向する絶縁基板11Aの導体パターン14の幅広部14a、幅狭部14b及びプリント基板16の主回路配線パターン16aを通り、最終的に導電端子ピン19で一緒になって誘導性負荷に出力される。
v={L1(di/dt)+M(di/dt)}+{L2(di/dt)+M(di/dt)}
その後、所定のデッドタイムが経過した後に、トランジスタQ2a〜Q2dがオン状態となり、トランジスタQ1a〜Q1dはオフ状態を継続する。
また、絶縁基板11A及び11Bの裏面側に形成した放熱用伝熱パターン15の厚みは、導電パターン14の厚みと等しくするのが、熱膨張による絶縁基板11A及び11Bの曲がりを防止する上で好ましく、この放熱用伝熱パターン15の厚みを0.5mmより薄くすると、冷却性能の点で好ましくなく、また前述したように、樹脂封止材で全体を封止したときに、基板13の下側に回り込む樹脂封止材の厚みが薄くなり、樹脂封止材に割れが生じ易くなって好ましくない。
さらに、外部接続端子となる導電端子ピン18〜20、21a,21b、22a,22bがパワー半導体モジュール2の長手方向の側縁に沿って略直線状に2列に配列したので、図9で前述したように、モールド成型のための金型を1つの固定金型30と2つのスライド金型31及び32とで構成することができる。したがって、金型の製造が容易となると共に、樹脂封止材の流れを妨げることがなく、歩留りのよい良好なモールド成型を行うことができる。
また、本発明は、半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングIC等の他の半導体装置に本発明を適用することができる。
Claims (16)
- 第1半導体チップが実装された第1導電パターン部材及び第2半導体チップが実装された第2導電パターン部材と、
第1配線パターン及び第2配線パターンが形成されたプリント基板とを備え、
前記第1導電パターン部材は幅狭部と幅広部とで形成され、
前記第1半導体チップは第1棒状接続部材を介して前記第1配線パターンに接続され、前記第2半導体チップは第2棒状接続部材を介して前記第2配線パターンに接続され、前記第1導電パターン部材の前記幅狭部は第3棒状接続部材を介して前記第2配線パターンに接続され、
前記第1導電パターン部材と前記第2半導体チップが前記第3棒状接続部材、前記第2棒状接続部材及び前記第2配線パターンを介して電気的に接続されている、
ことを特徴とする半導体装置。 - 前記第1導電パターン部材と前記第1配線パターンが対向して配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1導電パターン部材に流れる電流の変化率と前記第1導電パターン部材に対向する前記プリント基板に流れる電流の変化率との符号が正負逆符号となるように前記プリント基板の前記第1配線パターンを配置したことを特徴とする請求項1に記載の半導体装置。
- 前記幅狭部の外側に形成され、外部接続端子を接続する端子接続パターン部材をさらに有することを特徴とする請求項1に記載の半導体装置。
- 前記第1導電パターン部材および第2導電パターン部材は、厚みが0.5mm以上1.5mm以下の銅パターンで構成されていることを特徴とする請求項1に記載の半導体装置。
- 前記端子接続パターン部材は、厚みが前記外部接続端子を保持可能な0.5mm以上の銅パターンで構成されていることを特徴とする請求項4記載の半導体装置。
- 前記第1導電パターン部材及び第2導電パターン部材は絶縁基板上に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1導電パターン部材及び第2導電パターン部材は個別の絶縁基板上に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁基板は、前記第1導電パターン部材及び第2導電パターン部材が形成された面とは反対側に放熱用伝熱パターン部材が形成され、当該放熱用伝熱パターン部材の数が前記第1導電パターン部材及び第2導電パターン部材の数と同じか、または少ないことを特徴とする請求項7に記載の半導体装置。
- 前記プリント基板は、表裏両面に前記第1配線パターン及び前記第2配線パターンが形成され、前記第1配線パターン同士が同電位とされ、前記第2配線パターン同士が同電位とされていることを特徴とする請求項1に記載の半導体装置。
- 前記第1半導体チップ及び第2半導体チップが主電極を有する電圧制御形半導体素子で構成され、
前記第1半導体チップの主電極は前記第1配線パターンに接続され、前記第2半導体チップの主電極は前記第2配線パターンに接続されている
ことを特徴とする請求項10に記載の半導体装置。 - 前記第1導電パターン部材と前記プリント基板とを内部に封入する封止部材を備え、前記端子接続パターン部材が前記幅狭部の外側に所定間隔を保って配置された第1パターン及び第2パターンを有し、前記外部接続端子が前記第1パターンに接続された第1端子及び第2パターンに接続された第2端子を有し、第1端子及び第2端子は前記半導体装置の幅方向の中心線に対して対称の位置に形成されるとともに前記封止部材から同一方向に突出していることを特徴とする請求項4に記載の半導体装置。
- 前記第1半導体チップ及び第2半導体チップがそれぞれゲート電極と電流検出用の補助電極とを有する電圧制御形半導体素子で構成され、
前記ゲート電極に接続された第3配線パターンが、前記プリント基板の一方の面に形成され、
前記補助電極に接続された第4配線パターンが、前記プリント基板の他方の面であって前記第3配線パターンと対向する位置に形成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記第1半導体チップ及び第2半導体チップがそれぞれゲート電極を有する電圧制御形半導体素子で構成され、
前記第1半導体チップのゲート電極と前記第2半導体チップのゲート電極が前記絶縁基板を複数配置した際の長手方向に沿う前記絶縁基板の外周側に位置するように配置されている
ことを特徴とする請求項7または8に記載の半導体装置。 - 一ないし複数のパワー半導体チップがそれぞれ実装された複数の導電パターン部材と、
該導電パターン部材との対向面に前記パワー半導体チップに接続するチップ用棒状導電接続部材及び前記導電パターン部材に接続するパターン用棒状導電接続部材を配置したプリント基板とを備え、
前記導電パターン部材に流れる電流の向きと前記導電パターン部材に対向する前記プリント基板に流れる電流の向きとが同一である部分において、前記導電パターン部材に流れる電流の絶対値の変化率と前記プリント基板に流れる電流の絶対値の変化率との符号が正負逆符号となるように前記プリント基板の配線パターンを配置した
ことを特徴とする半導体装置。 - 一ないし複数のパワー半導体チップがそれぞれ実装された複数の導電パターン部材と、
前記パワー半導体チップに接続するチップ用棒状導電接続部材を配置したプリント基板とを備え、
前記導電パターン部材は幅狭部と幅広部とで形成され、
少なくとも1つの前記導電パターン部材の幅狭部と、前記プリント基板に前記チップ用棒状導電接続部材を介して接続されている前記パワー半導体チップとの間の電流路が形成され、
前記パワー半導体チップがゲート電極と電流検出用の補助電極とを有する電圧制御形半導体素子で構成され、
前記プリント基板に形成された配線パターンのうち、前記ゲート電極に接続される配線パターンが前記プリント基板の一方の面に形成され、前記電流検出用の補助電極に接続される配線パターンは、前記プリント基板の他方の面であって前記ゲート電極に接続される配線パターンと対向する位置に形成されている
ことを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228370 | 2012-10-15 | ||
JP2012228370 | 2012-10-15 | ||
PCT/JP2013/005791 WO2014061211A1 (ja) | 2012-10-15 | 2013-09-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014061211A1 JPWO2014061211A1 (ja) | 2016-09-05 |
JP6075380B2 true JP6075380B2 (ja) | 2017-02-08 |
Family
ID=50487791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014541919A Active JP6075380B2 (ja) | 2012-10-15 | 2013-09-27 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10070528B2 (ja) |
EP (1) | EP2908338A4 (ja) |
JP (1) | JP6075380B2 (ja) |
CN (1) | CN104919589B (ja) |
WO (1) | WO2014061211A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014002405T5 (de) * | 2013-05-16 | 2016-05-19 | Fuji Electric Co., Ltd | Halbleitervorrichtung |
DE112015000156T5 (de) | 2014-04-14 | 2016-06-16 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
JP6358129B2 (ja) * | 2015-02-26 | 2018-07-18 | 株式会社デンソー | 電力変換装置 |
JP6500565B2 (ja) | 2015-04-01 | 2019-04-17 | 富士電機株式会社 | 半導体モジュール |
JP6421709B2 (ja) * | 2015-06-29 | 2018-11-14 | 株式会社デンソー | 半導体装置 |
JP6682824B2 (ja) * | 2015-11-25 | 2020-04-15 | 富士電機株式会社 | 半導体装置 |
DE112015007166T5 (de) * | 2015-12-04 | 2018-08-09 | Mitsubishi Electric Corporation | Leistungshalbleitervorrichtung |
CN108701687B (zh) * | 2016-02-03 | 2021-07-09 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
WO2017134774A1 (ja) * | 2016-02-03 | 2017-08-10 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6623811B2 (ja) * | 2016-02-16 | 2019-12-25 | 富士電機株式会社 | 半導体モジュールの製造方法及び半導体モジュール |
JP6011736B1 (ja) * | 2016-03-14 | 2016-10-19 | 富士電機株式会社 | 昇圧チョッパ回路 |
JP6011737B1 (ja) * | 2016-03-14 | 2016-10-19 | 富士電機株式会社 | 降圧チョッパ回路 |
DE112017000077T5 (de) | 2016-05-19 | 2018-04-19 | Fuji Electric Co., Ltd. | Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate |
JP6897056B2 (ja) | 2016-10-20 | 2021-06-30 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
JP2018098369A (ja) * | 2016-12-14 | 2018-06-21 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
JP6810601B2 (ja) * | 2016-12-26 | 2021-01-06 | 新電元工業株式会社 | 電子装置の製造方法 |
JP6936022B2 (ja) * | 2017-03-07 | 2021-09-15 | ローム株式会社 | プリント配線基板及びこれを用いたスイッチング電源 |
JP7006024B2 (ja) * | 2017-08-30 | 2022-01-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6958274B2 (ja) | 2017-11-16 | 2021-11-02 | 富士電機株式会社 | 電力用半導体装置 |
JP7067103B2 (ja) | 2018-02-14 | 2022-05-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2019171804A1 (ja) * | 2018-03-07 | 2019-09-12 | 富士電機株式会社 | 半導体装置 |
JP7214966B2 (ja) | 2018-03-16 | 2023-01-31 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
DE112019000112T5 (de) * | 2018-04-18 | 2020-05-14 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
USD883241S1 (en) * | 2018-06-04 | 2020-05-05 | Semikron Elektronik Gmbh & Co. Kg | Power module |
JP7183594B2 (ja) | 2018-07-04 | 2022-12-06 | 富士電機株式会社 | 半導体装置 |
JP7218126B2 (ja) * | 2018-08-30 | 2023-02-06 | キヤノン株式会社 | 配線板を備えるユニット、モジュールおよび機器 |
USD889423S1 (en) * | 2018-12-03 | 2020-07-07 | Semikron Elektronik Gmbh & Co. Kg | Power module |
US10720379B2 (en) * | 2018-12-19 | 2020-07-21 | Cree, Inc. | Robust integrated circuit package |
JP7215265B2 (ja) * | 2019-03-19 | 2023-01-31 | 富士電機株式会社 | 半導体ユニット、半導体モジュール及び半導体装置 |
JP7170272B2 (ja) * | 2019-03-27 | 2022-11-14 | ネクスファイ・テクノロジー株式会社 | パワー基板とそれを備えた高電圧モジュール |
EP3751605A1 (de) * | 2019-06-11 | 2020-12-16 | Siemens Aktiengesellschaft | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises |
JP7392308B2 (ja) | 2019-07-19 | 2023-12-06 | 富士電機株式会社 | 半導体装置 |
JP7413720B2 (ja) | 2019-10-28 | 2024-01-16 | 富士電機株式会社 | 半導体モジュール |
JP7409035B2 (ja) | 2019-11-19 | 2024-01-09 | 富士電機株式会社 | 半導体装置、半導体製造装置及び半導体装置の製造方法 |
JP7351209B2 (ja) | 2019-12-17 | 2023-09-27 | 富士電機株式会社 | 半導体装置 |
JP7484156B2 (ja) | 2019-12-18 | 2024-05-16 | 富士電機株式会社 | 半導体装置 |
JP7476540B2 (ja) | 2020-01-23 | 2024-05-01 | 富士電機株式会社 | 半導体装置 |
TW202135173A (zh) * | 2020-03-13 | 2021-09-16 | 力成科技股份有限公司 | 具局部外金屬層的半導體封裝結構及其製法 |
JP7494613B2 (ja) | 2020-07-17 | 2024-06-04 | 富士電機株式会社 | 半導体装置 |
JP2022045180A (ja) | 2020-09-08 | 2022-03-18 | 富士電機株式会社 | 半導体装置 |
JP2022046369A (ja) * | 2020-09-10 | 2022-03-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE112021002921B4 (de) | 2020-10-05 | 2024-02-01 | Rohm Co., Ltd. | Halbleiterbauteil |
US20230246001A1 (en) * | 2020-10-06 | 2023-08-03 | Rohm Co., Ltd. | Semiconductor device |
KR20230172344A (ko) * | 2022-06-15 | 2023-12-22 | 현대자동차주식회사 | 파워 모듈 및 이를 이용한 모터 구동 시스템 |
CN115588748B (zh) * | 2022-12-07 | 2023-04-11 | 四川启睿克科技有限公司 | 一种电池与电路板的集成装置及其制备方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417532B2 (en) | 2000-01-28 | 2002-07-09 | Kabushiki Kaisha Toshiba | Power semiconductor module for use in power conversion units with downsizing requirements |
JP3881502B2 (ja) * | 2000-01-28 | 2007-02-14 | 株式会社東芝 | 電力用半導体モジュール |
JP3723869B2 (ja) * | 2001-03-30 | 2005-12-07 | 株式会社日立製作所 | 半導体装置 |
EP1376696B1 (en) * | 2001-03-30 | 2012-01-25 | Hitachi, Ltd. | Semiconductor device |
JP2003230286A (ja) * | 2002-01-30 | 2003-08-15 | Toshiba Kyaria Kk | 電力変換モジュール |
JP4277169B2 (ja) | 2003-01-06 | 2009-06-10 | 富士電機デバイステクノロジー株式会社 | 電力用半導体モジュール |
DE102005039278A1 (de) * | 2005-08-19 | 2007-02-22 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Leitungselement |
JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
US8227908B2 (en) * | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
JP4576448B2 (ja) * | 2008-07-18 | 2010-11-10 | 三菱電機株式会社 | 電力用半導体装置 |
JP2010129867A (ja) * | 2008-11-28 | 2010-06-10 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP5083226B2 (ja) * | 2009-01-14 | 2012-11-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
DE102009045181B4 (de) * | 2009-09-30 | 2020-07-09 | Infineon Technologies Ag | Leistungshalbleitermodul |
JP5158102B2 (ja) | 2010-01-05 | 2013-03-06 | 富士電機株式会社 | 半導体装置 |
JP5138714B2 (ja) | 2010-02-24 | 2013-02-06 | 三菱電機株式会社 | 電力用半導体装置 |
JP2011228419A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
KR101686553B1 (ko) * | 2010-07-12 | 2016-12-14 | 삼성전자 주식회사 | 반도체 패키지 및 패키지 온 패키지 |
JP5644440B2 (ja) | 2010-12-03 | 2014-12-24 | 富士電機株式会社 | パワー半導体モジュール |
JP5691475B2 (ja) * | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5561380B2 (ja) | 2011-02-17 | 2014-07-30 | 富士電機株式会社 | 半導体装置の内部配線構造 |
-
2013
- 2013-09-27 CN CN201380053621.XA patent/CN104919589B/zh not_active Expired - Fee Related
- 2013-09-27 WO PCT/JP2013/005791 patent/WO2014061211A1/ja active Application Filing
- 2013-09-27 EP EP13846815.2A patent/EP2908338A4/en not_active Withdrawn
- 2013-09-27 JP JP2014541919A patent/JP6075380B2/ja active Active
-
2015
- 2015-04-14 US US14/685,747 patent/US10070528B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20150223339A1 (en) | 2015-08-06 |
WO2014061211A1 (ja) | 2014-04-24 |
CN104919589B (zh) | 2019-01-29 |
CN104919589A (zh) | 2015-09-16 |
EP2908338A1 (en) | 2015-08-19 |
EP2908338A4 (en) | 2016-07-13 |
JPWO2014061211A1 (ja) | 2016-09-05 |
US10070528B2 (en) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6075380B2 (ja) | 半導体装置 | |
JP6065995B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9490200B2 (en) | Semiconductor device | |
US10854589B2 (en) | Semiconductor device | |
JP6202094B2 (ja) | 半導体装置 | |
JP5259016B2 (ja) | パワー半導体モジュール | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
WO2013002249A1 (ja) | 半導体モジュール | |
JP6168145B2 (ja) | 半導体装置 | |
KR20020006453A (ko) | 반도체장치 | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP2022179649A (ja) | 半導体装置及びその製造方法 | |
JP7183594B2 (ja) | 半導体装置 | |
CN110506330B (zh) | 功率电子模块以及包含该模块的电功率变换器 | |
JP2004140068A (ja) | 積層型半導体装置およびその組み立て方法 | |
JPWO2018087890A1 (ja) | 半導体装置、インバータユニット及び自動車 | |
US9478477B2 (en) | Semiconductor device | |
CN111668165B (zh) | 半导体模块和具备该半导体模块的半导体装置 | |
JP5062029B2 (ja) | 半導体装置 | |
JP7392308B2 (ja) | 半導体装置 | |
JP2019067950A (ja) | 半導体装置の製造方法 | |
JP7113936B1 (ja) | 電力用半導体モジュール | |
WO2022137811A1 (ja) | 半導体ユニット及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150410 |
|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A801 Effective date: 20150410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6075380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |