JP3881502B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP3881502B2
JP3881502B2 JP2000294984A JP2000294984A JP3881502B2 JP 3881502 B2 JP3881502 B2 JP 3881502B2 JP 2000294984 A JP2000294984 A JP 2000294984A JP 2000294984 A JP2000294984 A JP 2000294984A JP 3881502 B2 JP3881502 B2 JP 3881502B2
Authority
JP
Japan
Prior art keywords
semiconductor module
power semiconductor
mounting
mounting substrate
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000294984A
Other languages
English (en)
Other versions
JP2001284524A (ja
Inventor
哲次郎 角田
悟至 中尾
薫 今村
真一 梅川
修央 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000294984A priority Critical patent/JP3881502B2/ja
Publication of JP2001284524A publication Critical patent/JP2001284524A/ja
Application granted granted Critical
Publication of JP3881502B2 publication Critical patent/JP3881502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電力用半導体モジュールに係り、特に電力用半導体モジュールのパッケージ構造に関するもので、例えば小型化を要求されるインバータ、コンバータ等の電力変換装置などに使用されるものである。
【0002】
【従来の技術】
電力用の半導体素子(例えばIGBT、MOSFET、バイポーラトランジスタなど)が同じ回路基板上に実装された電力用半導体モジュールは、例えばモータ駆動回路に用いられている。
【0003】
図14は、電力用半導体モジュールを用いた三相モータ駆動用インバータを示す等価回路図である。
【0004】
81は電力用のIGBT素子(チップ)であり、82は電源端子、83は接地端子、84は入力端子、85は出力端子である。
【0005】
図15は、従来の電力用半導体モジュールの外観の一例を概略的に示す。
【0006】
このモジュールは、複数の電力用の半導体素子(チップ)91が実装された実装基板92と、モジュールのアウターリード(外部接続端子)としてピン95が取り出されるケースの接続部とが、ボンディングワイヤーにより電気的に接続された構造を有する。
【0007】
このような構造では、外部接続ピン95をケース94から取り出すので、実装基板92上での配線の引き回しや、ボンディングワイヤーの引き回しが必要となり、モジュールの小型化に制約があった。
【0008】
また、実装基板92上での配線の引き回しにより、電気抵抗やインダクタンスが増加する。さらに、個別のユーザの要求により、実装基板92上での回路パターンの変更や外部接続ピン95の取り出し位置の変更が生じても、大幅な設計の変更が必要となり、簡単に対応することが困難であった。
【0009】
【発明が解決しようとする課題】
上記したように従来の電力用半導体モジュールは、外部接続端子をケース側から取り出す構造に起因して、小型化に制約があり、配線の引き回しによる電気抵抗やインダクタンスが増加するなどの問題があった。
【0010】
本発明は上記の問題点を解決すべくなされたもので、小型化が可能になり、小型化による原価低減、配線の電気抵抗・インダクタンスの低減が可能になり、個別のユーザの要求による実装基板上での回路パターン、外部接続端子の取り出し位置の変更などに柔軟に対応可能となる電力用半導体モジュールを提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の第1の電力用半導体モジュールは、熱伝導性が良好な絶縁基板上に配線パターンが形成された実装基板と、前記実装基板上に実装された電力用の複数の半導体チップと、前記半導体チップと前記配線パターンとを電気的に接続するボンディングワイヤーと、前記配線パターン上に固着された外部接続端子と、前記外部接続端子の先端面が露出するように前記実装基板の少なくとも半導体チップ実装面側の全面を覆う樹脂層とを具備することを特徴とする。
【0012】
本発明の第2の電力用半導体モジュールは、熱伝導性が良好な絶縁基板上に配線パターンが形成された実装基板と、前記実装基板上に実装された複数の電力半導体チップと、前記電力半導体チップと前記配線パターンとを電気的に接続するボンディングワイヤーと、前記配線パターン上に固着された外部接続端子と、前記外部接続端子の先端面が露出するように前記実装基板の少なくとも半導体チップを覆う樹脂層とを具備することを特徴とする。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0014】
<第1の実施の形態>
図1(a)は、本発明の第1の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図であり、図1(b)は同図(a)中の半導体チップが実装された実装基板を取り出して概略的に示す平面図であり、図1(c)は同図(b)中のC−C線に沿う構造を概略的に示す断面図である。
【0015】
なお、この電力用半導体モジュールは、例えば図12に等価回路を示したような三相モータ駆動用インバータを形成している。
【0016】
図1(a)乃至(c)に示す電力用半導体モジュールにおいて、10は熱伝導性が良好な絶縁基板11上に配線パターン12が形成された実装基板である。13は前記実装基板10上に実装された電力用の複数の半導体チップである。14は前記半導体チップ13と前記配線パターン12とを電気的に接続するボンディングワイヤーである。15は前記配線パターン12上に固着された外部接続端子である。16は前記外部接続端子15の先端面および前記実装基板10のチップ実装面とは反対側の主面を露出させた状態で、前記実装基板10の少なくとも半導体チップ実装面側の全面を覆う樹脂層である。
【0017】
前記絶縁基板11は、セラミックス基板、金属基板等何でもよいが、SiNセラミックス基板が強度的に優れており使い易い。本例では、SiNセラミックス基板11上に銅板パターン12が形成されており、セラミックス基板11の半導体チップ実装面とは反対面側に放熱性が良好な銅板17が形成されている。
【0018】
前記外部接続端子15は、円柱または角柱型のパッドを用いることにより、その先端面と外部回路との接続は、半田付け、圧接、ボンディングワイヤー、溶接のいずれれの方法でも可能になり、使い勝手が向上する。本例では、高さと直径がほぼ同じ寸法の円柱パッド15が使用されている。
【0019】
この場合、パッド15は、前記実装基板10上の銅板パターン12の任意の場所に固着可能であり、必要な回路構成がフレキシブルに構成することが可能であるが、実装基板10上での配線パターンの引き回しが最小限になる位置に固着されることが望ましい。
【0020】
前記樹脂層16は、低応力のエポキシ樹脂、または、低応力のシリコーン樹脂(Siゲルなど)が使用されている。
【0021】
上記したような構成であれば、チップ13からパッド15までの配線の引き回しを短くすることが可能となり、モジュールの小型化と、小型化による原価低減およびパッド15までの電気抵抗・インダクタンスの低減化が可能となる。
【0022】
また、個別のユーザの都合により、実装基板10上の配線パターン12の変更や、パッド15の取り出し位置の変更が生じても、パッド15の位置の変更により対応が可能となるので、柔軟に対応することができる。
【0023】
さらに、チップ13の電極をパッド15を介して取り出すので、パッド15と外部回路との接続は、半田付け、圧接、ボンディングワイヤー、溶接などいずれの方法でも可能となり、使い勝手のよい半導体モジュールを提供することができる。
【0024】
さらにまた、半導体モジュールの形状が薄型かつ端子を含めてフラットに近いものとなるので、カードタイプの電力用半導体として、スロットなどに押し込み使用することも可能である。
【0025】
<第2の実施の形態…樹脂層はチップ保護のみ>
図2(a)、(b)は、本発明の第2の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図および平面図である。
【0026】
この電力用半導体モジュールは、図1(a)乃至(c)を参照して前述した第1の実施の形態の電力用半導体モジュールと比べて、樹脂層16a は実装基板10上の少なくとも半導体チップ13を覆う(本例ではチップ13上のみ覆う)ように形成されている点が異なり、その他は同じであるので図1中と同一符号を付している。
【0027】
上記構成の半導体モジュールによれば、前述した第1の実施の形態の半導体モジュールと比べて、基本的に同じ効果が得られるほか、樹脂層16a の覆う領域が少ないので樹脂層16a の収縮による実装基板10の反りの影響が少なくなるという効果がさらに得られる。なお、樹脂層16a の覆う領域が少ないことによる絶縁の低下は、電力用半導体モジュールの使用電圧に対する絶縁設計が許容すれば支障はない。
【0028】
<第3の実施の形態…取り付け用ケース有り、樹脂層を押さえて締め付け>
図3(a)、(b)は、本発明の第3の実施の形態に係る電力用半導体モジュールを概略的に示す側面図および分解して示す斜視図である。
【0029】
この電力用半導体モジュールは、図1を参照して前述した第1の実施の形態の電力用半導体モジュールと比べて、さらに、樹脂層16の少なくとも上面外縁部および側面部を覆い、実装基板10の半導体チップ実装面とは反対面側をそれに対向して配設される放熱板(図示せず)などに押圧状態で取り付け(本例では締め付け固定)可能な絶縁ケース18が設けられている点が異なり、その他は同じであるので図1中と同一符号を付している。なお、絶縁ケース18としては、低価格の樹脂ケースが用いられている。
【0030】
上記構成の半導体モジュールによれば、前述した第1の実施の形態の半導体モジュールと比べて、基本的に同じ効果が得られるほか、樹脂ケース18を放熱板へねじ等により取り付けることが容易であり、絶縁ケース18により実装基板10を放熱板に押さえつけることが可能であるので、放熱性の良好な半導体モジュールを実現できるという効果が得られる。
【0031】
<第4の実施の形態…取り付け用ケース有り、実装基板を押さえ締め付け>
図4(a)、(b)は、本発明の第4の実施の形態に係る電力用半導体モジュールを概略的に示す側面図および分解して示す斜視図である。
【0032】
この電力用半導体モジュールは、図2を参照して前述した第2の実施の形態の電力用半導体モジュールと比べて、さらに、実装基板10の少なくとも上面外縁部および側面部を覆い、実装基板10の半導体チップ実装面とは反対面側をそれに対向して配設される放熱板(図示せず)などに押圧状態で取り付け(本例では締め付け固定)可能な絶縁ケース(例えば樹脂ケース)18a が設けられている点が異なり、その他は同じであるので図2中と同一符号を付している。
【0033】
上記構成の半導体装置によれば、前述した第2の実施の形態の半導体モジュールと比べて、基本的に同じ効果が得られるほか、樹脂ケース18a を放熱板へねじ等により取り付けることにより、絶縁ケース18により実装基板10を放熱板に押さえつけることが可能であるので、放熱性の良好な半導体モジュールを実現できるという効果が得られる。
【0034】
なお、上記構成においては、上記絶縁ケース18aと実装基板10は接着剤により固着した構成であってもかまわない。この構成の場合はケース内側に低応力のエポキシ樹脂または低応力のシリコーン樹脂を充填することが可能である。これらの樹脂を充填した構成の場合には、図示している少なくとも半導体チップ表面を覆っている樹脂層16aは設けられていても、いなくてもよい。
【0035】
<第5の実施の形態…基板材料と反り>
前記第1から第4の実施の形態の半導体モジュールにおいて、実装基板10は樹脂層16、16a の収縮による反りが発生することがある。
【0036】
図5(a)は、本発明の第5の実施の形態に係る電力用半導体モジュールにおいて樹脂層の収縮による反りが発生した実装基板を放熱版に押さえ付けて取り付ける様子を概略的に示す側面図である。
【0037】
図5(a)に示すように、樹脂層16の収縮後に実装基板10の半導体チップ実装面とは反対面(裏面)が若干凸状(0 〜100μm程度)に反っている場合には、ユーザが実装基板10の裏面を放熱板に実装する場合(特に、第3、第4の実施の形態のように絶縁ケース18により押さえて締め付ける場合)に、実装基板10と放熱板との接触熱抵抗が良好な状態になるという利点を有する。この場合、実装基板10には締め付けによる応力が発生するので、絶縁基板11の材料として高い破壊靭性値と抗折強度を有するSiNセラミックスを用いた実装基板10が適している。
【0038】
図5(b)、(c)は、図5(a)に示した実装基板10の反りを打ち消す方向に予め反りを持たせた実装基板10a を使用する場合を概略的に示す側面図である。
【0039】
この場合、例えば絶縁性基板の両面に厚さの異なる金属板を張ったものを用いて配線パターンを形成することにより、実装基板10a を予め反らせることが可能になる。また、反りの方向の選択(図5(b)または(c))および反りの量の選択は、実装基板10aの熱膨張率、樹脂層16の熱膨張率、また樹脂層16の硬化温度により異なるが、半導体モジュール完成後の反り(前記裏面)が0 〜100μm程度になるものを選択する。
【0040】
<第6の実施の形態…外部接続端子はピン>
図6は、本発明の第6の実施の形態に係る電力用半導体モジュールを示している。
【0041】
この電力用半導体モジュールは、図1乃至図5を参照して前述した各実施の形態の電力用半導体モジュールと比べて、外部接続端子としてピン15a が用いられている点が異なり、その他は同じであるので図1中と同一符号を付している。
【0042】
このような構成の半導体モジュールによれば、前述した各実施の形態の半導体モジュールと基本的に同じ効果が得られるほか、上記ピン15a と外部回路との接続は、プリント基板への半田付け、プリント基板上のコネクタとの接続、コネクタ接続のいずれかの方法でも可能になる。
【0043】
<第7の実施の形態…他の部品の取り付けが可能>
第7の実施の形態では、前記各実施の形態の電力用半導体モジュールの実装基板の半導体チップ実装面とは反対面側に他の部品、例えば空冷用のファンを配設して取り付けるように工夫した構造を説明する。
【0044】
図7(a)乃至(d)は、本発明の第7の実施の形態に係る電力用半導体モジュールの一部を示している。
【0045】
図7(a)に示す半導体モジュールは、樹脂層16の側面部にファン70の取り付け用爪部71を係止可能な凸状のロック部19を設けたものである。
【0046】
図7(b)に示す半導体モジュールは、樹脂層16の側面部にファン70の取り付け用爪部71を係止可能な凹状のロック部20を設けたものである。
【0047】
図7(c)に示す半導体モジュールは、実装基板10の側面部にファン70の取り付け用爪部71を係止可能な凸状のロック部21を設けたものである。
【0048】
図7(d)に示す半導体モジュールは、絶縁ケース18にファン70の取り付け用爪部71を係止可能な凸状のロック部22を設けたものである。
【0049】
なお、空冷ファン70の取り付け用爪部71をロック部19、20に係止する構造に代えて、例えば絶縁ケース18に空冷ファン70の取り付け片(図示せず)をねじ止め可能なねじ止め部(図示せず)を設けるようにしてもよい。
【0050】
このような構成の半導体モジュールによれば、前述した各実施の形態の半導体モジュールと基本的に同じ効果が得られるほか、実装基板10の半導体チップ実装面とは反対面側にファン70を配設して取り付けることが可能になる。したがって、半導体モジュールを放熱板に取り付けなくても、ファン70による空冷が可能となる。
【0051】
<第8の実施の形態…弾性を有する外部接続端子>
図8(a)は、本発明の第8の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図である。この電力用半導体モジュールは、図8(a)に示すように、樹脂層16の上部の表面から外部接続端子15bの弾性を有する応力緩和部が突出した形となっている。
【0052】
図8(b)は同図(a)中の8B−8B線に沿う構造を概略的に示す断面図である。この図において、10は熱伝導性が良好な絶縁基板11上に配線パターン12が形成された実装基板である。13は前記実装基板10上に実装された電力用の複数の半導体チップである。14は前記半導体チップ13と実装基板10上の前記配線パターンと12とを電気的に接続するボンディングワイヤーである。15bは前記配線パターン12上に接続された外部接続端子である。16は前記実装基板10の少なくとも半導体チップ実装面側の全面を覆う樹脂層である。この樹脂層16の表面から前記外部接続端子15bの先端部(応力緩和部)が露出され、裏面から前記実装基板10のチップ実装面とは反対側の主面が露出されている。
【0053】
図9(a)、(b)は本実施形態の端子の一例を示す外観図である。図9(a)に示すように、本実施形態に係る外部接続端子15bは、適当な幅を持った、例えば板状の金属を折り曲げることにより形成する。この外部接続端子15bの一端部が例えばL字形状とされ、他端部に応力緩和部15dが設けられている。この応力緩和部15dは、図示矢印方向の応力を緩和できる。
【0054】
また、図9(b)は図9(a)に示す外部接続端子15bの他の例を示すものであり、S字形状の上部を水平方向に、例えば90度ひねった構造としている。この場合、図示矢印と直交方向の応力も緩和できる。さらに、端子自身をコイルバネ形状にしたものや、端子の上部に皿バネ等を取り付けた構造の端子を用いてもよい。
【0055】
上記外部接続端子15bを前記配線パターン12に固着する際、外部接続端子15bのL字形状をした部分の底面部を、配線パターン12に半田付け、ろう付け、溶接のいずれかの方法で接合する。さらに、S字形状の部分が前記樹脂層16の外部に出るように配置する。
【0056】
また、半導体モジュールの熱変動による反り量は、特に図8(a)に矢印で示す長手方向に大きくなる。したがって、外部接続端子15bを配置する場合、半導体モジュールの大きな反り量を生じる方向と、図9(a)に示す矢印の方向とが平行になるように外部接続端子15bを配置する。図9(b)に示す外部接続端子15cの場合も、矢印の一方が大きな反り量を生じる方向と平行するように配置する。
【0057】
なお、樹脂層16として硬質な、例えばエポキシ樹脂系材料を用いた場合、前述したように外部接続端子15bの応力緩和部15dを樹脂層16の外側に配置する必要がある。しかし、樹脂層16として軟質の、例えばシリコン系材料を用いた場合、図10に示すように応力緩和部15dの一部を樹脂層16の内部に配置することも可能である。なお、図10において、図8(b)と同一部分には同一符号を付し、説明は省略する。
【0058】
上記構成によれば、外部接続端子15bを、平板状金属を屈曲して形成している。このため、外部接続端子15bと配線パターン12間、及び外部接続端子15bとプリント基板の圧着用ランド間の接触面積を大きくすることができる。したがって、大電流を扱うことが容易になる。
【0059】
また、従来は線状の外部接続端子を配線パターンに圧接し、点接触させる構成が開発されている。しかし、この構成に比べて、上記第8の実施形態の構成によれば、外部接続端子15bと配線パターン12との接触状態が安定し、素子の信頼性を高めることができる。
【0060】
さらに、図10に示すモジュールの場合、外部接続端子15bの応力緩和部15dを樹脂層16内に埋設している。このため、図8(b)に示す構成に比べて全体の高さを低くできる。したがって、素子を更に小型化することが可能である。
【0061】
次に上記の半導体モジュールを用いた実装例について説明する。なお、以下の説明では図8(b)に示す半導体モジュールを用いた場合について示すが、図10に示す半導体モジュールを用いることも可能である。
【0062】
図11(a)、(b)は第1の実装例を示している。図11(a)、(b)において、19は半導体を実装するプリント基板である。このプリント基板19には、半導体モジュール20の外部接続端子15bが電気的に接続される図示せぬ圧着用ランドが設けられている。21は前記半導体モジュール20の上面に、例えば垂直方向に設けられる位置合わせ用ガイドであり、前記外部接続端子15bと圧着用ランドとを正確に合わせるためのものである。このガイド21は、最低2箇所に、適当数設置される。22は放熱フィンであり、23はこの放熱フィン22と前記モジュール20を密着させるためのグリースである。24は前記プリント基板19と前記放熱フィン22を接続するためのネジである。
【0063】
実装を行う際、図11(a)に示すようにガイド21をプリント基板19の図示せぬガイド穴に挿通し、半導体モジュール20の外部接続端子15bとプリント基板19の圧着用ランドとを正確に合わせる。
【0064】
この状態で、図11(b)に示すように、プリント基板19に最大で6箇所に設けられるネジ24を放熱フィン22に螺合し、放熱フィン22を半導体モジュール20に装着するとともに、外部接続端子15bを圧着用ランドに圧接させる。
【0065】
なお、上述した例において、半導体モジュール20及び放熱フィン22を、プリント基板19の下部に配置する場合について説明した。しかし、これとは逆に、モジュール20及び放熱フィン22をプリント基板19の上部に配置する場合も同様にして行うことができる。
【0066】
上記第1の実装例によれば、半導体モジュール20と放熱フィン22をネジ24のみでプリント基板19に実装できる。したがって、実装作業を簡単化できる。
【0067】
次に、第2の実装例について、図12を参照して説明する。なお、図12において、図11(a)及び(b)と同一部分については同一符号を付す。
【0068】
第2の実装例では、まず、モジュール20と放熱フィン22とを半田25を用いて半田付けする。このようにして、半導体モジュール20に放熱フィン22を予め取り付けておく。この後、図示せぬジグ等を用いて、プリント基板19の図示せぬ圧着用ランドと外部接続端子15bの位置がそれぞれ合うように位置合わせを行う。この状態で、プリント基板19に挿通されたネジ24を放熱フィン22に螺合し、プリント基板19に、放熱フィン22が半田付けされた半導体モジュール20を装着する。このようにして、モジュール20及び放熱フィン22がプリント基板19に実装され、外部接続端子15bが圧着用ランドに圧接される。
【0069】
図13は第3の実装例を示すものである。図13において、図11と同一部分には同一符号を付し、説明は省略する。図13に示すように、第3の実装例では、外部接続端子15bとプリント基板19の圧着用ランドとを位置合わせし、リフロー半田付けにより外部接続端子15bを圧着用ランドに予め取り付けておく。この状態で、プリント基板19に挿通されたネジ24を放熱フィン22に螺合し、放熱フィン22を半導体モジュールに20に取り付ける。なお、モジュール20と放熱フィン22との間にはグリース23が塗布してある。
【0070】
なお、上記リフロー半田による半田付けを行う際、モジュール20自体が半田25の溶融温度近くまで加熱される。したがって、モジュール20内部に用いられる半田の溶融温度は、リフロー半田に用いる半田25の溶融温度よりも高温のものを選択する必要がある。
【0071】
次に、第4の実装例について説明する。第4の実装例は第3の実装例を変形したものであり、図13とほぼ同様の構成である。この実装例の場合、放熱フィン22も半導体モジュール20に半田付けされる。すなわち、この実施例において、プリント基板19、モジュール20、放熱フィン22は一括して半田付けされる。この半田付けの際、モジュール20と放熱フィン22とは、ジグ等を用いて位置決めされる。また、プリント基板19とモジュール20間の半田と、モジュール20と放熱フィン22間の半田とは、熔融温度が同じものを用い、モジュール20内部で使用する半田はそれよりも高温のものを用いる。
【0072】
上記第1乃至第4の実装例によれば、外部接続端子15bの応力緩和部15dを介して半導体モジュール20をプリント基板19に実装している。このため、半導体モジュール20に反りが生じた際に、モジュール20にかかる応力を応力緩和部15dによって緩和することができる。したがって、外部接続端子15bとプリント基板19との間の接触不良を低減することができ、また、大電流を扱うことも可能となる。さらに、図9(b)に示す、水平方向に直交して曲げた応力緩和部15dを有する外部接続端子15cを用い、この応力緩和部15dを緩和したい応力の発生方向に合わせて配置することにより、任意の方向に対して応力を緩和できる。
【0073】
【発明の効果】
上述したように本発明の電力用半導体モジュールによれば、半導体チップから外部接続端子までの配線の引き回しを短くすることが可能となり、小型化が可能となり、小型化による原価低減と外部接続端子までの電気抵抗・インダクタンスの低減が可能となる。また、個別のユーザの都合により、実装基板上での回路パターン変更や外部接続端子の取り出し位置の変更が生じても柔軟に対応することができる。
【0074】
また、樹脂層の覆う領域を、使用電圧に対する絶縁設計が許容する設計においては、少なくともチップ部分とすることにより、樹脂層の樹脂収縮時の反りの影響を少なくすることができる。
【0075】
また、樹脂ケースとを組み合わせることにより、放熱板へのねじ等による取り付けが容易で、樹脂ケースにより、樹脂層あるいは実装基板を放熱板に押さえつけることが可能となり、放熱性の良い電力用半導体モジュールを実現できる。
【0076】
さらに、実装基板のチップが実装される側の反対側の主面が若干の凸反りになっている構成では、ユーザが放熱板に実装する際、特に、樹脂ケースにて押さえ締め付ける場合に、放熱板との良好な接触熱抵抗を得ることができる。この場合、絶縁実装基板にSiNセラミックスを使用することで、締め付け時に、セラミックス基板が割れるという不具合発生を大幅に低減することができる。
【0077】
また、実装基板あるいは、樹脂層、または樹脂ケースに、ファンの接続のためのロック部あるいはねじ止め部が設けられている構造であれば、電力用半導体モジュールにファンを取り付けた例えばインバータセットを構成すれば、放熱板に取り付けなくてもファンによる空冷が可能となり、インバータセットを小型、軽量化することができる。
【0078】
また、半導体とモジュールの外部に外部接続端子の応力緩和部を配置し、ユーザの都合により、応力緩和部をプリント基板に対して圧接あるいは半田付けのどちらにも対応することが可能である。さらに、半導体モジュールをプリント基板に半田付けした場合において、プリント基板と端子間にかかる応力を外部接続端子の応力緩和部により緩和できる。したがって、熱変動によって起こる端子の接触不良等を低減し、信頼性を向上できる。また、外部接続端と配線パターンが面接触している。したがって接触面積を大きく保つことができる。したがって、大電流を扱うことが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図と半導体チップが実装された実装基板を取り出して概略的に示す平面図および断面図。
【図2】本発明の第2の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図および平面図。
【図3】本発明の第3の実施の形態に係る電力用半導体モジュールを概略的に示す側面図および分解して示す斜視図。
【図4】本発明の第4の実施の形態に係る電力用半導体モジュールを概略的に示す側面図および分解して示す斜視図。
【図5】本発明の第5の実施の形態に係る電力用半導体モジュールにおいて樹脂層の収縮による反りが発生した実装基板を放熱版に押さえ付けて取り付ける様子を概略的に示す側面図および予め反りを有する実装基板を使用する場合を概略的に示す側面図。
【図6】本発明の第6の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図と半導体チップが実装された実装基板を取り出して概略的に示す断面図。
【図7】本発明の第7の実施の形態に係る電力用半導体モジュールの各種の形態を概略的に示す側面図。
【図8】本発明の第8の実施の形態に係る電力用半導体モジュールを概略的に示す斜視図と半導体チップが実装された実装基板を取り出して概略的に示す断面図、及び、端子の外観図。
【図9】本発明の第8の実施の形態に係る外部接続端子の外観図。
【図10】本発明の第8に実施の形態に係る電力用半導体モジュールの半導体チップが実装された実装基板を取り出して概略的に示す断面図。
【図11】本発明の第8の実施の形態に係る電力用半導体モジュールを用いた第1の実装例を概略的に示す図。
【図12】本発明の第8の実施の形態に係る電力用半導体モジュールを用いた第2の実装例を概略的に示す図。
【図13】本発明の第8の実施の形態に係る電力用半導体モジュールを用いた第3の実装例を概略的に示す図。
【図14】電力用半導体モジュールを用いた三相モータ駆動用インバータを示す等価回路図。
【図15】従来の電力用半導体モジュールの一例を概略的に示す外観図。
【符号の説明】
10…実装基板、
11…絶縁基板、
12…配線パターン、
13…電力用の半導体チップ、
14…ボンディングワイヤー、
15…外部接続端子、
16…樹脂層、
17…銅板、
18…絶縁ケース。

Claims (3)

  1. 熱伝導性を有する絶縁縁基板上に配線パターンが形成された実装基板と、
    前記実装基板上に実装された電力用の複数の半導体チップと、
    前記半導体チップと前記配線パターンとを電気的に接続するボンディングワイヤーと、
    前記配線パターン上に固着された外部接続端子と、
    前記外部接続端子の先端面が露出するように前記実装基板の少なくとも半導体チップ実装面側の全面を覆う樹脂層と、
    前記樹脂層の少なくとも上面外縁部および側面部を覆い、前記実装基板の半導体チップ実装面とは反対面側をそれに対向して配設される放熱板に押圧状態で取り付け可能な手段を有する樹脂ケースと、
    を具備することを特徴とする電力用半導体モジュール。
  2. 熱伝導性を有する絶縁基板上に配線パターンが形成された実装基板と、
    前記実装基板上に実装された複数の電力半導体チップと、
    前記電力半導体チップと前記配線パターンとを電気的に接続するボンディングワイヤーと、
    前記配線パターン上に固着された外部接続端子と、
    前記外部接続端子の先端面が露出するように前記実装基板の少なくとも半導体チップを覆う樹脂層と、
    前記実装基板の少なくとも上面外縁部および側面部を覆い、前記実装基板の半導体チップ実装面とは反対面側をそれに対向して配設される放熱板に押圧状態で取り付け可能な手段を有する樹脂ケースと、
    を具備することを特徴とする電力用半導体モジュール。
  3. 前記樹脂ケースには、前記実装基板の半導体チップ実装面とは反対面側に他の部品を配設して取り付けるためのロック部あるいはねじ止め部が設けられていることを特徴とする請求項1または2に記載の電力用半導体モジュール。
JP2000294984A 2000-01-28 2000-09-27 電力用半導体モジュール Expired - Fee Related JP3881502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000294984A JP3881502B2 (ja) 2000-01-28 2000-09-27 電力用半導体モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000020293 2000-01-28
JP2000-20293 2000-01-28
JP2000294984A JP3881502B2 (ja) 2000-01-28 2000-09-27 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JP2001284524A JP2001284524A (ja) 2001-10-12
JP3881502B2 true JP3881502B2 (ja) 2007-02-14

Family

ID=26584392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294984A Expired - Fee Related JP3881502B2 (ja) 2000-01-28 2000-09-27 電力用半導体モジュール

Country Status (1)

Country Link
JP (1) JP3881502B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764979B2 (ja) * 2004-06-08 2011-09-07 富士電機株式会社 半導体装置
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP5108421B2 (ja) 2007-09-05 2012-12-26 株式会社ケーヒン 分割モジュール端子を有するインバータ装置
JP4523632B2 (ja) * 2007-12-11 2010-08-11 三菱電機株式会社 半導体装置
JP5245880B2 (ja) 2009-02-04 2013-07-24 三菱電機株式会社 電力用半導体モジュールとその製造方法
JP2013089435A (ja) * 2011-10-18 2013-05-13 Nissan Motor Co Ltd 端子、および、端子を備えたインバータ装置
EP2908338A4 (en) * 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
JP5975856B2 (ja) * 2012-11-27 2016-08-23 三菱電機株式会社 電力用半導体装置
WO2015020176A1 (ja) * 2013-08-09 2015-02-12 日本発條株式会社 接続端子、パワーモジュールおよび通電ユニット
JP6323325B2 (ja) 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
WO2017033244A1 (ja) * 2015-08-21 2017-03-02 ルネサスエレクトロニクス株式会社 電子装置
WO2018180580A1 (ja) * 2017-03-30 2018-10-04 三菱電機株式会社 半導体装置および電力変換装置
JP6818877B2 (ja) * 2017-04-20 2021-01-20 三菱電機株式会社 電力変換装置
DE102017211336B4 (de) * 2017-07-04 2021-03-25 Siemens Aktiengesellschaft Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen
CN112864112A (zh) * 2021-01-19 2021-05-28 安徽安晶半导体有限公司 一种绝缘型大功率半导体模块
CN113078147B (zh) * 2021-02-22 2023-08-15 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Also Published As

Publication number Publication date
JP2001284524A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
US5398160A (en) Compact power module with a heat spreader
JP3881502B2 (ja) 電力用半導体モジュール
US6324072B1 (en) Microelectronic component of sandwich construction
US6417532B2 (en) Power semiconductor module for use in power conversion units with downsizing requirements
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
KR101477378B1 (ko) 하우징 및 이를 구비하는 전력 모듈
US5473511A (en) Printed circuit board with high heat dissipation
US20050146027A1 (en) Power semiconductor device
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
US20140160691A1 (en) Semiconductor module and method of manufacturing the same
EP1768243A1 (en) Inverter device
KR101614669B1 (ko) 전력용 반도체 장치
US20140110833A1 (en) Power module package
US20140285973A1 (en) Housing and power module having the same
JP2008124468A (ja) 電力モジュール
US7651339B2 (en) Electrical terminal
US11881444B2 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
JP2002198477A (ja) 半導体装置
US10319661B2 (en) Semiconductor device and method of manufacturing the same
JP2020136648A (ja) 回路基板および電子装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
US7019390B2 (en) Silicon nitride insulating substrate for power semiconductor module
JP3372169B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees