JP5083226B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は半導体装置およびその製造方法に関し、特にパワー半導体チップとプリント基板とを導電性ポストで電気的・機械的に接続してモジュール化した半導体装置およびその製造方法に関する。

モータ可変速駆動装置、インバータ装置、無停電電源装置などのスイッチング回路に使用されるパワー半導体装置として、所定厚みを有した金属ベース板を基体とし、金属ベース板上にパワー半導体チップを搭載したパッケージ型タイプのものが知られている（たとえば、特許文献１参照）。

このような半導体装置では、金属ベース板上に絶縁板が接合され、その上にパターニングされた配線パターンが接合され、その上にはんだを介して、半導体チップが接合されている。半導体チップは、その両面に電極を有する構造であって、その裏面電極が配線パターン上にはんだを介して接続されている。半導体チップの表面電極は、導電性ポストがはんだ接合されている。導電性ポストは、制御ＩＣを実装したプリント基板に接続されている。また、配線パターンとプリント基板との接続も導電性ポストによって行っている。導電性ポストは、金属ワイヤを使用した場合に比べて、電流容量の大きな電気的接続を行うことができて機械的強度も高いので、コンパクトな半導体装置を製作することを可能にしている。

近年では、半導体装置の絶縁板として、熱伝導性の高い材料のセラミック基板の表裏に銅の金属箔を接合した金属箔接合絶縁基板が使用されており、半導体チップは、その金属箔接合絶縁基板に接合した厚金属ブロックに搭載するようにしている。次に、このような半導体装置の製造方法について説明する。

図１１は導電性ポストを使用した半導体装置の製造手順を示す説明図であって、（Ａ）は導電性ポストと半導体チップとの接合工程を示す説明図、（Ｂ）は半導体チップと厚金属ブロックとの接合工程を示す説明図、（Ｃ）はプリント基板と外部端子との接合工程を示す説明図である。

プリント基板１０１は、配線パターン、スルーホールおよびスルーホールメッキの加工がなされている。そのプリント基板１０１の所定の箇所には、半導体チップ１０３と電気的および機械的接続を行う導電性ポスト１０２が挿入され、真空リフロー装置による第１のはんだリフローにて、導電性ポスト１０２がプリント基板１０１にはんだ付けされている。

次に、図１１の（Ａ）に示したように、底面に少なくとも半導体チップ１０３の厚さ分の深さを有する凹部が形成されたカーボン治具１０４に半導体チップ１０３をセットし、その上に半導体チップ１０３と同じ外形サイズを有するシート状のチップ上はんだ１０５をセットする。その後、プリント基板１０１は、カーボン治具１０４の内壁をガイドにして挿入されることで導電性ポスト１０２が位置決めされた状態でカーボン治具１０４の中にセットされ、真空リフロー装置による第２のはんだリフローで導電性ポスト１０２が半導体チップ１０３にはんだ付けされる。

次に、図１１の（Ｂ）に示したように、別のカーボン治具１０６に厚金属ブロック１０７が接合されている金属箔接合絶縁基板１０８をセットし、金属箔接合絶縁基板１０８および厚金属ブロック１０７の所定の箇所にシート状のはんだ１０９，１１０をセットし、厚金属ブロック１０７の所定位置には、シート状のチップ下はんだ１１１がセットされる。その後、プリント基板１０１は、カーボン治具１０６の内壁をガイドにして挿入されることで半導体チップ１０３がチップ下はんだ１１１の上に位置決めされた状態でカーボン治具１０６の中にセットされる。カーボン治具１０６は、その上に上蓋１０６ａが被せられ、はんだ１０９，１１０のセット位置に対応する位置に開けられた上蓋１０６ａの貫通孔およびプリント基板１０１のスルーホールに外部端子１１２が挿入される。このとき、外部端子１１２は、その下端がはんだ１０９，１１０に当接するまで押し込まれる。そして、真空リフロー装置による第３のはんだリフローで半導体チップ１０３がチップ下はんだ１１１によって厚金属ブロック１０７に接合され、外部端子１１２がはんだ１０９，１１０によって金属箔接合絶縁基板１０８の金属箔および厚金属ブロック１０７に接合される。

次に、図１１の（Ｃ）に示したように、外部端子１１２が挿入されているプリント基板１０１のスルーホールの周りにリング状のはんだ１１３をセットし、真空リフロー装置による第４のはんだリフローで外部端子１１２をプリント基板１０１にはんだ接合する。

以上のようにして作製された半導体装置は、その後、適当なケースに収められ、半導体チップ１０３のある空間にペースト状のアンダーフィル材を充填して硬化させることで、半導体チップ１０３、プリント基板１０１などがパッケージングされた半導体モジュールが形成される。

特許第３９６０２３０号公報

導電性ポストを使用した半導体装置の従来の製造方法によれば、真空リフロー装置によるはんだリフローの工程が少なくとも４回あるが、製造コストの面からこのはんだリフローの工程の回数をできるだけ少なくしたいという要請がある。しかし、半導体チップが金属箔接合絶縁基板とプリント基板との間に配置されているので、厚金属ブロックおよび導電性ポストへの接合の際、厚金属ブロックの接合面上で二次元の位置決めをするための位置決め用治具を使用することができず、どうしても導電性ポストに正確に位置決めされた状態ではんだリフローにより接合してから厚金属ブロックにはんだリフローにより接合するという２工程は必要になってしまうという問題点があった。

また、半導体チップを厚金属ブロックに接合するチップ下はんだは、高温での信頼性を確保するために所定の厚さを有している必要がある。しかし、半導体チップの位置決め用治具を使用できない理由と同じ理由で、はんだリフローの際にチップ下はんだがチップサイズからはみ出ないようにするための治具を使用できないために、チップ下はんだが所定の厚さになるようあらかじめ半導体チップを導電性ポストに正確に接合していた。

本発明はこのような点に鑑みてなされたものであり、はんだリフローの回数を低減することができる半導体装置およびその製造方法を提供することを目的とする。

本発明では上記問題点を解決するために、絶縁板の両面に金属箔を接合してなる金属箔接合絶縁基板と、前記金属箔接合絶縁基板の上に接合された厚金属ブロックと、前記厚金属ブロックの上の所定位置にチップ下はんだを介して接合された半導体チップと、前記半導体チップの上方に配置されたプリント基板と、前記半導体チップと前記プリント基板との間に配置されて一端がチップ上はんだにより前記半導体チップに接合され、他端が前記プリント基板にはんだ付けされた導電性ポストと、を備え、前記厚金属ブロックの所定位置に前記チップ下はんだによって接合される前記半導体チップは、前記半導体チップの外周に立設されたチップ位置決め手段によって位置決めされ、前記チップ位置決め手段は、前記厚金属ブロックの表面を引っ掻くことにより形成された突起であることを特徴とする半導体装置が提供される。

また、本発明では、配線パターン、スルーホールおよびスルーホールめっきの加工がなされたプリント基板に半導体チップとの間の電気的・機械的接続を行う導電性ポストおよび外部端子を第１のはんだリフローによりはんだ付けし、上面にチップ位置決め手段を立設した厚金属ブロックが接合されている金属箔接合絶縁基板をカーボン治具にセットし、前記金属箔接合絶縁基板および前記厚金属ブロックの所定位置にはんだをセットするとともに前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域にチップ下はんだをセットし、前記チップ下はんだの上に前記半導体チップおよびチップ上はんだをセットし、前記導電性ポストが接合されている側を下にし、前記カーボン治具の内壁をガイドにして前記プリント基板を前記カーボン治具の中にセットし、第２のはんだリフローを行う、ことにより前記半導体チップを所定位置にて前記厚金属ブロックおよび前記導電性ポストにはんだ付けすることを特徴とする半導体装置の製造方法が提供される。

このような半導体装置およびその製造方法によれば、半導体チップが接合される厚金属ブロックの上面の所定位置にチップ位置決め手段を立設したことにより、半導体チップは、位置決めされた状態ではんだ付けすることができる。位置決めのための治具を使用できないところでの半導体チップの正確なはんだ付けを可能にしたことにより、半導体チップは、厚金属ブロックおよび導電性ポストとのはんだリフローによる接合を分けて行う必要がなくなり、はんだリフローの回数を低減することができる。

また、本発明では、厚金属ブロックは、チップ下はんだが半導体チップを接合している領域内の表面にチップ下はんだ高さ制御用突起を立設している。これにより、チップ下はんだは、はんだリフロー時に溶融したとしても、厚金属ブロックと半導体チップとの距離がチップ下はんだ高さ制御用突起によってその高さに維持されているので、チップ下はんだがチップサイズからはみ出てしまうことが抑制されている。

上記構成の半導体装置およびその製造方法は、厚金属ブロックにチップ位置決め手段を立設してあることにより、厚金属ブロックが接合された金属箔接合絶縁基板とプリント基板との間であって位置決め用治具を使用することのできない場所に配置されてそれぞれにはんだ付けされる半導体チップが位置決めされるので、厚金属ブロックとの接合およびプリント基板との導電性ポストによる接合の２回に分けてはんだリフローを行う必要がなくなり、製造コストを低減できるという利点がある。

チップ位置決め手段は、柔らかい厚金属ブロックをけがき針のようなけがき用金具により引っ掻く加工を行うことで容易に形成でき、特別な加工および工具を必要としないことから、チップ位置決め手段を形成するためのコストを低く抑えることができる。

さらに、厚金属ブロックにチップ下はんだ高さ制御用突起を立設してあることにより、はんだリフロー時におけるチップ下はんだの厚さがチップ下はんだ高さ制御用突起の高さに保たれているので、半導体装置の高温での信頼性を確保することができる。

実施の形態に係る半導体装置およびその製造方法を表す説明図である。 実施の形態に係る半導体装置の製造方法を表すフローチャートである。 第１の実施の形態に係る半導体装置を示す要部断面模式図である。 半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す側面図である。 厚銅ブロックの表面の加工例を示す説明図である。 第２の実施の形態に係る半導体装置の第２のはんだリフロー直前の状態を示す要部断面模式図である。 半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す（Ａ）のａ−ａ矢視断面図である。 突起高さ調整方法を説明するための説明図であって、（Ａ）は突起高さ調整加圧治具の底面図、（Ｂ）は（Ａ）のｂ−ｂ矢視断面図、（Ｃ）は突起高さが調整された厚銅ブロックを示す説明図である。 第３の実施の形態に係る半導体装置の第２のはんだリフロー前の状態を示す要部断面模式図である。 第３の実施の形態に係る半導体装置の第２のはんだリフロー後の状態を示す要部断面模式図である。 導電性ポストを使用した半導体装置の製造手順を示す説明図であって、（Ａ）は導電性ポストと半導体チップとの接合工程を示す説明図、（Ｂ）は半導体チップと厚金属ブロックとの接合工程を示す説明図、（Ｃ）はプリント基板と外部端子との接合工程を示す説明図である。

以下、本発明の実施の形態を、図面を参照して詳細に説明する。最初に、本実施の形態における半導体装置およびその製造方法の概要について説明する。
図１は実施の形態に係る半導体装置およびその製造方法を表す説明図、図２は実施の形態に係る半導体装置の製造方法を表すフローチャートである。

本実施の形態に係る半導体装置は、金属箔接合絶縁基板１１と、その両面に接合された厚金属ブロック１２，１３と、厚金属ブロック１２の所定位置にチップ下はんだ１４を介して接合される少なくとも１つの半導体チップ１５と、この半導体チップ１５の上方に配置されるプリント基板１６と、半導体チップ１５をチップ上はんだ１７を介してプリント基板１６に接合される複数の導電性ポスト１８と、金属箔接合絶縁基板１１および厚金属ブロック１２にはんだ１９，２０を介して接合される外部端子２１とを備えている。

金属箔接合絶縁基板１１は、セラミック製絶縁板の両面に銅の金属箔を接合して構成されるＤＣＢ（Direct Copper Bonding）基板で、銅の金属箔は、配線パターン加工が施されている。厚金属ブロック１２，１３は、肉厚の厚い銅製のブロックであり、金属箔接合絶縁基板１１に直接接合またははんだ接合されている。厚金属ブロック１２は、その上面に半導体チップ１５が搭載される領域を取り囲むようにしてチップ位置決め手段２２が設けられている。このチップ位置決め手段２２は、厚金属ブロック１２の表面に立設された突起であり、金属箔接合絶縁基板１１に接合する前、または、金属箔接合絶縁基板１１に接合した後の厚金属ブロック１２の表面を加工することによって形成されている。チップ位置決め手段２２は、厚金属ブロック１２にチップ下はんだ１４および半導体チップ１５を単に積み重ねた状態で真空リフロー装置まで搬送してセットする場合のように振動や衝撃を受けるとき、および、半導体チップ１５が真空リフロー装置によって溶融しているチップ下はんだ１４の上に乗っているときにおいても、半導体チップ１５を厚金属ブロック１２の所定位置に維持させることができる。

半導体チップ１５は、たとえば、大電力の高速スイッチングが可能なパワー半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップ、ＩＧＢＴチップのオフ動作時に発生する誘起電流を環流させるＦＷＤ（フリーホイーリングダイオード）チップなどとすることができる。

このような半導体装置は、図２に示した処理フローで製造される。すなわち、プリント基板１６は、導電性ポスト１８、外部端子２１などの挿入用スルーホールを穿設するためのスルーホール加工（ステップＳ１）、表裏に接合された銅箔の配線パターン加工（ステップＳ２）、およびスルーホールのめっき加工（ステップＳ３）を行うことで形成される。次に、そのようなプリント基板１６に導電性ポスト１８を挿入し（ステップＳ４）、外部端子２１を挿入し（ステップＳ５）、真空リフロー装置にて第１のはんだリフローを行う（ステップＳ６）。これにより、導電性ポスト１８および外部端子２１がはんだ接合されたプリント基板１６が作製される。

一方、金属箔接合絶縁基板１１は、絶縁板の両面に金属箔接合の加工をし（ステップＳ７）、その金属箔に対して配線パターンの加工をし（ステップＳ８）、厚金属ブロック１２の加工をする（ステップＳ９）ことによって作製される。この厚金属ブロック１２の加工には、厚金属ブロック１２の表面にチップ位置決め手段２２を形成する加工と、厚金属ブロック１２を金属箔接合絶縁基板１１に接合する加工とを含み、その加工順はどちらが先であっても良い。

次に、厚金属ブロック１２，１３が接合された金属箔接合絶縁基板１１を図１に示したようなカーボン治具２３にセットし（ステップＳ１０）、金属箔接合絶縁基板１１および厚金属ブロック１２の所定位置にはんだ１９，２０をセットするとともに厚金属ブロック１２のチップ位置決め手段２２によって囲まれた領域にチップ下はんだ１４をセットする（ステップＳ１１）。次に、チップ下はんだ１４の上に半導体チップ１５およびチップ上はんだ１７をセットし（ステップＳ１２）、プリント基板１６を、導電性ポスト１８が接合されている側を下にし、導電性ポスト１８をチップ上はんだ１７に対向させ、かつ、カーボン治具２３の内壁をガイドにしてカーボン治具２３の中にセットする（ステップＳ１３）。そして、プリント基板１６の上にカーボン治具２３の上蓋を載せ、その上蓋の自重でプリント基板１６を加圧しながら真空はんだリフローにて第２のはんだリフローを行う（ステップＳ１４）。

図３は第１の実施の形態に係る半導体装置を示す要部断面模式図、図４は半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す側面図、図５は厚銅ブロックの表面の加工例を示す説明図である。

第１の実施の形態に係る半導体装置は、金属箔接合絶縁基板１１を構成するＤＣＢ基板３１を有している。このＤＣＢ基板３１は、薄いセラミック基板３１ａに銅箔３１ｂ，３１ｃを直接接合し、その銅箔３１ｂ，３１ｃを配線パターン加工することにより形成されている。ＤＣＢ基板３１の銅箔３１ｂ，３１ｃには、厚金属ブロック１２，１３を構成する厚銅ブロック３２，３３がそれぞれ直接接合されている。

厚銅ブロック３２の上には、半導体チップ１５としてＩＧＢＴチップ３４およびＦＷＤチップ３５が搭載されている。ＩＧＢＴチップ３４は、図４の（Ａ）に示したように、表面にゲート電極３４ａおよび複数のエミッタ電極３４ｂが形成され、ＩＧＢＴチップ３４の裏面には、コレクタ電極が全面に形成されている。ＦＷＤチップ３５は、その表面にアノード電極３５ａが形成され、裏面には、カソード電極が全面に形成されている。ＩＧＢＴチップ３４のコレクタ電極は、鉛フリーの板はんだ３６によって厚銅ブロック３２に接合され、ＦＷＤチップ３５のカソード電極は、板はんだ３７によって厚銅ブロック３２に接合されている。

厚銅ブロック３２は、その上面にチップ位置決め手段２２としてのチップ位置決め用切欠き突起３８が形成されている。このチップ位置決め用切欠き突起３８は、図５に示したように、厚銅ブロック３２の表面をけがき針のようなけがき用金具３９で引っ掻くようにすることによって形成することができる。厚銅ブロック３２は柔らかい銅材料で形成されているので、厚銅ブロック３２の上面にけがき用金具３９の鋭角に形成された先端を所定深さに差し込み、その状態で上面と平行な方向に所定距離だけ移動させることによって容易に形成することができる。チップ位置決め用切欠き突起３８は、好ましくは、その先端の高さが、ほぼＩＧＢＴチップ３４の下の板はんだ３６の厚さにＩＧＢＴチップ３４の厚さの半分を加えた値になるように形成され、ＩＧＢＴチップ３４の厚さの半分の位置の側面を支持するようにしている。

ＩＧＢＴチップ３４およびＦＷＤチップ３５の上方には、プリント基板１６が配置されている。プリント基板１６は、その両面にパターニングされた導体パターン１６ａ，１６ｂが接合され、あらかじめ設定された位置にスルーホール１６ｃが穿設されている。プリント基板１６は、複数の導電性ポスト１８および複数の外部端子２１があらかじめはんだ１６ｄによって接合されている。外部端子２１は、たとえば制御端子２１ａ、電流端子２１ｂおよび中継端子２１ｃとすることができる。導電性ポスト１８は、これに対向配置されたＩＧＢＴチップ３４のエミッタ電極３４ｂに板はんだ４０によって接合されている。なお、図示はしないが、ＩＧＢＴチップ３４のゲート電極３４ａも別の導電性ポストによってはんだ接合され、ＦＷＤチップ３５のアノード電極３５ａもさらに別の導電性ポストによってはんだ接合されている。また、制御端子２１ａおよび電流端子２１ｂは、板はんだ４１，４２によってＤＣＢ基板３１の銅箔３１ｂに接合され、中継端子２１ｃは、板はんだ４３によって厚銅ブロック３２に接続されている。

図６は第２の実施の形態に係る半導体装置の第２のはんだリフロー直前の状態を示す要部断面模式図、図７は半導体チップを搭載した厚銅ブロックを示す図であって、（Ａ）はチップ搭載厚銅ブロックを示す平面図、（Ｂ）はチップ搭載厚銅ブロックを示す（Ａ）のａ−ａ矢視断面図、図８は突起高さ調整方法を説明するための説明図であって、（Ａ）は突起高さ調整加圧治具の底面図、（Ｂ）は（Ａ）のｂ−ｂ矢視断面図、（Ｃ）は突起高さが調整された厚銅ブロックを示す説明図である。なお、この図６ないし図８において、図３ないし図５に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。

第２の実施の形態に係る半導体装置では、図６に示したように、厚銅ブロック３２の上面にチップ下はんだ高さ制御用突起４４を形成して、はんだリフロー時におけるＩＧＢＴチップ３４およびＦＷＤチップ３５の下の板はんだ３６，３７の高さを制御するようにしている。チップ下はんだ高さ制御用突起４４は、図７に示したように、厚銅ブロック３２のＩＧＢＴチップ３４が接合される接合領域３２ａおよびＦＷＤチップ３５が接合される接合領域３２ｂの中に形成されている。このチップ下はんだ高さ制御用突起４４は、チップ位置決め用切欠き突起３８と同様にけがき用金具３９を使用することによって形成することができ、好ましくは、そのチップ位置決め用切欠き突起３８を形成するときに同時に形成するのが良い。

チップ下はんだ高さ制御用突起４４は、半導体装置が高温で動作するときの信頼性を確保するために必要な板はんだ３６，３７の高さまたは厚さを制御するものであるので、厚銅ブロック３２の上面からチップ下はんだ高さ制御用突起４４の先端までの高さをある程度正確に管理する必要がある。このため、厚銅ブロック３２の加工の最後において、図８の（Ａ）および（Ｂ）に示した突起高さ調整加圧治具４５を使用し、チップ下はんだ高さ制御用突起４４の突起高さを調整している。なお、ここの例では、突起高さ調整加圧治具４５は、チップ下はんだ高さ制御用突起４４の突起高さだけでなく、チップ位置決め用切欠き突起３８の高さをも同時に調整している。

突起高さ調整加圧治具４５は、下面が平坦に形成されたベース４６を有し、その平坦な面にチップ位置決め用切欠き突起３８の高さを調整する制御ガイド４７，４８が接合されている。また、ベース４６および制御ガイド４８の外周近傍には、ベース４６を厚銅ブロック３２の表面から所定の距離だけ離間させる高さを有する隙間用ガイド４９が接合され、制御ガイド４７，４８には、隙間用ガイド４９の高さから調整したい突起高さ分を差し引いた高さを有する制御ガイド５０，５１がそれぞれ接合されている。

このような突起高さ調整加圧治具４５をチップ位置決め用切欠き突起３８およびチップ下はんだ高さ制御用突起４４が立設されている厚銅ブロック３２の上面に対して加圧プレス加工することにより、チップ下はんだ高さ制御用突起４４が突起高さ調整加圧治具４５の制御ガイド５０，５１によって均一な突起高さに変形され、チップ位置決め用切欠き突起３８が制御ガイド４７，４８によって均一な突起高さに変形される。これにより、ＩＧＢＴチップ３４およびＦＷＤチップ３５を位置決めするチップ位置決め用切欠き突起３８の先端は、それぞれ高さｈ１，ｈ２に調整され、チップ下はんだ高さ制御用突起４４の先端は、高さｈ３に調整される。

図９は第３の実施の形態に係る半導体装置の第２のはんだリフロー前の状態を示す要部断面模式図、図１０は第３の実施の形態に係る半導体装置の第２のはんだリフロー後の状態を示す要部断面模式図である。なお、この図９および図１０において、図３ないし図５に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。

第３の実施の形態に係る半導体装置では、プリント基板１６は、その空き空間位置にチップ下はんだ高さ制御用銅ポスト５２がはんだ接合されている。チップ下はんだ高さ制御用銅ポスト５２は、プリント基板１６とＤＣＢ基板３１または厚銅ブロック３２との間を所定の距離だけ離間させて導電性ポスト１８とＩＧＢＴチップ３４との間の距離および図示はしないが導電性ポスト１８とＦＷＤチップ３５との間の距離を所定値に保持する長さを有している。このチップ下はんだ高さ制御用銅ポスト５２は、第１のはんだリフロー時において、導電性ポスト１８および外部端子２１とともにプリント基板１６にはんだ接合される。

第２のはんだリフローを行うときには、カーボン治具２３（図示しない）の中に、図９に示したように、厚銅ブロック３２，３３が接合されたＤＣＢ基板３１、ＤＣＢ基板３１の上に板はんだ４１，４２、厚銅ブロック３２の上に板はんだ４３，３６、ＩＧＢＴチップ３４および板はんだ４０を積層配置する。その上方に、導電性ポスト１８、外部端子２１およびチップ下はんだ高さ制御用銅ポスト５２が接合されたプリント基板１６を載せて第２のはんだリフローを行う。これにより、図１０に示したように、板はんだ４０，４１，４２，４３が溶融して、導電性ポスト１８とＩＧＢＴチップ３４とがはんだ接合され、外部端子２１とＤＣＢ基板３１および厚銅ブロック３２とがはんだ接合される。このとき、プリント基板１６は、チップ下はんだ高さ制御用銅ポスト５２の下端がＤＣＢ基板３１に当接してそれ以上、ＤＣＢ基板３１に近づくことはなく、ＩＧＢＴチップ３４と厚銅ブロック３２との位置関係も変化しないので、ＩＧＢＴチップ３４の下の溶融した板はんだ３６の高さも変化しないよう間接的に制御されることになる。このため、板はんだ３６がＩＧＢＴチップ３４のチップサイズからはみ出してしまうこともない。

１１ 金属箔接合絶縁基板
１２，１３ 厚金属ブロック
１４ チップ下はんだ
１５ 半導体チップ
１６ プリント基板
１６ａ，１６ｂ 導体パターン
１６ｃ スルーホール
１６ｄ はんだ
１７ チップ上はんだ
１８ 導電性ポスト
１９，２０ はんだ
２１ 外部端子
２１ａ 制御端子
２１ｂ 電流端子
２１ｃ 中継端子
２２ チップ位置決め手段
２３ カーボン治具
３１ ＤＣＢ基板
３１ａ セラミック基板
３１ｂ，３１ｃ 銅箔
３２，３３ 厚銅ブロック
３２ａ，３２ｂ 接合領域
３４ ＩＧＢＴチップ
３４ａ ゲート電極
３４ｂ エミッタ電極
３５ ＦＷＤチップ
３５ａ アノード電極
３６，３７ 板はんだ
３８ チップ位置決め用切欠き突起
３９ けがき用金具
４０，４１，４２，４３ 板はんだ
４４ チップ下はんだ高さ制御用突起
４５ 突起高さ調整加圧治具
４６ ベース
４７，４８ 制御ガイド
４９ 隙間用ガイド
５０，５１ 制御ガイド
５２ チップ下はんだ高さ制御用銅ポスト

Claims (9)

1. 絶縁板の両面に金属箔を接合してなる金属箔接合絶縁基板と、
   前記金属箔接合絶縁基板の上に接合された厚金属ブロックと、
   前記厚金属ブロックの上の所定位置にチップ下はんだを介して接合された半導体チップと、
   前記半導体チップの上方に配置されたプリント基板と、
   前記半導体チップと前記プリント基板との間に配置されて一端がチップ上はんだにより前記半導体チップに接合され、他端が前記プリント基板にはんだ付けされた導電性ポストと、
   を備え、
   前記厚金属ブロックの所定位置に前記チップ下はんだによって接合される前記半導体チップは、前記半導体チップの外周に立設されたチップ位置決め手段によって位置決めされ、
   前記チップ位置決め手段は、前記厚金属ブロックの表面を引っ掻くことにより形成された突起であることを特徴とする半導体装置。
2. 前記厚金属ブロックは、前記チップ下はんだが前記半導体チップを接合している領域内の表面に立設されたチップ下はんだ高さ制御用突起を有している請求項１記載の半導体装置。
3. 前記プリント基板は、前記金属箔接合絶縁基板との間を所定の距離だけ離間させて前記導電性ポストと前記半導体チップとの間の距離を制御することにより前記チップ下はんだの高さを間接的に制御するようにしたチップ下はんだ高さ制御用ポストを有している請求項１記載の半導体装置。
4. 配線パターン、スルーホールおよびスルーホールめっきの加工がなされたプリント基板に半導体チップとの間の電気的・機械的接続を行う導電性ポストおよび外部端子を第１のはんだリフローによりはんだ付けし、
   上面にチップ位置決め手段を立設した厚金属ブロックが接合されている金属箔接合絶縁基板をカーボン治具にセットし、
   前記金属箔接合絶縁基板および前記厚金属ブロックの所定位置にはんだをセットするとともに前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域にチップ下はんだをセットし、
   前記チップ下はんだの上に前記半導体チップおよびチップ上はんだをセットし、
   前記導電性ポストが接合されている側を下にし、前記カーボン治具の内壁をガイドにして前記プリント基板を前記カーボン治具の中にセットし、
   第２のはんだリフローを行う、
   ことにより前記半導体チップを所定位置にて前記厚金属ブロックおよび前記導電性ポストにはんだ付けすることを特徴とする半導体装置の製造方法。
5. 前記チップ位置決め手段は、前記金属箔接合絶縁基板に接合前または接合後の前記厚金属ブロックの表面をけがき用金具で引っ掻くことにより形成された切欠き突起である請求項４記載の半導体装置の製造方法。
6. 前記切欠き突起は、その先端の高さが、ほぼ前記チップ下はんだの厚さに前記半導体チップの厚さの半分を加えた値になるように形成されている請求項５記載の半導体装置の製造方法。
7. 前記厚金属ブロックの前記チップ位置決め手段によって囲まれた領域内の表面にけがき用金具でチップ下はんだ高さ制御用突起を形成しておくことにより、前記第２のはんだリフロー時における前記チップ下はんだのチップサイズからのはみ出しを抑制した請求項４記載の半導体装置の製造方法。
8. 前記チップ下はんだ高さ制御用突起は、前記厚金属ブロックの表面から所定の距離だけ離間させる高さを有する隙間用ガイドと、前記隙間用ガイドの高さから調整したい突起高さ分を差し引いた高さを有する制御ガイドとが平坦な面に接合されている突起高さ調整加圧治具で加圧プレス加工されることにより均一の高さにされている請求項７記載の半導体装置の製造方法。
9. 前記プリント基板は、その空き空間位置に前記金属箔接合絶縁基板または前記厚金属ブロックの表面から所定の距離だけ前記プリント基板を離間させる長さのポストを設けておくことにより、前記第２のはんだリフロー時における前記チップ下はんだのチップサイズからのはみ出しを抑制した請求項４記載の半導体装置の製造方法。
   

Images