CN104919589A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104919589A
CN104919589A CN201380053621.XA CN201380053621A CN104919589A CN 104919589 A CN104919589 A CN 104919589A CN 201380053621 A CN201380053621 A CN 201380053621A CN 104919589 A CN104919589 A CN 104919589A
Authority
CN
China
Prior art keywords
conductive pattern
base plate
printed base
pattern parts
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380053621.XA
Other languages
English (en)
Other versions
CN104919589B (zh
Inventor
仲村秀世
堀尾真史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104919589A publication Critical patent/CN104919589A/zh
Application granted granted Critical
Publication of CN104919589B publication Critical patent/CN104919589B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种小型、且能够作为应对高速开关的低电感的半导体装置。具备多个导电图案部件(14)，分别安装有一个或多个功率半导体芯片(12A、12B)；和印刷基板(16)，在与该导电图案部件对置的面配置有与上述功率半导体芯片连接的芯片用棒状导电连接部件(17)以及与上述导电图案部件连接的图案用棒状导电连接部件(17a、17b)，上述导电图案部件(14)由窄幅部(14b)和宽幅部(14a)形成，至少有一个导电图案部件的窄幅部和上述印刷基板通过上述图案用棒状导电连接部件(17b)连接，在上述导电图案部件和通过上述芯片用棒状导电连接部件与上述印刷基板连接的上述功率半导体芯片之间形成电流通路。

Description

半导体装置
技术领域
本发明涉及一种搭载有功率半导体芯片的半导体装置。
背景技术
例如，在构成电力变换装置的变换器中使用功率半导体模块。
作为现有的半导体装置，提出了例如图15所示的半导体装置。
该现有的半导体装置，例如举出了二合一的半导体模块100作为例子。
该半导体模块100是在散热用的金属基板101上，通过焊料103接合有带导体图案的绝缘基板(陶瓷绝缘基板)102。带导体图案的绝缘基板102具有陶瓷基板102a，由在该陶瓷基板102a的正面所粘合的导体图案102b，和在陶瓷基板102a的背面所粘合的背面导电膜102c构成。
在带导体图案的绝缘基板102的导体图案102b上，隔着焊料105安装有半导体芯片(半导体功率芯片)104。
并且，金属基板101、带导体图案的绝缘基板102以及半导体芯片104被配置在下端开放的箱形的树脂壳体106内，并通过在该树脂壳体106内注入树脂密封材料而被固定。其中，107是焊接在导体图案102b的构成外部导出端子的金属棒端子，108是指连接半导体芯片104彼此、和/或连接半导体芯片104和导体图案102b之间的键合线。
作为其他的现有例，还提出了以下的半导体装置。通过在带导体图案的绝缘基板上配置半导体芯片，在半导体芯片和/或导体图案固定有在印刷基板所固定的多个柱电极，在印刷基板的正面和背面形成金属箔，以确保散热性能，从而防止由热膨胀等引起的变形，并具有高可靠性、良好的工作特性，且具有高生产性(例如，参考专利文献1)。
另外，还提出了以下的功率半导体模块。针对由功率半导体装置(IGBT)和与之反向并联连接的二极管(FWD)的串联电路构成的功率半导体模块，分别以板状形成与第一电源电位输出电极等连接的电极棒、与附加电极等连接的电极棒、和与第二电源电位输出电极等连接的电极棒，通过在它们之间夹设有绝缘物而使它们邻近配置，从而使功率半导体模块内部的电感值几乎为零(例如，参考专利文献2)。
另外，还提出了以下的功率半导体装置。以覆盖该底面基板的边沿部的上方的方式在底部基板的上部配置矩形环状的布线基板，使主集电极端子以及主发射极端子通过该布线基板的中央部的开口部并从树脂壳体的开口部突出，控制发射极衬垫以及栅极衬垫经由均等长度的引线与控制发射极以及栅电极电连接(例如，参考专利文献3)。
另外，还提出了以下的半导体装置。具备密封半导体芯片的半导体装置用单元、布线基板以及螺栓固定单元，通过弹性粘接剂至少固定半导体装置用单元和螺栓固定单元，半导体装置用单元由铜块、带导体图案的绝缘基板、IGBT芯片、二极管芯片、集电极端子引脚、固定有植入引脚的印刷基板、发射极端子引脚、控制端子引脚、集电极端子引脚以及将这些部件密封的树脂壳体构成(例如，参考专利文献4)。
另外，还提出了以下的功率半导体模块。至少具备搭载功率半导体芯片的具有铜板和绝缘板的绝缘基板、与功率半导体芯片连接的带引脚的印刷基板、与铜板连接的连接端子以及将绝缘基板和带引脚的印刷基板密封到内部的立方体的树脂密封材料，在树脂密封材料的两侧部分沿着树脂密封材料的边缘将发射极侧连接端子、集电极侧连接端子、输出端子配置成一列，栅极端子以及发射信号用端子沿着一侧的长度方向的端部的边沿配置成一列(例如，参考专利文献5)。
现有技术文献
专利文献
专利文献1：日本特开2009-64852号公报
专利文献2：日本特开2004-214452号公报
专利文献3：日本特开2010-118699号公报
专利文献4：日本特开2011-142124号公报
专利文献5：日本特开2012-119618号公报
发明内容
技术问题
然而，在上述图12所记载的现有例的情况下，存在如下未解决的问题，即，由于需要布置细的键合线，因此使得为了对应高速开关动作而降低电感变得困难，并且由于外部连接端子焊接于导体图案，而无法正确进行外部连接端子的安装。另外，由于布置与键合线连接的引线的图案需要配置在绝缘基板上，因此难以实现小型化，并且不利于生产组装，构造复杂，散热性能也降低。
另外，在专利文件1所记载的现有例中，由于使用了比键合线短且横截面积大的柱电极(引脚)，因此能够降低电感，而且，由于能够对绝缘基板和印刷基板以两层构造的形式进行布线，因此能够实现小型化。然而，由于没有考虑到降低印刷基板以及绝缘基板间的布线电感，现有的方案不足以使以SiC等为代表的高速开关元件的能力充分发挥。并且，作为低价地形成模块的方法，虽然能够举出使用传递模塑法等的实型模塑，但专利文献1所公开的形状，未必适合模塑成型。
另外，在专利文件2所记载的现有例中，堆叠电流通路能够使布线电感几乎为零，是大幅度降低互感的有效的方法，但实际的半导体封装有各种形状上的要求，特别是，已知在为了与印刷基板连接而使外部端子成为引脚状并向上方伸出等的情况下，存在不能将正极侧以及负极侧的电源布线做成叠层结构的部位，即使在叠层部位，也只有电流方向完全相反的部位，互感能够为“0”，所以只依赖于该方法比较困难。并且，小型的半导体芯片采用1mm以下宽度的衬垫的情况较多，难以在使母线叠层化的同时，还将多个芯片机械地接合。当为小型芯片时，不得不采用引线键合和/或专利文献1所记载的柱电极。特别是SiC等，众所周知，由于晶片缺陷密度的关系，多为小型芯片。
另外，一般来说，由于模块尺寸越小，布线越细，叠层等的操作也变得困难，所以电感增加的情况较多。
另外，在专利文件3所记载的现有例中，对于主集电极端子以及主发射极端子，隔着主集电极基板以及主发射极基板配置于底面基板，控制发射极衬垫以及栅极衬垫经由引线而与IGBT元件连接，并且经由控制发射极接续端子以及栅极接续端子与布线基板连接，而与该布线基板所设置的控制发射极以及栅极电极进行电连接。因此，存在以下未解决的问题，即，外部连接端子的连接构造复杂，不利于组装和生产。
另外，在专利文件4所记载的现有例中，存在以下未解决的问题，即，集电极端子引脚与绝缘基板的第二铜块通过焊接连接，发射极端子引脚以及控制端子引脚与印刷基板连接，不能容易地进行外部连接端子的配置以及连接，而不利于组装和生产。
同样的，在专利文件5所记载的现有例中，存在以下未解决的问题，即，集电极侧连接端子以及发射极侧连接端子固定在绝缘基板的不同的第一铜板，栅极端子以及发射极信号用端子固定在印刷基板，不能容易地进行外部连接端子的配置以及连接，而不利于组装和生产。
因此，本发明着眼于上述现有例的未解决的问题，目的在于提供小型，并且能够具有应对高速开关运行的低电感的半导体装置。
技术方案
为了达到上述目的，本发明所涉及的半导体装置的第一形态为，具备：多个导电图案部件，分别安装有一个或多个功率半导体芯片；和印刷基板，在与该导电图案部件对置的面，配置有与上述功率半导体芯片连接的芯片用棒状导电连接部件以及与上述导电图案部件连接的图案用棒状导电连接部件。并且，上述导电图案部件由窄幅部和宽幅部形成，至少有一个导电图案部件的窄幅部和上述印刷基板通过上述图案用棒状导电连接部件连接，在上述导电图案部件和通过上述芯片用棒状导电连接部件与上述印刷基板连接的上述功率半导体芯片之间，形成电流通路。
另外，本发明所涉及的半导体装置的第二形态为，配置上述印刷基板的布线图案，以使在上述导电图案部件中流过的电流的变化率和在与该导电图案部件对置的上述印刷基板中流过的电流的变化率的符号为正负相反的符号。
另外，本发明所涉及的半导体装置的第三形态为，还具有形成于上述窄幅部的外侧，并连接外部连接端子的端子连接图案部件。
另外，本发明所涉及的半导体装置的第四形态为，上述导电图案部件由厚度为0.5mm以上且为1.5mm以下的铜图案构成。
另外，本发明所涉及的半导体装置的第五形态为，上述端子连接图案部件由厚度为能够保持上述外部连接端子的为0.5mm以上的铜图案构成。
另外，本发明所涉及的半导体装置的第六形态为，上述多个导电图案部件配置在单独的绝缘基板上。
另外，本发明所涉及的半导体装置的第七形态为，上述多个导电图案部件配置在同一绝缘基板上。
另外，本发明所涉及的半导体装置的第八形态为，上述绝缘基板在与形成有上述导电图案部件的面的相反侧形成有散热用导热图案部件，该散热用导热图案部件的数量设定为与上述导电图案部件的数量相同，或者比上述导电图案部件的数量少。
另外，本发明所涉及的半导体装置的第九形态为，上述印刷基板在正面以及背面形成主电路布线图案，并且使两主电路布线图案为相同电位。
另外，本发明所涉及的半导体装置的第十形态为，具备密封部件，将上述导电图案部件和上述印刷基板密封在上述密封部件的内部，上述外部连接端子从上述密封部件朝同一方向突出，并且在密封部件的长度方向上整列配置。
另外，本发明所涉及的半导体装置的第十一形态为，上述功率半导体芯片由具有栅电极和电流检测用的辅助电极的电压控制型半导体元件构成，在上述印刷基板形成的布线图案中，与上述栅电极连接的布线图案在上述印刷基板的一侧的面形成，与上述电流检测用的辅助电极连接的布线图案在上述印刷基板的另一侧的面形成于与连接上述栅电极的布线图案对置的位置。
其中，上述主电路构成部件具有内置半导体元件的第一半导体芯片和内置半导体整流元件的第二半导体芯片，内置在上述第一半导体芯片的半导体元件由具有栅电极的电压控制型半导体元件构成，还可以构成为将该栅电极配置在与上述第二半导体芯片对置的端面的相反侧的端面侧。
另外，本发明所涉及的半导体装置的第十二形态为，上述功率半导体芯片由具有主电极的电压控制型半导体元件构成，上述印刷基板在正面以及背面形成连接上述主电极的布线图案部件，并且使两布线图案部件为相同电位。
另外，本发明所涉及的半导体装置的第十三形态为，上述功率半导体元件由具有栅电极的电压控制型半导体元件构成，上述功率半导体芯片的上述栅电极以沿着在配置有多个上述绝缘基板时的长度方向位于上述绝缘基板的外周侧的方式进行配置。
另外，本发明所涉及的半导体装置的第十四形态为，具备：多个导电图案部件，分别安装有一个或多个功率半导体芯片；和印刷基板，在与该导电图案部件对置的面配置有与上述功率半导体芯片连接的芯片用棒状导电连接部件以及与上述导电图案部件连接的图案用棒状导电连接部件。并且，上述印刷基板的布线图案配置为使在上述导电图案部件中流过的电流的变化率和在与该导电图案部件对置的上述印刷基板中流过的电流的变化率的符号为正负相反的符号。
发明效果
根据本发明，在绝缘基板上形成的导体图案由窄幅部和搭载半导体芯片的宽幅部形成，该导电图案的窄幅部和印刷基板之间通过棒状导电连接部件连接而形成多个主电路构成部件间的电流通路。因此，能够提供一种不仅能够不扩大尺寸而降低电感，以容易进行树脂成型的方式构成，而且小型，能够对应高速开关元件的半导体装置。
附图说明
图1是表示本发明所涉及的半导体装置的第一实施方式的立体图，(a)为俯视时的立体图，(b)为仰视时的立体图。
图2是表示搭载半导体芯片的绝缘基板的俯视图。
图3是表示图1的半导体装置沿图2的A—A线的剖面图。
图4是表示能够应用于本发明的绝缘基板的图，(a)为俯视图，(b)为侧视图，(c)为仰视图。
图5是表示能够应用于本发明的印刷基板的图，(a)为俯视图，(b)为仰视图。
图6是表示半导体装置的等价电路的电路图。
图7是表示将图6的晶体管Q1a从导通状态反转至截止状态时的电流路径的电路图。
图8是表示在绝缘基板上载置了印刷基板的状态的立体图。
图9是表示能够应用于本发明的树脂密封模具的俯视图。
图10是表示现有的树脂密封模具的俯视图。
图11是表示绝缘基板的第一变形例的图，(a)为俯视图，(b)为侧视图，(c)为仰视图。
图12是表示绝缘基板的第二变形例的图，(a)为俯视图，(b)为侧视图，(c)为仰视图。
图13是表示绝缘基板的第三变形例的俯视图。
图14是表示绝缘基板的第四变形例的俯视图。
图15是表示现有例的剖面图。
符号说明
1…半导体装置，2…功率半导体模块，11A、11B…绝缘基板，12A…第一半导体芯片，12B…第二半导体芯片，13A、13B…主电路构成部件路，14…导电图案，14a、14h…宽幅部，14b、14i…窄幅部，14c、14j…芯片搭载图案，14c、14e、14k，14l、14m、14n…端子连接图案，15…散热用导热图案，16…印刷基板，18～20、21a、21b、22a、22b…导电端子引脚，24…模塑成型体，30…固定模具，31、32…滑动模具
具体实施方式
以下，参考附图对本发明的实施方式进行说明。
图1是表示本发明所涉及的半导体装置的立体图。
图中，2是作为半导体装置的功率半导体模块。该功率半导体模块2如图2～图8特别明示的那样，具备两组主电路构成部件13A、13B和在这些主电路构成部件13A、13B的上方构成共用的引线电路的印刷基板16，其中，主电路构成部件13A、13B包含分别安装在绝缘基板11A、11B上的第一半导体芯片12A以及第二半导体芯片12B。
第一半导体芯片12A内置功率MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属氧化物半导体场效应晶体管)或者绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor，IGBT)而构成。第二半导体芯片12B内置续流二极管(Free Wheeling Diode，FWD)而构成。
并且，在绝缘基板11A上，如图2所示，两个第二半导体芯片12B在长度方向(面向附图时的左右方向)的中心线上保持预定间隔而配置，在这些第二半导体芯片12B的两边外侧保持预定间隔而分别配置有两个第一半导体芯片12A。绝缘基板11B上也同样配置有两个第二半导体芯片12B，和夹着这些第二半导体芯片12B的四个第一半导体芯片12A。
在此，第一半导体芯片12A具有漏电极12Ad、源电极12As以及栅电极12Ag，且被配置为栅电极12Ag位于与第二半导体芯片12B相反的一侧的端部侧(绝缘基板外侧)。
这些半导体芯片12A、12B为上述那样的各种功率设备，可以在硅基板上形成，也可以在SiC、其他基板上形成。
绝缘基板11A具有以导热性良好的氧化铝等的陶瓷为主要成分的例如正方形状的基板13，在该基板13的正面粘贴有作为由厚度为0.5mm以上的由铜板构成的导电图案部件的导电图案14，在背面粘贴有具有相同厚度的散热用导热图案15。
导电图案14如图2以及图3所示，具有形成平面形状为凸(T)字形的芯片搭载图案14c。芯片搭载图案14c具有面向附图时为右侧的端部有与基板13的宽度大致相等的宽度的宽幅部14a，和与该宽幅部14a的左侧连接的宽度比宽幅部14a窄的窄幅部14b。
并且，导电图案14具有在芯片搭载图案14c的窄幅部14b的外侧保持预定间隔而独立的端子连接图案14d以及14e。这些端子连接图案14d以及14e的侧边与芯片搭载图案14c的宽幅部14a的侧边一致。
在此，在芯片搭载图案14c的宽幅部14a，如图2所示，第一半导体芯片12A以及第二半导体芯片12B通过焊料等接合部件被安装，并且在第一半导体芯片12A的宽度方向外侧形成有两个嵌合孔14f。在嵌合孔14f中压入有成为主电路用外部连接端子的导电端子引脚19。并且，在端子连接图案14d以及14e中分别形成有嵌合孔14g。在嵌合孔14g中压入有成为作为外部连接端子的源极端子S2的导电端子引脚20。
并且，绝缘基板11B也与绝缘基板11A相同，具有以陶瓷为主要成分的基板13，和在其正面和背面形成的导电图案14以及散热用导热图案15。导电图案14具有平面形状形成为凸(T)字形的芯片搭载图案14j。与绝缘件11A相同地，芯片搭载图案14j具备宽幅部14h以及窄幅部14i。在该芯片搭载图案14j的窄幅部14i的外侧，保持预定间隔分别形成有独立形成的两个端子连接图案14k、14l以及14m、14n。
并且，在芯片搭载图案14j，如图2所示，第一半导体芯片12A以及第二半导体芯片12B通过焊料等接合部件被安装，并且在第一半导体芯片12A的宽度方向外侧形成有两个嵌合孔14o。在嵌合孔14o中压入有成为作为外部连接端子的漏极端子的导电端子引脚18。并且，在端子连接图案14k以及14m中分别形成有嵌合孔14p。在嵌合孔14p中压入有成为作为外部连接端子的源极辅助端子的导电端子引脚21a、21b。在端子连接图案14l以及14n分别形成嵌合孔14q。在嵌合孔14q压入有成为作为外部连接端子的栅极端子的导电端子引脚22a、22b。
在此，导电端子引脚18、20以及19的材质优选导电性良好的铜(Cu)、或铝(Al)系的材料。然而，在考虑焊接的容易性时，对导电端子引脚18、20以及19实施镍(Ni)或锡系的表面处理，通过改善焊接的浸润性，从而能够提高安装效率。
从图6所示的等价电路图可知，在绝缘基板11B的导电图案14形成反向并联连接电路，该反向并联连接电路具备构成上支路的、成为第一半导体芯片12A的例如N沟道的MOSFET(以下仅称为晶体管)Q1a～Q1d以及成为第二半导体芯片12B的FWD((以下仅称为二极管)Di1a、Di1b。在绝缘基板11A的导电图案14形成反向并联电路，该反向并联电路具备构成下支路的、成为第一半导体芯片12A的晶体管Q2a～Q2d以及成为第二半导体芯片的二极管Di2a、Di2b。两个反向并联电路串联。
在此，在一个绝缘基板11A、11B上配置的半导体芯片(功率设备)等价地构成图6所示的晶体管和二极管的反向并联电路即可，因此晶体管和二极管可以为各一个，也可以互为数量相同的多个。
并且，由成对的晶体管Q1a～Q1d、Q2a～Q2d和二极管Di1a、Di1b、Di2a、Di2b构成的两组反向并联电路，与进一步在上方配置的印刷基板16通过作为棒状导电连接部件的圆柱状的柱电极17串联连接。
其中，代替如图2那样两个半导体芯片12A以及12B的配置为沿前后方向并列配置的情况，也能够将两个半导体芯片12A以及12B沿左右方向配置。
并且，在主电路构成部件13B的第一半导体芯片12A的下表面分别形成有晶体管Q1a～Q1d的漏电极12Ad，经由导电图案14的芯片搭载图案14j，与作为构成功率半导体模块2的外部输入用端子(漏极端子D1)的连接端子的导电端子引脚18连接。在第二半导体芯片12B的背面形成的阴极电极也经由芯片搭载图案14j与导电端子引脚18连接。
同样，在主电路构成部件13A的第一半导体芯片12A的下表面分别形成有晶体管Q2a～Q2d的漏电极12Ad，经由导电图案14的芯片搭载图案14c，与作为主电路用外部连接端子(源极兼漏极端子S1/D2)的导电端子引脚19连接。在第二半导体芯片12B的背面形成的阴极电极也经由芯片搭载图案14c与导电端子引脚19连接。
并且，在每个第一半导体芯片12A的正面形成有晶体管Q1a～Q1d、Q2a～Q2d的源电极12As和栅电极12Ag，并分别通过作为芯片用棒状导电连接材料的柱电极17与印刷基板16连接。
在此，晶体管Q1a～Q1d、Q2a～Q2d的源电极12As和栅电极12Ag与在印刷基板16形成的布线图案连接，与栅电极连接的布线图案在印刷基板16的一侧的面形成，与源极感测电极(未图示)连接的布线图案位于印刷基板16的另一侧的面，并且在与连接上述栅电极的布线图案对置的位置形成。
如此，通过配置与栅电极连接的导体图案和与源极感测电极连接的布线图案，从而能够降低量布线图案之间的互感。通过降低互感，能够稳定对晶体管Q1a～Q1d、Q2a～Q2d的控制。特别地，能够有效抑制由于布线电感的影响而引起的的误触发。
并且，在第二半导体芯片12B的正面形成有阳极电极，该阳极电极经由作为芯片用棒状导电连接材料的柱电极17与印刷基板16连接。
这些导电端子引脚18～20，在相对于图1所示的功率半导体模块2的宽度方向的中心线的对称的位置，各形成一根。并且，功率半导体模块2在导电端子引脚18的长度方向外侧，还具有两根，共计四根导电端子引脚21a、21b以及22a，22b。引脚这些导电端子引脚18～20以及21a、21b、22a，22b沿着功率半导体模块2的两侧边缘以大致直线状配置成两列。
导电端子引脚21a、21b为源极辅助端子，与印刷基板16连接，构成用于感测晶体管Q1a～Q1d、Q2a～Q2d的漏极-源极间流过的电流并与源极连接而输出感测信号的电流检测端子SS1、SS2。并且，其余两根导电端子引脚22a、22b与印刷基板16连接，构成向半桥电路的晶体管Q1a～Q1d、Q2a～Q2的栅电极提供栅极控制信号的栅极端子G1、G2。
并且，绝缘基板11A、11B的背面侧的散射用导热图案15与导电图案14相同地，通过粘贴铜板而构成，散热用导热图案15的下表面与功率半导体模块2的底面在同一平面或者比底面稍稍突出。
印刷基板16如图5(a)以及(b)所示，在正面侧形成成为主电路构成部件13A的电流通路的、朝向右侧呈凸状的、宽幅的主电路布线图案16a，和成为主电路构成部件13B的电流通路的同样为宽幅的主电路布线图案16b。并且，在印刷基板16的正面，形成有与主电路构成部件13A以及13B的第一半导体芯片12A的栅电极经由柱电极17连接的栅极用布线图案16c以及16d。
栅极用布线图案16c由冠状图案16e以及连接图案16h构成。冠状图案16e以与凸状的布线图案16a的窄幅部保持预定距离，并包围凸状的布线图案16a的窄幅部的方式形成。连接图案16h以在冠状图案16e的中央部和端子连接图案16g之间进行连接的方式沿着印刷基板16的侧边延长。端子连接图案16g在穿通印刷基板16的左端部而设置的用于供导电端子引脚22a***的插通孔16f的周围形成。
栅极用布线图案16d由冠状图案16j以及连接图案16m构成。冠状图案16j以包围导体图案16b的左侧端部的方式形成。连接图案16m以在冠状图案16j的中央部和端子连接图案16l之间进行连接的方式大致形成为L字形状。端子连接图案16l在穿通印刷基板16的左端部而设置的用于供导电端子引脚22b***的插通孔16k的周围形成。
在印刷基板16穿通设置有供导电端子引脚18以及19以非接触的方式穿过的简单的插通孔16o以及16p，和/或供导电端子引脚20以非接触的方式穿过的贯穿孔16q。
在此，贯穿孔16q对于导电端子引脚20是非接触的，但当需要进一步降低电感时，通过焊接等对贯穿孔16q和导电端子引脚20进行电连接，能够缩短引线长度。
进一步，在印刷基板16的背面，如图5(b)所示，以与正面侧的主电路布线图案16a以及16b俯视时重叠的方式形成有成为主电路构成部件13A的电流通路的、宽幅的、朝向右侧呈凸状的主电路布线图案16a以及16b。并且，在印刷基板16的背面，形成源极感测端子用布线图案16r以及16s，源极感测端子用布线图案16r以及16s经由柱电极17与主电路构成部件13A的二极管Di1a的阳极以及主电路构成部件13B的二极管Di1b的阳极连接。这些源极感测端子用布线图案16r以及16s形成为俯视时与正面侧的栅极用布线图案16c以及16d大致重叠，并与在用于供导电端子引脚21a以及21b穿过的插通孔16t以及16u的周围形成的、印刷基板16左端的端子连接图案16v以及16w连接。
在此，印刷基板16的正面以及背面的主电路布线图案16b的主电路布线图案16a侧的端部通过作为图案用棒状导电连接部件的多根例如六根柱电极17b而与绝缘基板11A的芯片搭载图案14c的窄幅部14b电连接，通过柱电极17b而形成主电路构成部件13A以及13B之间的电流通路。如图所示，优选通过在主电路布线图案16a的左侧的缺口部配置设有主电路布线图案16b右侧的柱电极17b的端部，从而在确保主电路布线图案16a和芯片搭载图案14c重叠的面积的同时，能够使半导体装置小型化。
并且，印刷基板16的正面以及背面的主电路布线图案16a彼此相互设定为相同电位，同样地，正面以及背面的导体图案16b彼此也相互设定为相同电位。
并且，在上述的主电路构成部件13A以及13B中压入导电端子引脚18～20、21a、21b以及22a、22b并保持垂直的状态下，使主电路构成部件13A以及13B与印刷基板16如图8所示那样接合。在该情况下，穿通印刷基板16而设置的插通孔16o以及16p、16q、16t、16u、16f、16k分别供导电端子引脚19、18、20、21a、21b、22a、22b穿过。
并且，使在印刷基板16形成的成为芯片用棒状导电连接部件的柱电极17通过焊料与第一半导体芯片12A以及第二半导体芯片12B抵接，并且使成为图案用导电连接部件的柱电极17b通过焊料与绝缘基板11A的导体图案14a抵接。通过在该状态下进行回流处理，从而使得印刷基板16的柱电极17和柱电极17b在第一半导体芯片12A以及第二半导体芯片12B与导电图案14之间机械地进行电接合。
与此同时，印刷基板16的主电路布线图案16a通过作为图案用棒状导电连接部件的柱电极17a与绝缘基板11A的端子连接图案14d以及14e电接合。并且，印刷基板16的端子连接图案16g以及16l同样地通过柱电极17a与绝缘基板11A的端子连接图案14l以及14m电连接。并且，印刷基板16的端子连接图案16v以及16w同样地通过柱电极17a与绝缘基板11A的端子连接图案14k以及14m电接合。
像这样在将主电路构成部件13A以及13B与印刷基板16接合之后，如图9所示，固定至支撑导电端子引脚18～20、21a、21b、22a、22b的内侧的固定模具30，在使滑动模具31以及32接触该固定模具30的前后端部的状态下，例如，通过从固定模具30的左端侧开始，注入例如热硬化性树脂的环氧树脂材料，树脂沿图9箭头所示的树脂流动方向流动，模塑成型。这时，由于各导电端子引脚18～20、21a、21b、22a、22b是沿树脂流动方向配置的，因此不会阻碍树脂流动，能够平稳地防止空隙发生而提高粘接性。
通过这样的模塑成型，功率半导体模块2的外形形成为整体如图1所示的俯视为矩形形状的立方体形状的模塑成型体(密封树脂材料)24。
并且，在模塑成型体24的长度方向的两端部侧，如图1所示，形成有绝缘用壁部25A、25B。这些绝缘用壁部25A、25B是由以下部分形成的，由在模塑成型体24的长度方向端面的内侧形成并从表面突出的半径比较大的半圆筒突出部25a，和从该半圆筒突出部25a的两端面开始沿接线方向延长至模塑成型体24的端面的侧壁部25b构成的U字状突出部25c，以及与该U字状突出部25c的内周面连接，挖入至模塑成型体24的大约一半的厚度并使端面侧开放的凹部26。
在构成这些绝缘用壁部25A、25B的凹部26的底部，例如贯通模塑成形体24的底面而形成有以半圆筒突出部25a的中心轴为中心的安装孔27。在此，绝缘用壁部25A、25B的半圆筒突出部25a的内径设定为比穿过安装孔27的安装螺栓、安装螺丝等的固定工具的头部大的径，并且在相邻的导电端子引脚18、22a、22b与固定工具的头部之间设定能够充分确保所需的爬电距离的壁面高度。
并且，在将需要数量的具有上述构成的功率半导体模块2并列配置的状态下，通过将导电端子引脚18～20分别于主端子母线连接，并且将导电端子引脚21a、21b、22a、22b经由引线和/或印刷布线与驱动电路连接，例如能够形成变换器电路的U相，通过将3组这样的结构进行组合，从而能够形成U相、V相以及W相。
如此，例如当构成变换器时，内置在功率半导体模块2的主电路构成部件13A的晶体管Q2a～Q2b以及主电路构成部件13B的晶体管Q1a～Q1b，以当其中一方为导通状态时另一方成为截止状态的方式来交替地进行导通截止控制。
因此，在功率半导体模块2，当晶体管Q1a～Q1b为导通状态，晶体管Q2a～Q2b为截止状态时，如图3的实线箭头所示，从成为漏极端子D1的导电端子引脚18输入的大电流Ia经由主电路构成部件13B的导电图案14提供给晶体管Q1a～Q1b的漏电极12Ad。
从晶体管Q1a～Q1b的源电极12As输出的电流经由柱电极17通过印刷基板16的主电路布线图案16b，且经由柱电极17b提供给主电路构成部件13A的导电图案14。
提供给该主电路构成部件13A的导电图案14的电流通过导电端子引脚19并输出至例如作为U相输出的感应负载(inductive load)。
这时，由于主电路构成部件13A的晶体管Q2a～Q2b维持在截止状态，因此源极端子S2中不能获得输出电流而使导电端子引脚20维持在电流截止状态。
如果以晶体管Q1a作为晶体管Q1a～Q1b的代表，在等价电路上表示以上的电流路径，则如图7的实线图示，从漏极端子D1(导电端子引脚18)输入的电流从晶体管Q1a的漏极通过源极并输出至成为输出端子的S1D2端子(导电端子引脚19)。
当主电路构成部件13B的晶体管Q1a～Q1b从该状态向截止状态转换时，图3以及图7的实线图示的电流Ia减少，但由于感应负载的影响成为输出端子的S1D2端子(导电端子引脚19)的输出电流持续。该不足部分如图7的虚线图示所示，从源极端子S2(导电端子引脚20)经由主电路构成部件13A的续流二极管Di2a以及Di2b提供。
若在图3中表示该电流路径，如虚线图示，从导电端子引脚20(源极端子S2)输入的电流从在绝缘基板11A的导电图案14的端子连接图案14d以及14e开始经由柱电极17a供给到印刷基板16的主电路布线图案16a。
供给到主电路布线图案16a的电流通过柱电极17，从续流二极管Di2a(半导体芯片12B)的阳极12Ba通过阴极12Bk并供给到绝缘基板11A的导电图案14的导体图案14a。
供给到该导体图案14a的电流通过导电端子引脚19(输出端子S1D2)并供给到感应负载。
这时，通过晶体管Q1a的电流减少，通过续流二极管Di2a的电流增加，因此这些电流通过相互对置的绝缘基板11A的导体图案14a、14b以及印刷基板16的主电路布线图案16a，最终在导电端子引脚19处合为一体并输出至感应负载。
因此，在主电路构成部件13A的导体图案14a由实线图示的电流减少，电流变化率di/dt例如变为负，通过印刷基板16的主电路布线图案16a的虚线图示的电流增加，电流变化率di/dt例如变为正。因此，导电图案14的自感L1和印刷基板16的主电路布线图案16a的自感L2成为串联连接，当两者的互感为M时，端子间电压v能够以下式表示。
v＝{L1(di/dt)+M(di/dt)}+{L2(di/dt)+M(di/dt)}
因此，由于主电路构成部件13A的导体图案14a的电流变化率di/dt为负，印刷基板16的主电路布线图案16a的电流变化率di/dt为正，互感M能够相互抵消。
之后，经过预定的死区时间后，晶体管Q2a～Q2b成为导通状态，晶体管Q1a～Q1b维持截止状态。
如此，根据本实施方式，如前所述，安装有一侧的第一半导体芯片12A以及第二半导体芯片12B的主电路构成部件13A以及安装有另一侧的第一半导体芯片12A以及第二半导体芯片12B的主电路构成部件13B之间的电流通路形成为，从在绝缘基板11B的导体图案14安装的第一半导体芯片12A以及第二半导体芯片12B开始通过柱电极17，经由形成在印刷基板16的主电路布线图案16b，并在主电路布线图案16a侧的端部经由多个柱电极17b，直至绝缘基板11A的导电图案14(芯片搭载图案14c)。因此，通过柱电极17b能够对绝缘基板11A的导电图案14和印刷基板16进行电连接，能够缩短布线距离，同时扩大电流通路的截面积，而能够降低布线电感。
并且，通过将流过主电路构成部件13A的导电图案14和印刷基板16的主电路布线图案16a的电流的电流变化率(di/dt)的符号设为一个为正、一个为负的相反符号，从而能够使主电路构成部件13A的导电图案14和印刷基板16的主电路布线图案16a的互感M降低，而能够确保高速的开关动作。
并且，在主电路构成部件13A以及13B的绝缘基板11A以及11B形成的导电图案14是厚度为0.5mm以上1.5mm以下的铜图案，将外部连接端子的导电端子引脚18～20、21a、21b、22a、22b压入该铜图案而保持。通过使导电图案14的厚度在0.5mm以上，从而将导电端子引脚18～20、21a、21b、22a、22b分别可靠地保持在嵌合孔14o、14f、14g、14p、14q，能够容易地进行导电端子引脚18等的安装。这时，通过对压入有导电图案14的导电端子引脚18～20、21a、21b、22a、22b的嵌合孔的内周面进行回流处理而预先形成熔解的镀层，能够使导电端子引脚18等被可靠地保持，这也会提高其可靠性。
其中，导电端子引脚18～20、21a、21b、22a、22b的直径优选在0.5mm以上1.5mm以下的范围，例如为大约1.0mm。如果不足0.5mm则电感增加，如果大于1.5mm则引脚与其他的部件的焊接变得困难。并且，嵌合孔14o、14f、14g、14p、14q的深度是以导电图案14的厚度为上限，优选为导电端子引脚18等的直径的0.5～1.5倍的范围。如果为该范围，将容易对导电图案14形成的嵌合孔14o等进行导电端子引脚18等的安装工作。
并且，将导电图案14的厚度限制在1.5mm以下。理由为当导电图案14的厚度超过1.5mm而变厚时，由于侧蚀而导致用于形成导电图案14的蚀刻无法良好进行，很难形成正确的图案形状。
并且，对于防止由于热膨胀而导致绝缘基板11A以及11B翘曲的方面来说，优选在绝缘基板11A以及11B的背面侧形成的散热用导热图案15的厚度与导电图案14的厚度相同，当该散热用导热图案15的厚度比0.5mm薄时，在冷却性能上不优选，并且如前述所述，在使用树脂密封材料对整体进行密封时，进入基板13下侧的树脂密封材料的厚度变薄，容易在树脂密封材料产生裂痕而不优选。
并且，在主电路构成部件13A的绝缘基板11A所形成的导电图案14形成为：搭载有第一半导体芯片12A以及第二半导体芯片12B的芯片搭载图案14c为具有宽幅部14a和窄幅部14b的凸状，在夹住窄幅部14b的两外侧形成独立的端子连接图案14d以及14e。同样地，在主电路构成部件13B的绝缘基板11B所形成的导电图案14形成为：搭载第一半导体芯片12A以及第二半导体芯片12B的芯片搭载图案14j为具有宽幅部14h和窄幅部14i的凸状，在夹住窄幅部14i的两外侧形成独立的端子连接图案14k、14l、14m、14n。因此，能够使基板13小型化，这样也能够使功率半导体模块2自身小型化。
并且，如上述实施方式，在主电路构成部件13A以及13B分别设置绝缘基板11A以及11B，由于在各绝缘基板11A以及11B形成导电图案14以及散热用导热图案15，因此能够抑制由第一半导体芯片12A产生的热量而导致的温度上升和由线膨胀系数的差而导致的内部应力，能够更加提高功率半导体模块2的可靠性。
并且，使在主电路构成部件13A以及13B的基板13的背面形成的散热用导热图案15的图案数量比在基板13正面形成的导电图案14的图案数量少，这样能够使散热用导热图案15配置在基板13的几乎整个面。因此，使散热面积增加，能够进一步提高散热效果。在这种情况下，凸状的导电图案14的窄幅部14b以及14i不仅作为电流的路径，而且也为导热做贡献。这是因为与一般的陶瓷等的绝缘物相比，铜图案的导热性非常好，热不仅被传导至半导体芯片的正下方，还扩大至窄幅部14b以及14i，被传导至冷却面侧的散热用导热图案15，进一步扩大至整个冷却面。
并且，由于在主电路构成部件13A以及13B，第一半导体芯片12A的栅电极形成于与第二半导体芯片12B侧相反的一侧，因此栅极用布线图案16c以及16d的路径能够不横断主电路布线图案16a以及16b而进行配置，能够容易地进行布线构图。
并且，由于成为外部连接端子的导电端子引脚18～20、21a、21b、22a、22b沿功率半导体模块2的长度方向的侧边大致呈直线状排列为两列，在图9中如前所述，用于模塑成型的模具能够由一个固定模具30和两个滑动模具31以及32构成。因此，模具的制造变得容易，并且不会妨碍树脂密封材料的流动，能够进行成品率良好的模塑成型。
另外，如专利文献5中所记载那样，当在功率半导体模块的长度方向的端面侧设置栅极端子、发射极辅助端子时，用于模塑成型的模具如图10所示，对于一个固定模具30，需要设置从三个方向滑动的三个滑动模具31、32以及33。因此，模具的制作费用上升，并且滑动模具33会妨碍树脂密封材料的流动，由于以阻碍树脂流动方向的方式配置了栅极端子以及发射极辅助端子，因此会产生树脂密封材料流不到的部分，或者产生空隙等，成为成品率下降的原因。
其中，在上述实施方式中，对分别在主电路构成部件13A设置绝缘基板11A，在主电路构成部件13B设置绝缘基板11B的情况进行了说明，但并不限定于此，在构成绝缘基板的部件和密封材料的线膨胀系数的差不成问题等情况下，如图11(a)～(c)所示，也可以在一枚基板13上形成主电路构成部件13A以及13B用的导电图案14，并形成共用的散热用导热图案15。
并且，在上述实施方式中，绝缘基板11A、11B以及11也不限于上述构成，能够使用对陶瓷和铜进行钎焊，通过蚀刻而对铜进行了图案化的所谓的AMB(Active Metal Brazing，活性金属钎焊)基板、对陶瓷基板与铜直接进行了接合的DCB(Direct Copper Bonding，直接铜键合)基板。并且，作为陶瓷基板材料，能够应用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等。并且，代替陶瓷基板，还能够应用树脂基板。也就是说只要为能够确保绝缘性的基板即可。
并且，在上述实施方式中，针对印刷基板16与绝缘基板11A、11B的导电图案14以及半导体芯片12A、12B之间以圆柱状的柱电极17、17a、17b连接的情况进行了说明，但并不局限于此，能够应用四边形柱、三角形柱、多角形柱、椭圆柱等任意形状的柱电极，也就是说，只要为对降低电感有贡献的棒状导电连接部件即可。
并且，在上述实施方式中，所有的端子都安装在绝缘基板上，但并不限于此，栅极和/或源极辅助端子等不流过大电流的端子因为不需要进行，所以可以直接安装在印刷板上。在该情况下，绝缘基板11如图12(a)～(c)所示，也可以配置两个凸状的芯片搭载图案41以及42，以使窄幅部41a以及42a相互对置，夹住两者的窄幅部41a，在两外侧独立形成端子连接图案43a以及43b即可。在该情况下，与上述实施方式相比，虽然会出现由于端子在绝缘基板和印刷基板的两处直立引起的组装性低下和/或在树脂成型时直立在印刷基板的端子不稳定等问题，但有芯片搭载图案的面积增加，冷却性能提高的效果。
并且，在上述实施方式中，作为芯片搭载图案而将窄幅部和宽幅部各形成一个的情况进行了说明，但并不限于此，也可以如图13所示，在夹住中央部的宽幅部51a的两侧形成窄幅部51b以及51c。并且，也可以如图14所示，在夹住中央部的窄幅部52a的两侧形成宽幅部52b以及52c。
并且，在上述实施方式中，针对在第一半导体芯片12A中内置功率MOSDFET进行了说明，但并不限于此，也可以在第一半导体芯片12A中内置IGBT，还可以内置其它的电压控制型半导体元件。并且，也可以代替第一半导体芯片12A和第二半导体芯片12B的组合，将内置了FWD的逆导通IGBT(RC-IGBT)作为第一半导体芯片12A使用。
并且，在上述实施方式中，针对在绝缘基板11A以及11B配置多个第一半导体芯片12A和第二半导体芯片12B的情况进行了说明，但并不限于此，在能够使用晶体管内置二极管的情况和/或采用动机整流方式的情况等，可省略第二半导体芯片12B而仅由第一半导体芯片12A构成。
并且，作为外部连接端子，代替导电端子引脚18～20、21a、21b、22a、22b，能够应用引线框架和/或其他的端子。并且，作为端子突出方向，不限定在功率半导体模块2的上表面，也可以使之从侧面突出并向上方折弯。
并且，由于本发明仅通过半导体模块的端子连接的组合而得到了期望的电路构成，所以本发明不限于上述电力变换用变换器，本发明也能够应用于使用功率半导体模块的其他功率变换装置和/或高频用途的开关IC等的其他半导体装置。

Claims (15)

1.一种半导体装置，其特征在于，具备：
多个导电图案部件，分别安装有一个或多个功率半导体芯片；和
印刷基板，配置有与所述功率半导体芯片连接的芯片用棒状导电连接部件以及与所述导电图案部件连接的图案用棒状导电连接部件，
所述导电图案部件由窄幅部和宽幅部形成，
至少有一个导电图案部件的窄幅部和所述印刷基板通过所述图案用棒状导电连接部件连接，
在所述导电图案部件和通过所述芯片用棒状导电连接部件与所述印刷基板连接的所述功率半导体芯片之间，形成电流通路。
2.根据权利要求1所述的半导体装置，其特征在于，
配置所述印刷基板的布线图案，以使在所述导电图案部件中流过的电流的变化率和在与该导电图案部件对置的所述印刷基板中流过的电流的变化率的符号为正负相反的符号。
3.根据权利要求1或2所述的半导体装置，其特征在于，
还具有形成于所述窄幅部的外侧，并连接外部连接端子的端子连接图案部件。
4.根据权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述导电图案部件由厚度为0.5mm以上且为1.5mm以下的铜图案构成。
5.根据权利要求3所述的半导体装置，其特征在于，
所述端子连接图案部件由厚度为能够保持所述外部连接端子为0.5mm以上的铜图案构成。
6.根据权利要求1至5中任意一项所述的半导体装置，其特征在于，
所述多个导电图案部件配置在单独的绝缘基板上。
7.根据权利要求1至5中任意一项所述的半导体装置，其特征在于，
所述多个导电图案部件配置在同一绝缘基板上。
8.根据权利要求1至7中任意一项所述的半导体装置，其特征在于，
所述绝缘基板在与形成有所述导电图案部件的面的相反侧形成有散热用导热图案部件，该散热用导热图案部件的数量设定为与所述导电图案部件的数量相同，或者比所述导电图案部件的数量少。
9.根据权利要求1至8中任意一项所述的半导体装置，其特征在于，
所述印刷基板在正面以及背面形成主电路布线图案，并且使两主电路布线图案为相同电位。
10.根据权利要求1至9中任意一项所述的半导体装置，其特征在于，
具备密封部件，将所述导电图案部件和所述印刷基板密封在所述密封部件的内部，
所述外部连接端子从所述密封部件朝同一方向突出，并且在密封部件的长度方向上整列配置。
11.根据权利要求1至10中任意一项所述的半导体装置，其特征在于，
所述功率半导体芯片由具有栅电极和电流检测用的辅助电极的电压控制型半导体元件构成，
在所述印刷基板形成的布线图案中，与所述栅电极连接的布线图案在所述印刷基板的一侧的面形成，与所述电流检测用的辅助电极连接的布线图案在所述印刷基板的另一侧的面形成于与连接所述栅电极的布线图案对置的位置。
12.根据权利要求1至8中任意一项所述的半导体装置，其特征在于，
所述功率半导体芯片由具有主电极的电压控制型半导体元件构成，
所述印刷基板在正面以及背面形成连接所述主电极的布线图案部件，并且使两布线图案部件为相同电位。
13.根据权利要求1至10中任意一项所述的半导体装置，其特征在于，
所述功率半导体芯片由具有栅电极的电压控制型半导体元件构成，
所述功率半导体芯片的所述栅电极以沿着在配置有多个所述绝缘基板时的长度方向位于所述绝缘基板的外周侧的方式进行配置。
14.一种半导体装置，其特征在于，具备：
多个导电图案部件，分别安装有一个或多个功率半导体芯片；和
印刷基板，在与该导电图案部件对置的面配置有与所述功率半导体芯片连接的芯片用棒状导电连接部件以及与所述导电图案部件连接的图案用棒状导电连接部件，
所述印刷基板的布线图案配置为使在所述导电图案部件中流过的电流的变化率和在与该导电图案部件对置的所述印刷基板中流过的电流的变化率的符号为正负相反的符号。
15.一种半导体装置，其特征在于，具备：
第一导电图案部件以及第二导电图案部件，分别安装有功率半导体芯片；和
印刷基板，将与所述功率半导体芯片连接的芯片用棒状导电连接部件以及与所述第一导电图案部件连接的图案用棒状导电连接部件配置在与所述第一导电图案部件以及第二导电图案部件对置的面
所述第一导电图案部件形成有窄幅部和宽幅部，
所述第一导电图案部件的窄幅部和所述印刷基板通过所述图案用棒状导电连接部件连接，
在所述第一导电图案部件和在通过所述芯片用棒状导电连接部件与所述印刷基板连接的所述第二导电图案部件安装的所述功率半导体芯片之间形成有电流通路。
CN201380053621.XA 2012-10-15 2013-09-27 半导体装置 Expired - Fee Related CN104919589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-228370 2012-10-15
JP2012228370 2012-10-15
PCT/JP2013/005791 WO2014061211A1 (ja) 2012-10-15 2013-09-27 半導体装置

Publications (2)

Publication Number Publication Date
CN104919589A true CN104919589A (zh) 2015-09-16
CN104919589B CN104919589B (zh) 2019-01-29

Family

ID=50487791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380053621.XA Expired - Fee Related CN104919589B (zh) 2012-10-15 2013-09-27 半导体装置

Country Status (5)

Country Link
US (1) US10070528B2 (zh)
EP (1) EP2908338A4 (zh)
JP (1) JP6075380B2 (zh)
CN (1) CN104919589B (zh)
WO (1) WO2014061211A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803504A (zh) * 2015-11-25 2017-06-06 富士电机株式会社 半导体装置
CN107086183A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体模块的制造方法及半导体模块
JP2018107226A (ja) * 2016-12-26 2018-07-05 新電元工業株式会社 電子装置及び電子装置の製造方法
CN108369943A (zh) * 2015-12-04 2018-08-03 三菱电机株式会社 功率半导体装置
CN108604588A (zh) * 2016-02-03 2018-09-28 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN111066145A (zh) * 2018-03-07 2020-04-24 富士电机株式会社 半导体装置
CN111164875A (zh) * 2018-04-18 2020-05-15 富士电机株式会社 半导体装置
CN113196468A (zh) * 2018-12-19 2021-07-30 科锐 鲁棒的集成电路封装
CN113632216A (zh) * 2019-03-27 2021-11-09 NexFi技术株式会社 功率基板及具备该功率基板的高电压模块
CN115588748A (zh) * 2022-12-07 2023-01-10 四川启睿克科技有限公司 一种电池与电路板的集成装置及其制备方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
DE112015000156T5 (de) 2014-04-14 2016-06-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6358129B2 (ja) * 2015-02-26 2018-07-18 株式会社デンソー 電力変換装置
JP6500565B2 (ja) 2015-04-01 2019-04-17 富士電機株式会社 半導体モジュール
JP6421709B2 (ja) * 2015-06-29 2018-11-14 株式会社デンソー 半導体装置
WO2017134776A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路
JP6011736B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 昇圧チョッパ回路
CN108028646B (zh) 2016-05-19 2021-05-11 富士电机株式会社 绝缘栅型半导体装置以及绝缘栅型半导体装置的制造方法
JP6897056B2 (ja) 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
JP2018098369A (ja) * 2016-12-14 2018-06-21 株式会社オートネットワーク技術研究所 回路構成体
JP6936022B2 (ja) * 2017-03-07 2021-09-15 ローム株式会社 プリント配線基板及びこれを用いたスイッチング電源
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
JP6958274B2 (ja) 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP7067103B2 (ja) 2018-02-14 2022-05-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7214966B2 (ja) 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
USD883241S1 (en) * 2018-06-04 2020-05-05 Semikron Elektronik Gmbh & Co. Kg Power module
JP7183594B2 (ja) * 2018-07-04 2022-12-06 富士電機株式会社 半導体装置
JP7218126B2 (ja) * 2018-08-30 2023-02-06 キヤノン株式会社 配線板を備えるユニット、モジュールおよび機器
USD889423S1 (en) * 2018-12-03 2020-07-07 Semikron Elektronik Gmbh & Co. Kg Power module
JP7215265B2 (ja) * 2019-03-19 2023-01-31 富士電機株式会社 半導体ユニット、半導体モジュール及び半導体装置
EP3751605A1 (de) * 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
JP7392308B2 (ja) 2019-07-19 2023-12-06 富士電機株式会社 半導体装置
JP7413720B2 (ja) 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
JP7409035B2 (ja) 2019-11-19 2024-01-09 富士電機株式会社 半導体装置、半導体製造装置及び半導体装置の製造方法
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP7476540B2 (ja) 2020-01-23 2024-05-01 富士電機株式会社 半導体装置
TW202135173A (zh) * 2020-03-13 2021-09-16 力成科技股份有限公司 具局部外金屬層的半導體封裝結構及其製法
JP7494613B2 (ja) 2020-07-17 2024-06-04 富士電機株式会社 半導体装置
JP2022045180A (ja) 2020-09-08 2022-03-18 富士電機株式会社 半導体装置
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2022074971A1 (ja) 2020-10-05 2022-04-14 ローム株式会社 半導体装置
DE112021002273T5 (de) * 2020-10-06 2023-03-02 Rohm Co., Ltd. Halbleiterbauteil
KR20230172344A (ko) * 2022-06-15 2023-12-22 현대자동차주식회사 파워 모듈 및 이를 이용한 모터 구동 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113268A1 (en) * 2001-03-30 2004-06-17 Shinji Shirakawa Semiconductor device
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
US20110254165A1 (en) * 2010-04-19 2011-10-20 Renesas Electronics Corporation Semiconductor integrated circuit device and production method thereof
US20120007227A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd High density chip stacked package, package-on-package and method of fabricating the same
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881502B2 (ja) * 2000-01-28 2007-02-14 株式会社東芝 電力用半導体モジュール
US6417532B2 (en) 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
JP3723869B2 (ja) * 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
JP2003230286A (ja) * 2002-01-30 2003-08-15 Toshiba Kyaria Kk 電力変換モジュール
JP4277169B2 (ja) 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP2010129867A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体装置
JP5083226B2 (ja) * 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP5158102B2 (ja) 2010-01-05 2013-03-06 富士電機株式会社 半導体装置
JP5138714B2 (ja) 2010-02-24 2013-02-06 三菱電機株式会社 電力用半導体装置
JP5644440B2 (ja) 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
WO2012111397A1 (ja) * 2011-02-17 2012-08-23 富士電機株式会社 半導体装置の内部配線構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113268A1 (en) * 2001-03-30 2004-06-17 Shinji Shirakawa Semiconductor device
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
US20110254165A1 (en) * 2010-04-19 2011-10-20 Renesas Electronics Corporation Semiconductor integrated circuit device and production method thereof
US20120007227A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd High density chip stacked package, package-on-package and method of fabricating the same
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803504A (zh) * 2015-11-25 2017-06-06 富士电机株式会社 半导体装置
CN108369943A (zh) * 2015-12-04 2018-08-03 三菱电机株式会社 功率半导体装置
CN108369943B (zh) * 2015-12-04 2021-07-06 三菱电机株式会社 功率半导体装置
CN108604588A (zh) * 2016-02-03 2018-09-28 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN108604588B (zh) * 2016-02-03 2021-12-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN107086183A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体模块的制造方法及半导体模块
CN107086183B (zh) * 2016-02-16 2021-12-28 富士电机株式会社 半导体模块的制造方法及半导体模块
JP2018107226A (ja) * 2016-12-26 2018-07-05 新電元工業株式会社 電子装置及び電子装置の製造方法
CN111066145B (zh) * 2018-03-07 2023-09-22 富士电机株式会社 半导体装置
CN111066145A (zh) * 2018-03-07 2020-04-24 富士电机株式会社 半导体装置
CN111164875A (zh) * 2018-04-18 2020-05-15 富士电机株式会社 半导体装置
CN111164875B (zh) * 2018-04-18 2023-10-24 富士电机株式会社 半导体装置
CN113196468A (zh) * 2018-12-19 2021-07-30 科锐 鲁棒的集成电路封装
CN113632216A (zh) * 2019-03-27 2021-11-09 NexFi技术株式会社 功率基板及具备该功率基板的高电压模块
CN115588748B (zh) * 2022-12-07 2023-04-11 四川启睿克科技有限公司 一种电池与电路板的集成装置及其制备方法
CN115588748A (zh) * 2022-12-07 2023-01-10 四川启睿克科技有限公司 一种电池与电路板的集成装置及其制备方法

Also Published As

Publication number Publication date
EP2908338A4 (en) 2016-07-13
WO2014061211A1 (ja) 2014-04-24
CN104919589B (zh) 2019-01-29
US10070528B2 (en) 2018-09-04
JP6075380B2 (ja) 2017-02-08
EP2908338A1 (en) 2015-08-19
JPWO2014061211A1 (ja) 2016-09-05
US20150223339A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
CN104919589A (zh) 半导体装置
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
EP2814059B1 (en) Semiconductor device
EP2202792B1 (en) Semiconductor device
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US8466549B2 (en) Semiconductor device for power conversion
WO2021261508A1 (ja) 半導体装置
EP3598489A1 (en) Power module structure
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN113903728A (zh) 功率半导体模块
US9275944B2 (en) Semiconductor package with multi-level die block
KR101776425B1 (ko) 파워 모듈
CN219917172U (zh) 电子器件和功率电子模块
JP7407675B2 (ja) パワー半導体モジュールおよび電力変換装置
JP7113936B1 (ja) 電力用半導体モジュール
EP4261878A1 (en) Multi-chip device with gate redistribution structure
JP2019067950A (ja) 半導体装置の製造方法
WO2021015050A1 (ja) 電気回路装置
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190129

Termination date: 20210927