JP2022045180A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022045180A
JP2022045180A JP2020150729A JP2020150729A JP2022045180A JP 2022045180 A JP2022045180 A JP 2022045180A JP 2020150729 A JP2020150729 A JP 2020150729A JP 2020150729 A JP2020150729 A JP 2020150729A JP 2022045180 A JP2022045180 A JP 2022045180A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
conductive
carbon
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020150729A
Other languages
English (en)
Inventor
孝博 三本
Takahiro Mitsumoto
章 平尾
Akira Hirao
元人 堀
Motohito Hori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020150729A priority Critical patent/JP2022045180A/ja
Priority to US17/391,283 priority patent/US11605582B2/en
Publication of JP2022045180A publication Critical patent/JP2022045180A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線基板の導電層に高周波電流を通電させたときの導電層の温度上昇を抑制することが可能な半導体装置を提供する。【解決手段】第１絶縁層２１ａと、第１絶縁層２１ａの一方の主面側に配置された第１導電層２２ａと、第１絶縁層２１ａの他方の主面側に配置された第２導電層２３ａと、第１絶縁層２１ａと第１又は第２導電層２２ａ，２３ａとの間に配置され、第１及び第２導電層２２ａ，２３ａよりも比透磁率が高い磁性層２４と、第１絶縁層２１ａと第１又は第２導電層２２ａ，２３ａとの間に配置され、第１及び第２導電層２２ａ，２３ａよりも少なくとも面方向の熱伝導率が高い炭素層２７とを含む配線基板２０と、第１及び第２導電層２２ａ，２３ａに電気的に接続された半導体チップ３と、配線基板２０から離間して配置され、半導体チップ３を搭載した絶縁回路基板１０とを備える。【選択図】図２

Description

本発明は、半導体装置（半導体モジュール）に関する。
電力変換装置等に使用される半導体装置として、絶縁回路基板上に実装された複数の半導体素子間において、プリント基板を介して半導体素子同士を電気的に接続する半導体装置が知られている（特許文献１参照）。特許文献１に記載の半導体装置においては、絶縁板を第１導電層及び第２導電層で挟んだ配線基板を使用し、第１及び第２導電層のそれぞれに電流を通電させて通電量を稼ぐことができる。
また、特許文献２には、ロウパスフィルタに内蔵される伝送線路構造チップが、第１の二重層金属箔と、第２の二重層金属箔と、第１及び第２の二重層金属箔の間に形成される絶縁体層とから構成されることが開示され、更に、エナメル銅線の外周にグラファイト層及び銀ペースト層を順に配置した構成が開示されている。また、特許文献３には、絶縁基板と、絶縁基板上に配置された半導体デバイスと、一端が半導体デバイスの表面側に接続され、他端が絶縁基板に繋がる異方性な熱伝導率を備えるグラファイトプレートとを備え、半導体デバイスの表面側の熱を、グラファイトプレートを介して絶縁基板へ伝達するパワーモジュールが開示されている。
国際公開第２０１４／０６１２１１号 特開２０１１－１７６５５８号公報 特開２０１９－７１３９９号公報
特許文献１に記載の半導体装置において、配線基板の第１及び第２導電層のそれぞれに高周波電流（パルス電流）を通電させると、第１及び第２導電層のそれぞれの表面付近にのみ電流が流れる表皮効果が発生する。この表皮効果の影響により、第１及び第２導電層の回路抵抗が増大し、第１及び第２導電層でのジュール発熱が大きくなり、第１及び第２導電層の温度が上昇することが懸念される。第１及び第２導電層の温度上昇が大きい場合は、第１及び第２導電層の面積を大きくする必要があり、配線基板の小型化を妨げ、ひいては半導体装置の小型化の妨げる要因となる。
上記課題に鑑み、本発明は、配線基板の導電層に高周波電流を通電させたときの導電層の温度上昇を抑制することが可能な半導体装置を提供することを目的とする。
本発明の一態様は、（ａ）第１絶縁層と、第１絶縁層の一方の主面側に配置された第１導電層と、第１絶縁層の他方の主面側に配置された第２導電層と、第１絶縁層と第１又は第２導電層との間に配置され、第１及び第２導電層よりも比透磁率が高い磁性層と、第１絶縁層と第１又は第２導電層との間に配置され、第１及び第２導電層よりも少なくとも面方向の熱伝導率が高い炭素層と、を含む配線基板と、（ｂ）第１及び第２導電層に電気的に接続された半導体チップと、（ｃ）配線基板から離間して配置され、半導体チップを搭載した絶縁回路基板とを備える半導体装置であることを要旨とする。
本発明によれば、配線基板の導電層に高周波電流を通電させたときの導電層の温度上昇を抑制することが可能な半導体装置を提供することができる。
本発明の実施形態に係る半導体装置を示す概略平面図である。 図１のII－II切断線の位置で切った概略断面図である。 図１のIII－III切断線の位置で切った概略断面図である。 図１のIV－IV切断線の位置で切った概略断面図である。 本発明の実施形態に係る半導体チップの配列を示す概略平面図である。 本発明の実施形態に係る配線基板の導電層の平面パターンを示す概略平面図である。 本発明の実施形態に係る配線基板の構成を示す概略展開図である。 本発明の実施形態に係る配線基板の磁性層の平面パターンを示す概略平面図である。 本発明の実施形態に係る配線基板の炭素層の平面パターンを示す概略平面図である。 従来の半導体装置の配線基板の導電層に通電される高周波電流と回路抵抗との関係を示すグラフである。 本発明の実施例及び比較例に係る半導体装置の配線基板の発熱温度の評価結果を示すグラフである。 本発明の実施形態の第１変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第２変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第３変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第４変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第５変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第６変形例に係る半導体装置を示す概略断面図である。 本発明の実施形態の第７変形例に係る半導体装置を示す概略断面図である。
以下、図面を参照して、実施形態及び第１～第７変形例を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下の実施形態及び第１～第７変形例は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の実施形態及び第１～第７変形例では、「第１主電極」とは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においてはエミッタ電極又はコレクタ電極となる電極を意味し、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてはソース電極又はドレイン電極となる電極を意味する。また、「第２主電極」とは、ＩＧＢＴにおいては上記第１主電極とはならないエミッタ電極又はコレクタ電極となる電極を意味し、ＦＥＴやＳＩＴにおいては上記第１主電極とはならないソース電極又はドレイン電極となる電極を意味する。以下の実施形態及び第１～第７変形例では、トランジスタ素子としてのＭＯＳＦＥＴを例示するので、第１主電極をドレイン電極、第２主電極をソース電極として説明する。
また、以下の実施形態及び第１～第７変形例では、空間内で互いに直交する三方向において、同一平面内で互いに直交する第１方向及び第２方向をそれぞれＸ方向、Ｙ方向とし、第１方向及び第２方向のそれぞれと直交する第３方向をＺ方向とする。
（実施形態）
図１は、本発明の実施形態に係る半導体装置１の平面図を示す。図１のII－II切断線の位置で切った断面構造を図２に示し、図１のIII－III切断線の位置で切った断面構造を図３に示し、図１のIV－IV切断線の位置で切った断面構造を図４に示す。
本発明の実施形態に係る半導体装置１は、図２～図４に示すように、基板積層体２と、基板積層体２を封止する樹脂封止体８とを備える。基板積層体２は、絶縁回路基板１０と、絶縁回路基板１０に実装された半導体チップ３と、絶縁回路基板１０のチップ実装面側に対向し、且つ半導体チップ３から離間して配置された配線基板２０とを備える。更に、基板積層体２は、第１導電ポスト５ａ、第２導電ポスト５ｂ、第３導電ポスト５ｃ、第１主回路端子７ａ、第２主回路端子７ｂ及び制御端子７ｃを備える。
樹脂封止体８は、例えばエポキシ系の熱硬化性絶縁樹脂で構成されている。樹脂封止体８は、例えばトランスモールディング法により成形される。樹脂封止体８は、図１に示すように、平面視の形状が長方形からなり、Ｘ方向（第１方向）である長手方向において互いに反対側に位置する一方の短辺８ａ及び他方の短辺８ｂと、Ｘ方向と直交するＹ方向（第２方向）である短手方向において互いに反対側に位置する一方の長辺８ｃ及び他方の長辺８ｄとを有する。樹脂封止体８は、Ｘ方向及びＹ方向と直交するＺ方向（第３方向）に厚さを有する（図２～図４参照）。
図２～図４に示すように、絶縁回路基板１０は、絶縁板１１と、絶縁板１１の一方の主面に配置された導電板１２と、絶縁板１１の一方の主面とは反対側の他方の主面に配置された放熱板１３とを有する。導電板１２は、互いに絶縁分離された第１導電板１２ａ及び第２導電板１２ｂを含む。
絶縁回路基板１０は、例えばセラミック基板の一方の主面及び他方の主面に銅が共晶接合された直接銅接合（ＤＣＢ）基板、セラミック基板の一方の主面及び他方の主面に活性金属ろう付け（ＡＭＢ）法により金属が配置されたＡＭＢ基板等を採用可能である。絶縁板１１の材料は、例えば、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等を採用可能である。導電板１２及び放熱板１３は、金属材料として、例えば導電性及び熱伝導性に優れた銅（Ｃｕ）が用いられている。
図５に示すように、絶縁回路基板１０の絶縁板１１は、平面視の形状が例えば長方形であり、Ｘ方向である長手方向において互いに反対側に位置する２つの短辺１１ａ，１１ｂの延伸方向が樹脂封止体８の２つの短辺８ａ，８ｂの延伸方向と一致すると共に、Ｙ方向である短手方向において互いに反対側に位置する２つの長辺１１ｃ，１１ｄの延伸方向が樹脂封止体８の２つの長辺８ｃ，８ｄの延伸方向と一致するようにして配置されている。
絶縁回路基板１０の第１導電板１２ａは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がＸ方向と一致するようにして絶縁板１１の一方の短辺１１ｂ側（絶縁回路基板１０の一方の短辺側）に偏って配置されている。第２導電板１２ｂは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がＹ方向と一致するようにして絶縁板１１の他方の短辺１１ａ側（絶縁回路基板１０の他方の短辺側）に偏って配置されている。第１導電板１２ａは、第２導電板１２ｂよりも数倍大きい面積を有する。
放熱板１３は、詳細に図示していないが、平面視の形状が例えば長方形のベタパターンからなり、長手方向がＸ方向と一致するようにして絶縁板１１の内側に配置されている。実施形態では、放熱板１３の表面が絶縁回路基板１０の他方の主面となり、放熱板１３の表面（絶縁回路基板１０の他方の主面）が樹脂封止体８の一方の主面とは反対側の他方の主面から露出している。
図５に示すように、半導体チップ３は、個数は限定されないが、例えば４つ配置されている。４つの半導体チップ３のうちの２つの半導体チップ３は、絶縁板１１の一方の長辺１１ｃ側に、長辺１１ｃに沿って所定の間隔を空けて配置されている。残りの２つの半導体チップ３は、絶縁板１１の他方の長辺１１ｄ側に、長辺１１ｄに沿って所定の間隔を空けて配置されている。
半導体チップ３には、トランジスタ素子が搭載されている。４つの半導体チップ３のそれぞれのトランジスタ素子を並列に接続して１つのスイッチング素子が構成されている。トランジスタ素子としては、ＭＯＳＦＥＴやＩＧＢＴ等の絶縁ゲート構造で、半導体チップ３の深さ方向に主電流が流れる縦型半導体素子が好適である。
実施形態では、トランジスタ素子として、炭化珪素（ＳｉＣ）からなる半導体基板を主体に構成された絶縁ゲート構造の縦型ＭＯＳＦＥＴを用いる場合を説明する。なお、半導体基板としては、例えばシリコン（Ｓｉ）基板で構成してもよく、或いは窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）等のワイドバンドギャップ半導体基板で構成してもよい。
図２、図３及び図５に示すように、半導体チップ３は、例えば、互いに反対側に位置する２つの主面のうちの一方の主面に第２主電極としてのソース電極３ｓ及び制御電極としてのゲート電極３ｇを有し、他方の主面に第１主電極としてのドレイン電極３ｄを有する。
図２及び図３に示すように、半導体チップ３のドレイン電極３ｄは、はんだ等の接合材１５を介して第１導電板１２ａに接合され、電気的及び機械的に接続されている。４つの半導体チップ３は、それぞれのドレイン電極３ｄが互いに並列に接続された状態で絶縁回路基板１０の一方の主面にそれぞれ実装されている。
図２～図４に示すように、配線基板２０は、絶縁回路基板１０の一方の主面（チップ実装面）側に対向し、且つ半導体チップ３から離間して配置されている。配線基板２０は、第１導電ポスト５ａ、第２導電ポスト５ｂ及び第３導電ポスト５ｃ及び半導体チップ３を介して絶縁回路基板１０に支持されている。
図６に示すように、配線基板２０は、平面視の形状が例えば長方形からなり、Ｘ方向である長手方向において互いに反対側に位置する２つの短辺２０ａ，２０ｂの延伸方向が樹脂封止体８の２つの短辺８ａ，８ｂの延伸方向と一致すると共に、Ｙ方向である短手方向において互いに反対側に位置する２つの長辺２０ｃ，２０ｄの延伸方向が樹脂封止体８の２つの長辺８ｃ，８ｄの延伸方向と一致するようにして配置されている。
図２～図４、図６及び図７に示すように、配線基板２０は、互いに反対側に位置する一方の主面及び他方の主面を有する絶縁板２１と、絶縁板２１の一方の主面側に配置された第１導電層２２ａ及び第１ゲート配線２２ｂと、絶縁板２１の他方の主面側に配置された第２導電層２３ａ及び第２ゲート配線２３ｂとを含む。なお、図７では、図６に示す第１ゲート配線２２ｂ及び第２ゲート配線２３ｂや、磁性層２４の開口部２４ａ，２４ｂ、炭素層２７の開口部２７ａ，２７ｂ、貫通孔２５ａ，２５ｂ等の図示を省略している。
配線基板２０は、絶縁板２１の中に埋設され、第１導電層２２ａ及び第２導電層２３ａよりも比透磁率（最大）が高い磁性材料からなる磁性層（磁性シート）２４と、絶縁板２１の中に埋設され、第１導電層２２ａ及び第２導電層２３ａよりも熱伝導率が高い炭素層２７とを含む。実施形態では、磁性層２４及び炭素層２７が積層して配置されている。
第１導電層２２ａ及び第１ゲート配線２２ｂは、絶縁板２１の一方の主面側に設けられた第１導電層を所定のパターンにパターニングすることによって形成される。第２導電層２３ａ及び第２ゲート配線２３ｂは、絶縁板２１の他方の主面側に設けられた第２導電層を所定のパターンにパターニングすることによって形成されている。第１導電層２２ａ、第１ゲート配線２２ｂ、第２導電層２３ａ及び第２ゲート配線２３ｂは、例えば７５μｍ程度の厚さを有する。第１導電層２２ａ、第１ゲート配線２２ｂ、第２導電層２３ａ及び第２ゲート配線２３ｂは、例えば銅箔又は銅を主成分とする合金箔で形成されている。
第１導電層２２ａ及び第１ゲート配線２２ｂは、第２導電層２３ａ及び第２ゲート配線２３ｂと同一のパターンで形成されている。したがって、第１導電層２２ａ及び第１ゲート配線２２ｂの平面パターンを図６に例示して説明し、第２導電層２３ａ及び第２ゲート配線２３ｂの平面パターンの図示及び説明は省略する。
図６に示すように、第１導電層２２ａは、平面視の形状が例えば長方形のベタパターンからなり、長手方向がＸ方向と一致するようにして絶縁板２１の中央に配置されている。第１ゲート配線２２ｂは、例えば２つ設けられている。一方のゲート配線２２ｂは、配線基板２０の一方の長辺２０ｃと第１導電層２２ａとの間に配置され、Ｘ方向に延伸している。他方のゲート配線２２ｂは、配線基板２０の他方の長辺２０ｄと第１導電層２２ａとの間に配置され、Ｘ方向に延伸している。２つのゲート配線２２ｂは、第１導電層２２ａから離間し、電気的に絶縁分離されている。
第２導電層２３ａ及び第２ゲート配線２３ｂは、第１導電層２２ａ及び第１ゲート配線２２ｂと同一パターンで形成され、平面視で第１導電層２２ａ及び第１ゲート配線２２ｂと重なっている。２つの第２ゲート配線２３ｂは、第２導電層２３ａから離間し、電気的に絶縁分離されている。第１導電層２２ａ及び第２導電層２３ａは、主回路電流を流す電流路として使用される。
図２～図４、図６及び図７に示すように、絶縁板２１は、磁性層２４及び炭素層２７の第１導電層２２ａ側に配置され、平面サイズが磁性層２４及び炭素層２７の平面サイズよりも大きい第１絶縁層２１ａと、磁性層２４及び炭素層２７の第２導電層２３ａ側に配置され、平面サイズが磁性層２４及び炭素層２７の平面サイズよりも大きい第２絶縁層２１ｂと、磁性層２４及び炭素層２７の周囲を囲むようにして第１絶縁層２１ａと第２絶縁層２１ｂとの間に配置された第３絶縁層２１ｃを有する。第１絶縁層２１ａ、第２絶縁層２１ｂ及び第３絶縁層２１ｃは、例えば絶縁性及び耐熱性に優れたポリイミド樹脂からなる樹脂シートで形成されている。第３絶縁層２１ｃは、例えば絶縁性の接着材で形成してもよい。第１絶縁層２１ａ、第２絶縁層２１ｂ及び第３絶縁層２１ｃは、例えば熱圧着により、磁性層２４及び炭素層２７と一体化している。
即ち、磁性層２４及び炭素層２７は、第１絶縁層２１ａ、第２絶縁層２１ｂ及び第３絶縁層２１ｃを含む絶縁板２１の中に埋設されている。磁性層２４の第２導電層２３ａ側の一方の主面は、第２絶縁層２１ｂの一方の主面に接し、磁性層２４の第１導電層２２ａ側の他方の主面は、炭素層２７の第２導電層２３ａ側の一方の主面に接している。炭素層２７の第１導電層２２ａ側の他方の主面は、第１絶縁層２１ａの他方の主面に接している。
図２～図４、図７及び図８に示すように、磁性層２４は、平面視における輪郭２４ｍが第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１と面一、又は第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１よりも内側に位置している。実施形態では、磁性層２４の輪郭２４ｍは第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１と面一になっている。換言すれば、磁性層２４は、平面視における外周の端部が第１導電層２２ａ及び第２導電層２３ａのそれぞれの外周の端部と揃っている。
磁性層２４の比透磁率は、５～５０００００程度が好ましく、６００～５０００００程度がより好ましい。磁性層２４の具体的な材料としては、ステンレス箔やニッケル箔、アモルファス箔（組成Ｆｅ－Ｓｉ－ＢやＣｏ－Ｆｅ－Ｓｉ－Ｂ－Ｍ）、パーマロイ箔（組成Ｆｅ－５０Ｎｉ系やＦｅ－８０Ｎｉ系）、ファインメット（登録商標）箔（日立金属株式会社製、組成Ｆｅ－Ｃｕ－Ｎｂ－Ｓｉ－Ｂ）等が好ましい。磁性層２４は、銅箔又は銅を主成分とする合金箔よりも比透磁率が高い磁性材料で形成することがより好ましい。磁性層２４は、例えばシート状のものを使用してもよい。或いは、磁性層２４は、めっき、スパッタリング、又は蒸着等により形成されていてもよい。
磁性層２４の厚みは、１μｍ以上５０μｍ以下が好ましく、１０μｍ以上５０μｍ以下がより好ましい。磁性層２４の厚みを５０μｍ以下とすることにより、磁性層２４内に渦電流が流れることに起因する磁性層２４自体の発熱を防止することができる。また、磁性層の厚みを１０μｍ以上とすることにより、第１導電層２２ａ及び第２導電層２３ａに大電流が流れた時に磁性層２４の磁気飽和を防止することができる。なお、磁性層２４の厚さを薄くしても、第１絶縁層２１ａ及び第２絶縁層２１ｂの厚さを調整することにより、第１導電層２２ａと第２導電層２３ａとの間の耐圧を確保することができる。
図２～図４、図７及び図９に示すように、炭素層２７は、平面視における輪郭２７ｍが第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１と面一、又は第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１よりも内側に位置している。実施形態では、炭素層２７の輪郭２７ｍは磁性層２４の輪郭２４ｍと一致しており、第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１と面一になっている。換言すれば、炭素層２７は、平面視における外周の端部が第１導電層２２ａ及び第２導電層２３ａのそれぞれの外周の端部と揃っている。
炭素層２７の輪郭２７ｍは磁性層２４の輪郭２４ｍと必ずしも一致していなくてもよく、炭素層２７の輪郭２７ｍは磁性層２４の輪郭２４ｍよりも内側又は外側に位置していてもよい。炭素層２７の厚さは、磁性層２４の厚さと同一であってもよく、磁性層２４よりも厚くてもよく、磁性層２４よりも薄くてもよい。
炭素層２７の少なくとも面方向（Ｘ方向及びＹ方向）における熱伝導率は、第１導電層２２ａ及び第２導電層２３ａの熱伝導率（例えば銅の熱伝導率である約４００Ｗ／ｍＫ）よりも高い。炭素層２７としては、例えばシート状のグラファイト（グラファイトシート）又はグラフェン（グラフェンシート）等の炭素を含む層が使用可能である。炭素層２７は、炭素繊維や、炭素繊維を用いた複合材料で構成されていてもよい。例えば、炭素繊維を用いた複合材料としては、炭素繊維強化プラスチック（ＣＦＲＰ）や炭素繊維強化炭素複合材料等が挙げられる。例えば、シート状の炭素層２７を接着剤により磁性層２４と接着してもよい。
グラフェンは、炭素原子が結合した１原子層のシート状の物質であり、グラファイトは、複数のグラフェンシートの積層構造からなる。グラファイト又はグラフェンは、熱伝導率に異方性を有する。グラファイト又はグラフェンを炭素層２７に用いる場合には、炭素層２７の厚さ方向（Ｚ方向）の熱伝導率（例えば約５Ｗ／ｍＫ程度）よりも、面方向（Ｘ方向及びＹ方向）の熱伝導率（例えば約１５００Ｗ／ｍＫ程度）が高い材料を使用すれば、炭素層２７の面方向に熱を瞬時に拡散させることができる。
ここで、磁性層２４及び炭素層２７が電気的に浮遊状態であると浮遊容量が付加されるため、磁性層２４及び炭素層２７を第１導電層２２ａ及び第２導電層２３ａと同電位にすることが好ましい。実施形態では、図２に示すように、磁性層２４及び炭素層２７は、スルーホール配線２６を介して第１導電層２２ａに電気的に接続され、第１導電層２２ａ及び第２導電層２３ａと同電位となる。
図２に示すように、第１導電ポスト５ａは、一端側が半導体チップ３のソース電極３ｓにはんだ等の接合材１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して配線基板２０に固定されると共に第１導電層２２ａ及び第２導電層２３ａと電気的及び機械的に接続されている。即ち、第１導電ポスト５ａの一端側が半導体チップ３を介して絶縁回路基板１０に固定され、第１導電ポスト５ａの他端側が配線基板２０に固定されている。第１導電ポスト５ａは、この本数に限定されないが、例えば１つの半導体チップ３に対して２本ずつ設けられている。
図２に示すように、第２導電ポスト５ｂは、一端側が絶縁回路基板１０の第２導電板１２ｂにはんだ等の接合材１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して配線基板２０に固定されると共に第１導電層２２ａ及び第２導電層２３ａと電気的及び機械的に接続されている。即ち、第２導電ポスト５ｂの一端側が絶縁回路基板１０に固定され、第２導電ポスト５ｂの他端側が配線基板２０に固定されている。第２導電ポスト５ｂは、この本数に限定されないが、例えば２本設けられている。
図３に示すように、第３導電ポスト５ｃは、一端側が半導体チップ３のゲート電極３ｇにはんだ等の接合材１６により電気的及び機械的に接続され、他端側が配線基板２０を貫通して固定されると共に第１ゲート配線２２ｂ及び第２ゲート配線２３ｂと電気的及び機械的に接続されている。即ち、第３導電ポスト５ｃの一端側が半導体チップ３を介して絶縁回路基板１０に固定され、第３導電ポスト５ｃの端側が配線基板２０に固定されている。第３導電ポスト５ｃは、この本数に限定されないが、例えば、１つの半導体チップ３に対して１本ずつ設けられている。
図１～図４に示すように、第１主回路端子７ａ、第２主回路端子７ｂ及び制御端子７ｃのそれぞれは、一部を除いて樹脂封止体８で封止され、一部が樹脂封止体８の外部に突出している。即ち、第１主回路端子７ａ、第２主回路端子７ｂ及び制御端子７ｃのそれぞれは、樹脂封止体８の厚さ方向（Ｚ方向）において、樹脂封止体８の内外に亘って延伸している。第１主回路端子７ａ、第２主回路端子７ｂ及び制御端子７ｃのそれぞれは、導電ピンからなる。
図２に示すように、第１主回路端子７ａは、一端側が絶縁回路基板１０の第１導電板１２ａにはんだ等の接合材１６により電気的及び機械的に接続され、中間部が配線基板２０の貫通孔２５ａを貫通し、他端側が樹脂封止体８の一方の主面から突出している。第２主回路端子７ｂは、一端側が絶縁回路基板１０の第２導電板１２ｂにはんだ等の接合材１６により電気的及び機械的に接続され、中間部が配線基板２０の貫通孔２５ｂを貫通し、他端側が樹脂封止体８の一方の主面から突出している。
即ち、第１主回路端子７ａは、接合材１６、絶縁回路基板１０の第１導電板１２ａ及び接合材１５を介して半導体チップ３のドレイン電極３ｄに電気的に接続されている。半導体チップ３のソース電極３ｓは、接合材１６、第１導電ポスト５ａ、配線基板２０の第１導電層２２ａ及び第２導電層２３ａ、第２導電ポスト５ｂ、接合材１６、絶縁回路基板１０の第２導電板１２ｂ及び接合材１６を介して第２主回路端子７ｂに電気的に接続されている。４つの半導体チップ３は、それぞれのソース電極３ｓが配線基板２０の第１導電層２２ａ及び第２導電層２３ａを介して互いに並列に接続されている。第１主回路端子７ａ及び第２主回路端子７ｂは、この本数に限定されないが、例えば２本ずつ設けられている。
図３に示すように、制御端子７ｃは、一端側が配線基板２０の一方の主面側から配線基板２０を貫通し、他端側が樹脂封止体８の一方の主面から突出している。即ち、制御端子７ｃは、配線基板２０の第１ゲート配線２２ｂ及び第２ゲート配線２３ｂ、第３導電ポスト５ｃ及び接合材１６を介して半導体チップ３のゲート電極３ｇに電気的に接続されている。制御端子７ｃは、この本数に限定されないが、第１ゲート配線２２ｂ及び第２ゲート配線２３ｂに対応して例えば２本設けられている。４つの半導体チップ３のそれぞれのゲート電極３ｇは、配線基板２０の第１ゲート配線２２ｂ及び第２ゲート配線２３ｂを介して互いに並列に接続されている。
図２及び図８に示すように、磁性層２４は、第１導電ポスト５ａとの接触を回避するため、第１導電ポスト５ａが通過する部分に、第１導電ポスト５ａの径よりも広い開口部２４ａを有し、磁性層２４の開口部２４ａにおける側壁は第１導電ポスト５ａから離間している。磁性層２４は、第２導電ポスト５ｂとの接触を回避するため、第２導電ポスト５ｂが通過する部分に、第２導電ポスト５ｂの径よりも広い開口部２４ｂを有し、磁性層２４の開口部２４ｂにおける側壁は第２導電ポスト５ｂから離間している。
図２及び図９に示すように、炭素層２７は、第１導電ポスト５ａとの接触を回避するため、第１導電ポスト５ａが通過する部分に、第１導電ポスト５ａの径よりも広い開口部２７ａを有し、炭素層２７の開口部２７ａにおける側壁は第１導電ポスト５ａから離間している。炭素層２７は、第２導電ポスト５ｂとの接触を回避するため、第２導電ポスト５ｂが通過する部分に、第２導電ポスト５ｂの径よりも広い開口部２７ｂを有し、炭素層２７の開口部２７ｂにおける側壁は第２導電ポスト５ｂから離間している。
＜半導体装置の主回路電流＞
次に、本発明の実施形態に係る半導体装置１の主回路電流の流れについて、図２、図３及び図６を参照して説明する。制御端子７ｃから配線基板２０の第１ゲート配線２２ｂ及び第２ゲート配線２３ｂを介して４つの半導体チップ３のそれぞれのゲート電極３ｇに制御電圧を印加することによって、４つの半導体チップ３のそれぞれのトランジスタ素子が通電状態となる。
主回路電流は、第１主回路端子７ａから絶縁回路基板１０の第１導電板１２ａを通り、４つの半導体チップ３のそれぞれのドレイン電極３ｄからそれぞれのソース電極３ｓへと４つの半導体チップ３内を垂直に流れる。更に、主回路電流は、４つの半導体チップ３のそれぞれのソース電極３ｓから、第１導電ポスト５ａを介して配線基板２０の第１導電層２２ａ及び第２導電層２３ａを流れる。更に、主回路電流は、第２導電ポスト５ｂ、絶縁回路基板１０の第２導電板１２ｂを通り、第２主回路端子７ｂへと流れる。
このとき、配線基板２０では、主回路電流は第１導電層２２ａ及び第２導電層２３ａの両方を流れるので、主回路電流の通電量を稼ぐことができる。また、主回路電流は、第１導電層２２ａでは矢印Ｎ１の方向に流れ、第２導電層２３ａでは矢印Ｎ２の方向に流れる。即ち、主回路電流は、第１導電層２２ａ及び第２導電層２３ａの両方を同一方向（矢印Ｎ１及びＮ２）に流れる。
＜実施形態の効果＞
本発明の実施形態に係る半導体装置１において、主回路電流が高周波電流（パルス電流）の場合、第１導電層２２ａ及び第２導電層２３ａの双方から磁界が発生し、この磁界の発生を抑制する方向に渦電流が発生する。渦電流は、第１導電層２２ａ及び第２導電層２３ａの中心部を流れる電流とは反対向きであり、渦電流が第１導電層２２ａ及び第２導電層２３ａの中心部を流れる電流を打ち消すため、第１導電層２２ａ及び第２導電層２３ａの表面付近にのみ電流が流れる表皮効果が発生する。また、第１導電層２２ａ及び第２導電層２３ａに流れる電流が同一方向であるため、第１導電層２２ａ及び第２導電層２３ａの双方に発する磁場により反発し合い、近接していない外側へ電流が流れる近接効果が発生する。
ここで、従来の半導体装置のように、配線基板が単層の絶縁層を第１導電層及び第２導電層で挟んだ通常のプリント基板である場合には、上記表皮効果及び近接効果の影響により、図１０に示すように、第１導電層及び第２導電層の回路抵抗が増大し、第１導電層及び第２導電層でのジュール熱が大きくなることが懸念される。
これに対して、本発明の実施形態に係る半導体装置１によれば、配線基板２０の第１導電層２２ａと第２導電層２３ａとの間に、第１導電層２２ａ及び第２導電層２３ａよりも比透磁率が高い磁性材料からなる磁性層２４を設けている。これにより、第１導電層２２ａ及び第２導電層２３ａの双方から発する磁界は磁性層２４に取り込まれるため、表皮効果及び近接効果を抑制することができる。この結果、高周波領域における第１導電層２２ａ及び第２導電層２３ａの回路抵抗が低減し、配線基板２０の第１導電層２２ａ及び第２導電層２３ａでのジュール発熱を抑制することができるので、第１導電層２２ａ及び第２導電層２３ａの温度上昇を抑制することができる。この結果、配線基板２０の小型化を図ることができ、ひいては半導体装置１の小型化を図ることができる。
更に、配線基板２０の第１導電層２２ａと第２導電層２３ａとの間に、第１導電層２２ａ及び第２導電層２３ａよりも熱伝導率が高い炭素層２７を設けることにより、配線基板２０に篭った熱を炭素層２７を介して拡散させることができるので、配線基板２０の放熱性（熱拡散性）を向上させることができる。よって、第１導電層２２ａ及び第２導電層２３ａの温度上昇を抑制することができる。
更に、第１導電層２２ａ及び第２導電層２３ａで発生する磁界を炭素層２７が取り込み、近接効果及び表皮効果を更に抑制することができる。この結果、高周波領域における第１導電層２２ａ及び第２導電層２３ａの回路抵抗が更に低減し、配線基板２０の第１導電層２２ａ及び第２導電層２３ａでのジュール発熱を更に抑制することができるので、第１導電層２２ａ及び第２導電層２３ａの温度上昇を更に抑制することができる。
また、平面視における磁性層２４の輪郭２４ｍ及び炭素層２７の輪郭２７ｍのそれぞれが、第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１よりも外側に位置する場合、第１導電層２２ａ及び第２導電層２３ａの外側に食み出た磁性層２４及び炭素層２７の部分が渦電流によりジュール発熱する。これに対して、実施形態の配線基板２０では、平面視における磁性層２４の輪郭２４ｍ及び炭素層２７の輪郭２７ｍのそれぞれが、第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１と面一又は第１導電層２２ａの輪郭２２ａ１及び第２導電層２３ａの輪郭２３ａ１よりも内側に位置することにより、渦電流による磁性層２４及び炭素層２７のジュール発熱を抑制することができる。
図１１は、実施形態に係る半導体装置１の実施例と、配線基板が単層の絶縁層を第１導電層及び第２導電層で挟んだ通常のプリント基板である比較例について、配線基板での発熱温度を測定した結果を示す。図１１に示すように、配線基板での発熱温度は、実施例の方が比較例よりも明らかに低くなっている。したがって、実施形態に係る半導体装置１によれば、第１導電層２２ａ及び第２導電層２３ａでのジュール発熱を抑制することができることが確かめられた。
（第１変形例）
本発明の実施形態の第１変形例に係る半導体装置１は、図１２に示すように、磁性層２４及び炭素層２７の位置が逆となっている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。磁性層２４の一方の主面は炭素層２７の一方の主面と接し、磁性層２４の他方の主面は第１絶縁層２１ａの一方の主面と接している。炭素層２７の他方の主面は、第２絶縁層２１ｂの一方の主面に接している。第１変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第１変形例に係る半導体装置１によれば、磁性層２４及び炭素層２７の位置が逆となっている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。
（第２変形例）
本発明の実施形態の第２変形例に係る半導体装置１は、図１３に示すように、第２絶縁層２１ｂが無い点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。磁性層２４の他方の主面は、第２導電層２３ａに接している。第１導電層２２ａ及び第２導電層２３ａの間には第１絶縁層２１ａが配置されているため、第１導電層２２ａ及び第２導電層２３ａの間の絶縁は保持されている。第２変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第２変形例に係る半導体装置によれば、第２絶縁層２１ｂが無く、磁性層２４が第２導電層２３ａに接している場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。なお、図２に示した本発明の実施形態に係る半導体装置１において、第１絶縁層２１ａが無く、炭素層２７の一方の主面が第１導電層２２ａに接している場合も同様の効果を奏する。
（第３変形例）
本発明の実施形態の第３変形例に係る半導体装置１は、図１４に示すように、第２絶縁層２１ｂが無いことに加え、磁性層２４及び炭素層２７の位置が逆となっている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。磁性層２４の一方の主面は炭素層２７の一方の主面と接し、磁性層２４の他方の主面は第１絶縁層２１ａの一方の主面と接している。炭素層２７の他方の主面は、第２導電層２３ａに接している。第３変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第３変形例に係る半導体装置１によれば、第２絶縁層２１ｂが無く、磁性層２４及び炭素層２７が互いに逆の位置となっている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。なお、図２に示した本発明の実施形態に係る半導体装置において、第１絶縁層２１ａが無く、磁性層２４及び炭素層２７が互いに逆の位置となり、磁性層２４の他方の主面が第１導電層２２ａに接している場合も同様の効果を奏する。
（第４変形例）
本発明の実施形態の第４変形例に係る半導体装置１は、図１５に示すように、磁性層２４と炭素層２７との間に第３絶縁層２１ｄが配置されている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。炭素層２７の周囲には、第４絶縁層２１ｅが配置されている。磁性層２４の周囲には、第５絶縁層２１ｆが配置されている。第３絶縁層２１ｄ、第４絶縁層２１ｅ及び第５絶縁層２１ｆは、例えばポリイミド樹脂からなる樹脂シートで形成されている。第４絶縁層２１ｅ及び第５絶縁層２１ｆは、例えば絶縁性の接着材で形成してもよい。第４変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第４変形例に係る半導体装置１によれば、磁性層２４と炭素層２７との間に第３絶縁層２１ｄが配置されている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。
（第５変形例）
本発明の実施形態の第５変形例に係る半導体装置１は、図１６に示すように、磁性層２４及び炭素層２７が互いに逆の位置となっていることに加え、磁性層２４と炭素層２７との間に第３絶縁層２１ｄが配置されている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。磁性層２４の周囲には、第４絶縁層２１ｅが配置されている。炭素層２７の周囲には、第５絶縁層２１ｆが配置されている。第５変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第５変形例に係る半導体装置１によれば、磁性層２４及び炭素層２７が互いに逆の位置となり、磁性層２４と炭素層２７との間に第３絶縁層２１ｄが配置されている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。
（第６変形例）
本発明の実施形態の第６変形例に係る半導体装置１は、図１７に示すように、複数の炭素層２７，２８が磁性層２４を挟むように設けられている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。複数の炭素層２７，２８は、互いに同一の材料で構成してもよく、互いに異なる材料で構成してもよい。炭素層２８の輪郭２８ｍは、炭素層２７の輪郭２７ｍと一致しているが、これに限定されない。炭素層２８には、第１導電ポスト５ａとの接触を回避するように開口部２８ａが設けられている。第６変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第６変形例に係る半導体装置１によれば、複数の炭素層２７，２８が磁性層２４を挟むように設けられている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。なお、図２に示した本発明の実施形態に係る半導体装置１において、複数の磁性層２４が炭素層２７を挟むように配置されていてもよい。このように、炭素層２７及び磁性層２４は、互いに層数が異なっていてもよい。
（第７変形例）
本発明の実施形態の第７変形例に係る半導体装置１は、図１８に示すように、複数の炭素層２７，２８が積層するように設けられている点が、図２に示した本発明の実施形態に係る半導体装置１と異なる。複数の炭素層２７，２８は、互いに同一の材料で構成してもよく、互いに異なる材料で構成してもよい。図１８では２層の炭素層２７，２８を例示するが、３層以上の炭素層を有していてもよい。第７変形例に係る半導体装置１の他の構成は、本発明の実施形態に係る半導体装置１と同様であるので、重複した説明を省略する。
第７変形例に係る半導体装置１によれば、複数の炭素層２７，２８が積層するように設けられている場合でも、本発明の実施形態に係る半導体装置１と同様の効果を奏する。なお、図２に示した本発明の実施形態に係る半導体装置１において、複数の磁性層２４が積層するように配置されていてもよい。
（その他の実施形態）
上記のように、本発明は実施形態及び第１～第７変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、実施形態及び第１～第７変形例では、半導体チップ３に搭載されるトランジスタ素子として縦型ＭＯＳＦＥＴにである場合を説明したが、本発明はこれに限定されない。例えばトランジスタ素子としてＩＧＢＴが搭載された半導体チップを有する半導体装置にも適用することができる。また、本発明は、トランジスタ素子を搭載した半導体チップと、整流素子を搭載した半導体チップとを有する半導体装置にも適用することができる。
また、実施形態及び第１～第７変形例では、半導体チップが実装された１つの絶縁回路基板１０に第１導電ポスト５ａ、第２導電ポスト５ｂ及び第３導電ポスト５ｃを介して配線基板２０が支持された基板積層体２を有する半導体装置１について説明したが、本発明はこれに限定されない。例えば半導体チップが実装された２つの絶縁回路基板に導電ポストを介して配線基板が支持された基板積層体を有する半導体装置にも適用することができる。
また、実施形態及び第１～第７変形例では、磁性層２４に開口部２４ａ，２４ｂを設けると共に、炭素層２７に開口部２７ａ，２７ｂを設けることにより、第１導電ポスト５ａ及び第２導電ポスト５ｂとの接触を回避した場合について説明した。しかしながら、本発明はこれら限定されるものではなく、磁性層２４の開口部２４ａ，２４ｂ及び炭素層２７に開口部２７ａ，２７ｂを省略し、配線基板２０を貫通する第１導電ポスト５ａ及び第２導電ポスト５ｂに磁性層２４及び炭素層２７を接触させてもよい。この場合、スルーホール配線２６を省略しても、磁性層２４及び炭素層２７を第１導電層２２ａ及び第２導電層２３ａと同電位にすることができる。
また、実施形態及び第１～第７変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…半導体装置
２…基板積層体
３…半導体チップ
３ｄ…ドレイン電極
３ｇ…ゲート電極
３ｓ…ソース電極
５ａ…第１導電ポスト
５ｂ…第２導電ポスト
５ｃ…第３導電ポスト
７ｃ…制御端子
８…樹脂封止体
８ａ，８ｂ…短辺
８ｃ，８ｄ…長辺
１０…絶縁回路基板
１１…絶縁板
１１ａ，１１ｂ…短辺
１１ｃ，１１ｄ…長辺
１２…導電板
１３…放熱板
１５，１６…接合材
２０…配線基板
２０ａ，２０ｂ…短辺
２０ｃ，２０ｄ…長辺
２１…絶縁板
２２ａ…第１導電層
２２ａ１…輪郭
２２ｂ…第１ゲート配線
２３ａ…第２導電層
２３ａ１…輪郭
２３ｂ…第２ゲート配線
２４…磁性層
２４ａ，２４ｂ…開口部
２４ｍ…輪郭
２５ａ，２５ｂ…貫通孔
２６…スルーホール配線
２７，２８…炭素層
２７ａ，２７ｂ，２８ａ…開口部
２７ｍ，２８ｍ…輪郭

Claims (17)

  1. 第１絶縁層と、前記第１絶縁層の一方の主面側に配置された第１導電層と、前記第１絶縁層の他方の主面側に配置された第２導電層と、前記第１絶縁層と前記第１又は第２導電層との間に配置され、前記第１及び第２導電層よりも比透磁率が高い磁性層と、前記第１絶縁層と前記第１又は第２導電層との間に配置され、前記第１及び第２導電層よりも少なくとも面方向の熱伝導率が高い炭素層と、を含む配線基板と、
    前記第１及び第２導電層に電気的に接続された半導体チップと、
    前記配線基板から離間して配置され、前記半導体チップを搭載した絶縁回路基板と、
    を備えることを特徴とする半導体装置。
  2. 前記磁性層及び前記炭素層が互いに接することを特徴とする請求項１に記載の半導体装置。
  3. 前記配線基板は、前記第１絶縁層と前記第２導電層との間に配置された第２絶縁層を更に含み、
    前記磁性層及び前記炭素層が、前記第１絶縁層と前記第２絶縁層との間に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記磁性層及び前記炭素層の一方が前記第２絶縁層に接し、
    前記磁性層及び前記炭素層の他方が前記第１絶縁層に接する
    ことを特徴とする請求項３に記載の半導体装置。
  5. 前記配線基板は、前記磁性層及び前記炭素層を囲むように配置された第３絶縁層を更に含むことを特徴とする請求項３に記載の半導体装置。
  6. 前記磁性層及び前記炭素層が、前記第１絶縁層と前記第２導電層との間に配置され、
    前記磁性層及び前記炭素層の一方が前記第２導電層に接し、
    前記磁性層及び前記炭素層の他方が前記第１絶縁層に接する
    ことを特徴とする請求項１又は２に記載の半導体装置。
  7. 前記配線基板は、
    前記第１絶縁層と前記第２導電層との間に配置された第２絶縁層と、
    前記第１絶縁層と前記第２絶縁層との間に配置された第３絶縁層と、
    を更に含み、
    前記磁性層及び前記炭素層の一方が、前記第１絶縁層と前記第３絶縁層との間に配置され、
    前記磁性層及び前記炭素層の他方が、前記第３絶縁層と前記第２絶縁層との間に配置される
    ことを特徴とする請求項１に記載の半導体装置。
  8. 前記炭素層が、前記磁性層を挟むように複数配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  9. 前記炭素層が、互いに接するように複数配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  10. 前記第１及び第２導電層には、同一方向に電流が流れることを特徴とする請求項１～９のいずれか一項に記載の半導体装置。
  11. 前記第１及び第２導電層は、銅箔又は銅を主成分とする合金箔からなることを特徴とする請求項１～１０のいずれか一項に記載の半導体装置。
  12. 前記磁性層の比透磁率は、５以上５０００００以下であることを特徴とする請求項１～１１のいずれか一項に記載の半導体装置。
  13. 前記磁性層の厚さは、１０μｍ以上５０μｍ以下であることを特徴とする請求項１～１２のいずれか一項に記載の半導体装置。
  14. 前記磁性層は、ステンレス箔、ニッケル箔、アモルファス箔、パーマロイ箔、ファインメット（登録商標）箔から選択されるいずれか１つであることを特徴とする請求項１～１３のいずれか一項に記載の半導体装置。
  15. 前記炭素層が、グラファイト又はグラフェンからなることを特徴とする請求項１～１４のいずれか一項に記載の半導体装置。
  16. 前記磁性層及び前記炭素層のそれぞれの外形サイズは、前記第１絶縁層の外形サイズよりも小さいことを特徴とする請求項１～１５のいずれか一項に記載の半導体装置。
  17. 前記磁性層及び前記炭素層のそれぞれは、平面視における輪郭が前記第１及び第２導電層の輪郭と面一、又は前記第１及び第２導電層の輪郭よりも内側に位置していることを特徴とする請求項１～１６のいずれか一項に記載の半導体装置。
JP2020150729A 2020-09-08 2020-09-08 半導体装置 Pending JP2022045180A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020150729A JP2022045180A (ja) 2020-09-08 2020-09-08 半導体装置
US17/391,283 US11605582B2 (en) 2020-09-08 2021-08-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020150729A JP2022045180A (ja) 2020-09-08 2020-09-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2022045180A true JP2022045180A (ja) 2022-03-18

Family

ID=80470800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020150729A Pending JP2022045180A (ja) 2020-09-08 2020-09-08 半導体装置

Country Status (2)

Country Link
US (1) US11605582B2 (ja)
JP (1) JP2022045180A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176558A (ja) 2010-02-24 2011-09-08 I Cast:Kk ロウパスフィルタ
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
EP2908338A4 (en) 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
JP6032294B2 (ja) * 2013-01-25 2016-11-24 富士電機株式会社 半導体装置
JP7025181B2 (ja) 2016-11-21 2022-02-24 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
US11367669B2 (en) * 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
US10411766B2 (en) * 2017-03-14 2019-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics

Also Published As

Publication number Publication date
US11605582B2 (en) 2023-03-14
US20220077044A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
JP6983527B2 (ja) 電流検出用抵抗器
TWI555174B (zh) 功率模組
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US11605582B2 (en) Semiconductor device
KR101614669B1 (ko) 전력용 반도체 장치
WO2021251126A1 (ja) 半導体装置
US20230163078A1 (en) Semiconductor device
JP2015005681A (ja) 半導体装置及びその製造方法
JP6415467B2 (ja) 配線基板、および半導体モジュール
JPWO2012073572A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2017107937A (ja) 電力用半導体装置
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
JPH08148839A (ja) 混成集積回路装置
CN112309994B (zh) 半导体模块装置
KR20160140391A (ko) 코일 부품
JP7215316B2 (ja) 半導体装置
JP2021158232A (ja) 半導体モジュール
JP7342509B2 (ja) 半導体装置
JP7392308B2 (ja) 半導体装置
JP2021190556A (ja) 半導体装置の実装構造
JPH03195083A (ja) 混成集積回路およびその製造方法
US20230411274A1 (en) Semiconductor device
JP2735920B2 (ja) インバータ装置
US11658231B2 (en) Semiconductor device
WO2021205992A1 (ja) 電流検出用抵抗器及び電流検出装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531