JP6500565B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6500565B2
JP6500565B2 JP2015075002A JP2015075002A JP6500565B2 JP 6500565 B2 JP6500565 B2 JP 6500565B2 JP 2015075002 A JP2015075002 A JP 2015075002A JP 2015075002 A JP2015075002 A JP 2015075002A JP 6500565 B2 JP6500565 B2 JP 6500565B2
Authority
JP
Japan
Prior art keywords
circuit board
outer peripheral
metal
laminated substrate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015075002A
Other languages
English (en)
Other versions
JP2016195206A (ja
Inventor
恭平 福田
恭平 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015075002A priority Critical patent/JP6500565B2/ja
Priority to DE102016202716.6A priority patent/DE102016202716A1/de
Priority to US15/059,310 priority patent/US9622351B2/en
Priority to CN201610126312.6A priority patent/CN106057744B/zh
Publication of JP2016195206A publication Critical patent/JP2016195206A/ja
Application granted granted Critical
Publication of JP6500565B2 publication Critical patent/JP6500565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、半導体モジュールに関する。
高電圧を印加する半導体モジュールの内部において、積層基板上に半導体素子が載置される。積層基板は、セラミックスなどで構成される絶縁板と、絶縁板のおもて面に設けられる回路板と、絶縁板の裏面に設けられる金属板とを有する。回路板上には、半導体素子が載置される。半導体素子に高電圧が印加されることに伴い、回路板にも高電圧が印加される。特に、回路板の端部は、回路板の他の部分と比較して高い電界強度がかかる。従来、回路板の端部における電界強度を緩和するために、セラミックス層の端部と回路板の端部との間隔を、セラミックス層の端部と金属板の端部との間隔よりも小さくしていた（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００２−２７０７３０号公報
本願では、高電圧を印加する半導体モジュールにおいて、新規な構成を採用することにより、半導体素子が載置される回路板における電界強度を従来よりも緩和する。
本発明の第１の態様においては、絶縁板と、絶縁板の第１の面に設けられた回路板と、第１の面とは反対側にある第２の面に設けられた金属板とを有する、積層基板と、積層基板に対向して設けられ、金属層を有する配線基板とを備え、絶縁板は、回路板の外周側端部よりも外周側に延出して設けられ、金属層は、回路板の外周側端部と重なる領域を有し、且つ、回路板の外周側端部よりも外周側に延出して設けられる半導体モジュールを提供する。
第１の実施例における半導体モジュール１００の断面模式図を示す図である。 図２（ａ）〜（ｃ）は、第１の実施例において電界強度を緩和する原理を説明するための図である。 第２の実施例における半導体モジュール１１０の断面模式図を示す図である。 図４（ａ）および（ｂ）は、第２の実施例において電界強度を緩和する原理を説明するための図である。 第３の実施例における半導体モジュール１２０の断面模式図を示す図である。 積層基板１０、積層基板１２および積層基板１３の上面図である。 図７（ａ）および（ｂ）は、半導体モジュール１３０の通電状態およびオフ状態を示す図である。 図８（ａ）および（ｂ）は、半導体モジュール１３０の通電状態を示す拡大図である。 金属層５４の外周側端部における延出する長さと電位分布との関係を示す図である。 外周側端部の延出する長さと角部の電界強度の比率とを示すグラフである。 図１１（ａ）〜（ｃ）は、金属突起６０の突出長さと外周側端部における電位分布との関係を示す図である。 金属突起６０の突出長さと外周側端部における角部の電界強度の比率とを示すグラフである。 図１３（ａ）〜（ｃ）は、金属突起６０の突出長さと内周側端部における電位分布との関係を示す図である。 金属突起６０の突出長さと内周側端部における角部の電界強度の比率とを示すグラフである。 図１５（ａ）〜（ｃ）は、金属板１８を分割しない場合と金属板１８を分割する場合とにおける角部の電界強度の比率を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１の実施例における半導体モジュール１００の断面模式図を示す図である。本例の半導体モジュール１００は、積層基板１０と、積層基板１３と、積層基板１０および積層基板１３に対向して設けられた配線基板５０とを備える。半導体モジュール１００は、積層基板１０および積層基板１３ならびに配線基板５０を封止する樹脂９０を有する。樹脂９０は、例えば、エポキシ系樹脂である。
積層基板１０は、絶縁板１４と、回路板１６と、金属板１８とを有する。絶縁板１４は平板状であり、主面である第１の面２０と、第１の面２０とは反対側にある第２の面２２を有する。絶縁板１４の第１の面２０に回路板１６が設けられており、第２の面２２に金属板１８が設けられている。回路板１６および金属板１８は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）などで構成されている。
絶縁板１４は、例えば、窒化ケイ素（ＳｉＮｘ）、窒化アルミニウム（ＡｌＮｘ）または酸化アルミニウム（Ａｌ２Ｏ３）の焼結体である。絶縁板１４の外周側端部２４は、回路板１６の外周側端部２６よりも外周側に延出して設けられる。なお、本明細書において「外周側端部」とは、各構成部材において、半導体モジュール１００の外周側に位置する端部のことである。
本例において、積層基板１０と積層基板１３とは、それぞれ個別の絶縁板１４を有する。つまり、積層基板１０の絶縁板１４と積層基板１３の絶縁板１４とは分離されている。なお、積層基板１０および積層基板１３の絶縁板１４は、別個としなくともよい。つまり、積層基板１０および積層基板１３の絶縁板１４は、共通の絶縁板１４としてもよい。この場合、積層基板１０と積層基板１３との境界に開口を設けてもよい。
回路板１６は、回路パターンを有する金属層である。回路板１６の回路パターンは、複数の外部端子４０と、複数の導電性接着層３２と、複数の導電ポスト３４とを電気的に接続する。
金属板１８は、矩形形状のおもて面および裏面を有する。金属板１８のおもて面は絶縁板１４の第２の面２２に接する。金属板１８の裏面は、樹脂９０に覆われず、半導体モジュール１００の外部に露出している。金属板１８は、半導体素子３０から発生した熱を、半導体モジュール１００の外部に放出する機能を有している。
回路板１６には、複数の導電性接着層３２を介して複数の半導体素子３０が載置される。複数の半導体素子３０は、スイッチング機能を有する第１の半導体素子３０‐１と、整流機能を有する第２の半導体素子３０‐２とを含む。
第１の半導体素子３０‐１は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）またはパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。また、ＩＧＢＴおよびパワーＭＯＳＦＥＴは、シリコン（Ｓｉ）や炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの基板に形成されている。第１の半導体素子３０‐１は、例えば、ＳｉＣに形成されたパワーＭＯＳＦＥＴである。
第２の半導体素子３０‐２はダイオードであり、例えば、ＰＮダイオードやショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）である。本例において、第２の半導体素子３０‐２はＳＢＤである。
積層基板１０には複数の半導体素子３０が載置される。複数の半導体素子３０の裏面にある一の電極（例えばドレイン電極やカソード電極）は、回路板１６を介して、外部端子４０−１に電気的に接続される。また、複数の半導体素子３０のおもて面にある他の電極（例えばソース電極やゲート電極、アノード電極）は、複数の導電ポスト３４を介して、配線基板５０に電気的に接続される。
積層基板１３には、半導体素子３０が載置されない。積層基板１３の回路板１６は、半導体モジュール１００内部の配線の機能を有している。本例では、積層基板１３の回路板１６は、例えば、ソース配線の機能を有する。積層基板１３の回路板１６は、複数の導電ポスト３４を介して金属層５４に電気的に接続される。また、積層基板１３の回路板１６は、外部端子４０−２に電気的に接続される。
外部端子４０は、樹脂９０から外部に導出されている。外部端子４０は、配線基板５０に設けられた孔を貫通する。外部端子４０は、配線基板５０には電気的に接続しない。つまり、外部端子４０は、配線基板５０における金属層５４にも金属層５８にも電気的に接続しない。
半導体モジュール１００の通電状態（オン状態）において、積層基板１０の回路板１６に接続する外部端子４０−１は、半導体モジュール１００のドレイン端子として機能する。これに対して、積層基板１３の回路板１６に接続する外部端子４０−２は、半導体モジュール１００のソース端子として機能する。すなわち、半導体モジュール１００の動作時において、外部端子４０−１は、外部端子４０−２よりも高い電圧が印加される。
半導体モジュール１００の通電状態（オン状態）において、複数の外部端子４０の間に電流が流れる。例えば、外部端子４０−１、積層基板１０の回路板１６、導電性接着層３２、半導体素子３０、積層基板１０の側の導電ポスト３４、配線基板５０の金属層５４、積層基板１３の側の導電ポスト３４、積層基板１３の回路板１６、および外部端子４０−２の順に電流が流れる。なお、通電時においても、金属板１８は常に低電位となる。本例の金属板１８は、接地電位（０Ｖ）である。
配線基板５０は、例えば、プリント基板である。本例の配線基板５０は、基部５２と、金属層５４と、金属層５８とを有する。複数の積層基板１０および１３に対向する基部５２の面に、金属層５４が設けられている。また、金属層５４が設けられた基部５２の面とは反対側の面に、金属層５８が設けられている。配線基板５０は、外部端子４０を貫通させるための複数の孔を有する。金属層５４および金属層５８は、外部端子４０を通すための複数の孔を有してもよいし、当該複数の孔を塞ぐ位置には設けないようにしてもよい。
基部５２は絶縁体である。金属層５４および金属層５８は、回路パターンを有する金属層である。金属層５４は、半導体モジュール１００内部のソース配線の機能を有し、積層基板１３の回路板１６に、導電ポスト３４を経由して接続される。金属層５８は、半導体モジュール１００内部のゲート配線の機能を有し、図示しないゲート用の外部端子４０に接続される。また、金属層５４は、第１の半導体素子３０−１のおもて面のソース電極、及び第２の半導体素子３０−２のおもて面のアノード電極に、導電ポスト３４を経由して接続されている。さらに、金属層５８は第１の半導体素子３０−１のおもて面のゲート電極に、導電ポスト３４を経由して接続されている。
図１に示すように、本例では、金属層５４は、回路板１６の外周側端部２６と重なる領域を有し、且つ、回路板１６の外周側端部２６よりも外周側に延出して設けられている。
本例における回路板１６および金属層５４の構成により、絶縁板１４の外周側端部２４と回路板１６の外周側端部２６との間の等電位線の間隔は、従来よりも疎になる。これにより、回路板１６の外周側端部２６における電界強度を緩和することができる。
また、本例において、積層基板１０と積層基板１３とは、それぞれ別個の金属板１８を有する。これにより、絶縁板１４の内周側端部２５と回路板１６の内周側端部２７との間の等電位線の間隔は、積層基板１０の金属板１８と積層基板１３の金属板１８とを共通にする場合よりも疎になる。したがって、回路板１６の内周側端部２７における電界強度を緩和することができる。
図２（ａ）〜（ｃ）は、第１の実施例において電界強度を緩和する原理を説明するための図である。図２（ａ）〜（ｃ）は、図１の積層基板１０における回路板１６の外周側端部２６を拡大した部分拡大図である。なお、図２（ａ）〜（ｃ）の等電位線は、等電位線のおよその傾向を示す線である。
図２（ａ）は、第１の実施例において配線基板５０を設けない場合の等電位線を示す図である。図２（ｂ）は、第１の実施例において配線基板５０を設け、配線基板５０の金属層５４の外周側端部５６の位置と、回路板１６の外周側端部２６の位置とを一致させた場合の等電位線を示す図である。図２（ｃ）は、第１の実施例の等電位線を示す図である。
半導体モジュール１００の通電状態（オン状態）および非通電状態（オフ状態）の両方において、積層基板１０の回路板１６には高電圧がかかる。本例では、回路板１６には、約３．３ｋＶが印加されるものとする。なお、ｋは１０の３乗を意味する。これに対して、金属板１８は接地されるので、金属板１８の電位は０Ｖである。なお、回路板１６は、金属層全体において等しい電位を有する。同様に、金属板１８も、金属層全体において等しい電位を有する。
絶縁板１４の内部において、電位は、第１の面２０における約３．３ｋＶから第２の面２２における０Ｖまで、連続的に変化する。本例では、３．３ｋＶから０Ｖまでを５５０Ｖ間隔で区切った５本の等電位線を模式的に示す。
図２（ａ）に示す様に、配線基板５０を設けない場合には、等電位線は回路板１６の外周側端部２６を囲むように位置する。回路板１６の外周側端部２６と絶縁板１４の外周側端部２４との間から、外部へと延びる等電位線は、外周側端部２６と略平行に鋭く立ち上がる。鋭く立ち上がった等電位線は、回路板１６のおもて面側に回り込む。
隣接する等電位線の間隔が狭いほど電界強度は高い。図２（ａ）に示す様に、回路板１６の外周側端部２６における下側の角部３６では、等電位線が最も密になる。それゆえ、回路板１６の角部３６では、局所的に電界強度が高くなる。
回路板１６の角部３６の電界強度が高くなると、角部３６から部分放電が発生し得る。そして、角部３６からの部分放電により、角部３６と接する絶縁板１４が劣化すると、絶縁板１４が絶縁破壊する可能性が有る。この場合、半導体モジュール１００は予め設計された通りには機能しなくなる。それゆえ、絶縁板１４の絶縁性を担保することは重要である。絶縁板１４の絶縁性を担保するべく、回路板１６の角部３６における電界強度を緩和することが重要となる。
また、図２（ｂ）において、角部３６における電界強度は、回路板１６のおもて面側への等電位線の回り込みが抑制された分、図２（ａ）の場合よりは緩和される。しかしながら、図２（ａ）と同様、等電位線は外周側端部２６と略平行に立ち上がっているため、角部３６での電界強度の集中は完全には緩和されない。
一方、図２（ｃ）に示す様に、金属層５４の外周側端部５６を、回路板１６の外周側端部２６よりも外周側に延出させた場合、等電位線は金属層５４を避けて外周側に追い出される。これにより、回路板１６の角部３６における電界強度は、図２（ｂ）の場合よりもさらに緩和され、角部３６からの部分放電を防止することができる。なお、回路板１６の内周側端部２７における角部においても、同様に電界強度が緩和される。なお、本明細書において「内周側端部」とは、積層基板１０や積層基板１３において、半導体モジュール１００の内周側に位置する端部のことである。
図３は、第２の実施例における半導体モジュール１１０の断面模式図を示す図である。本例の半導体モジュール１１０は、配線基板５０に少なくとも１つの金属突起６０を有する。係る点が、第１の実施例と異なる。他の点は、第１の実施例と同じである。
金属突起６０は、金属層５４から積層基板１０の方向に突出して設けられる。そして、金属突起６０は、少なくとも一部が回路板１６の外周側端部２６よりも外周側に位置している。配線基板５０は、複数の金属突起６０を備えていてもよい。
金属突起６０は、回路板１６の外周側端部２６と重なる領域を有してもよい。また、絶縁板１４の平面と垂直な方向から見て、金属突起６０の外周側端部６６の位置と、絶縁板１４の外周側端部２４の位置とを一致させてもよい。これらの様子を図中点線で示す。例えば、金属層５４の最外周を折り曲げることにより、金属層５４と金属突起６０と一体で形成することができる。
なお、図３に示すように、追加の金属突起６０が、回路板１６の内周側端部２７よりも、内周側に設けられていてもよい。言い換えると、追加の金属突起６０は、当該回路板１６から見て外周側に設けられていてもよい。これにより、回路板１６の内周側端部２７における角部の電界強度が緩和される。
本例の半導体モジュール１１０において、積層基板１０の回路板１６と積層基板１３の回路板１６は、動作時に印加される電圧がそれぞれ異なる、互いに分離された複数の回路板である。具体的には、積層基板１０の回路板１６に印加される電圧は、積層基板１３の回路板１６に印加される電圧よりも高い。この場合、高電圧側の積層基板１０の回路板１６に対向する位置に配置された金属層５４にのみ、金属突起６０を設けてもよい。これにより、高電圧側の回路板１６の角部の電界強度を緩和しつつ、金属突起６０の加工負担を減らすことができる。
図４（ａ）および（ｂ）は、第２の実施例において電界強度を緩和する原理を説明するための図である。図４（ａ）および（ｂ）は、図３における積層基板１０の回路板１６の外周側端部２６を拡大した部分拡大図である。
図４（ａ）は、金属突起６０を設けない第１の実施例における、回路板１６の外周側端部２６付近の等電位線を示す図である。図４（ｂ）は、第２の実施例における、回路板１６の外周側端部２６付近の等電位線を示す図である。図４（ｂ）に示すように、図４（ａ）と比較して、金属突起６０は等電位線をより外周側に追い出すことができる。これにより、外周側端部２６における角部３６の電界強度がさらに緩和される。なお、回路板１６の内周側端部２７における角部においても、同様に電界強度が緩和される。
図５は、第３の実施例における半導体モジュール１２０の断面模式図を示す図である。本例の半導体モジュール１２０は、分離または開口されず連続して設けられた平板状の絶縁板１４を有する。係る点で、第２の実施例と異なる。他の点は、第２の実施例と同じである。
本例において、積層基板１０は、動作時に印加される電圧がそれぞれ異なる、互いに分離された複数の回路板１６‐１および１６‐２を有する。また、積層基板１０は、複数の回路板１６に対応した複数の金属板１８‐１および１８‐２を有する。言い換えると、金属板１８には、複数の回路板１６のそれぞれの内周側端部２７と対向する領域に、開口１９が形成されている。
当該構成においても、第１の実施例および第２の実施例と同様の効果を有する。つまり、回路板１６の外周側端部２６における電界強度を緩和することができる。また、回路板１６の内周側端部２７における電界強度を緩和することもができる。
図６は、積層基板１０、積層基板１２および積層基板１３の上面図である。積層基板１０および１３は、第１から第３の実施例における積層基板１０および１３に対応する。本例では、積層基板１２を追加した。積層基板１２には、半導体素子３０が載置されない。本例では、積層基板１２の回路板１６は、ゲート配線および補助ソース配線の機能を有する。
図６における同一の記号は同じ端子、電極または素子等を意味する。それゆえ、図６の全ての記号に符号を付してはいない。
積層基板１０に設けられる半導体素子３０は、スイッチング機能を有する第１の半導体素子３０‐１と、整流機能を有する第２の半導体素子３０‐２である。
外部端子４０は、二重丸で示す。また、導電ポスト３４は、外部端子４０よりも小さな丸で示す。導電ポスト３４は、第１の半導体素子３０‐１および第２の半導体素子３０‐２上にも設けられる。
図７（ａ）および（ｂ）は、電位分布のシミュレーションを行うべくモデル化された半導体モジュール１３０を示す図である。図７（ａ）および（ｂ）以降では、積層基板１０、１２および１３の回路板１６の端部における電位分布を示す。なお、半導体素子３０、導電ポスト３４、外部端子４０、ならびに、配線基板５０の基部５２および金属層５８等は、シミュレーションにおいて用いていない。それゆえ、これらの部材の影響はシミュレーションにおいて考慮されていない。なお、金属突起６０は図１１（ａ）〜図（ｃ）から図１４までのシミュレーションにおいて用いられる。
積層基板１２を追加したことに伴い、積層基板１０の回路板１６の端部のうち積層基板１２の側の端部を第１の端部２８とし、積層基板１０の回路板１６端部のうち積層基板１３の側の端部を第２の端部２９とした。
図７（ａ）は、半導体モジュール１３０の通電状態（オン状態）を示す。本例では、積層基板１３の回路板１６はソース配線である。積層基板１０の回路板１６はドレイン配線である。また、積層基板１２の回路板１６は補助ソース配線であり、積層基板１２上のゲート配線については図示および説明を省略する。オン状態では、積層基板１３のソース配線および積層基板１２の補助ソース配線は共に、３３００Ｖの電圧が印加されている。また、ソース配線として機能する配線基板５０の金属層５４も、３３００Ｖの電圧が印加されている。積層基板１０のドレイン配線は３３０３Ｖであるとする。なお、金属板１８は接地されているので０Ｖである。
これに対して、図７（ｂ）は、半導体モジュール１３０の非通電状態（オフ状態）を示す。本例では、オフ状態において、積層基板１３のソース配線および積層基板１２の補助ソース配線は共に、３Ｖの電圧が印加されている。また、配線基板５０の金属層５４も、３Ｖの電圧が印加されている。一方、積層基板１０のドレイン配線は、オン状態と同様に３３０３Ｖであるとする。なお、金属板１８はオフ状態においても０Ｖである。
シミュレーションにおいて、回路板１６および金属板１８は、どちらも厚さ１ｍｍの銅板とした。また、配線基板５０の金属層５４は、厚さ０．２ｍｍの銅箔とした。各積層基板の絶縁板１４は、厚さ０．６３５ｍｍの窒化アルミニウムとした。樹脂９０は、エポキシ樹脂とした。また、樹脂９０は、各構成物を０．８ｍｍの厚みで覆うとした。
積層基板１０の絶縁板１４と積層基板１２の絶縁板１４とは、３ｍｍ離間しているとした。同様に、積層基板１０の絶縁板１４と積層基板１３の絶縁板１４とは、３ｍｍ離間しているとした。また、各絶縁板１４の端部は、回路板１６の端部よりも１ｍｍ突出し、金属板１８の端部よりも１ｍｍ突出するとした。また、各積層基板の回路板１６と、配線基板５０の金属層５４との間隔は、１．５５ｍｍとした。
図８（ａ）および図８（ｂ）は、オン状態での電位分布を示す図である。図８（ａ）は、図７（ａ）の積層基板１３の外周側端部２６付近を示す拡大図である。図８（ｂ）は、図７（ａ）の積層基板１３と積層基板１０との間を示す拡大図である。なお、絶縁板１４中の等電位線は、図８（ａ）と図８（ｂ）との間でつながっている。なお、図８（ａ）および図８（ｂ）において積層基板１２は図示されていない。
なお、図８（ｂ）においては、金属層５４は、回路板１６の外周側端部２６と重なる領域を有する。しかし、金属層５４は、回路板１６の外周側端部２６よりも外周側に延出していない。
図９（ａ）〜（ｄ）は、絶縁板１４の第１の面２０と垂直な方向から見て、金属層５４の外周側端部５６が外周側に延出する長さと、電位分布との関係を示す図である。図９（ａ）〜（ｄ）は、オン状態における積層基板１３の端部付近の拡大図である。金属層５４の外周側端部５６が、回路板１６の外周側端部２６よりも外周側に延出する長さを変化させた。延出する長さは、図９（ａ）では０ｍｍ、図９（ｂ）では１ｍｍ、図９（ｃ）では２ｍｍ、図９（ｄ）では２．３ｍｍとした。なお、図９（ａ）は図８（ｂ）に対応する。
図９（ａ）〜図９（ｄ）から明らかなように、金属層５４の外周側端部５６が、回路板１６の外周側端部２６よりも外周側に延出するほど、より外周側に等電位線は追い出される。これにより、回路板１６の外周側端部２６の角部３６の電界強度は緩和される。
図１０は、金属層５４の外周側端部５６の延出する長さと、角部３６の電界強度の比率との関係を示すグラフである。図１０は、図９（ａ）〜図９（ｄ）の結果を定量的に示したグラフである。延出する長さ０ｍｍは、図９（ａ）に対応する。電界強度は、延出する長さが０ｍｍである場合を１００％としている。
延出する長さが１ｍｍである場合、角部３６の電界強度は、延出する長さが０ｍｍである場合の９４．２５％となった。延出する長さが２ｍｍである場合、角部３６の電界強度は、延出する長さが０ｍｍである場合の８６．２１％となった。延出する長さが２．３ｍｍである場合、角部３６の電界強度は、延出する長さが０ｍｍである場合の８５．０６％となった。この結果から、金属層５４の外周側端部５６を、回路板１６の外周側端部２６よりも外周側に延出して設けることにより、角部３６−１での電界強度が緩和されることが明らかとなった。また、金属層５４の延出する長さを２ｍｍ以上にすると、積層基板１３よりも配線基板５０がかなり大きくなる。そのため、半導体モジュール１００自体の大きさへの、配線基板５０の影響が無視できなくなる。そこで、金属層５４の延出する長さは２ｍｍ以下にすると、半導体モジュール１００を必要以上に大きくしなくても良いため、特に良い。
図１１（ａ）〜図１１（ｃ）は、金属突起６０の突出長さと外周側端部２６における電位分布との関係を示す図である。図１１（ａ）〜図１１（ｃ）は、オン状態における積層基板１３の端部付近の拡大図である。金属層５４は回路板１６の外周側端部２６よりも外周側に２ｍｍ延出している。図１１（ａ）は、金属突起６０を設けない場合である。図１１（ｂ）は、金属突起６０を積層基板１３の方向に０．５ｍｍ突出させた場合である。図１１（ｃ）は、金属突起６０を積層基板１３の方向に０．７ｍｍ突出させた場合である。なお、図１１（ａ）は、図９（ｃ）に対応する。
図１２は、金属突起６０の突出長さと外周側端部２６における角部３６の電界強度の比率とを示すグラフである。図１２は、図１１（ａ）〜（ｃ）の結果を定量的に示したグラフである。金属突起６０の突出する長さが０ｍｍである場合は、図１１（ａ）に対応する。電界強度は、突出する長さが０ｍｍである場合を１００％としている。
突出する長さが０．５ｍｍである場合、角部３６の電界強度は、突出する長さが０ｍｍである場合とほぼ等しい値（＝１００％）である。一方、突出する長さが０．７ｍｍである場合、角部３６の電界強度は、延出する長さが０ｍｍである場合の９６％となった。このように金属突起６０の突出する長さを長くすることにより、外周側端部２６の角部３６における電界強度の緩和の効果が確認された。なお、金属突起６０の突出する長さが０．５ｍｍより大きい場合には、角部３６の電界強度の緩和の効果を生じさせることができる。
図１３（ａ）〜（ｃ）は、金属突起６０の突出長さと積層基板１３の回路板１６の内周側端部２７における電位分布との関係を示す図である。図１３（ａ）〜（ｃ）は、積層基板１０の第２の端部２９と積層基板１３の内周側端部２７との付近を拡大して示す。なお、図１３（ａ）、（ｂ）および（ｃ）はオン状態を示した図である。そして、図１３（ａ）は、金属突起６０を設けない場合である。図１３（ｂ）は、積層基板１３と積層基板１０との間において、金属突起６０を金属層５４から積層基板１３の方向に０．５ｍｍ突出させた場合である。図１３（ｃ）は、金属突起６０を積層基板１３の方向に０．７ｍｍ突出させた場合である。
図１４は、金属突起６０の突出長さと、積層基板１３の回路板１６の内周側端部２７における角部３６の電界強度の比率との関係を示すグラフである。図１４は、図１３（ａ）〜（ｃ）の結果を定量的に示したグラフである。電界強度は、図１３（ａ）における突出する長さが０ｍｍである場合を１００％としている。
突出する長さが０．５ｍｍである場合、角部３６の電界強度は、突出する長さが０ｍｍである場合の９７．４０％となった。突出する長さが０．７ｍｍである場合、角部３６の電界強度は、延出する長さが０ｍｍである場合の８３．１２％となった。このように金属突起６０の突出する長さを長くすることにより、内周側端部２７の角部３６においても、電界強度の緩和の効果が確認された。
図１５（ａ）は、金属板１８を分割しない場合を示した図であり、図１５（ｂ）は、金属板１８を分割した場合を示した図である。そして、図１５（ｃ）は、金属板１８を分割しない場合と金属板１８を分割する場合とにおける、角部３６の電界強度の比率を示す図である。積層基板１３の内周側端部２７における回路板１６の角部３６の電界強度は、図１５（ａ）の場合を１００％としている。これに対して、図１５（ｂ）の場合は、角部３６の電界強度は、７２．６４％となった。
図１５（ａ）の場合、金属板１８の同電位であるので、等電位線は金属板１８の方へ突き出ることができない。これに対して、図１５（ｂ）の場合、等電位線は分割された金属板１８の間に突き出ることができる。等電位線が金属板１８の間に突き出る分だけ、角部３６における等電位線の間隔が疎となる。それゆえ、角部３６における電界強度が緩和されると考えられる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置および方法における動作の実行順序は、特段「より前に」、「先立って」等と明示しているのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書に関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・積層基板、１２・・積層基板、１３・・積層基板、１４・・絶縁板、１６・・回路板、１８・・金属板、１９・・開口、２０・・第１の面、２２・・第２の面、２４・・外周側端部、２５・・内周側端部、２６・・外周側端部、２７・・内周側端部、２８・・第１の端部、２９・・第２の端部、３０・・半導体素子、３２・・導電性接着層、３４・・導電ポスト、３６・・角部、４０・・外部端子、５０・・配線基板、５２・・基部、５４・・金属層、５６・・外周側端部、５８・・金属層、６０・・金属突起、６６・・外周側端部、９０・・樹脂、１００・・半導体モジュール、１１０・・半導体モジュール、１２０・・半導体モジュール、１３０・・半導体モジュール

Claims (8)

  1. 絶縁板と、前記絶縁板の第１の面に設けられた回路板と、前記第１の面とは反対側にある第２の面に設けられた金属板とを有する、積層基板と、
    前記積層基板に対向して設けられ、金属層を有する配線基板と
    を備え、
    前記絶縁板は、前記回路板の外周側端部よりも外周側に延出して設けられ、
    前記金属層は、前記回路板の前記外周側端部と重なる領域を有し、且つ、前記回路板の前記外周側端部よりも外周側に延出して設けられ、
    前記配線基板は、前記金属層から前記積層基板の方向に突出する少なくとも１つの金属突起をさらに備え、
    前記金属突起は、少なくとも一部が前記回路板の外周側端部よりも外周側に位置している
    半導体モジュール。
  2. 前記金属層は、前記回路板の前記外周側端部よりも外周側に延出する長さが２ｍｍ以下である
    請求項１に記載の半導体モジュール。
  3. 前記金属突起は、前記回路板の端部と重なる領域を有する
    請求項１または２に記載の半導体モジュール。
  4. 互いに分離された複数の前記回路板を有し、
    前記金属突起は、少なくとも一部が前記回路板の内周側端部よりも内周側に位置している
    請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 印加される電圧がそれぞれ異なる、互いに分離された複数の前記回路板を有し、
    複数の前記回路板のうち、より高い電圧が印加される前記回路板に対向して配置された前記金属層に、前記金属突起が設けられている
    請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 印加される電圧がそれぞれ異なる、互いに分離された複数の前記回路板を有し、
    前記金属板には、複数の前記回路板のそれぞれの内周側端部と対向する領域に開口が形成されている
    請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 前記金属板は、複数の前記回路板に対応して、複数配置されている
    請求項６に記載の半導体モジュール。
  8. 前記絶縁板は、分離または開口されず連続して設けられた平板状である
    請求項６または７に記載の半導体モジュール。
JP2015075002A 2015-04-01 2015-04-01 半導体モジュール Active JP6500565B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015075002A JP6500565B2 (ja) 2015-04-01 2015-04-01 半導体モジュール
DE102016202716.6A DE102016202716A1 (de) 2015-04-01 2016-02-23 Halbleitermodul
US15/059,310 US9622351B2 (en) 2015-04-01 2016-03-03 Semiconductor module
CN201610126312.6A CN106057744B (zh) 2015-04-01 2016-03-07 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015075002A JP6500565B2 (ja) 2015-04-01 2015-04-01 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2016195206A JP2016195206A (ja) 2016-11-17
JP6500565B2 true JP6500565B2 (ja) 2019-04-17

Family

ID=56937160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075002A Active JP6500565B2 (ja) 2015-04-01 2015-04-01 半導体モジュール

Country Status (4)

Country Link
US (1) US9622351B2 (ja)
JP (1) JP6500565B2 (ja)
CN (1) CN106057744B (ja)
DE (1) DE102016202716A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7001186B1 (ja) 2021-03-18 2022-01-19 富士電機株式会社 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法
DE102021115845A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509993B1 (ja) * 1970-12-23 1975-04-17
US5130768A (en) * 1990-12-07 1992-07-14 Digital Equipment Corporation Compact, high-density packaging apparatus for high performance semiconductor devices
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
JP3199058B2 (ja) * 1991-10-14 2001-08-13 富士電機株式会社 半導体装置
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JPH09283699A (ja) * 1996-04-09 1997-10-31 Fuji Electric Co Ltd 半導体装置
JP3849381B2 (ja) * 1999-12-20 2006-11-22 株式会社日立製作所 絶縁回路基板の製造方法
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
JP2003086763A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体パワーモジュール及び電力変換器
JP3852698B2 (ja) 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7106600B2 (en) * 2004-04-29 2006-09-12 Newisys, Inc. Interposer device
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
WO2011077679A1 (ja) * 2009-12-24 2011-06-30 住友ベークライト株式会社 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
JP5328827B2 (ja) 2010-05-28 2013-10-30 三菱電機株式会社 パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
JP2012234857A (ja) 2011-04-28 2012-11-29 Denki Kagaku Kogyo Kk セラミックス回路基板及びそれを用いたモジュール
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
EP2908338A4 (en) 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT

Also Published As

Publication number Publication date
DE102016202716A1 (de) 2016-10-06
CN106057744A (zh) 2016-10-26
US20160295701A1 (en) 2016-10-06
JP2016195206A (ja) 2016-11-17
CN106057744B (zh) 2020-05-15
US9622351B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
US8987777B2 (en) Stacked half-bridge power module
CN106252320B (zh) 半导体装置
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US9768100B1 (en) Semiconductor device
JP2018093244A5 (ja)
JP2013069782A (ja) 半導体装置
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
JP7227048B2 (ja) 半導体装置
JP6500565B2 (ja) 半導体モジュール
JP2017038020A (ja) 半導体モジュール
US9865531B2 (en) Power module package having patterned insulation metal substrate
US9905439B2 (en) Power module package having patterned insulation metal substrate
US9799597B2 (en) Semiconductor package
US20190006272A1 (en) Semiconductor device
US11664447B2 (en) Semiconductor device and a method of making a semiconductor device
WO2019116868A1 (ja) 半導体整流器
US10186607B2 (en) Power semiconductor device including a semiconductor switching element
JP7283038B2 (ja) 積層基板の製造方法、半導体モジュールの製造方法、並びに、積層基板、半導体モジュール
WO2023120353A1 (ja) 半導体装置
NL2021292A (en) Electronic module
JP2019140175A (ja) 半導体モジュール
US20230170292A1 (en) Semiconductor device
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
CN111448668B (zh) 功率半导体装置、模块及制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250