JP2022046369A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2022046369A
JP2022046369A JP2020152406A JP2020152406A JP2022046369A JP 2022046369 A JP2022046369 A JP 2022046369A JP 2020152406 A JP2020152406 A JP 2020152406A JP 2020152406 A JP2020152406 A JP 2020152406A JP 2022046369 A JP2022046369 A JP 2022046369A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
penetrating portion
semiconductor device
insulating substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020152406A
Other languages
English (en)
Inventor
成実 佐藤
Shigemi Sato
裕一朗 日向
Yuichiro Hyuga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020152406A priority Critical patent/JP2022046369A/ja
Priority to US17/385,981 priority patent/US20220077103A1/en
Publication of JP2022046369A publication Critical patent/JP2022046369A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】接触不良のない半導体装置を製造することが好ましい。【解決手段】半導体チップと、半導体チップを搭載した複数の絶縁基板と、複数の絶縁基板に対向して設けられたプリント基板と、複数の絶縁基板とプリント基板とを電気的に接続する導体部材とを備え、プリント基板は、上面視において、隣接する複数の絶縁基板の間に配置された第１貫通部と、上面視における形状が、第１貫通部と異なる第２貫通部とを有する半導体装置を提供する。【選択図】図３Ａ

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体チップと電気的に接続されたプリント基板を備える半導体装置が知られている（例えば、特許文献１～６参照）。
特許文献１ 特開平４－９７５９５号公報
特許文献２ 特開平１０－２８４６３９号公報
特許文献３ 特開２０１２－１４８２８７号公報
特許文献４ 特開平３－１７０３７９号公報
特許文献５ 特許第６２０２０９４号公報
特許文献６ 特許第５６４４４４０号公報
接触不良のない半導体装置を製造することが好ましい。
本発明の第１の態様においては、半導体チップと、半導体チップを搭載した複数の絶縁基板と、複数の絶縁基板に対向して設けられたプリント基板と、複数の絶縁基板とプリント基板とを電気的に接続する導体部材とを備え、プリント基板は、上面視において、隣接する複数の絶縁基板の間に配置された第１貫通部と、上面視における形状が、第１貫通部と異なる第２貫通部とを有する半導体装置を提供する。
第２貫通部は、上面視において、隣接する複数の絶縁基板の間に配置されてよい。
第２貫通部の断面形状は、長軸および短軸を含んでよい。長軸は、第１貫通部の断面形状の最大幅よりも大きくてよい。
第１貫通部および第２貫通部は、予め定められた配列方向に配列されてよい。第２貫通部は、配列方向において、第１貫通部の幅よりも大きな幅を含んでよい。
配列方向は、プリント基板の短手方向であってよい。
第１貫通部は、円形の貫通孔であってよい。第２貫通部は、上面視において、長軸および短軸を含む貫通孔であってよい。
第１貫通部は、円形の貫通孔であってよい。第２貫通部は、プリント基板の端部に設けられた切欠部であってよい。
複数の絶縁基板よりもプリント基板の外周側に設けられた第２貫通部および第３貫通部を備えてよい。第１貫通部は、円形の貫通孔であってよい。第２貫通部および第３貫通部は、上面視において、長軸および短軸を含む貫通孔であってよい。
本発明の第２の態様においては、複数の柱状部材を有する下治具に複数の絶縁基板を配置する段階と、プリント基板の複数の貫通部に複数の柱状部材を貫通させる段階と、複数の絶縁基板とプリント基板とを導体部材で電気的に接続する段階と、複数の絶縁基板およびプリント基板を熱処理する段階とを備える半導体装置の製造方法を提供する。複数の柱状部材の少なくとも１つは、上面視において、隣接する複数の絶縁基板の間に設けられてよい。
下治具に複数の絶縁基板を配置する段階は、下治具に設けられた複数の凹部に複数の絶縁基板を配置する段階を含んでよい。
複数の柱状部材は、同一の断面形状を有してよい。
複数の柱状部材の断面形状は、円形であってよい。
半導体装置の製造方法は、プリント基板に、上面視において、隣接する複数の絶縁基板の間に配置された第１貫通部を設ける段階を備えてよい。半導体装置の製造方法は、プリント基板に、第１貫通部と異なる断面形状を有する第２貫通部を設ける段階を備えてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面側の斜視図を示す。 半導体装置１００の下面側の斜視図を示す。 半導体組立体５０の断面図の一例を示す。 下冶具３００の上面図と断面図を示す。 複数の絶縁基板１０を下冶具３００に配置する工程の一例を示す。 絶縁基板１０にプリント基板３０および導電部材４０を配置する工程の一例を示す。 半導体組立体５０を熱処理する工程の一例を示す。 熱処理工程における半導体組立体５０の上面図を示す。 半導体装置１００を製造するためのフローチャートの一例である。 プリント基板３０および下冶具３００の構成の一例を示す。 プリント基板３０および下冶具３００の変形例を示す。 プリント基板３０および下冶具３００の変形例を示す。 プリント基板３０および下冶具３００の変形例を示す。 比較例に係る半導体装置５００の製造方法の一例を示す。 比較例に係る半導体装置５００の製造方法の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体装置における一方の側を「上」、他方の側を「下」と称する場合がある。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する場合がある。「上」および「下」の方向は重力方向に限定されない。即ち、「上」および「下」の方向は、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。一例において、半導体チップの上面と平行な面をＸＹ面とし、半導体チップが有する半導体基板の深さ方向をＺ軸とする。例えば、Ｚ軸方向の正側の面を上面とし、Ｚ軸方向の負側の面を下面とする。
図１Ａは、半導体装置１００の上面側の斜視図を示す。本例の半導体装置１００は、パワー半導体モジュールである。半導体装置１００は、筐体１１０および導電端子ピン１２０を備える。
筐体１１０は、半導体装置１００の半導体チップ２０を収容する。半導体チップ２０については後述する。筐体１１０は、絶縁性の樹脂で成形されている。本例の筐体１１０は、エポキシ樹脂のような熱硬化性樹脂を用いてモールド成形することで、直方体状に成形されたモールド成形体である。
導電端子ピン１２０は、半導体装置１００の内部回路と、半導体装置１００の外部とを接続するためのピンである。半導体装置１００は、複数の導電端子ピン１２０を備える。導電端子ピン１２０は、電流を半導体装置１００の外部に入出力するための入出力用端子および半導体装置１００の外部から半導体チップ２０に制御信号を入力するための制御用端子を含んでよい。
取付孔１３０は、半導体装置１００の上面から下面まで貫通して設けられている。取付孔１３０にボルト等の固定具を挿入することで、半導体装置１００を予め定められた位置に固定することができる。本例の半導体装置１００は、Ｘ軸方向における両端に複数の取付孔１３０を備える。なお、本例の半導体装置１００の構成は一例であり、これに限定されない。
図１Ｂは、半導体装置１００の下面側の斜視図を示す。半導体装置１００は、複数の放熱部１４０を備える。
複数の放熱部１４０は、半導体装置１００の下面において、Ｘ軸方向に配列して設けられる。複数の放熱部１４０は、半導体装置１００の内部の複数の絶縁基板１０と対応して設けられる。複数の放熱部１４０は、半導体チップ２０で発生する熱を半導体装置１００の外部へと放熱する。絶縁基板１０については後述する。
図１Ｃは、半導体組立体５０の断面図の一例を示す。半導体組立体５０は、絶縁基板１０と、半導体チップ２０と、プリント基板３０と、導電部材４０とを備える。本例の半導体組立体５０は、複数の絶縁基板１０を備える。半導体組立体５０は、半導体装置１００の筐体１１０の内部に搭載される。
絶縁基板１０は、半導体チップ２０を搭載している。絶縁基板１０は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。本例の半導体組立体５０は、Ｘ軸方向に配列された２つの絶縁基板１０ａおよび絶縁基板１０ｂを備える。絶縁基板１０ａおよび絶縁基板１０ｂは、予め定められた絶縁距離よりも離れて設けられる。絶縁基板１０は、回路パターン層１１と、絶縁層１２と、導電層１３とを有する。
回路パターン層１１は、絶縁層１２の上面に設けられる。導電層１３は、絶縁層１２の下面に設けられる。回路パターン層１１および導電層１３は、銅または銅合金などの金属材料を含む板で形成されてよい。回路パターン層１１および導電層１３は、ロウ材等の接合材によって絶縁層１２の表面に固定されていてもよい。
絶縁層１２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス等の絶縁材料で形成される板状部材である。例えば、絶縁層１２の厚みは、０．２ｍｍ以上、１ｍｍ以下である。
半導体チップ２０は、シリコン基板等の半導体基板に設けられた半導体チップである。半導体チップ２０は、ＳｉＣまたはＧａＮなどの化合物半導体基板に形成されてもよい。一例において、半導体チップ２０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）またはパワーＭＯＳＦＥＴなどのスイッチング素子を含む。半導体チップ２０は、フリーホイールダイオード（ＦＷＤ）を含むＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）を含んでよい。
半導体チップ２０には、上面電極および下面電極が形成されてよい。上部電極および下面電極はそれぞれ電源の負電位および正電位に電気的に接続されてよい。絶縁基板１０は、複数の半導体チップ２０を搭載してもよい。
プリント基板３０は、複数の絶縁基板１０に対向して設けられる。本例のプリント基板３０は、絶縁基板１０ａおよび絶縁基板１０ｂに覆い被さるように設けられている。プリント基板３０は、絶縁板と、絶縁板に設けられた回路パターン層を有する。
例えば、プリント基板３０の絶縁板は、ガラスエポキシ材で構成されるリジッド基板またはポリイミド材で構成されるフレキシブル基板である。プリント基板３０の材料は、これに限定されない。
プリント基板３０の回路パターン層は、半導体チップ２０の電極を外部端子に接続する。プリント基板３０の回路パターン層は、銅、銅合金またはアルミニウムなどの導電性金属を用いて、絶縁板の表面に設けられている。プリント基板３０は、絶縁基板１０の上方において、絶縁基板１０と離間して配置されている。絶縁基板１０ａおよび絶縁基板１０ｂは、プリント基板３０を介して電気的に接続されてよい。
導電部材４０は、複数の絶縁基板１０とプリント基板３０とを電気的に接続する。導電部材４０は、銅またはアルミニウム等の導電性金属を用いて円柱等の柱状に成形されている。なお、導電部材４０の下端は、はんだ部１５等の接合材により絶縁基板１０または半導体チップ２０に固定される。また、導電部材４０の上端は、はんだ、ロウ付け、またはカシメ等によって、プリント基板３０に固定されてよい。
本例の導電部材４０は、導電部材４０ａと、導電部材４０ｂと、導電部材４０ｃとを有する。導電部材４０ａは、半導体チップ２０とプリント基板３０の回路パターン層とを電気的に接続する。導電部材４０ｂは、回路パターン層１１とプリント基板３０の回路パターン層とを電気的に接続する。導電部材４０ｃの一端は、回路パターン層１１と電気的に接続され、導電部材４０ｃの他端は、筐体１１０の外に突出している。
図２Ａは、下冶具３００の上面図と断面図を示す。下冶具３００は、半導体組立体５０を搭載して、絶縁基板１０およびプリント基板３０を位置決めするために用いられる。下冶具３００は、複数の柱状部材と、枠部３０４と、凹部３０６と、凸部３０８とを備える。
下冶具３００は、複数の柱状部材として、第１柱状部材３０１および第２柱状部材３０２を備える。下冶具３００の複数の柱状部材は、同一の断面形状を有してよいし、互いに異なる断面形状を有してもよい。
第１柱状部材３０１および第２柱状部材３０２は、プリント基板３０を位置決めするための部材である。第１柱状部材３０１および第２柱状部材３０２は、それぞれプリント基板３０の貫通部３１と貫通部３２に対応する位置に配置される。貫通部３１および貫通部３２については後述する。
第１柱状部材３０１は、貫通部３１の断面形状に応じた断面形状を有する。第２柱状部材３０２は、貫通部３２の断面形状に応じた断面形状を有する。本例の第１柱状部材３０１および第２柱状部材３０２の断面形状は、円形である。円形とは、予め定められた半径を有する正円であってよい。第１柱状部材３０１および第２柱状部材３０２は、異なる断面形状を有していてもよい。
枠部３０４は、半導体組立体５０に応じた大きさおよび形状を有する。枠部３０４は、炉内での熱伝導が優れた材料で構成されてよい。例えば、枠部３０４の材料は、カーボンである。
凹部３０６は、絶縁基板１０を位置決めするために、枠部３０４に設けられた窪みである。下冶具３００は、枠部３０４の内側に複数の凹部３０６を有し、複数の絶縁基板１０をそれぞれ複数の凹部３０６と対応する位置に配置する。下冶具３００は、Ｘ軸方向に配列された凹部３０６ａおよび凹部３０６ｂを有する。本例の凹部３０６は、上面視において、矩形の形状を有するが、これに限定されない。上面視とは、Ｚ軸に沿った視点を指す。
凸部３０８は、凹部３０６ａと凹部３０６ｂとの間に設けられる。即ち、凸部３０８は、複数の絶縁基板１０が下冶具３００に配置された場合に、複数の絶縁基板１０の間に位置する。凸部３０８の上面には、第１柱状部材３０１および第２柱状部材３０２が設けられている。
図２Ｂは、複数の絶縁基板１０を下冶具３００に配置する工程の一例を示す。複数の絶縁基板１０の上面には、半導体チップ２０がそれぞれ配置されている。また、絶縁基板１０の上面および半導体チップ２０の上面には、導電部材４０と電気的に接続するためのはんだ部１５が設けられている。第１柱状部材３０１は、複数の絶縁基板１０の間に配置されている。
絶縁基板１０ａは、凹部３０６ａの内部に配置され、ＸＹ面内の位置が制限されている。絶縁基板１０ｂは、凹部３０６ｂの内部に配置され、ＸＹ面内の位置が制限されている。これにより、絶縁基板１０ａおよび絶縁基板１０ｂは、予め定められた絶縁距離よりも離れた位置に配置される。
図２Ｃは、絶縁基板１０にプリント基板３０および導電部材４０を配置する工程の一例を示す。プリント基板３０は、複数の柱状部材によって位置決めされて、絶縁基板１０と対向する位置に設けられる。プリント基板３０は、導電部材４０と連結された状態で位置決めされてよい。下冶具３００がプリント基板３０および導電部材４０の位置を制限した状態で、はんだ接合のための炉に搬送される。下冶具３００の下方には、熱板３１０が設けられている。
図２Ｄは、半導体組立体５０を熱処理する工程の一例を示す。半導体組立体５０は、下冶具３００によって位置決めされた状態で熱処理されている。半導体組立体５０は、熱処理によって膨張する。本例のプリント基板３０は、第１柱状部材３０１によってＸＹ面内の位置が固定された状態で膨張している。
図２Ｅは、熱処理工程における半導体組立体５０の上面図を示す。プリント基板３０の外周の破線は、プリント基板３０が熱処理により膨張していることを示す。
貫通部３１は、第１柱状部材３０１によって下面から上面に貫通されている。貫通部３１は、第１柱状部材３０１によって、ＸＹ面において、第１柱状部材３０１との相対的な位置が固定されている。貫通部３１は、第１貫通部の一例である。貫通部３１は、第１柱状部材３０１と略同一の断面形状を有する。本例の貫通部３１は、円形の貫通孔である。貫通孔とは、貫通部３１の外周がプリント基板３０で覆われたものを指す。なお、貫通部３１の形状は、矩形であってもその他の多角形であってよい。
貫通部３２は、第２柱状部材３０２によって下面から上面に貫通されている。貫通部３２は、上面視において、貫通部３１と異なる断面形状を有する。貫通部３２の断面は、貫通部３１の断面よりも大きな幅を含む。
貫通部３２の断面形状は、長軸および短軸を含む。長軸とは、上面視における貫通部３２の断面形状の最大幅であってよい。短軸とは、上面視における貫通部３２の断面形状の長軸よりも短い幅であってよい。貫通部３２の断面形状は、長軸に対して線対象の形状であってもよいし、長軸に対して線対象の形状でなくてもよい。本例の貫通部３２は、長円形の貫通孔であるが、楕円等の他の形状であってもよい。貫通部３２の最大幅は、貫通部３１の最大幅よりも大きい。貫通部３２の長軸は、貫通部３１の最大幅よりも大きくてよい。貫通部３２は、第２貫通部の一例である。なお、本例では、貫通部３２の長軸がＸ軸方向であり、貫通部３２の短軸がＹ軸方向である。
貫通部３２は、Ｘ軸方向において、第２柱状部材３０２との相対的な位置が固定されている。本例の第２柱状部材３０２は、第１柱状部材３０１を中心としたＸＹ面内におけるプリント基板３０の回転を防止する。一方、貫通部３２は、Ｙ軸方向において、第２柱状部材３０２との相対的な位置が固定されていない。そのため、プリント基板３０がＹ軸方向に伸縮する。このように、プリント基板３０の膨張および収縮が阻害されない。貫通部３２の形状は、プリント基板３０の膨張および収縮を阻害しないものであれば、本例に限られない。
貫通部３１および貫通部３２は、予め定められた配列方向に配列されている。本例の配列方向は、Ｙ軸方向である。即ち、本例の配列方向は、プリント基板３０の短手方向である。貫通部３２は、配列方向において、貫通部３１の幅よりも大きな幅を含む。これにより、プリント基板３０は、配列方向において、貫通部３１を起点として、第２柱状部材３０２に阻害されない限り、外側に伸縮することができる。貫通部３１と貫通部３２との距離は、プリント基板３０の短手方向における幅の半分以上離れていてよい。
貫通部３１は、上面視において、隣接する複数の絶縁基板１０の間に配置されている。同様に、貫通部３２は、上面視において、隣接する複数の絶縁基板１０の間に配置されてよい。貫通部３１および貫通部３２は、Ｘ軸方向の位置が複数の絶縁基板１０の間であればよく、Ｙ軸方向において、絶縁基板１０よりも外側に設けられていてもよい。本例の貫通部３１および貫通部３２は、Ｘ軸方向における中央付近に設けられている。貫通部３１および貫通部３２をプリント基板３０の短手方向に配列することにより、プリント基板３０は、プリント基板３０の長手方向において、貫通部３１を起点として外側に伸縮することができる。
本例では、半導体組立体５０の膨張を阻害せず、複数の絶縁基板１０とプリント基板３０との相対的な位置関係を維持することができる。また、本例では、第１柱状部材３０１および第２柱状部材３０２が簡易な構成であり、治具の部品点数を少なくすることができる。また、下冶具３００に対応した上治具を用意する必要がないので、熱処理後に半導体組立体５０を上方に持ち上げることで容易に取り出すことができる。
図２Ｆは、半導体装置１００を製造するためのフローチャートの一例である。ステップＳ１００において、複数の絶縁基板１０を下冶具３００に配置する。複数の絶縁基板１０は、下冶具３００の複数の凹部３０６に配置される。複数の絶縁基板１０には、半導体チップ２０が搭載され、はんだ部１５が塗布されていてよい。
ステップＳ１０２において、下冶具３００により、プリント基板３０を位置決めする。プリント基板３０は、複数の柱状部材を複数の貫通部に貫通させることにより位置決めされる。ステップＳ１０４において、複数の絶縁基板１０とプリント基板３０を導電部材４０で電気的に接続する。半導体組立体５０の熱処理前の段階では、はんだ部１５が凝固しておらず、はんだ部１５の粘性によって導電部材４０がはんだ部１５に仮固定されている。
ステップＳ１０６において、半導体組立体５０を熱処理する。熱処理では、炉内において、温度上昇、温度維持および温度下降のプロセスが実行される。半導体組立体５０は、温度変化に応じて膨張および収縮する。本例の半導体組立体５０は、貫通部３１および貫通部３２を有するので、プリント基板３０の膨張の影響を緩和することができる。そして、半導体組立体５０のはんだ接合は、はんだ部１５のセルフアライメント効果によって、バランスの取れる位置で固定される。
ステップＳ１０８において、筐体１１０に半導体組立体５０を搭載する。本例の製造方法では、上治具を使用しないので、熱処理後に半導体組立体５０を取り出しやすく、自動生産を効率化できる。
図３Ａは、プリント基板３０および下冶具３００の構成の一例を示す。本例のプリント基板３０は、図２Ｅのプリント基板３０と同一の構造を有する。本例では、プリント基板３０の熱処理前の状態を示す。
幅Ｗ１は、ＸＹ面内の予め定められた方向における貫通部３１の幅である。貫通部３１の幅は、貫通部３１が円形の場合、円の直径に相当する。本例の幅Ｗ１は、Ｙ軸方向における貫通部３１の幅である。幅Ｗ１は、０．５ｍｍ以上、１．５ｍｍ以下であってよい。幅Ｗ１は、一例において１ｍｍである。
幅Ｗ２は、ＸＹ面内の予め定められた方向における貫通部３２の幅である。本例の幅Ｗ２は、貫通部３２の長軸の長さである。本例の幅Ｗ２は、Ｙ軸方向における貫通部３２の幅である。幅Ｗ２は、貫通部３２の幅の最大の幅であってよい。幅Ｗ２は、貫通部３１の幅Ｗ１よりも大きくてよく、第２柱状部材３０２の直径よりも大きくてよい。幅Ｗ２は、１．５ｍｍ以上、２．５ｍｍ以下であってよい。幅Ｗ２は、一例において２ｍｍである。
幅Ｗｓ２は、貫通部３２の短軸の長さである。幅Ｗｓ２は、幅Ｗ１と等しくてよい。幅Ｗｓ２は、第２柱状部材３０２の直径と略等しくてよい。幅Ｗｓ２は、０．５ｍｍ以上、１．５ｍｍ以下であってよい。幅Ｗ２は、幅Ｗｓ２の１．５倍以上、２．５以下であってよい。
間隙Ｓは、第２柱状部材３０２とプリント基板３０との間の領域である。間隙Ｓは、上面視において、貫通部３１と貫通部３２との間に位置する。
間隙Ｓの幅Ｌｓは、配列方向における、熱処理前のプリント基板３０と貫通部３２との間隔である。これにより、プリント基板３０の膨張が生じた場合に、間隙Ｓの位置までプリント基板３０が変位する余裕が生まれる。間隙Ｓの幅Ｌｓは、一例において、０．５ｍｍ以上、１．５ｍｍ以下である。間隙Ｓの幅Ｌｓは、プリント基板３０の形状または材質等に応じて変更されてよい。
図３Ｂは、プリント基板３０および下冶具３００の変形例を示す。本例のプリント基板３０は、貫通部３２として切欠部を有する。本例では、プリント基板３０の熱処理前の状態を示す。図３Ａの実施例と相違する点について、特に説明する。
貫通部３１は、図３Ａの実施例と同様に、第１柱状部材３０１によって、ＸＹ面内の位置が固定されている。本例の貫通部３１および第１柱状部材３０１は、円形の断面を有する。貫通部３１および第１柱状部材３０１の形状は、ＸＹ面内の位置を固定できるものであれば、これに限定されない。
貫通部３２は、プリント基板３０の端部に設けられた切欠部である。切欠部とは、プリント基板３０の外周から内側に延伸した領域である。貫通部３２は、長円形の一部のような形状を有する。このように、貫通部３２は、第２柱状部材３０２の周囲を完全に覆う必要はなく、一部が開いた構造を有していてもよい。
第２柱状部材３０２は、ＸＹ面で円形の断面を有する。貫通部３２は、貫通部３１と貫通部３２との配列方向（本例ではＹ軸方向）に長手を有している。これにより、プリント基板３０の膨張および収縮が阻害されない。貫通部３２の形状は、プリント基板３０の膨張および収縮を阻害しないものであれば、本例に限られない。即ち、第２柱状部材３０２は、第１柱状部材３０１を中心としたＸＹ面内におけるプリント基板３０の回転を防止するが、プリント基板３０のＹ軸方向への膨張および収縮を阻害しない。
図３Ｃは、プリント基板３０および下冶具３００の変形例を示す。本例の第２柱状部材３０２は、ＸＹ面で矩形の断面を有する点で図３Ｂの実施例と相違する。本例では、プリント基板３０の熱処理前の状態を示す。図３Ｂの実施例と相違する点について、特に説明する。
第２柱状部材３０２は、貫通部３２を貫通して設けられる。第２柱状部材３０２は、上面視において、貫通部３２からプリント基板３０の外側に延伸して設けられてよい。また、第２柱状部材３０２は、上面視において、貫通部３２の内側に収容されていてもよい。プリント基板３０の熱処理前の状態において、第２柱状部材３０２とプリント基板３０との間に間隙Ｓが設けられる。一方、第２柱状部材３０２は、Ｘ軸方向における貫通部３２の移動を阻害する。これにより、第２柱状部材３０２は、第１柱状部材３０１を中心としたＸＹ面内におけるプリント基板３０の回転を防止するが、プリント基板３０のＹ軸方向への膨張および収縮を阻害しない。
図３Ｄは、プリント基板３０および下冶具３００の変形例を示す。本例のプリント基板３０は、貫通部３１と、貫通部３２と、貫通部３３とを備える。本例の第１柱状部材３０１は、図３Ａの実施例と同様に、貫通部３１のＸＹ面内の位置を固定する。貫通部３１は、円形の貫通孔である。
貫通部３２および貫通部３３は、上面視において、複数の絶縁基板１０よりもプリント基板３０の外周側に設けられている。貫通部３１と、貫通部３２または貫通部３３との距離は、貫通部３１を中心としたＸＹ面内におけるプリント基板３０の回転を防止する程度に離れている。貫通部３２および貫通部３３は、長円形の貫通孔である。貫通部３３は、第３貫通部の一例である。
貫通部３２は、貫通部３１よりもＹ軸方向の正側であって、貫通部３１よりもＸ軸方向の負側に設けられている。貫通部３２は、貫通部３１と貫通部３２との配列方向において、長軸を有する。貫通部３１と貫通部３２との配列方向は、貫通部３１と貫通部３２とを結ぶ破線で示される。貫通部３２の短軸は、ＸＹ面内において、貫通部３２の長軸と垂直な方向に延伸する。
貫通部３３は、貫通部３１よりもＹ軸方向の正側であって、貫通部３１よりもＸ軸方向の正側に設けられている。貫通部３３は、貫通部３１と貫通部３３との配列方向において、長軸を有する。貫通部３１と貫通部３３との配列方向は、貫通部３１と貫通部３３とを結ぶ破線で示される。貫通部３３の短軸は、ＸＹ面内において、貫通部３３の長軸と垂直な方向に延伸する。プリント基板３０は、貫通部３２または貫通部３３のいずれか一方を備えていればよい。
図４は、比較例に係る半導体装置５００の製造方法の一例を示す。半導体装置５００は、半導体チップ５２０を搭載した絶縁基板５１０を備える。半導体組立体５５０は、搬送部６１０によって熱処理用の炉の内部に搬送されている。搬送部６１０は、コンベアであり、下冶具６００に搭載された半導体組立体５５０を自動搬送している。本例では、絶縁基板５１０とプリント基板５３０の相対的な位置関係が固定されておらず、搬送時の振動または衝撃等によって、導電部材５４０の接触不良が生じる場合がある。
図５は、比較例に係る半導体装置５００の製造方法の一例を示す。下冶具６００および上治具６２０は、固定部６２５によってねじ締め固定されている。絶縁基板５１０およびプリント基板５３０は、下冶具６００と上治具６２０とによって、相対的な位置関係が固定されている。しかしながら、熱処理による局所的な応力集中で発生した反りによって、不良品が発生する恐れがある。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・絶縁基板、１１・・・回路パターン層、１２・・・絶縁層、１３・・・導電層、１５・・・はんだ部、２０・・・半導体チップ、３０・・・プリント基板、３１・・・貫通部、３２・・・貫通部、３３・・・貫通部、４０・・・導電部材、５０・・・半導体組立体、１００・・・半導体装置、１１０・・・筐体、１２０・・・導電端子ピン、１３０・・・取付孔、１４０・・・放熱部、３００・・・下冶具、３０１・・・第１柱状部材、３０２・・・第２柱状部材、３０４・・・枠部、３０６・・・凹部、３０８・・・凸部、３１０・・・熱板、５００・・・半導体装置、５１０・・・絶縁基板、５２０・・・半導体チップ、５３０・・・プリント基板、５４０・・・導電部材、５５０・・・半導体組立体、６００・・・下冶具、６１０・・・搬送部、６２０・・・上治具、６２５・・・固定部

Claims (13)

  1. 半導体チップと、
    前記半導体チップを搭載した複数の絶縁基板と、
    前記複数の絶縁基板に対向して設けられたプリント基板と、
    前記複数の絶縁基板と前記プリント基板とを電気的に接続する導体部材と
    を備え、
    前記プリント基板は、
    上面視において、隣接する前記複数の絶縁基板の間に配置された第１貫通部と、
    上面視における形状が、前記第１貫通部と異なる第２貫通部と
    を有する
    半導体装置。
  2. 前記第２貫通部は、上面視において、隣接する前記複数の絶縁基板の間に配置される
    請求項１に記載の半導体装置。
  3. 前記第２貫通部の断面形状は、長軸および短軸を含み、
    前記長軸は、前記第１貫通部の断面形状の最大幅よりも大きい
    請求項１または２に記載の半導体装置。
  4. 前記第１貫通部および前記第２貫通部は、予め定められた配列方向に配列され、
    前記第２貫通部は、前記配列方向において、前記第１貫通部の幅よりも大きな幅を含む
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記配列方向は、前記プリント基板の短手方向である
    請求項４に記載の半導体装置。
  6. 前記第１貫通部は、円形の貫通孔であり、
    前記第２貫通部は、上面視において、長軸および短軸を含む貫通孔である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１貫通部は、円形の貫通孔であり、
    前記第２貫通部は、前記プリント基板の端部に設けられた切欠部である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記複数の絶縁基板よりも前記プリント基板の外周側に設けられた前記第２貫通部および第３貫通部を備え、
    前記第１貫通部は、円形の貫通孔であり、
    前記第２貫通部および前記第３貫通部は、上面視において、長軸および短軸を含む貫通孔である
    請求項１に記載の半導体装置。
  9. 複数の柱状部材を有する下治具に複数の絶縁基板を配置する段階と、
    プリント基板の複数の貫通部に前記複数の柱状部材を貫通させる段階と、
    前記複数の絶縁基板と前記プリント基板とを導体部材で電気的に接続する段階と、
    前記複数の絶縁基板および前記プリント基板を熱処理する段階と
    を備え、
    前記複数の柱状部材の少なくとも１つは、上面視において、隣接する前記複数の絶縁基板の間に設けられる
    半導体装置の製造方法。
  10. 前記下治具に前記複数の絶縁基板を配置する段階は、前記下治具に設けられた複数の凹部に前記複数の絶縁基板を配置する段階を含む
    請求項９に記載の半導体装置の製造方法。
  11. 前記複数の柱状部材は、同一の断面形状を有する
    請求項９または１０に記載の半導体装置の製造方法。
  12. 前記複数の柱状部材の断面形状は、円形である
    請求項１１に記載の半導体装置の製造方法。
  13. 前記プリント基板に、上面視において、隣接する前記複数の絶縁基板の間に配置された第１貫通部を設ける段階と、
    前記プリント基板に、前記第１貫通部と異なる断面形状を有する第２貫通部を設ける段階と
    を備える請求項９から１２のいずれか一項に記載の半導体装置の製造方法。
JP2020152406A 2020-09-10 2020-09-10 半導体装置および半導体装置の製造方法 Pending JP2022046369A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020152406A JP2022046369A (ja) 2020-09-10 2020-09-10 半導体装置および半導体装置の製造方法
US17/385,981 US20220077103A1 (en) 2020-09-10 2021-07-27 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152406A JP2022046369A (ja) 2020-09-10 2020-09-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022046369A true JP2022046369A (ja) 2022-03-23

Family

ID=80470036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152406A Pending JP2022046369A (ja) 2020-09-10 2020-09-10 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20220077103A1 (ja)
JP (1) JP2022046369A (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160504B (zh) * 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2908338A4 (en) * 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
JP5930070B2 (ja) * 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP2016006806A (ja) * 2013-06-05 2016-01-14 富士電機株式会社 半導体装置
JP6139280B2 (ja) * 2013-06-05 2017-05-31 トヨタ自動車株式会社 半導体装置
WO2015037349A1 (ja) * 2013-09-13 2015-03-19 富士電機株式会社 半導体装置
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
JP2017123360A (ja) * 2016-01-04 2017-07-13 株式会社東芝 半導体モジュール
JP2019083294A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置とその製造方法
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP7151361B2 (ja) * 2018-10-15 2022-10-12 富士電機株式会社 半導体装置
JP7287085B2 (ja) * 2019-04-18 2023-06-06 富士電機株式会社 組立冶具セットおよび半導体モジュールの製造方法
JP7334464B2 (ja) * 2019-05-15 2023-08-29 富士電機株式会社 半導体モジュール、半導体モジュールの製造方法および段差冶具

Also Published As

Publication number Publication date
US20220077103A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
CN108695177B (zh) 半导体装置及其制造方法
JP3203387U (ja) 半導体装置
JP5853525B2 (ja) 半導体チップの位置決め治具及び半導体装置の製造方法
JP2006237429A (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP7279324B2 (ja) 半導体モジュール
US20200365419A1 (en) Semiconductor module, method for manufacturing semiconductor module, and level different jig
JP2019161174A (ja) 半導体装置及び半導体装置の製造方法
US11935774B2 (en) Assembly jig set and manufacturing method of semiconductor module
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
US20170194296A1 (en) Semiconductor module
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
EP1696484B1 (en) Process for assembling a double-sided circuit component
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
CN113632214B (zh) 半导体模组及用于该半导体模组的半导体装置
JPH11163045A (ja) 半導体装置及びその製造方法
JP2019083294A (ja) 半導体装置とその製造方法
JP2022046369A (ja) 半導体装置および半導体装置の製造方法
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP2005026524A (ja) 半導体装置及びその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2020136293A (ja) 半導体装置及びその製造方法
US20220122899A1 (en) Semiconductor apparatus and vehicle
US20230187320A1 (en) Semiconductor module
EP4050650A1 (en) Power semiconductor module arrangement
CN111710610A (zh) 半导体模块的制造方法和组装治具套件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240611