JP6421709B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6421709B2 JP6421709B2 JP2015130168A JP2015130168A JP6421709B2 JP 6421709 B2 JP6421709 B2 JP 6421709B2 JP 2015130168 A JP2015130168 A JP 2015130168A JP 2015130168 A JP2015130168 A JP 2015130168A JP 6421709 B2 JP6421709 B2 JP 6421709B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- chip
- heat generating
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
最初に、図1および図2を参照して、本実施形態に係る半導体装置の概略構成について説明する。
第1実施形態においては、第1チップ10および第2チップ20が還流ダイオードを含むRC−IGBTである場合を例に、発熱量の相対的に大きな素子の密度を適宜調整してアクティブ領域A内に温度の面内分布を形成する例について説明した。これに対して、本実施形態では、発熱素子のセル形成密度によりアクティブ領域A内に温度の面内分布を形成する場合について説明する。アクティブ領域Aにおける素子の構成および素子の面内配置を除く構成要素は第1実施形態と同様であるから、詳しい説明を省略する。
本実施形態では、ターミナル61およびターミナル62の配置によって、高温領域と低温領域とを形成する例について説明する。本実施形態における第1チップ10と第2チップ20は互いに等価であると仮定する。つまり、各チップ10,20がRC−IGBTであれば、IGBT領域とダイオード領域の面内分布はアクティブ領域Aにおいて一様であると仮定する。また、各チップ10,20が単独IGBTであれば、セルの面内分布はアクティブ領域Aにおいて一様であると仮定する。
第3実施形態のように、ターミナル61,62の配置によって高温領域と低温領域とを形成する形態について、ターミナル61,62の放熱能力を向上させることによって、より明確に高温領域と低温領域とを形成することができる。
上記した各実施形態および変形例では、二枚のヒートシンク30,40が各チップ10,20を挟んで構成された、いわゆる両面放熱方式の半導体装置を例に説明した。これに対して、本実施形態における半導体装置110は、ヒートシンクが一枚で構成された片面放熱方式を採用する。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
Claims (8)
- 第1発熱素子(10)と、第2発熱素子(20)と、を少なくとも含み、並列接続された複数の発熱素子と、
前記発熱素子が載置されるヒートシンク(30)と、
前記発熱素子に対して個別に設けられたリード端子(11,21)と、
を備え、
前記第1発熱素子および前記第2発熱素子が、前記ヒートシンクの一面上において、冷却媒体の流れ方向に沿って互いに並んで配置されるとともに、
前記冷却媒体の流れ方向の投影視において、前記第1発熱素子及び前記第2発熱素子は少なくとも一部が重なって配置されており、
前記第1発熱素子および前記第2発熱素子にそれぞれ形成され、前記発熱素子に駆動信号を入力するためのパッド(10g,20g)が、それぞれの前記パッドの形成面において、該パッドの形成面に連なる側面のうち、前記冷却媒体の流れ方向に直交する方向において互いに同じ側の前記側面に隣接して形成され、
前記リード端子は、対応する前記パッドに接続され、
前記第1発熱素子および前記第2発熱素子における前記パッドの形成面とは反対の主面に形成された電極が、前記ヒートシンクに電気的にそれぞれ接続され、
前記発熱素子は、前記発熱素子の熱源となるアクティブ領域(A)において、相対的に高温となる高温領域と、前記高温領域よりも温度が低い低温領域と、を有し、
前記第1発熱素子と前記第2発熱素子における各々の高温領域は、前記冷却媒体の流れ方向に直交する方向において、互いに異なる位置に形成されることを特徴とする半導体装置。 - 前記第2発熱素子は、前記第1発熱素子と外形が同一の寸法で形成されており、
前記第1発熱素子および前記第2発熱素子の前記パッドが、前記流れ方向に沿った同一直線上に形成され、
前記リード端子は、前記流れ方向に直交する方向に延設され、ボンディングワイヤを介して対応する前記パッドに接続されている請求項1に記載の半導体装置。 - 前記発熱素子のうち少なくとも1つは、素子として互いに異なる機能を有する第1領域と第2領域とが共存し、
駆動時における前記第1領域の発熱量が第2領域に比較して大きいとするとき、
前記高温領域は、単位面積当たりの前記第1領域が占める面積が相対的に大きい領域であり、
前記低温領域は、単位面積当たりの前記第1領域が占める面積が相対的に小さい領域であることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記発熱素子は、逆導通絶縁ゲートバイポーラトランジスタであって、前記第1領域は絶縁ゲートバイポーラトランジスタが形成された領域であり、前記第2領域は還流ダイオードが形成された領域であることを特徴とする請求項3に記載の半導体装置。
- 前記発熱素子のうち少なくとも1つは、各々が素子としての機能を有するセルを複数有し、前記セルの単位面積当たりの数である形成密度の粗密によって、前記高温領域と前記低温領域とが形成されることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- さらに、前記アクティブ領域の熱の放熱に寄与するターミナル(61,62)を備え、
前記発熱素子のうち少なくとも1つは、前記ヒートシンクとの接触面とは反対の主面のうち前記アクティブ領域の一部に前記ターミナルが対向配置され、
前記低温領域は、前記ターミナルに起因する放熱によって前記アクティブ領域上に形成されることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 - 前記ターミナルは、前記発熱素子の主面に直交する面に、放熱面積を増大させるためのフィン(61a,62a)を有することを特徴とする請求項6に記載の半導体装置。
- さらに、前記発熱素子の出力電流を取り出すための出力ボンディングワイヤ(W)を備え、
前記発熱素子のうち少なくとも1つは、前記出力ボンディングワイヤが前記アクティブ領域上の接続点に電気的に接続されることにより、前記接続点が前記高温領域あるいは前記低温領域となることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015130168A JP6421709B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015130168A JP6421709B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017017105A JP2017017105A (ja) | 2017-01-19 |
JP6421709B2 true JP6421709B2 (ja) | 2018-11-14 |
Family
ID=57829363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015130168A Active JP6421709B2 (ja) | 2015-06-29 | 2015-06-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6421709B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7359642B2 (ja) * | 2019-10-25 | 2023-10-11 | 株式会社日立製作所 | パワー半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0427145A (ja) * | 1990-05-22 | 1992-01-30 | Seiko Epson Corp | 半導体装置 |
JP2006066704A (ja) * | 2004-08-27 | 2006-03-09 | Toyota Motor Corp | 半導体装置 |
JP4632199B2 (ja) * | 2005-02-09 | 2011-02-16 | セイコーインスツル株式会社 | 半導体装置とその製造方法および半導体チップの実装方法 |
JP5120604B2 (ja) * | 2007-05-22 | 2013-01-16 | アイシン・エィ・ダブリュ株式会社 | 半導体モジュール及びインバータ装置 |
EP2908338A4 (en) * | 2012-10-15 | 2016-07-13 | Fuji Electric Co Ltd | SEMICONDUCTOR COMPONENT |
JP5966979B2 (ja) * | 2013-03-14 | 2016-08-10 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2015
- 2015-06-29 JP JP2015130168A patent/JP6421709B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017017105A (ja) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059334B2 (en) | Power semiconductor module and method of manufacturing the same | |
US7514780B2 (en) | Power semiconductor device | |
US8363403B2 (en) | Semiconductor device accommodating semiconductor module with heat radiation structure | |
JP6217756B2 (ja) | 半導体モジュール | |
US11515292B2 (en) | Semiconductor device | |
JPWO2015064197A1 (ja) | 半導体モジュール | |
JP7447979B2 (ja) | 半導体装置 | |
JP7476989B2 (ja) | 半導体モジュール | |
JP7428018B2 (ja) | 半導体モジュール | |
JP2019033226A (ja) | 半導体装置 | |
JP2009124082A (ja) | 電力用半導体装置 | |
JP7428017B2 (ja) | 半導体モジュール | |
JPWO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
WO2022059251A1 (ja) | 半導体装置 | |
US11239131B2 (en) | Semiconductor module | |
JP6421709B2 (ja) | 半導体装置 | |
JP7106981B2 (ja) | 逆導通型半導体装置 | |
JP5402778B2 (ja) | 半導体モジュールを備えた半導体装置 | |
US10964630B2 (en) | Semiconductor device having a conductor plate and semiconductor elements | |
JP2022162192A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP2005268496A (ja) | 半導体装置 | |
JP2020202250A (ja) | 半導体装置 | |
US11270970B2 (en) | Semiconductor device | |
WO2022219930A1 (ja) | 半導体装置および半導体モジュール | |
JP2017199830A (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6421709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |