JP5766725B2 - パターンアライメントを行うための方法および装置 - Google Patents
パターンアライメントを行うための方法および装置 Download PDFInfo
- Publication number
- JP5766725B2 JP5766725B2 JP2012554365A JP2012554365A JP5766725B2 JP 5766725 B2 JP5766725 B2 JP 5766725B2 JP 2012554365 A JP2012554365 A JP 2012554365A JP 2012554365 A JP2012554365 A JP 2012554365A JP 5766725 B2 JP5766725 B2 JP 5766725B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- workpiece
- die
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 152
- 239000010410 layer Substances 0.000 claims description 412
- 230000009466 transformation Effects 0.000 claims description 141
- 238000005259 measurement Methods 0.000 claims description 135
- 238000006243 chemical reaction Methods 0.000 claims description 67
- 238000000059 patterning Methods 0.000 claims description 56
- 238000012952 Resampling Methods 0.000 claims description 39
- 238000000844 transformation Methods 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 91
- 235000012431 wafers Nutrition 0.000 description 56
- 230000008569 process Effects 0.000 description 38
- 238000009826 distribution Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 20
- 238000003384 imaging method Methods 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000007639 printing Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 238000004590 computer program Methods 0.000 description 13
- 238000012937 correction Methods 0.000 description 13
- 238000004422 calculation algorithm Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 12
- 230000018109 developmental process Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 9
- 238000011960 computer-aided design Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 9
- 238000013519 translation Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 7
- 230000001131 transforming effect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000009877 rendering Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002679 ablation Methods 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000877 morphologic effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000005305 interferometry Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Image Processing (AREA)
Description
製造速度の高速化のために、当該分野において、ワークピース上へのダイの分配をピックアンドプレースマシンによって行うことが所望されている。しかし、現在のピックアンドプレースマシンの場合、従来技術のパターン生成器がアライメントを管理するために必要な配置精度を維持しつつ、製造プロセスのタクトタイムに必要な速度を保持することができない。ピックアンドプレースマシンによって保持されたダイの場合、ランダムな位置誤差のあるものとしてみなされ得る。
ファンアウトプロセスまたは類似のプロセス(例えば、埋設ダイプロセス)において、2つ以上のダイからの複数の接続線を接続する必要がある場合、前記パターンと前記ダイとの間のアライメント後の問題が未だに存在し得る。図12は、2つのダイ1502および1504からの接続線1506が理想的な設計ドメイン(典型的には、CAD(コンピュータ支援設計)ドメイン)から出ている様子を示す。各接続線は、接続点1508において接続される。
このような製品の例を挙げると、プリント回路基板PCB、基板、可撓性ロール基板、可撓性ディスプレイ、ウェーハレベルパッケージWLP、可撓性電子部、ソーラーパネルおよびディスプレイがある。本発明は、直描書き込みマシン内のダイによって、このような製品のためにワークピース上へこのような感光表面をパターニングすることに関する。ここで、ワークピースは、レーザー直描画像化システムによってパターンを表面に印刷することが可能な表面層の任意のキャリアであり得る。
以下、添付図面を参照して、本発明についてさらに説明する。
図面を明確にするため、層の厚さおよび領域は誇張されている。図面の記載中、同様の参照符号は、同様の要素を指す。
前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、ステップと、前記パターンデータをラスタライズするステップと、前記ラスタライズされたパターンデータに従って、前記ウェーハ上にパターンを書き込みステップ。
ステップ。
ii.前記ストレッチゾーンの接続点に対するパターンについて、前記不可侵ゾーン内の対応する接続点の位置間の逸脱を補償する。前記不可侵ゾーン内における回路パターンの変換は、一実施形態において、個々の変換後に隣接する不可侵ゾーン内の接続点も接続されるような変換である、
ステップ。
第1の層と、少なくとも1つの第2の層との間の接続のための接続点、
を含む、ステップと、
前記境界状態に起因する、層1のパターンと層N+2のパターンとの間の完全適合における逸脱を計算するステップと、
前記層2〜N+1間の逸脱を分配して、前記逸脱の選択可能な部分を各層へと割り当てるステップと、
層1の境界状態に応じて、前記第1の層に書き込みを行うステップと、
前記第2のパターンをアライメントするステップであって、前記第2のパターンは、現在書き込まれているパターンであり、前記アライメントするステップは、前記第2のパターンを前記第1の層に適合させるための変換を計算するステップを含む、ステップと、
前記第2の層についての前記割り当てられた逸脱を前記計算された変換に付加するステップ(ステップe)と、
前記調節された変換に従って、前記第2のパターンを調節するステップ(ステップf)と、
前記調節された第2のパターンが前記第2の層についてのアライメント公差内に収まることを確認するステップと、
確認がとれた場合、前記調節された第2のパターンを前記第1の層上に書き込むステップと、
前記N−1層についてe〜iを繰り返すステップと、
層N+2の境界状態に応じて、前記N+2層に書き込むステップと、
を含む、方法。
前記境界状態は、前記ワークピースの表面の全体または一部を網羅することができる。
前記境界状態は、前記ワークピース中の内部層によって設定される。
−局所的または大域的であるか、または、
−個々のダイについての補償であるか、または、
−ダイ内の小領域についてのものであるか、または、
−前記ワークピース上の個々のゾーンについてのものであるか、または、
−前記ワークピース全体についてのものである。
−所定の分配規則、または
−アライメント精度についての要求レベルの分析、
に基づく。
−後続層の数で除算された前記逸脱差、
−全体的逸脱差(例えば、高精度のアライメントが必要である場合)、
として選択される。
−異なる書き込みマシンが前記後続層N+1を書き込む状態(、例えば、ビアマシン)、または、
−前記後続層N+1が、特定の種類の変換のみが利用可能である層(例えば半田層)である状態。
−複数のダイが分配および載置された、前記ワークピースの少なくとも1つの層、
−各ダイは、元々の回路パターンと関連付けられ、元々の回路パターンデータによって表現され、
−各ダイは、前記各層のアライメントフィーチャの測定データと関連付けられる。
境界状態は、埋設ダイによって得られ、
第1のワークピースおよび第2のワークピースを第3のワークピースと接合すべきである場合、第1の組および第2の組の境界状態が付与され、
前記逸脱がある層についてのアライメント公差から外れていることが検出された場合、逸脱分配による最適化が行われる。
−局所的または大域的であるか、または、
−個々のダイについての補償であるか、または、
−ダイ内の小領域についてのものであるか、または、
−前記ワークピース上の個々のゾーンについてのものであるか、または、
−前記ワークピース全体についてのもの、
である。
−複数のダイが分配および載置された、前記ワークピースの少なくとも1つの層であって、
−各ダイは、元々の回路パターンと関連付けられ、元々の回路パターンデータによって表現され、
−各ダイは、前記各層のアライメントフィーチャの測定データと関連付けられ、
前記方法は、
第1の層内の第1のパターンのアライメントのための境界状態に基づいて、前記第1の層のための第1のパターンのアライメントのための第1の変換を計算するステップと、
第2の層内の第2のパターンのアライメントのための境界状態に基づいて、後続層のための第2のパターンのアライメントのための第2の変換を計算するステップと、
元々の回路パターンに関連する誤差の修正を前記第1の補償された変換および第2の補償された変換間で分配するために、第1の補償された変換および第2の補償された変換を計算するステップと、
前記各第1の補償された変換および第2の補償された変換に従って、前記第1の層および第2の層上にパターンを書き込むステップ
を含む、
事前規定された分配規則に従って、前記誤差修正を複数の層についての補償された変換間に分配するステップ。
前記誤差修正を前記補償された変換間において均等または任意に分配するステップ、
前記境界状態は、埋設ダイが載置されたワークピースによって付与され、後続層は、固定されたフォトマスクによって書き込まれるべき半田層である。
前記第1の層の測定データと、前記第1の層に書き込みを行うように構成された第1のマシンの変換制約とに基づいて、第1の層のための第1のパターンのアライメントのための第1の変換を計算するステップと、
a.前記第2の層に書き込みを行うように構成されたマシンに用いられるべき変換種類に基づいて、後続層のための第2のパターンのアライメントのための第2の変換を計算するステップと、
b.元々の回路パターンに関連する誤差の修正を第1の補償された変換および第2の補償された変換間に分配するために、前記第1の補償された変換および前記第2の補償された変換を計算するステップ。
第1の層のための第1のパターンのアライメントのための第1の変換を計算するステップであって、前記計算は、前記第1の層内の第1のパターンのアライメントに関する境界値に基づいて行われる、ステップと、
a.後続層のための第2のパターンのアライメントのための第2の変換を計算するステップであって、前記計算は、前記後続層内の第2のパターンのアライメントに関する境界値に基づいて行われる、ステップと、
b.元々の回路パターンに関連する誤差の修正を第1の補償された変換および第2の補償された変換間に分配するために、前記第1の補償された変換および前記第2の補償された変換を計算するステップ。
a.第1の回路パターンの第1の回路パターンデータを取り出すステップであって、前記第1の回路パターンデータは、前記第1のワークピースの第1の層の少なくとも1つの第1の小領域を表し、前記少なくとも1つの第1の小領域は、前記第1の層の複数のダイの少なくとも1つのダイと関連付けられかつ前記第1の層の複数のダイの少なくとも1つのダイを網羅する、ステップと、
b.第2の回路パターンの第2の回路パターンデータを取り出すステップであって、前記第2の回路パターンデータは、第2の層(単数または複数)の1つまたは複数の特定のフィーチャの複数の接続点と関連付けられた第2の小領域を少なくとも表し、前記第2の層(単数または複数)は、第2のワークピース内の前記第1のワークピースおよび/または1つまたは複数の層(単数または複数)の1つまたは複数の先行または後続する層(単数または複数)であり、前記第2のワークピースは、前記第1のワークピースへ接続されるべきであり、前記第1の層の少なくとも1つのダイの複数の接続点のうち少なくとも1つは、前記第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つへと接続するように適合される、ステップと、
c.前記第1の回路パターンを少なくとも前記第1の層の第1の小領域に合わせて調節するための必要な第1の適合公差(単数または複数)を決定するステップと、
d.前記第1の回路パターンを調節するために必要な第2の適合公差(単数または複数)を決定するステップであって、前記調節は、前記調節された第1の回路パターンの接続点が前記第2の層(単数または複数)の1つまたは複数の特定のフィーチャを表す少なくとも1つの第2の回路パターンの接続点に適合するように、行われる、ステップと、
e.前記調節された第1の回路パターンに適合する調節された第1の回路パターンデータを作成するステップであって、前記第1の回路パターンデータは、以下に対するものである:
i.前記必要な第1の適合状態公差内の前記第1の層の少なくとも1つの第1の小領域、
ii.前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つであって、前記第2の適合公差(単数または複数)内の少なくとも1つの第2の回路パターンの1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに対する前記少なくとも1つの第1の小領域を表す、接続点。
a.前記第1のパターン内の不可侵ゾーンを検出するステップであって、前記不可侵ゾーンは、前記スタックの選択されたフィーチャに対してまたは配置されたダイに対してより高いアライメント要求を有する、ステップ、
b.前記第1のパターンのストレッチゾーンを検出するステップであって、前記ストレッチゾーンは、前記スタックの他のフィーチャに対してより低いアライメント要求を持つことができる、ステップ、
c.前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含む調節された第1のパターンデータを計算することによって行われ、前記変換により、
i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータとアライメントされ、
ii.前記ストレッチゾーンの接続点に対するパターンについて、前記不可侵ゾーン内の対応する接続点の位置間の逸脱を補償する、
ステップ。
前記測定ステーション内の各カメラについてスケール誤差および歪曲を決定するステップであって、前記決定は、基板基準フィーチャの位置を測定し、前記基板基準フィーチャのノミナル位置と比較することによりことによって行われ、前記基板基準フィーチャは、前記基準基板上の均等またはまたは不均等な格子パターンとして配置される、ステップと、
前記カメラの前記測定されたスケール誤差歪曲に応じてレンズ歪みマップを計算するステップであって、前記マップは、前記非線状スケール誤差/歪曲のみを保持できるかまたは前記大域的線状スケール誤差も保持することができる、ステップと、
前記カメラの着陸角を計算するステップであって、前記計算は、異なる高さにおける基準基板の位置を測定することにより、行われる、ステップと、
前記測定ステーション内の各カメラの前記基準基板に相対する位置を決定するステップであって、前記決定は、前記基準基板上の基板基準フィーチャの位置を検出することにより、行われる、ステップと、
前記基板基準フィーチャの位置と、前記基準基板上の基準点との間の所定の関係に基づいて、各カメラの位置を計算するステップと、
前記パターンと、前記カメラと関連付けられた座標系との間の回転として各カメラの回転を計算するステップ。
書き込みマシン内のワークピースの層をパターニングする方法であって、前記書き込みマシンは、
書き込みマシン座標系を備えたパターン書き込みステーションと、
測定座標系を備えた測定ステーションであって、前記測定ステーションは、基準フィーチャと関連付けられたワークピース上の対象物の測定を行うように構成され、前記ワークピースはさらにキャリア段上に配置され、前記書き込みマシンは、前記キャリア段を前記測定ステーションと前記書き込みステーションとの間で変位させるように構成される、測定ステーションと、
を含む。
前記方法は、以下のステップを含む:
a.前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、
b.前記測定ステーション内において、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、
c.前記測定された基準位置(単数または複数)と、前記ワークピースの基準フィーチャ(単数または複数)のノミナル位置(単数または複数)との双方に依存する変換を計算するステップであって、前記変換は、前記ノミナル位置(単数または複数)からの前記測定された位置の逸脱を記述する、ステップと、
d.前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、
e.前記パターンを前記ワークピースに書き込むステップであって、前記測定された位置(単数または複数)の前記ノミナル位置(単数または複数)からの逸脱を記述する変換について調節を行うことにより、行われる、ステップ。
−調節されたパターンデータを前記変換に従って計算する行為、および
−前記基準基板の位置に相対して得られた前記ワークピースの位置に対し、前記調節されたパターンデータを適合させるステップ、
−前記ワークピースにパターンを書き込むステップは、前記調節されたパターンデータに従って前記ワークピースを露出させることにより、行われる。
Claims (13)
- 1つまたは複数の書き込みマシンにおける一連の書き込みサイクルにおいてワークピースの複数の層をパターニングする方法であって、前記方法は、前記ワークピースの第1の層N上への第1のパターンを書き込む際に適用され、後続層N+1の第2のパターンを前記第1の層に適合させる際に利用可能な精度の境界状態が決定され、
前記方法は、
a.前記後続層N+1の第2のパターンの制限された変換の実行の制限についての先験的情報を受信するステップと、
b.i.前記第1の層N上への書き込みのために利用可能なアライメント変換を用いた先行層N−1への最良適合を与える、前記第1の層Nの第1のパターンの最適合変換と、ii.前記最適合変換の完全適合からの逸脱と、を計算するステップと、
c.i.前記第2の層N+1の第2のパターンを前記先行層N−1に対する配向に適合するように変換する際に適用される制限された変換と、ii.前記制限された変換の完全適合からの逸脱と、を計算するステップと、
d.前記最適合変換と、前記制限された変換との間の逸脱差を計算するステップと、
e.前記逸脱差の選択可能部分を付加することによって前記最適合変換の補償を計算するステップと、
f.前記補償を含む調節された第1のパターンを計算するステップと、
g.前記調節された第1のパターンが前記第1の層Nのアライメント公差内にあるという事実の存在または不存在を確認するステップと、
h.前記事実の存在が確認される場合、前記調節された第1のパターンを前記第1の層N上に書き込むステップと、
i.個々のパターン変換をそれぞれ表す複数のデータ集合を別個に再サンプリングし、前記複数のデータ集合をビットマップフォーマットで保存するステップと、
j.ステップfにおける層のパターンに適合するように前記複数のデータ集合を再サンプリングするステップと、
k.ステップjの前、最中、または後に、前記複数のデータ集合のうち選択されたものを単一のデータ集合にマージするステップと、
を含む、方法。 - 複数枚の層がパターニングされる、請求項1に記載の方法。
- 前記変換を計算するステップは、アライメント手順において行われる、請求項1〜2のいずれかに記載の方法。
- 前記制限された変換の実行における制限が推定される、請求項1〜3のいずれかに記載の方法。
- 前記逸脱差の選択可能部分は、アライメントにおいて高精度が必要とされる際の全体の逸脱差として選択される、請求項1〜4のいずれかに記載の方法。
- 前記逸脱差の選択可能部分は、前記逸脱差が層の部分集合間に局所的に分配されるように選択される、請求項1〜5のいずれかに記載の方法。
- 前記逸脱差の選択可能部分は、パターンの第1の部分集合の逸脱差が層N内において補償されかつ前記パターンの第2の部分集合の逸脱差が層N+1内において補償されるように選択される、請求項6に記載の方法。
- 前記逸脱差の分配は、少なくとも前記最適合変換と、ラジアルドメインにおけるかまたはユークリッドノルムを用いた制限された変換とについて、前記第1の層の測定データのパラメータ空間Nにおいて、全体的標準偏差を最小化するステップを含む、請求項6に記載の方法。
- 誤差の分配は、前記第1の層Nの測定データのパラメータ空間において、少なくとも前記最適合変換および前記制限された変換の最高標準偏差を最小化するステップを含む、請求項1〜8のいずれかに記載の方法。
- 誤差の分配は、前記第1の層Nの測定データのパラメータ空間において、少なくとも前記最適合変換および前記制限された変換の最高誤差を最小化するステップを含む、請求項1〜8のいずれかに記載の方法。
- 前記境界状態は、以下のこと:
−異なる書き込みマシンが、前記後続層N+1に書き込むこと、または、
−前記後続層N+1は、特定の種類の変換のみが適用可能な層であること、
であり得る、請求項1〜10のいずれかに記載の方法。 - −前記ワークピースの少なくとも1つの層上には、複数のダイが配置され、
−各ダイは、元々の回路パターンと関連付けられ、元々の回路パターンデータによって表現され、
−各ダイは、前記各層のアライメントフィーチャの測定データと関連付けられる、
請求項1〜11のいずれかに記載の方法。 - 埋設ダイを有するかまたは有しないワークピース上に適用される、層間において発生し得る誤差を最小化するステップをさらに含む、請求項1〜11のいずれかに記載の方法。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28254710P | 2010-02-26 | 2010-02-26 | |
US61/282,547 | 2010-02-26 | ||
US28256110P | 2010-03-01 | 2010-03-01 | |
US61/282,561 | 2010-03-01 | ||
US32304710P | 2010-04-12 | 2010-04-12 | |
US32304810P | 2010-04-12 | 2010-04-12 | |
US61/323,047 | 2010-04-12 | ||
US61/323,048 | 2010-04-12 | ||
US32368510P | 2010-04-13 | 2010-04-13 | |
US61/323,685 | 2010-04-13 | ||
PCT/EP2011/052868 WO2011104376A1 (en) | 2010-02-26 | 2011-02-25 | Method and apparatus for performing pattern alignment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013520828A JP2013520828A (ja) | 2013-06-06 |
JP5766725B2 true JP5766725B2 (ja) | 2015-08-19 |
Family
ID=43927654
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554363A Active JP5767255B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554365A Active JP5766725B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554364A Active JP5795777B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554366A Active JP5784639B2 (ja) | 2010-02-26 | 2011-02-25 | 複数の層についてのアライメント最適化のための方法および装置 |
JP2012554361A Active JP5767254B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554362A Active JP5873030B2 (ja) | 2010-02-26 | 2011-02-25 | パターンを整列させる方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554363A Active JP5767255B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554364A Active JP5795777B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554366A Active JP5784639B2 (ja) | 2010-02-26 | 2011-02-25 | 複数の層についてのアライメント最適化のための方法および装置 |
JP2012554361A Active JP5767254B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554362A Active JP5873030B2 (ja) | 2010-02-26 | 2011-02-25 | パターンを整列させる方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US9341962B2 (ja) |
EP (6) | EP2539774B1 (ja) |
JP (6) | JP5767255B2 (ja) |
KR (8) | KR20120120479A (ja) |
CN (6) | CN102971674B (ja) |
WO (6) | WO2011104373A1 (ja) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100100820A1 (en) * | 2008-10-19 | 2010-04-22 | International Business Machines Corporation | User specific music in virtual worlds |
CN102971674B (zh) * | 2010-02-26 | 2015-07-15 | 密克罗尼克麦达塔公司 | 用于执行与多个管芯的图案对准的方法和装置 |
US8539395B2 (en) * | 2010-03-05 | 2013-09-17 | Micronic Laser Systems Ab | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
US8836780B2 (en) * | 2010-03-18 | 2014-09-16 | Camtek Ltd. | Process control and manufacturing method for fan out wafers |
EP2617053B1 (en) | 2010-09-15 | 2014-11-12 | Micronic Mydata AB | Apparatus and method for generating patterns on workpieces |
WO2012035419A2 (en) | 2010-09-15 | 2012-03-22 | Micronic Mydata AB | Apparatus and methods for compensation of carrier distortion from measurement machines |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
KR20130020404A (ko) * | 2011-08-19 | 2013-02-27 | 삼성전자주식회사 | 정렬계를 이용한 계측 시스템 및 위치 계측 방법 |
JP2013058520A (ja) * | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP5852374B2 (ja) * | 2011-09-07 | 2016-02-03 | 株式会社Screenホールディングス | 描画装置および描画方法 |
JP2013195778A (ja) * | 2012-03-21 | 2013-09-30 | Hitachi High-Technologies Corp | 露光装置、露光方法、及び表示用パネル基板の製造方法 |
US9282686B2 (en) * | 2012-07-10 | 2016-03-08 | Flextronics International Usa, Inc. | System and method for high resolution, high throughput processing of conductive patterns of flexible substrates |
US10149390B2 (en) | 2012-08-27 | 2018-12-04 | Mycronic AB | Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs |
US8742599B2 (en) * | 2012-08-30 | 2014-06-03 | Freescale Semiconductor, Inc. | Identification mechanism for semiconductor device die |
CN102880011B (zh) * | 2012-09-11 | 2014-12-10 | 天津芯硕精密机械有限公司 | 一种层间图形对准精度的检测方法 |
JP6291426B2 (ja) * | 2013-01-31 | 2018-03-14 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
CN105143987B (zh) * | 2013-03-12 | 2017-10-20 | 麦克罗尼克迈达塔有限责任公司 | 机械制造的对准基准方法和对准*** |
TWI489223B (zh) * | 2013-07-19 | 2015-06-21 | Au Optronics Corp | 基板上的圖案化方法 |
US10163747B2 (en) | 2013-09-25 | 2018-12-25 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
JP6116456B2 (ja) * | 2013-09-25 | 2017-04-19 | 株式会社Screenホールディングス | 描画方法および描画装置 |
US9607965B2 (en) | 2013-09-25 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
CN103559344B (zh) * | 2013-10-30 | 2016-08-17 | 苏州微影光电科技有限公司 | 一种用于激光直接成像的版图预处理方法 |
JP6452086B2 (ja) * | 2013-10-31 | 2019-01-16 | キヤノン株式会社 | 形状算出装置及び方法、計測装置、物品製造方法、及び、プログラム |
CN104636525B (zh) * | 2013-11-14 | 2017-12-19 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
TW201520702A (zh) * | 2013-11-19 | 2015-06-01 | Huang Tian Xing | 對準誤差補償方法、系統,及圖案化方法 |
US9806884B2 (en) * | 2014-01-10 | 2017-10-31 | Robert Bosch Gmbh | System and method for cryptographic key identification |
US20160004983A1 (en) * | 2014-07-07 | 2016-01-07 | GM Global Technology Operations LLC | Method and apparatus for quantifying dimensional variations and process capability independently of datum points |
US9523735B2 (en) * | 2014-10-08 | 2016-12-20 | Eastman Kodak Company | Electrical test system with vision-guided alignment |
US20160172243A1 (en) * | 2014-12-11 | 2016-06-16 | Nxp B.V. | Wafer material removal |
JP2017067992A (ja) | 2015-09-30 | 2017-04-06 | 株式会社オーク製作所 | 露光装置、露光装置のアライメント方法、およびプログラム |
US11054802B2 (en) * | 2015-10-21 | 2021-07-06 | Mitsubishi Electric Research Laboratories, Inc. | System and method for performing operations of numerical control machines |
CN105914157A (zh) * | 2016-04-28 | 2016-08-31 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装工艺以及芯片封装结构 |
JP6730851B2 (ja) * | 2016-06-01 | 2020-07-29 | キヤノン株式会社 | 決定方法、形成方法、プログラム、および物品の製造方法 |
CN106024981B (zh) * | 2016-07-08 | 2018-10-09 | 江苏博硕智能***有限公司 | 一种物料的铺设方法及所用的铺设*** |
US20180068047A1 (en) * | 2016-09-08 | 2018-03-08 | Mapper Lithography Ip B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
JP6307730B1 (ja) | 2016-09-29 | 2018-04-11 | 株式会社新川 | 半導体装置の製造方法、及び実装装置 |
DE102017102320A1 (de) * | 2017-02-07 | 2018-08-09 | Manz Ag | Bearbeitungsanlage |
CN106827814B (zh) * | 2017-02-15 | 2018-07-24 | 京东方科技集团股份有限公司 | 喷射量补偿方法、喷射量补偿设备和喷墨打印*** |
US10276796B2 (en) | 2017-02-15 | 2019-04-30 | Boe Technology Group Co., Ltd. | Ejection volume compensation method, ejection volume compensation device, inkjet printing device, and non-transitory machine readable medium |
JP6295355B1 (ja) * | 2017-03-31 | 2018-03-14 | 株式会社ピーエムティー | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
EP3396458A1 (en) * | 2017-04-28 | 2018-10-31 | ASML Netherlands B.V. | Method and apparatus for optimization of lithographic process |
JP6876218B2 (ja) | 2017-09-05 | 2021-05-26 | 株式会社ブイ・テクノロジー | 露光装置 |
TWI630383B (zh) * | 2017-10-17 | 2018-07-21 | 亞亞科技股份有限公司 | 檢測開孔鋼板的定位方法 |
US10522376B2 (en) | 2017-10-20 | 2019-12-31 | Kla-Tencor Corporation | Multi-step image alignment method for large offset die-die inspection |
CN110221731B (zh) | 2018-03-02 | 2023-03-28 | 宸鸿光电科技股份有限公司 | 触控面板的直接图案化方法及其触控面板 |
JP6808684B2 (ja) | 2018-06-14 | 2021-01-06 | キヤノン株式会社 | 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法 |
US10719018B2 (en) * | 2018-07-10 | 2020-07-21 | Applied Materials, Inc. | Dynamic imaging system |
US11733684B2 (en) | 2018-09-27 | 2023-08-22 | Hewlett-Packard Development Company, L.P. | Overlaying production data on rendered 3D printed object |
TWI809201B (zh) * | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
JP7229637B2 (ja) * | 2019-02-28 | 2023-02-28 | 株式会社オーク製作所 | 露光装置および露光方法 |
US11018030B2 (en) * | 2019-03-20 | 2021-05-25 | Semiconductor Components Industries, Llc | Fan-out wafer level chip-scale packages and methods of manufacture |
CN110517961B (zh) * | 2019-08-21 | 2021-08-27 | 上海交通大学 | 减小芯片埋置与光刻图形位置偏差的方法及装置 |
US11003164B2 (en) * | 2019-08-30 | 2021-05-11 | Micron Technology, Inc. | Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems |
JP7339826B2 (ja) * | 2019-09-19 | 2023-09-06 | キヤノン株式会社 | マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置 |
JP7418080B2 (ja) * | 2019-10-04 | 2024-01-19 | キヤノン株式会社 | 位置検出装置、位置検出方法、リソグラフィ装置、及び物品の製造方法 |
WO2021071631A1 (en) * | 2019-10-11 | 2021-04-15 | Applied Materials, Inc. | Die system and method of comparing alignment vectors |
US11201074B2 (en) * | 2020-01-31 | 2021-12-14 | Kla Corporation | System and method for semiconductor device print check alignment |
CN111958128B (zh) * | 2020-08-11 | 2022-05-06 | 无锡市大德汽车部件科技有限公司 | 一种承载垫板的加工方法 |
CN114185248A (zh) * | 2020-09-14 | 2022-03-15 | 刘大有 | 无光罩曝光机的晶片偏移校正方法 |
JP2022052111A (ja) * | 2020-09-23 | 2022-04-04 | 株式会社Screenホールディングス | 基板位置検出方法、描画方法、基板位置検出装置および描画装置 |
CN112312666B (zh) * | 2020-11-06 | 2023-08-15 | 浪潮电子信息产业股份有限公司 | 一种电路板打螺钉方法和*** |
US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
CN112581562B (zh) * | 2020-12-17 | 2024-03-22 | 全芯智造技术有限公司 | 图案着色方法、电子设备和计算机可读存储介质 |
US20220269184A1 (en) * | 2021-02-25 | 2022-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Machine learning on overlay management |
CN113097080B (zh) * | 2021-03-23 | 2024-05-07 | 合肥芯碁微电子装备股份有限公司 | 晶圆级芯片扇出封装方法 |
US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
CN116525464B (zh) * | 2023-06-29 | 2023-09-22 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
Family Cites Families (106)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796497A (en) * | 1971-12-01 | 1974-03-12 | Ibm | Optical alignment method and apparatus |
JPS63137425A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 液晶シヤツタレテイクルを備えた投影露光装置 |
US4835704A (en) * | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
JP2663726B2 (ja) * | 1991-01-08 | 1997-10-15 | 株式会社デンソー | 複層状態検査装置 |
JPH0620909A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | 露光方法及び薄膜多層基板 |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
JP3284641B2 (ja) * | 1992-09-03 | 2002-05-20 | ソニー株式会社 | 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法 |
US6018384A (en) * | 1994-09-07 | 2000-01-25 | Nikon Corporation | Projection exposure system |
US5917332A (en) * | 1996-05-09 | 1999-06-29 | Advanced Micro Devices, Inc. | Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer |
US6681145B1 (en) * | 1996-06-06 | 2004-01-20 | The Boeing Company | Method for improving the accuracy of machines |
US5942805A (en) * | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
JP3047863B2 (ja) * | 1997-08-04 | 2000-06-05 | 日本電気株式会社 | アライメント方法 |
US5985680A (en) * | 1997-08-08 | 1999-11-16 | Applied Materials, Inc. | Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system |
JP4109736B2 (ja) * | 1997-11-14 | 2008-07-02 | キヤノン株式会社 | 位置ずれ検出方法 |
US6480989B2 (en) * | 1998-06-29 | 2002-11-12 | Lsi Logic Corporation | Integrated circuit design incorporating a power mesh |
JP2000122303A (ja) * | 1998-10-20 | 2000-04-28 | Asahi Optical Co Ltd | 描画装置 |
US6205364B1 (en) * | 1999-02-02 | 2001-03-20 | Creo Ltd. | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards |
US7328425B2 (en) * | 1999-05-20 | 2008-02-05 | Micronic Laser Systems Ab | Method and device for correcting SLM stamp image imperfections |
JP2000353657A (ja) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | 露光方法、露光装置およびその露光装置を用いて製造された半導体装置 |
EP1189732B1 (de) * | 1999-06-26 | 2003-05-07 | KUKA Schweissanlagen GmbH | Verfahren und vorrichtung zum kalibrieren von robotermessstationen, manipulatoren und mitgeführten optischen messeinrichtungen |
US6165658A (en) * | 1999-07-06 | 2000-12-26 | Creo Ltd. | Nonlinear image distortion correction in printed circuit board manufacturing |
US6331711B1 (en) * | 1999-08-06 | 2001-12-18 | Etec Systems, Inc. | Correction for systematic, low spatial frequency critical dimension variations in lithography |
JP3258312B2 (ja) * | 2000-01-01 | 2002-02-18 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造システム |
JP3671822B2 (ja) * | 2000-07-26 | 2005-07-13 | 株式会社日立製作所 | 欠陥検査方法および欠陥検査システム |
KR100336525B1 (ko) * | 2000-08-07 | 2002-05-11 | 윤종용 | 반도체 장치의 제조를 위한 노광 방법 |
KR20020074163A (ko) * | 2000-10-19 | 2002-09-28 | 크레오 아이엘. 리미티드. | 인쇄 회로 기판 제조 시의 비선형 이미지 왜곡 보정 |
JP2002134396A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法および半導体パターン自動調節装置 |
US7062354B2 (en) * | 2000-11-08 | 2006-06-13 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
US6701197B2 (en) * | 2000-11-08 | 2004-03-02 | Orbotech Ltd. | System and method for side to side registration in a printed circuit imager |
US7058474B2 (en) | 2000-11-08 | 2006-06-06 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
WO2003005782A2 (en) * | 2001-07-02 | 2003-01-16 | Irvine Sensors Corporation | Stackable microcircuit and method of making the same |
US6496058B1 (en) * | 2001-07-24 | 2002-12-17 | Virtual Ip Group | Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed |
JP4320694B2 (ja) | 2001-08-08 | 2009-08-26 | 株式会社オーク製作所 | 多重露光描画装置および多重露光式描画方法 |
US6580962B2 (en) * | 2001-08-10 | 2003-06-17 | Gerber Technology, Inc. | Method for aligning a spatial array of pattern pieces comprising a marker method |
JP2003107672A (ja) * | 2001-09-28 | 2003-04-09 | Mitsubishi Electric Corp | フォトマスク外観検証システム及び方法 |
JP4076341B2 (ja) * | 2001-11-29 | 2008-04-16 | 大日本スクリーン製造株式会社 | レーザ描画方法とその装置 |
SE0104238D0 (sv) * | 2001-12-14 | 2001-12-14 | Micronic Laser Systems Ab | Method and apparatus for patterning a workpiece |
JP2003186173A (ja) * | 2001-12-18 | 2003-07-03 | Fujitsu Ltd | パターン形成方法 |
JP2003226999A (ja) * | 2002-02-01 | 2003-08-15 | Fujitsu Ltd | めっき面積の制御方法、プログラム、記録媒体及び制御装置ならびにめっき方法 |
US20030158622A1 (en) * | 2002-02-21 | 2003-08-21 | Corey Gary John | Multi-axes tool compensation: 3D and 5-axis real-time interactive tool compensation inside the CNC machine tool controller |
KR100983748B1 (ko) * | 2002-05-02 | 2010-09-24 | 오르보테크 엘티디. | 불균일하게 수정된 이미지를 이용하여 인쇄 회로 보드를제조하는 시스템 및 방법 |
US7067763B2 (en) * | 2002-05-17 | 2006-06-27 | Gsi Group Corporation | High speed, laser-based marking method and system for producing machine readable marks on workpieces and semiconductor devices with reduced subsurface damage produced thereby |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP4190269B2 (ja) * | 2002-07-09 | 2008-12-03 | 新光電気工業株式会社 | 素子内蔵基板製造方法およびその装置 |
US7093225B2 (en) * | 2002-07-17 | 2006-08-15 | Osann Robert Jr | FPGA with hybrid interconnect |
US7245982B2 (en) * | 2002-10-11 | 2007-07-17 | Fidia S.P.A. | System and process for measuring, compensating and testing numerically controlled machine tool heads and/or tables |
US6778876B1 (en) * | 2002-11-01 | 2004-08-17 | Advanced Micro Devices, Inc. | Methods of processing substrates based upon substrate orientation |
US7283889B2 (en) * | 2003-02-19 | 2007-10-16 | Fanuc Ltd | Numerical control device, and numerical control method |
JP2004327546A (ja) * | 2003-04-22 | 2004-11-18 | Tokyo Electron Ltd | 半導体製造システム |
US20050105071A1 (en) * | 2003-06-03 | 2005-05-19 | Fusao Ishii | Methods for patterning substrates having arbitrary and unexpected dimensional changes |
US20050099615A1 (en) | 2003-06-03 | 2005-05-12 | Fusao Ishii | System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes |
DE10334577B3 (de) * | 2003-07-28 | 2005-02-10 | Infineon Technologies Ag | Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens |
JP2007501430A (ja) * | 2003-08-04 | 2007-01-25 | マイクロニック レーザー システムズ アクチボラゲット | Psm位置調整方法及び装置 |
US6948254B2 (en) * | 2003-10-27 | 2005-09-27 | Micronic Laser Systems Ab | Method for calibration of a metrology stage |
US20050254032A1 (en) | 2003-11-13 | 2005-11-17 | Fuji Photo Film Co., Ltd. | Exposure device |
US6937337B2 (en) * | 2003-11-19 | 2005-08-30 | International Business Machines Corporation | Overlay target and measurement method using reference and sub-grids |
KR100567622B1 (ko) * | 2003-12-29 | 2006-04-04 | 삼성전자주식회사 | 반도체 소자의 패턴 선폭 측정 방법 및 장치 |
CN100518450C (zh) * | 2004-02-17 | 2009-07-22 | 日立比亚机械股份有限公司 | 衬底的制造方法 |
EP1589578B1 (en) * | 2004-04-19 | 2015-02-25 | STMicroelectronics Srl | Method for indexing dice |
WO2005104196A1 (ja) * | 2004-04-23 | 2005-11-03 | Nikon Corporation | 計測方法、計測装置、露光方法及び露光装置 |
JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
JP2008507138A (ja) * | 2004-07-15 | 2008-03-06 | トッパン、フォウタマスクス、インク | マッチング・ジオメトリを有する集積回路構成要素を形成するためのシステムおよび方法 |
US7102733B2 (en) * | 2004-08-13 | 2006-09-05 | Asml Holding N.V. | System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool |
US20060032866A1 (en) * | 2004-08-13 | 2006-02-16 | Pechiney Plastic Packaging, Inc. | Plastic dispensing container having reduced moisture penetration and method for same |
JP5044095B2 (ja) * | 2004-11-02 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7678288B2 (en) * | 2004-12-03 | 2010-03-16 | Miradia Inc. | Method and structure for manufacturing bonded substrates using multiple photolithography tools |
WO2006079865A1 (en) * | 2005-01-27 | 2006-08-03 | Infineon Technologies Ag | Semiconductor package and method of assembling the same |
SG124407A1 (en) * | 2005-02-03 | 2006-08-30 | Asml Netherlands Bv | Method of generating a photolithography patterningdevice, computer program, patterning device, meth od of determining the position of a target image on or proximate a substrate, measurement device, and lithographic apparatus |
JP2006229119A (ja) * | 2005-02-21 | 2006-08-31 | Ulvac Seimaku Kk | 露光装置における位置合わせ方法 |
US7216324B2 (en) * | 2005-03-11 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for designing chip package by re-using existing mask designs |
JP2006251571A (ja) * | 2005-03-11 | 2006-09-21 | Fuji Photo Film Co Ltd | アライメント用光源ユニット、アライメント装置、露光装置、デジタル露光装置、アライメント方法、露光方法及び照明装置の条件を設定する方法 |
JP4533785B2 (ja) * | 2005-03-31 | 2010-09-01 | 富士フイルム株式会社 | アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置 |
JP2006309022A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
JP2006309023A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
US20090033952A1 (en) * | 2005-04-28 | 2009-02-05 | Fujifilm Corporation | Image plotting apparatus and image plotting method |
US20070003128A1 (en) * | 2005-06-29 | 2007-01-04 | International Business Machines Corporation | A Method Of Aligning A Pattern On A Workpiece |
EP2027594B1 (en) * | 2005-07-08 | 2011-12-14 | NexGen Semi Holding, Inc. | Apparatus and method for controlled particle beam manufacturing of semiconductors |
WO2007031105A1 (en) * | 2005-09-16 | 2007-03-22 | Micronic Laser Systems Ab | Alignment method with compensation of non linear errors |
JP4890846B2 (ja) * | 2005-12-08 | 2012-03-07 | キヤノン株式会社 | 計測装置、計測方法、露光装置、及びデバイス製造方法 |
JP2007199225A (ja) * | 2006-01-25 | 2007-08-09 | Cmk Corp | 露光システム及び部品内蔵型プリント配線板の製造方法 |
JP2007235108A (ja) * | 2006-02-02 | 2007-09-13 | Nec Electronics Corp | 半導体検査装置、半導体検査方法 |
WO2007125791A1 (ja) * | 2006-04-24 | 2007-11-08 | Alps Electric Co., Ltd. | 配線基板の製造方法 |
JP5339671B2 (ja) * | 2006-06-26 | 2013-11-13 | 株式会社オーク製作所 | 描画システム |
JP2008051866A (ja) * | 2006-08-22 | 2008-03-06 | Dainippon Screen Mfg Co Ltd | パターン描画装置、パターン描画方法、および基板処理システム |
JP2008083227A (ja) * | 2006-09-26 | 2008-04-10 | Fujifilm Corp | アライメントマーク位置測定装置及び方法、及び描画装置 |
US7539552B2 (en) * | 2006-10-09 | 2009-05-26 | Advanced Micro Devices, Inc. | Method and apparatus for implementing a universal coordinate system for metrology data |
US20080188016A1 (en) * | 2007-02-02 | 2008-08-07 | Texas Instruments, Inc. | Die detection and reference die wafermap alignment |
JP2008250072A (ja) * | 2007-03-30 | 2008-10-16 | Fujifilm Corp | 描画装置及び方法 |
US20080243416A1 (en) * | 2007-03-30 | 2008-10-02 | Mitutoyo Corporation | Global calibration for stereo vision probe |
US8295969B2 (en) * | 2007-07-27 | 2012-10-23 | Intermolecular, Inc. | Combinatorial processing management system |
US7872745B2 (en) * | 2007-08-08 | 2011-01-18 | Nuflare Technology, Inc. | Pattern inspection apparatus and pattern inspection method |
US8457790B2 (en) * | 2007-09-14 | 2013-06-04 | Zimmer, Inc. | Robotic calibration method |
US8706442B2 (en) * | 2008-07-14 | 2014-04-22 | Asml Netherlands B.V. | Alignment system, lithographic system and method |
IL194967A0 (en) | 2008-10-28 | 2009-08-03 | Orbotech Ltd | Producing electrical circuit patterns using multi-population transformation |
WO2010063827A1 (en) * | 2008-12-05 | 2010-06-10 | Micronic Laser Systems Ab | Gradient assisted image resampling in micro-lithographic printing |
US8150140B2 (en) * | 2008-12-22 | 2012-04-03 | Ngr Inc. | System and method for a semiconductor lithographic process control using statistical information in defect identification |
US7979813B2 (en) * | 2009-01-15 | 2011-07-12 | Micrel, Inc. | Chip-scale package conversion technique for dies |
JP5355112B2 (ja) * | 2009-01-28 | 2013-11-27 | 株式会社東芝 | パターンレイアウト作成方法 |
US8799845B2 (en) * | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
CN102971674B (zh) * | 2010-02-26 | 2015-07-15 | 密克罗尼克麦达塔公司 | 用于执行与多个管芯的图案对准的方法和装置 |
US8934081B2 (en) * | 2010-03-01 | 2015-01-13 | Mycronic AB | Method and apparatus for performing alignment using reference board |
WO2012035419A2 (en) * | 2010-09-15 | 2012-03-22 | Micronic Mydata AB | Apparatus and methods for compensation of carrier distortion from measurement machines |
EP2617053B1 (en) * | 2010-09-15 | 2014-11-12 | Micronic Mydata AB | Apparatus and method for generating patterns on workpieces |
JP5525421B2 (ja) * | 2010-11-24 | 2014-06-18 | 株式会社日立ハイテクノロジーズ | 画像撮像装置および画像撮像方法 |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
US8509940B2 (en) * | 2011-02-23 | 2013-08-13 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global offsets |
-
2011
- 2011-02-25 CN CN201180015988.3A patent/CN102971674B/zh active Active
- 2011-02-25 WO PCT/EP2011/052865 patent/WO2011104373A1/en active Application Filing
- 2011-02-25 JP JP2012554363A patent/JP5767255B2/ja active Active
- 2011-02-25 WO PCT/EP2011/052868 patent/WO2011104376A1/en active Application Filing
- 2011-02-25 KR KR20127025010A patent/KR20120120479A/ko not_active Application Discontinuation
- 2011-02-25 EP EP11712783.7A patent/EP2539774B1/en active Active
- 2011-02-25 CN CN201180015182.4A patent/CN102939565B/zh active Active
- 2011-02-25 EP EP11712784.5A patent/EP2539775B1/en active Active
- 2011-02-25 KR KR1020197004064A patent/KR102146638B1/ko active IP Right Grant
- 2011-02-25 KR KR1020127025011A patent/KR101885385B1/ko active IP Right Grant
- 2011-02-25 WO PCT/EP2011/052867 patent/WO2011104375A1/en active Application Filing
- 2011-02-25 CN CN201180014722.7A patent/CN103097956B/zh active Active
- 2011-02-25 KR KR1020177026331A patent/KR101948923B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554365A patent/JP5766725B2/ja active Active
- 2011-02-25 KR KR1020127025012A patent/KR101926423B1/ko active IP Right Grant
- 2011-02-25 EP EP20110713197 patent/EP2539777B1/en active Active
- 2011-02-25 EP EP20110712785 patent/EP2539776A1/en not_active Withdrawn
- 2011-02-25 WO PCT/EP2011/052866 patent/WO2011104374A1/en active Application Filing
- 2011-02-25 EP EP20110714236 patent/EP2539778B1/en active Active
- 2011-02-25 EP EP11712782.9A patent/EP2539773B1/en active Active
- 2011-02-25 WO PCT/EP2011/052864 patent/WO2011104372A1/en active Application Filing
- 2011-02-25 WO PCT/EP2011/052869 patent/WO2011113682A1/en active Application Filing
- 2011-02-25 CN CN201180016214.2A patent/CN102985878B/zh active Active
- 2011-02-25 CN CN201180014848.4A patent/CN102959469B/zh active Active
- 2011-02-25 JP JP2012554364A patent/JP5795777B2/ja active Active
- 2011-02-25 CN CN201180015336.XA patent/CN103026299B/zh active Active
- 2011-02-25 JP JP2012554366A patent/JP5784639B2/ja active Active
- 2011-02-25 JP JP2012554361A patent/JP5767254B2/ja active Active
- 2011-02-25 KR KR1020127025009A patent/KR101850163B1/ko active IP Right Grant
- 2011-02-25 KR KR1020127025013A patent/KR101872538B1/ko active IP Right Grant
- 2011-02-25 KR KR1020127025008A patent/KR101798678B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554362A patent/JP5873030B2/ja active Active
- 2011-02-28 US US12/929,976 patent/US9341962B2/en active Active
- 2011-02-28 US US12/929,981 patent/US8530120B2/en active Active
- 2011-02-28 US US12/929,973 patent/US8594824B2/en active Active
- 2011-02-28 US US12/929,978 patent/US8594825B2/en active Active
- 2011-02-28 US US12/929,975 patent/US9032342B2/en active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5766725B2 (ja) | パターンアライメントを行うための方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5766725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |