CN102959469B - 用于针对多个层的对准优化的方法和装置 - Google Patents
用于针对多个层的对准优化的方法和装置 Download PDFInfo
- Publication number
- CN102959469B CN102959469B CN201180014848.4A CN201180014848A CN102959469B CN 102959469 B CN102959469 B CN 102959469B CN 201180014848 A CN201180014848 A CN 201180014848A CN 102959469 B CN102959469 B CN 102959469B
- Authority
- CN
- China
- Prior art keywords
- tube core
- pattern
- workpiece
- layer
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Image Processing (AREA)
Abstract
一种在一个或多个写入机中在一系列写循环中图案化工件(2404)的多个层(L1、L2、L3、L4)的方法,所述工件被设计成具有数量为N的层(L1、L2、L3、L4),且所述工件的层具有图案位置的一个或多个边界条件,该方法包括下列步骤:确定层1到N的边界条件;计算归因于边界条件的偏差;以及计算对加上了归因于边界条件的偏差的所分派部分的第一变换的偏差的补偿。
Description
本发明的技术领域
本发明总体涉及在产品的制造中工件的激光图案成像,包括使用激光直接成像设备的光敏表面的图案化。更具体地,本发明涉及用于执行针对多个层中的图案的图案对准的方法和装置。
本发明的总体背景
通常的做法是以构建具有不同的电路图案的一系列层的方法来制造印刷电路板。为了这个目的,使用激光直接写入器作为成像设备的用于将电路图案写在基片上的图案生成器是公知的。
例如,在制造具有集成电路的印刷电路板时,以小块半导体材料的形式的多个管芯分布在例如以承载硅晶片的形式的印刷电路板工件上,其中每小块半导体材料具有功能电路。然后,管芯被覆盖另外的材料层,以在一系列制造步骤中形成集成电路。在制造工艺的过程中,在一个或多个图案化步骤中,图案在工件的选定层上生成。
图案生成
图案在工件的一层上生成,例如为了形成所产生的电路图案,以便耦合所需电路中的部件(例如管芯)的连接点或触点。表达方式“管芯”在本文用作对任何电子部件(例如无源部件、有源部件或与电子器件相关的任何其它部件)的通用表达方式。此类图案在写或印刷工艺中产生,在该工艺中,电路图案的图像被投影、写、印刷在覆盖工件上的传导层的表面层上。
在此上下文中,写和印刷应在广义的意义上被理解。例如,在表面上投影、写或印刷图案可包括曝光光刻胶或其它光敏材料、通过光学加热来退火、侵蚀、通过光束产生对表面的任何其它改变,等等。
根据所使用的光敏表面材料的类型,光敏表面层的未曝光或已曝光部分被移除,以在工件上形成蚀刻掩模。被掩膜的工件接着被蚀刻以在传导层上形成所需的电路图案。这个概念的变化是使用图案来将材料沉积在下面的层上,例如以在工件上形成电路图案或连接点。
图案生成器
图案生成器例如借助于激光直接成像(LDI)***实现,该激光直接成像***被设计用于通过使用根据图像图案数据调制的激光束对表面进行激光扫描来将图案写在光敏表面上并形成表示所需电路图案的图像。
本发明的特定背景
在这个领域中的制造方法的最近发展中,对嵌入式管芯技术和晶片级封装技术的兴趣由于在成本和性能上的预期优点而增加。虽然这些被称为不同的技术,但它们都涉及管芯的嵌入和有关问题。
在制造集成电路和涉及层的图案化的其它产品的这个发展中,然而却有影响生产率的各种因素。管芯的放置和图案的对准在使用这些技术的制造工艺中对总体产量是决定性的。例如,在晶片级封装中,扇出工艺包括限制生产率的部分。
对准和叠加控制
印刷的图案必须与工件的某些特征(例如管芯)对准,以便配合相应的管芯的功能电子电路中的连接点或在工件的相同或不同层中的其它图案。叠加控制是描述多层结构上的图案到图案对准的监控和控制的术语。
在现有技术中,在用于确定工件和工件上的选定特征的位置这样的对准过程中通常使用包括成像器(例如CCD摄像机)的测量***。例如,摄像机用来探测工件的特征(例如工件上的边缘或标记),图像中的特征的位置用于计算相对于图案生成器中的基准的实际物理位置。对实际物理状况与理想物理状况的偏差有不同补偿方法,最初设计的图像图案数据是基于理想物理状况而呈现的。例如,图像图案数据被调整,然后根据所调整的图像图案数据图案被写入。在另一实例中,写入器的坐标系被调整来进行补偿,且原始图案数据在所调整的坐标系中被写入。
在工件上放置管芯
现有技术的图案化***要求具有非常准确地放置在工件上以能够使图案与管芯对准的管芯的工件。这是由于现有技术的图案化***使用步进器和对准器的事实,步进器和对准器具有执行与单独管芯的对准而不明显减慢图案化过程的有限能力,结果是对为制造包括图案化层的产品的过程设置速度的节拍时间的当前要求不能被满足。在现有技术中,管芯准确地被放置在工件上且通过共熔结合或胶水将管芯紧固到工件上,这是非常耗费时间的过程。
通过拾取和放置机在工件上放置管芯
在行业中希望通过拾取和放置机将管芯分布在工件上,以便提高生产率。然而,目前的拾取和放置机不能在保持制造过程的节拍时间所需的速度的同时又维持现有技术的图案生成器所需的放置精确度来管理对准。通过拾取和放置机放置的管芯可被视为具有随机位置误差。
扇出工艺
扇出工艺是包括布置用于连接到工件上的管芯的连接点的传导路径的过程的例子。覆盖管芯的再分布层设置有与管芯对准并连接到触点的电路图案,该连接例如是通过沉积在再分布层上并通过简称为通孔的孔以垂直电连接延伸到另一层的锡球来进行,用于不同层中的导体之间的垂直互连访问。通常,连接点或连接线散布在较大的表面区域上以实现较高的球栅间距。各层之间的对准是扇出工艺中的重要因素,且不准确地放置管芯的现有技术的常规扇出工艺由于在现有技术的图案化***中与单独管芯的对准的性能较差而不是成本有效的。图1示意性示出在扇出晶片级封装工艺的现有技术工艺描述中的嵌入式管芯的例子。在下面的详细描述中进一步描述了该工艺。
现有技术
现有技术的图案生成器和对准的实例在下列专利公布中找到:
US2003/0086600MultilayerPrintedCircuitBoardFabricationSystemandMethod;
WO03/094582以及相关的US2005/0213806(A1)ASystemandMethodforManufacturingPrintedCircuitBoardsEmployingNon-uniformlyModifiedImages。
现有技术的这些作品描述了以激光直接成像***的形式的图案生成器的一般功能,该激光直接成像***被调适为根据图案图像数据将电路图案写在印刷电路板上。这些公布还描述了用于对准基片上的图案的现有技术。
现有技术中的困难
图2示出了在全局级别上以一般顺序但在局部级别上以非规则顺序放置在以晶片200的形式的工件上的管芯202的实例。总的说来,为了提高生产率,必须允许管芯放置较不准确且甚至是非规则的,如在图2中的。然而,管芯的随机位置误差使得使用常规对准器来实现期望的叠加性能相对困难。在现有技术中,EGA对准(增强全局对准)能力允许常规步进器技术在设备的封装中使用相对紧凑的设计规则增加曝光率。在这种情况下,这样的步进器对几个管芯曝光图案的相同变换,其中假设它们配合相同的变换。或者,对避免与规格的过大偏差的可能性的这样的小数量的管芯曝光相同的图案。
图3示出试图处理在这里与一组两个管芯中的单独管芯300对准的局部对准问题的常规现有技术的印刷方法。如在图3中所示,曝光区被分成直到每个管芯的小区域。在A中,1x1场具有2个落入管芯,其在本实例中需要390次曝光拍摄/晶片;在B中,2x2场叠印在边缘处并需要103次拍摄/晶片;且在C中,5x3场叠印在边缘处并需要34次拍摄/晶片。曝光在这个现有技术方法中由步进器执行。然而,这个常规方法具有相对大的节拍代价,因为对每次拍摄重新对准是必要的。
描述不同层之间的对准的现有技术的例子尤其在下面的专利公布中示出:
Orbotech的WO2010049924(A1)[第19页、US7508515(B2)[第13页]和Sony的WO2004109760(A2)[第20页]示出随后层的图案到前一层的实际图案的变换的实例,例如变换触点。然而,现有技术的这个作品缺乏在具有管芯的堆栈中的应用的公开和处理在本申请中的特定问题的解决方案。
在来自两个或更多个管芯的很多连接线将被连接的扇出工艺或类似工艺(例如嵌入式管芯工艺)中,在图案与管芯对准之后,可能仍然存在问题。图12示出在理想设计域——通常是CAD(计算机辅助设计)域——中来自两个管芯1502、1504的连接线1506。相应的连接线连接在连接点1508中。
图13示出根据现有技术在图案与每个管芯1502、1504或其它部件对准之后实际上结果可能看起来的样子。由于图案到单独管芯的变换,在单独变换中的差异可能产生边缘粗糙度或甚至图案中的线的坏连接,这些线被预期将管芯连接到彼此或其它层。如图13所示,很多连接点1508不被连接。这使以正常的当前质量要求单独地对准到每个管芯不合适或甚至不可能。包括连接点1508的图案部分中的连接点明显未对准。
问题
本发明的总体目标是提供用于执行在不同层中的图案的对准的方法。这个问题的一个方面是优化对准以实现图案的提高的精确度。更具体地,本发明涉及用于执行针对多个层中的图案的图案对准的方法和装置。
发明概述
通过提供根据所附权利要求的方法和/或装置和/或计算机程序产品来达到总体目标和解决问题。
本发明可适用于在产品的制造中工件的激光图案成像,其中产品的制造包括使用激光直接成像设备图案化表面。例如,通过在表面上投影、写入或印刷图案的图案化可包括曝光光刻胶或其它光敏材料、通过光学加热来退火、侵蚀、通过光束产生对表面的任何其它改变,等等。
这样的产品的实例是印刷电路板PCB、基片、柔性辊轧基片、柔性显示器、晶片级封装WLP、柔性电子器件、太阳电池板和显示器。本发明目的在于在直接写入机中为具有管芯的此类产品图案化工件上的此类光敏表面,其中工件可以是表面层的任何承载件,使用激光直接成像***可将图案印刷在该表面层上。
根据本发明,通过确定一系列层的边界条件、计算归因于边界条件的偏差并计算对添加有归因于边界条件的偏差的所分配的部分的第一变换的偏差的补偿来解决问题。此外,还有归因于边界条件的对准误差的分配和在连续层上的误差的补偿。
本发明解决了满足在表面层上某些边界条件的问题方面,并可应用在具有或没有嵌入式管芯的工件上。
本发明用在被配置用于例如在直接写入机中图案化工件的多个层的方法、装置***和/或计算机程序产品中。
附图简述
将参考附图进一步解释本发明,其中:
图1示意性示出在扇出晶片级封装工艺的现有技术工艺描述中的嵌入式管芯的实例。
图2示意性示出分布有管芯的工件的实例。
图3示意性示出用于对准到单独的管芯或管芯组的现有技术方法的实例。
图4示意性示出管芯上的对准标记的实例。
图5A-B示意性示出根据本发明的对单独管芯的局部图案适应的实例。
图6示出根据本发明的实施方案的方法的流程图。
图7示出根据本发明的实施方案的局部坐标系的调整的实例。
图8示意性示出分布有管芯的工件的实例,其示出根据工件的形状的管芯的局部和全局定位和朝向。
图9A示出根据本发明的实施方案的使图案对准管芯的方法的流程图。
图9B示意性示出方框图,其说明根据本发明的用于图案化工件的装置的实施方案。
图9C示出封装中的3D***的实例。
图10A在工件的顶视图中示出图案的一部分如何连接到管芯的连接点的实例。
图10B示出图10A中的实例的侧视图。
图11A-B在顶视图和侧视图中示出第一工件层中的管芯如何与同一或不同工件的第二层中的管芯叠加。
图11C示出对准图案与多个层中的特征的流程图。
图12示出在设计(CAD)域中的图案。
图13示出在图案被调整到每个管芯的变换之后的实例。
图14是所识别的特别区和延伸区的图示。
图15示出CAD域中的另一图案。
图16A示出不使用延伸区概念的图案,且其中只有单独的变换应用于图案。
图16B示出当延伸区概念用于重新连接区域时的示例性图案,这些区域使用特别区之间的线性连接而连接在理想(原始)坐标系中。
图17A示出不使用延伸区概念的示例性图案,且其中只有单独的变换应用于图案。
图17B示出当延伸区用于重新连接区域时的示例性图案,这些区域使用单独变换之间的线性组合连接在理想(原始)坐标系中。
图18示出额外的区域被机器自动地或在图案文件中识别或标记的实例。
图19A示出第三区域不被应用的实例。
图19B示出第三区域被应用的实例。
图20A示出没有补偿的示例性印刷图案。
图21A-21B示出示例性变换图谱。
图22A示出使用补偿的示例性印刷图案。
图22B示出根据本发明的实施方案的使用特别区概念的方法的流程图。
图23A-B示出示例性变换。
图24A示出在第一层中的管芯的放置。
图24B-C示出与图24A的第一层中的管芯对准的在第二层中和第N层中的图案。
图25示出穿过多个层的图案的变换的序列。
图26示出管芯的基准位置。
图27示出具有多个层的工件的横截面图。
图28示出具有多个层的工件的横截面图。
在本文中使用的术语和实施方案的解释
工件
为了此申请文本的目的,术语“工件”用于命名表面层的任何承载件,可使用激光直接成像***将图案印刷在该表面层上。例如印刷电路板工件的硅基片或硅晶片,或有机基片。工件可以有任何形状例如圆形、矩形或多边形,以及任何尺寸的片(或块)或卷筒状。
管芯
为了此申请文本的目的,术语“管芯”用于命名无源部件、有源部件或与电子器件相关的任何其它部件。例如,管芯可以是一小块半导体材料,在其上面制造给定的功能电路。
局部对准
为了此申请文本的目的,术语“局部对准”用于命名相对于单独的管芯上或管芯组上的对准特征(例如对准标记)的对准。
全局对准
为了此申请文本的目的,术语“全局对准”用于命名相对于工件上的对准特征(例如对准标记)的对准。
各种解释
在附图中,层和区域的厚度为了清楚起见而被放大。相似的数字在附图的描述中始终指相似的元件。
本文公开了详细的例证性实施方案。然而,为了描述示例性实施方案的目的,本文公开的特定结构和功能细节仅仅是表示性的。示例性实施方案可以以很多可替代形式体现,且不应被理解为仅限于本文阐述的示例性实施方案。然而应理解,没有将示例性实施方案限制到所公开的特定实施方案的意图,而是相反,示例性实施方案涵盖适当的范围内的所有修改、等效和替代形式。
将认识到,虽然术语“第一”、“第二”等在本文用于描述各种元件,这些元件不应被这些术语所限制。这些术语仅仅用于区分开一个元件与另一元件。例如,第一元件可以称为第二元件,且类似地,第二元件可称为第一元件,而不背离示例性实施方案的范围。如本文使用的,术语“和/或”包括相关的列出项目中一个或多个的任一个和所有组合。
将理解,当元件被提到为“连接”或“耦合”到另一元件时,该元件可以直接连接或耦合到另一元件,或者可能存在介于两者中间的元件。相对地,当元件被提到为“直接连接”或“直接耦合”到另一元件时,则不存在介入其间的元件。用于描述元件之间的关系的其它词语应以类似的方式被理解(例如,“在…之间”相对于“直接在…之间”、“相邻”相对于“直接相邻”等)。
本文使用的术语仅仅是为了描述特定的实施方案的目的,而不是为了限制示例性实施方案。如本文使用的,单数形式“a”、“an”和“the”用来也包括复数形式,除非上下文另外清楚地指示。将进一步理解,术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”当在本文被使用时指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
也应注意,在一些替代的实现中,所提到的功能/操作可不按在附图中提到的顺序出现。例如,连续示出的两个数字实际上可大体上同时被执行,或有时可按相反的顺序执行,这取决于所涉及的功能/操作。
示例性实施方案涉及工件(例如基片或晶片)的扫描,以便读和写图案和/或图像。示例性实施方案还涉及测量工件。示例性基片或晶片包括平板显示器、印刷电路板(PCB)、柔性印刷电路板(FPB)、柔性电子器件、印刷电子器件、用于封装应用的基片或工件、光伏板等。
根据示例性实施方案,应在广泛的意义上理解读和写。例如,读操作可包括相对小或相对大的工件的显微镜检查、查验、计量、光谱检查、干涉测量、散射测量等。写可包括曝光光刻胶或其它光敏材料、通过光学加热来退火、侵蚀、通过光束产生对表面的任何其它改变,等等。
实施方案的详细描述
本发明体现在用于图案化工件的方法、装置和计算机程序产品中。
本发明的操作环境
本发明通常用在扫描激光直接成像(LDI)***中,扫描激光直接成像(LDI)***包括例如如在上面提到的现有技术公布US2003/0086600中描述的激光直接写入器,该公布特此通过引用被并入,作为可用于实现本发明的实施方案的此类机器的实例。在这样的***中,激光束在工件的光敏表面层上被扫描,以使用与图案图像数据一致的图案来曝光层。本发明的不同实施方案可包括例如用于通过在表面上投影、写或印刷图案来进行图案化的图案化设备,其中图案化可包括曝光光刻胶或其它光敏材料、通过光学加热来退火、侵蚀、通过光束产生对表面的任何其它改变,等等。
***优选地包括被调适为控制尤其根据图像图案数据来图案化(例如激光束扫描)的计算机,其中图像图案数据可被调整、补偿或变换。***还包括或耦合到计算机化的测量***(通常具有CCD摄像机)和被设计成识别工件上的物体(例如管芯)或特征(如对准标记)的识别软件。来自测量***的测量数据在对准***中用来调适原始图像图案数据,以便对工件中与假设条件的偏差进行补偿。当实现本发明时,计算机设置有适合于执行本发明方法的步骤的特别设计的计算机程序。
本发明被设计成在工件(例如硅基片、有机基片或晶片)上操作,工件设置有在工件上以任意位置分布和放置的管芯。管芯的位置被定义在三维坐标系中,并因此指示定位和朝向。例如,可已经借助于拾取和放置机将管芯放置在工件上,导致具有管芯的低位置精确度的工件。管芯通常应与待印刷在表面层上的电路图案对准,使得电路图案可例如在扇出工艺中连接到管芯的连接点。在直接写入机和对准***中或结合直接写入机和对准***来实现优选实施方案。
扇出工艺的实例
图1示意性示出在扇出晶片级封装工艺的现有技术工艺描述中的嵌入式管芯的实例。在这里使用已知由Infineon提供(来源:Infineon)的现有技术扇出晶片级封装例示的这种常规扇出工艺通常包括下列步骤:
步骤1:层压承载件2(例如承载晶片)被提供并布置成接纳在胶带4上的管芯。
步骤2:多个管芯6(属于一种或几种类型)借助于拾取和放置机被放置在承载件2上。
步骤3:在管芯6和胶带4上进行压缩模制以将管芯6固定在模制的承载晶片8中。
步骤4:将承载件2与胶带4和模制承载晶片8分开。
步骤5:例如通过剥离来从模制晶片8移除胶带4以产生重组的晶片。
在将管芯放置在模制承载晶片上之后,对晶片执行一个或多个图案化步骤,例如下列项的选择:
步骤6:电介质10、12的沉积和图案化,可能有多次这个步骤。
步骤7:电介质14金属化和图案化。
步骤8:电介质16的沉积和图案化。
步骤9:焊接凸块18沉积以实现外部端子到耦合到管芯的连接点的触点的电连接。
本发明的实施方案被调适为应用于在这种扇出工艺中的图案化步骤中的对准,以便提高成本效率。
具有任意放置的管芯的工件
如在背景章节中简要提到的,图2示意性示出分布有多个管芯202的工件200的实例,在本实例中是在eWLB封装结构中的重组晶片,其中eWLB是嵌入式晶片级球栅阵列的缩写。如图2所示,管芯放置是非规则的,且为印刷场,即,印刷电路图案的场将具有与不同的管芯有关的不同的配准误差,且实际上像这样生产的工件将具有随机位置误差。本发明适合于实现图案与例如这种工件中的嵌入式管芯的局部对准。
本发明预期操作的工件具有分布在其上的多个管芯。假设管芯任意或随机地分布和定位在工件上,虽然管芯通常将以总体全局顺序放置在工件上。管芯的位置也将通常受工件的形状和形状偏差影响。图8示出以晶片的形式的工件的例子,其上有管芯的局部和全局定位和朝向。从顶视图802和侧视图800中,在左边有以晶片的形式的原始工件。在中间,示出了分布有大体在行中排序和定位的管芯807的晶片的顶视图804和侧视图808。在右边,有在2维全局坐标系806中的管芯807的位置和在局部3维坐标系(x,yθ)808中的单独管芯807的朝向的图示,因而属于每个单独的管芯。每个管芯的位置可包括平移、旋转、扭曲等。在右边也有示出晶片的全局扭曲812和管芯的局部扭曲810的工件的侧视图。
用于图案化工件的方法的实施方案
在一种变形中,本发明体现在用于例如在直接写入机中图案化工件的方法中。工件具有分布在其上的一个或多个管芯。直接写入机设置有用于以本身已知的方式控制写操作的坐标系。
每个管芯与以原始电路图案数据的形式的电路图案相关。这在图5A和图5B中示出,图5A和图5B示意性示出根据本发明的实施方案的对工件上的单独管芯的局部图案适应的实例。在图5A中,具有全局基准标记(例如对准标记)的工件500设置有两种不同类型(第一管芯类型504和第二管芯类型506)的多个任意放置的管芯。图4示意性示出以管芯400上的对准标记的形式的基准标记402的本身已知的实例,在该实例中对准标记是亮十字402。不同的管芯类型与不同的图案类型(第一图案类型508和第二图案类型510)对准。图5B示出第一图案类型508已与第二管芯类型506上的一层对准并印刷在该层上,并且第二图案类型510已类似地与第一管芯类型504上的一层对准并印刷在该层上。此外,同一类型的多个管芯可具有不同类型的图案。在图5B中,图案的旋转被调整到每个管芯(单元)。在这个连接中,管芯或管芯组512可以称为单元。有对每个管芯(单元)的调整或对管芯(单元)组512的调整例如3x3个单元的相同旋转和平移也是可能的。
工件优选地分成子区域,例如与管芯504相关的子区域514,管芯504在图5B中的示范性图示中与图案510对准。子区域516也可与管芯组512相关。
图6示出用于图案化工件的方法的示范性实施方案的示意性流程图。图6所示的方法可以例如在直接写入机中实现。
参考图6中的步骤,这个实施方案包括:
在S602:测量在工件例如晶片上或在基准管芯上的对准标记。
在S604:测量在工件(例如,晶片)上的一个或多个管芯的位置。如上所述,每个管芯的位置可包括平移、旋转、扭曲等。可以在包括直接写入机的同一机器中或在外部测量机器中测量每个管芯的位置。步骤S602和S604可以按相反的顺序执行。
如果在外部测量机器中测量管芯的位置,则管芯的位置是相对于承载晶片上的某些全局基准标记或给定基准管芯。如果在直接写入机中执行测量,则可使用相同的原理或可直接在机器中使用测量。通过测量基准标记并将每个管芯的位置和旋转变换到机器的坐标系来在写入器的坐标系中定义每个管芯的位置。或者,可以用相同的方式使用预先定义的基准管芯。
此外,根据至少一些示例性实施方案,每个管芯可具有用于测量的对准标记。或者,可使用能够在没有对准标记的情况下测量管芯的绝对和/或相对位置的某种基于形状的测量算法(例如通过测量管芯的形状即管芯的表面固有的细微的非一致性和/或特征并使用这些测量来确定管芯的绝对和/或相对位置)来测量每个管芯。可以使用至少一个摄像机(例如,CCD摄像机等)来测量管芯或全局工件的形状、特征和/或细微的非一致性,以便确定管芯的绝对和/或相对位置。也可使用至少一个传感器(例如,物理传感器等)来测量管芯的形状和/或位置。根据某些示例性实施方案,可在工件的正面(例如,写入面)上和/或在工件的下面(例如,与写入面相对的背面)上结合(或可选地不)使用对准标记来测量每个管芯的位置,其中测量的工件的正面或下面的形状和/或细微的非一致性用作用于确定管芯在工件中或上的绝对和/或相对位置的基准位置。
如上所述,可以通过测量在写入器中也可测量的全局工件的细微的非一致性、特征或形状(例如,工件的角)来确定管芯的位置,其中测量的工件的正面或下面的形状、特征和/或细微的非一致性用作用于确定管芯的绝对和/或相对位置的位置基准。
在S606:基于每个管芯的所测量的对准标记和位置来准备图案数据。
在S608:待写入的图案被重新采样以配合每个管芯的位置。在一个实例中,图案从原始图案数据被重新采样以配合每个管芯。在另一实施方案中,图像从矢量数据被光栅化,其中该矢量数据已被转换或变换以配合每个管芯。在也在下面提到的替代的实施方案中,写入工具的坐标系以相应的方式变换以将原始图案配合到管芯的位置,且接着原始图案通过变换的坐标系写入。
根据示例性实施方案,不同的管芯可具有不同类型的图案。如在图5中所示和上面解释的,可能有几种类型的管芯,以及因而在同一晶片上的不同类型的图案。图5是图案可如何适应于图6的这些阶段中的管芯的位置的图示。
在S610:图案被写在晶片上,图案因此被调整以配合每个管芯。
图9A示意性示出用于例如在直接写入机中图案化工件的方法的另外的实施方案。工件具有分布在其上的多个管芯,其中管芯是无源部件、有源部件或与电子器件相关的任何其它部件的选择。直接写入机设置有用于以本身已知的方式控制写操作的坐标系,且该方法包括下面的步骤:
902:接收与工件相关并指示工件上分布的多个管芯或管芯组相对于工件的至少一个基准特征的测量位置的测量数据。通常,通过确定工件的基准特征并接着测量管芯相对于该基准特征的位置来确定测量数据。
在下面进一步描述的不同实施方案中,测量数据文件可包括变换及其覆盖的区域的列表,或者包括具有描述在给定点的变换的数据的测量文件。在写入器和描述局部对准区域的高分辨率图谱之前的一个步骤中已分析对管芯的测量,且它们的值在写入器中被使用。
优选地,按照工件上的管芯相对于至少一个基准的定位和朝向和/或在包括工件的空间中管芯或管芯组相对于该基准的空间定位和朝向来确定管芯或管芯组的位置。以不同的措辞且如上所解释的,该位置可被指示为在工件的2维全局坐标系中的位置或定位以及在局部3维坐标系(x,yθ)中的单独管芯的朝向,因而属于每个单独的管芯。
例如,通过选择下列项来确定管芯的基准特征:设置在管芯上的一个或几个对准标记;或管芯的表面结构的特征;或管芯的形状的特征,例如管芯的边缘或角。
如上所述,管芯的位置的测量例如通过下列操作的选择来确定:
a.通过基于形状的位置确定算法、基于边缘探测的算法、基于关联的算法或被设计用于从基准特征提取位置的其它图像分析技术的选择来确定管芯相对于基准特征的空间位置;或
b.使用在管芯上的一个或几个对准标记来确定管芯相对于基准特征的空间位置;或
c.通过管芯的表面结构的特征来确定管芯相对于基准特征的空间位置。
可确定测量数据以指示管芯或管芯组或簇的在工件上的位置。可选地,在单独的测量机器中或在集成有或集成在直接写入机中的测量布置中确定测量数据。优选地,在适合于操作图像图案数据和/或控制直接写入机的写入激光束的计算机中接收测量数据。
此外,可选地通过确定工件的基准特征和/或通过测量管芯组相对于所述基准特征的位置来确定测量数据。测量数据可能不一定包括每个单个管芯的测量值。如所提到的,也可能包括例如2x2个管芯、4x4个管芯的簇的测量值。簇的测量值可例如指示与标称位置的平均偏差。
管芯的基准特征例如通过下列项的选择或组合来确定:设置在管芯上的一个或几个对准标记;或管芯的表面结构的特征;或管芯的形状的特征,例如管芯的边缘或角,或通过在工件的写入面上或背面上的测量。
904:优选地,通过以测量***的形式的探测方式来探测工件的至少一个基准特征。
可用与对如上所述的管芯的基准特征的探测类似的方式(即,例如借助于工件上的对准标记、按照工件上或管芯中的形状或其它特征)来探测工件的基准特征。在示范性实施方案中,工件的至少一个基准特征通过下列项的选择或组合来确定:设置在工件上的一个或几个对准标记;或设置在选自多个管芯的一个或多个基准管芯上的一个或几个基准特征;或分布在工件上的管芯的布置的特征;或工件的表面结构的特征;或管芯的表面结构的特征;或一个或几个基准管芯;或工件的形状的特征,例如工件的边缘或角;或通过在工件的写入面上或背面上的测量。
906:确定工件的至少一个基准特征和直接写入机的坐标系之间的关系。可选地,该关系被测量或假设或是可预先设定的参数。
定义管芯如何被定位在直接写入机中的关系包括使用下列项的选择但优选地为全部:管芯的位置、工件的位置和直接写入机的坐标系的位置。
908:根据在工件的至少一个基准特征和直接写入机的坐标系之间的确定的关系,将分布在工件上的多个管芯、管芯组的测量位置变换成直接写入机的坐标系中定义的变换位置。
通常,通过相对于工件的第一变换来描述所有管芯,然后通过相对于写入器的坐标系的变换来描述工件。
变换还可包括在写入器坐标系中定义的工件的位置和形状的变换。这在测量台中的工件被发现具有偏离理想变换的变换时成立。在这样的情况下,使用变换来补偿每个管芯的测量数据,该变换基于在写入器中使用的基准位置来定义测量机器中的工件的位置,其中该基准位置通常是标称位置。因此,可以避免分别在测量机器中和在写入器中的工件的不同变换将影响最终结果。
确定变换
例如根据工件的特征和/或分布在其上的管芯以各种方式确定待应用的变换。
在一个实施方案中,按照工件上的定位和朝向以及工件相对于写入器坐标系的定位和朝向的管芯或管芯组的位置用于确定在直接写入机的坐标系中定义的测量位置的变换。
910:根据原始图案数据和变换的位置来准备用于写在工件上的经调整的电路图案数据,其中经调整的电路图案数据表示多个管芯或管芯组的电路图案,使得经调整的电路图案配合工件区域的至少一部分。
子区域
经调整的电路图案数据在实施方案中被进一步处理,使得经调整的电路图案配合工件区域的多个子区域,可能其中每个子区域与分布在工件上的多个管芯当中的管芯或管芯组相关。此外,经调整的电路图案数据可被处理以配合多个管芯或管芯组,使得经调整的图案数据的子部分每个均表示与特定的管芯或管芯组相关的工件的子区域,且其中所述子区域的每个包括或包含所述特定的管芯或管芯组。
可用不同的方式将工件分成子区域。在一个实施方案中,工件区域的至少一部分被分成子区域,每个子区域由经调整的图案数据的子部分表示,且其中子区域由所接收的测量数据标识,和/或工件区域通过使用预先确定的算法而被分成子区域。在另一实施方案中,子区域由所接收的测量数据自动标识,和/或工件区域通过使用预先确定的算法自动被分成子区域。此外,经调整的图案数据的多个所述子部分可被处理以在某些要求和/或至少一个可预先设定的偏差参数内配合相应子区域。
为了准备经调整的电路图案数据的目的,在一个实施方案中测量可包括定义整个图案的重新采样图谱。
在一个实施方案中,准备经调整的电路图案数据包括变换以矢量数据的形式的原始图案数据以配合每个管芯或管芯组,并光栅化所述变换的矢量数据,使得光栅化的矢量数据表示分布有所有管芯的整个工件。
在另一实施方案中,准备经调整的电路图案数据在一个实施方案中包括处理来自一组理想图案数据的原始图案数据。理想图案在这个上下文中是在标称坐标系(通常是CAD***或类似***)中的图案的布局和位置。接着,有根据管芯的测量位置数据并根据工件的变换位置和形状来对原始图案数据重新采样的步骤,以便在直接写入机的坐标系中将数据配合到工件上的每个管芯。可选地,有根据管芯组或簇的测量位置数据并根据工件的变换位置和形状来对原始图案数据重新采样的步骤,以便在直接写入机的坐标系中将数据配合到工件上的每个管芯组或簇。
优选地,经调整的电路图案数据表示分布有全部管芯的整个工件。
要求和/或偏差参数
以不同的可选方式执行经调整的电路图案的配合。
例如,经调整的图案数据的多个所述子部分被处理以在某些要求或一个或多个可预先设定的偏差参数内配合相应的子区域。在不同的实施方案中,某些要求或可预先设定的偏差参数与下列项中的至少一个相关:a.管芯、部件或管芯/部件组的类型;或b.管芯/部件的表面结构的特征;或c.管芯/部件的形状的特征,例如管芯/部件的边缘或角。
在一个实施方案中,整个经调整的电路图案数据在可预先设定的偏差参数或一组偏差参数内配合到工件上的多个管芯或管芯组。偏差参数可用不同的方式被定义,例如具有可预先设定的值、最小阈值、最大阈值、值的间隔或用于计算偏差参数的可选择的公式。
可预先设定的偏差参数可包括与定位相关的参数和与朝向相关的参数。
例如,在一个实施方案中,偏差参数是经调整的电路图案的放置或位置相对于管芯的残余误差,其在100微米(μm)的范围内或小于100微米(μm)。在另一实施方案中,残余误差在10微米(μm)的范围内或小于10微米(μm)、在5微米(μm)的范围内或小于5微米(μm)、或可能往往在1微米(μm)的范围内或小于1微米(μm)。因此,在不同的实施方案中,经调整的电路图案数据在可预先设定的偏差参数内配合到工件上的多个管芯或管芯组,对于分布在工件上的管芯或管芯组中的至少一些,该偏差参数被设定为小于100μm或小于10μm或小于5μm或小于1μm。
例如,如果有多个变换必须同时共存于同一区域(在这个上下文中称为过渡区)中,与完美配合或匹配的偏差会出现。在另一实例中,当所需变换是比可用来应用的那个或那些变换更复杂的变换时,偏差会出现。
与特定的管芯或管芯组相关的经调整的电路图案数据例如单独地配合到所述特定的管芯或管芯组。优选地,多个管芯或管芯组包括分布在工件上的所有管芯。在一个实施方案中,与工件上的管芯或管芯组中的至少一个相关的电路图案数据单独地和独立于与工件上的其它管芯相关的电路图案数据而被调整。在另一实施方案中,与工件上的管芯或管芯组中的每个相关的电路图案数据单独地和独立于与工件上的其它管芯中的任一个相关的电路图案数据而被调整。
在一个实施方案中,准备经调整的电路图案数据包括处理来自一组理想图案数据的原始图案数据。理想图案在这个上下文中是在标称坐标系(通常是CAD***或类似***)中的图案的布局和位置。
接着,有根据管芯的测量位置数据并根据工件的变换位置和形状来对原始图案数据重新采样的步骤,以便在直接写入机的坐标系中将数据配合到工件上的每个管芯。或者,有根据管芯组或簇的测量位置数据并根据工件的变换位置和形状来对原始图案数据重新采样的步骤,以便在直接写入机的坐标系中将数据配合到工件上的每个管芯组或簇。
912:根据经调整的电路图案数据将图案写在工件上。
在另一发展中,测量数据被接收,且步骤904-910被连续地执行,从而实现实时测量和写入。优选地,准备经调整的电路图案数据只基于与工件相关的测量结果和数据,从而实现实时测量和写入。
不同的变换选项
在本发明的不同实施方案中,有不同的可选变换。
用以配合管芯或管芯组/簇的空间位置的图案数据、矢量数据或坐标系的变换可以是线性或非线性的,例如样条、多项式或投影变换。类似地,将测量位置变换到管芯(即,单个管芯或管芯组)的变换位置包括线性或非线性变换的选择。此外,准备经调整的电路图案数据包括变换图案数据以配合管芯或管芯组的位置,可包括使用线性或非线性变换的选择。
根据不同实施方案的可选的全局或局部变换的实例包括下列项的选择或组合:缩放、旋转、仅平均值;仿射变换;投影变换;双线性插值、样条、多项式。
在直接写入机中的坐标系的变换
发明性概念也可应用在直接写入机的坐标系被变换以配合每个管芯而不是重新采样或重新光栅化数据的实施方案中,在其它方面,该实施方案包括上面描述的特征。
图7示出与图5A和5B的工件类似的工件以及被变换以配合到708中的全局工件和702、704、706中的单独管芯的直接写入机的坐标系。
总的说来,该实施方案包括用于在直接写入机中图案化设置有管芯的工件的方法,其中按照定位和朝向的管芯的位置的测量数据用于确定直接写入机的坐标系的变换,使得预先确定的电路图案配合到每个相应的管芯。预定的图案数据根据直接写入机的变换的坐标系被写在工件上。
更详细地,这样的实施方案将包括用于在直接写入机中图案化工件的方法,其中
-直接写入机设置有用于控制写操作的坐标系;
-工件具有分布在其上的多个管芯;
-每个管芯与以原始图案数据的形式的预定电路图案相关;
该方法包括下列步骤:
a.接收与工件相关并指示每个管芯相对于工件的基准特征的测量位置的测量数据;
b.探测工件的预定基准特征;
c.确定工件的基准特征和直接写入机的坐标系之间的关系;
d.根据每个管芯的测量位置并根据工件的基准特征和直接写入机的坐标系之间的确定的关系来变换直接写入机的坐标系,使得预定的电路图案配合到工件上的管芯;
e.根据直接写入机的变换的坐标系中预定的图案数据将图案写在工件上。
概述方法的实施方案
用于图案化具有多个管芯的工件(例如晶片)的发明性方法的实施方案包括:测量在晶片或多个管芯当中的基准管芯上的对准标记;测量多个管芯中的至少第一个的位置;基于所测量的对准标记和至少第一管芯的位置来准备图案数据;对图案数据重新采样以配合至少第一管芯的位置;以及根据重新采样的图案数据将图案写在晶片上。
另一实施方案包括:通过将第一管芯的位置变换到写入器的坐标系来在写入器的坐标系中定义第一管芯的测量位置。
用于图案化具有多个管芯的晶片的方法,该方法包括:测量在晶片或多个管芯当中的基准管芯上的对准标记;测量多个管芯中的至少第一个的位置;基于所测量的对准标记和至少第一管芯的位置来准备图案数据,图案数据包括被转换来配合至少第一管芯的矢量数据;光栅化图案数据;以及根据光栅化的图案数据将图案写在晶片上。
用于图案化工件的装置的实施方案
本发明方法在优选实施方案中应用在用于图案化工件的装置***中。图9B示意性示出说明根据本发明的实施方案的用于图案化工件的装置的实施方案的方框图。该***包括装置单元,装置单元包括被配置成尤其通过特别设计的计算机软件程序代码或特别设计的硬件或其组合来实现上文描述的任一方法步骤和/或功能的至少一个计算机***。根据本发明的计算机程序产品包括被配置成控制计算机***来执行上面描述的任一方法的步骤和/或功能的计算机程序代码部分。
图9B所示的装置包括可以是单独的测量单元的测量单元U12,该单独的测量单元经由计算机***U15(例如激光直接成像(LDI)计算机***U15)和可能也经由机械连接直接耦合到写入工具U20。在一个实施方案中,LDI计算机***U15通过任意数据载体从单独的测量单元接收测量文件。写入工具包括例如激光直接写入机。
计算机***U15包括优选地被实现为软件的数据准备单元U14、变换单元和写入工件控制单元,并以通信方式耦合到写入工具U20。写入工具的直接写入机设置有用于控制在工件上的写操作的坐标系和被配置成优选地通过成像技术探测工件上的基准特征的机制。
计算机***U15的实施方案还包括用于确定工件的至少一个基准特征和直接写入机的坐标系之间的关系的单元。也包括在计算机***U15中的数据准备单元U14被配置成在变换之前和/或之后准备图案数据。变换单元U16在一个实施方案中被配置成根据在工件的至少一个基准特征和直接写入机的坐标系之间的确定的关系将多个管芯的测量位置变换成包括在写入工具U20中的直接写入机的坐标系中定义的变换位置。在一种变化中,变换单元U16包括被配置成对图案数据重新采样以配合管芯的重采样单元。在另一变化中,变换单元U16包括被配置成光栅化图案数据的光栅化器。
数据准备单元U14在一个实施方案中被配置成根据原始图案数据和变换位置准备用于写在工件上的经调整的电路图案数据,其中经调整的电路图案数据表示多个管芯或管芯组的电路图案,使得经调整的电路图案配合到工件区域的多个子区域,且其中每个子区域均与分布在工件上的多个管芯当中的管芯或管芯组相关。写入工具控制单元U18被配置成控制写入工具的直接写入机以根据经调整的电路图案数据将图案写在工件上。类似地,装置的单元的不同实施方案被配置成执行方法的各种实施方案。
在发明性概念的替代实施方案中,变换单元U16被配置成变换写入工具(例如直接写入机)的坐标系,如上所述。
概述装置的实施方案
用于图案化具有多个管芯的工件(例如晶片)的发明性装置的实施方案,工件或晶片具有多个管芯,该装置包括:被配置成测量晶片或多个管芯当中的基准管芯的对准标记并被配置成测量多个管芯中的第一个的位置的至少一个测量单元;被配置成基于所测量的对准标记和第一管芯的位置来准备图案数据的数据准备单元;被配置成对图案数据重新采样以配合至少第一管芯的位置的重采样单元;以及被配置成根据重新采样的图案数据将图案写在晶片上的写入工具。
在装置的一个实施方案中,测量单元还被配置成通过将第一管芯的位置变换到写入器的坐标系来在写入器的坐标系中定义第一管芯的测量位置。
在另一实施方案中,用于图案化具有多个管芯的工件(例如晶片)的装置,该装置包括:被配置成测量在晶片或多个管芯当中的基准管芯上的对准标记并被配置成测量多个管芯中的至少第一个的位置的测量单元;被配置成基于所测量的对准标记和至少第一管芯的位置来准备图案数据的数据准备单元,图案数据包括被转换来配合至少第一管芯的矢量数据;被配置成光栅化图案数据的光栅化器;以及被配置成根据光栅化的图案数据将图案写在晶片上的写入工具。
在另一实施方案中,测量单元还被配置成通过将第一管芯的位置变换到写入器的坐标系来在写入器的坐标系中定义第一管芯的测量位置。
多个层之间的对准
在发明性概念的发展中,第一层内的图案与在另一前面或后面的层中的某些特征对准。这应用在集成部件(即,在本上下文中的管芯)的多层堆栈的制造中,例如封装SiP中的3D***。根据本发明,这通常通过提供重布线层的第一图案来实现,重布线层对准并配合到分布在工件的第一层上的管芯,且同时配合到具有将被连接的管芯的不同的第二图案。第二图案可能位于将连接到第一工件的第二工件上。
图9C示出3DSiP的实例。在图9C的实例中,零件1110表示以有源部件的形式的第一类型的管芯,而零件1108表示以无源部件的形式的第二类型的管芯。部件通过诸如光刻工艺的工艺连接到工件1112的边缘或彼此。
当例如以有源和/或无源部件的形式的管芯在工件中和/或上堆叠在彼此上和/或在待连接的单独工件上或放置在工件的相对面上(例如,如在图11A-B中的)时,图案的一个或几个部分可具有与机器印刷的工件相关的变换,且其中图案的一个或几个部分具有与包括在该层上的层的管芯(目前称为2D或3D嵌入式管芯、扇出管芯、双面扇出管芯等)相关的变换。
该工艺的目的是将传导材料连接到管芯/部件,使得管芯/部件通过工艺(例如,光刻工艺)连接到工件的边缘或彼此。传导材料准确地连接到管芯/部件接头对于电子接触的质量相对重要。
LDI可使用几种不同的图案变换来实现足够准确的连接。当堆叠3D管芯/部件时,在图案的不同部分上的不同变换可抑制和/或防止在将部件放置在随后的层上时的密集放置限制。而与图案变换结合的类似于2D扇出或嵌入式管芯的工艺可用于具有对每个层的管芯/部件配准(放置)的放松的要求的所有或相当多的层。
图10A是工件1204的顶视图,而10B是其侧视图,并示出图案的一个部分1202如何连接到工件1204的一层上的管芯1206、1208的实例。在图10B中,只示出图案1202的一层。然而,可使用相同或单独的变换添加几个图案层。
图11A是多层堆栈(在这里是封装堆栈中的***)的顶视图,而图11B是其侧视图,并示出如在图10中的第一工件1204如何与具有管芯的第二工件1302叠加的实例,在这种情况下不同类型的所述管芯分布在工件1302上。
在图11B和11B中,只示出图案1202的一层。然而,可使用相同或单独的变换添加几个图案层。此外,在本实例中只示出两层管芯(部件)。然而,可添加更多层的管芯。此外,管芯或其它部件可放置在工件内部和/或边缘上。如上所述,随后的层的变换可基于测量数据。测量数据可包含在写入器中或外部测量机器中。用于下一层的变换可以不从前一层得到,因为特定的部件可具有到其它管芯、部件或PCB/基片/工件或更高层(不同的层)上的其它连接器的连接。而且,如果堆栈包括几个工件(例如,承载晶片),图案化步骤可被执行以留意周围管芯(例如晶片/部件/PCB/基片)或连接堆栈中的工件的所有或大致上所有层上的周围管芯的部分的变换。也可考虑在两面上的变换的部分以加到总叠加。
因此,通常在第一层中的第一图案与管芯或管芯组对准,并且对于与前一或后一层相关的连接点同时与第二图案对准。第二图案通常是第一图案的子集,其中图案的一部分被标记或探测以设置成与另一层或图案接触。该标记可例如通过图案数据文件中的标签实现,或通过适当的算法被自动探测。
第一图案与管芯或管芯组的对准优选地如上所述被执行。当应用发明性概念的这个发展时,在当前写入的一层的图案中有一个或多个连接点。图案中的连接点可以是具有例如由表面层材料或可印刷特征的尺寸定界的维度的线或点。连接点也可具有比较大的面积并具有触点的特征。连接点或触点被预期连接到管芯的连接点。
发明性概念在不同的实施方案中被应用为被配置用于在多层堆栈的制造中在直接写入机中图案化工件的一层的方法、装置***和/或计算机程序产品。直接写入机通常设置有用于控制在第一工件的第一层上的写操作的坐标系,其中第一工件上通常分布有多个管芯。通常,多个管芯中的每个具有多个连接点。
通常,每个管芯与重布线层的第一电路图案相关。重布线层的电路图案包括应配合到管芯的连接点的第一图案部分和应配合到在至少一个其它前面或后面的第二层中的特定特征的第二图案部分。第二层中的特定特征可例如是第二图案的部分或在另一层中的管芯的连接点、接触点、触点、通孔、触头、线或图案可配合到的其它特征。此外,第二层可以在同一工件中或在将被连接到第一工件的不同的工件中。第二层例如以前已在前一层中形成或随后在第一或第二工件上的后续层中形成。因此应理解,可能有在第一和第二层之间的中间层。在第一和第二工件被连接或邻接的情况下,这通常随后发生在后续的组装步骤中,且在不同工件的图案之间有适当的对准。换句话说,对于一些实施方案,在同一第一工件上或在堆栈中将接合到的第一工件的第二工件上/对于第二工件,第二层以前被形成或将随后形成。
第一电路图案在不同的实施方案中以原始电路图案数据和/或被调整来配合管芯上的连接点的变换电路图案数据的形式来表示。这样的变换的电路图案数据优选地通过上述方法来调整。
在图11C中示意性示出的方法的实施方案包括下面的步骤的选择:
1402:检索表示第一工件的所述第一层的至少一个第一子区域的第一电路图案的第一电路图案数据。
1404:检索表示与第二层的一个或多个特定特征的多个连接点相关的至少第二子区域的第二电路图案的第二电路图案数据。
1406:确定用于至少针对第一层的第一子区域来调整第一电路图案的所需的第一配合容差。
1408:确定调整第一电路图案使得经调整的第一电路图案的连接点配合到至少一个第二电路图案的连接点所需的第二配合容差。
1410:准备配合经调整的第一电路图案的经调整的第一电路图案数据。
1412:根据经调整的第一电路图案数据将图案写在第一工件上。
下面进一步解释这些步骤的细节和实施方案。
1402:检索表示第一工件的所述第一层的至少一个第一子区域的第一电路图案的第一电路图案数据,其中所述至少一个第一子区域与第一层的多个管芯中的至少一个管芯相关并包含该至少一个管芯。
1404:检索表示与第二层的一个或多个特定特征的多个连接点相关的至少第二子区域的第二电路图案的第二电路图案数据,其中第二层是第一工件的一个或多个前面或后面的层和/或将被连接到第一工件的第二工件中的一个或多个层,且其中第一层的至少一个管芯的多个连接点中的至少一个被调适用于连接到第二层的一个或多个特定特征的连接点中的至少一个。
在不同的实施方案中,第二层的特定特征中的至少一些表示以焊盘、通孔、触头、线或管芯之一的形式或与焊盘、通孔、触头、线或管芯之一相关的接触点。
如所述,第二层以前可已在工件的表面上形成,或可随后在同一或不同的工件中形成。
第一电路图案数据和/或第二电路图案数据可例如从原始图案数据、从测量台所产生的测量数据或从在以前的对准过程中产生的经调整的图案数据中被接收或检索,例如如上所述。所以,在一个实施方案中,第一电路图案的第一电路数据的检索包括下列步骤:
a.接收与第一工件相关并指示在第一工件上分布的多个管芯或管芯组相对于工件的至少一个基准特征的测量位置的测量数据。
b.探测工件的至少一个基准特征;
c.确定第一工件的至少一个基准特征与直接写入机的坐标系之间的关系。
1406:确定用于至少针对第一层的第一子区域调整第一电路图案的所需的第一配合容差。
1408:确定调整第一电路图案使得经调整的第一电路图案的连接点配合到表示第二层的一个或多个管芯的至少一个第二电路图案的连接点所需的第二配合容差。
1410:准备经调整的第一电路图案数据,该数据使经调整的第一电路图案:
i.在所需第一配合容差内配合到第一层的至少一个第一子区域;以及
ii.在第二配合容差内配合到表示到至少一个第二电路图案的一个或多个管芯的连接点中的至少一个的至少一个第一子区域的第一图案电路的至少一个管芯的连接点中的至少一个。
优选地,通过将第一图案数据的连接点图案变换到具有覆盖所需第二配合容差的位置和表面区域的经调整的连接点图案来准备经调整的第一电路图案数据。经调整的连接点图案的位置是在第一电路图案的原始电路图案数据中的连接点图案的标称位置。
一个实施方案被配置成产生经调整的连接点图案,每个连接点图案具有位置和表面区域,在该位置和表面区域内,所有的点具有小于所需配合容差的与理想位置的距离。
在一个实施方案中,准备经调整的第一电路图案数据包括:
a.处理来自一组理想图案数据的第一电路图案数据;然后
b.对第一电路图案数据重新采样,以便使经调整的第一电路图案:
i.在所需第一配合容差内配合到第一层的至少一个第一子区域;以及
ii.在第二配合容差内配合到表示到至少一个第二电路图案的一个或多个管芯的连接点中的至少一个的至少一个第一子区域的第一图案电路的至少一个管芯的连接点中的至少一个。
另一实施方案,准备经调整的第一电路图案数据包括对第一电路图案数据重新采样,以便将经调整的第一电路图案数据配合到第一层的至少一个第一子区域,其中第一电路图案数据独立于至少一个第二电路图案数据的重新采样而被重新采样;以及合并重新采样的第一电路图案数据与至少一个重新采样的第二电路图案数据,以便产生在第一和第二配合容差内表示经调整的第一电路图案和经调整的至少一个第二电路图案的重新采样的第三电路图案数据。这结合使用数据集合的合并的实施方案在下面被进一步解释。
另一实施方案包括根据在工件的至少一个基准特征和直接写入机的坐标系之间的确定的关系将分布在工件上的多个管芯或管芯组的测量位置变换到在直接写入机的坐标系中定义的变换位置;根据原始图案数据和变换位置来准备用于写在工件上的经调整的第一电路图案数据,其中经调整的第一电路图案数据表示第一工件上的多个管芯的电路图案,使得经调整的第一电路图案配合到第一工件区域的多个子区域,且其中每个子区域均与分布在工件上的多个管芯当中的管芯或管芯组相关。
准备经调整的第一电路图案数据也可包括处理来自一组理想图案数据的第一电路图案数据;接着根据至少一个管芯的测量位置数据并根据第一工件的变换位置和形状来对第一电路图案数据重新采样,以便在直接写入机的坐标系中将数据配合到第一工件上的每个管芯;或根据多个管芯的组或簇的测量位置数据并根据工件的变换位置和形状来对第一图案数据重新采样,以便在直接写入机的坐标系中将数据配合到第一工件上的多个管芯。
所以例如,如图11B所示,连接点图案1202被变换,使得在第一层1204中的管芯1206的连接点1310和在第二层中的管芯1306的连接点1312落在连接点图案1202的区域内,因而两个连接点1310、1312都能够经由连接点图案1202进行电接触。
1412:根据经调整的第一电路图案数据将图案写在第一工件上。
上面的步骤还可包括首先为经调整的连接点确定所需配合容差以配合到在第一电路图案中的管芯的连接点的步骤。
这些步骤可包括如上面对操作来使电路图案数据与工件上的管芯对准的发明性概念的部分描述的步骤。
连接点的调整和所需配合容差
在一个实施方案中,以测量数据文件的形式提供将向下与前面的层或向上与随后的层对准的连接点(例如焊盘或导体线)的位置。优选地,制造者(即,直接写入机的操作员)在变换之前或之后规定应在写入点、焊盘或线和其各自的理想位置之间实现的一个容差或一组容差。该理想位置是以来自图案的设计的理想图案数据给出的。在一个实施方案中,产生的写入的图案的位置和/或配合在写入之后或结合写入来测量,且所实现的配合与所需配合容差比较。如果所实现的配合在所需配合容差之外,则机器例如被控制以提供警告信号或停止写操作。
所需配合容差的阈值优选地取决于被制造的特定层或层的类型,或特定产品或产品的类型。不同类型的层和产品的所需配合容差可例如离理想位置在小于(<)50μm(微米)和小于(<)1μm(微米)之间。在使用案例的一个实例中,所需配合容差在小于(<)5-8μm(微米)的范围内。
在不同的实施方案中以各种方式确定被调整的连接点图案和所需配合容差。在一个实施方案中,经调整的连接点图案的位置是在第一电路图案的原始电路图案数据中的连接点图案的标称位置。在一个实施方案中,所需配合容差被确定为当图案被对准时包含第一电路图案的连接点的投影和第二电路图案的连接点的投影的位置和/或表面区域。在另一实施方案中,通过将所述图案和所述层变换到公共平面并基于在所述公共平面中的理想图案数据和经调整的图案数据之间的距离计算所需配合容差来确定所需配合容差。
经调整的连接点图案可每个具有位置和表面区域,在这个位置和表面区域内所有点都具有小于所需配合容差的离理想位置的距离。配合容差常常被定义为在任意维度中(通常在2D(x,y)中)通过欧几里德范数描述的距离。在用于不同应用的实施方案中,所需配合容差是离理想位置小于50μm的距离;或离理想位置小于1μm的距离;或离理想位置小于5-8μm的距离。
用于提供多个层之间的对准的发明性概念的这个发展容易与如上所述的图案与单层内的管芯的对准结合。用于提供多个层之间的对准的方法在实施方案中类似地被实现为装置***和/或计算机程序产品。
使用表示图案的数据集合的合并的实施方案
在一个实施方案中,准备经调整的电路图案数据包括在单独的数据集合中存储来自不同层的不同的变换区(可能包括如下所述的延伸区)的图案数据,单独光栅化和变换所述数据集合,然后将所述单独的数据集合合并成单个数据集合。
如上所述,在一个实施方案中,准备经调整的第一电路图案数据包括对第一电路图案数据重新采样。第一电路图案数据独立于对第二电路图案数据的重新采样而被重新采样。接着,重新采样的第一电路图案数据与重新采样的第二电路图案数据合并,以便产生表示经调整的第一电路图案和经调整的第二电路图案的重新采样的第三电路图案数据。
在实际实现的实例中,以像素图谱的形式的图案数据被合并和重新采样。这可包括让用户在数据文件(数据集合)中定义图案的不同部分,例如这些部分从属于不同的层,然后使用相应的畸变图谱处理例如对应于每层的每个部分。
合并和重采样部件在两个数据路径上接收标准图案数据和定制图案数据。数据路径可以是物理地分离的或交错的,如在单个数据总线或存储器访问通道上。所谓“数据路径”指的是数据如何被传送到重采样和合并部件。数据可来自矢量或光栅数据,并可存储在旋转或非旋转存储器上。
为了制造,设计数据(通常是矢量数据集)被转换成通用的矢量格式。以这种格式应用矢量域几何处理。矢量格式接着被处理为几何像素图谱,产生我们称为“标准图案数据”的东西。像素域图像处理被应用,且数据被重新采样成与调制器相关的格式用于印刷。
存在其它情况,其中管芯的边缘需要与管芯的主场不同的图案。为了这些目的,可使用定制图案数据的第二像素图谱。我们公开了例如在数据用于形成潜像时对标准图案数据以及定制图案数据进行合并和重新采样。
可在重新采样之前或之后在不同的时间执行合并。在这个上下文中,重新采样意味着为了将图案配合到下层图案的重新采样(不要与对不同区的重新采样混淆,如在本文中描述的其它实施方案中的)。因此,首先,具有变换的每个文件被重新采样,且其后当对准标记已被测量时,在这个实施方案中可选地在重新采样被执行之前或之后将位图文件合并成单个文件以使图案配合下层的图案。相应地,合并和重新采样由单个部件表示,并可被主张为单个操作,因为合并和重新采样的顺序取决于标准和定制图案数据的性质。在一些使用案例中,合并可在重新采样之前完成,在时间不那么重要的情况下允许处理被离线地执行。接着,在线处理几乎是更时间相关确定性的,允许计算机能力的优化。重采样操作将一个输入图谱变换成一个输出图谱,这简化了重采样操作。组合的像素图谱可在印刷之前被访问以便检查。
当在重采样期间执行合并时,定制图案数据像素图谱可在印刷之前、在调制器像素图谱产生之前即刻产生。最近的定制图案数据的一个实例接近于具有确切的生产时间的生产时间产生,以合并到图案中。
当在重新采样之后执行合并时,额外的像素图谱也可合并到现有的调制器像素图谱中。这可能在印刷之前当数据流以需要多个调制器像素图谱的合并的方式被分割时是有益的。
在合并期间,定制图案数据可被测试以确定在特定的区域、帧或区块中是否需要任何定制。如果没有定制,则合并可被优化,不管是通过完全绕过合并还是执行将不改变标准图案数据中的像素值的合并。
在基本几何像素图谱中的标准图案数据和额外的几何像素图谱中的定制图案数据之间的合并可被执行,用于匹配或非常不同的像素栅格。首先,可合并相同和对准的像素栅格。以最简单的形式,对多个像素图谱执行合并,其中在这些图谱中栅格和区块匹配,即,图谱的像素尺寸和对准是相同的。在这种情况下,可在逐个像素重新采样之前使用简单的合并操作来执行合并。下面描述替代的合并操作。
其次,可合并相同但偏移的像素栅格。在这里,多个像素图谱的栅格具有相同的像素尺寸,但具有偏移,使得一个图谱中的单个像素不相应于另一图谱中的单个像素。在这种情况下,该偏移可通过接受额外图谱的偏移以匹配基础图谱来消除。接着,在逐个像素重新采样之前使用简单的合并操作来执行合并。或者,在额外图谱中的多个邻接的像素可被重新采样以决定待合并的产生的像素的值。
第三,可合并不匹配的像素栅格。一个实例包括具有不同的像素尺寸和区块尺寸的栅格。标准图案数据在第一栅格中,而定制图案数据在第二栅格中。定制数据的三个像素配合在标准数据的12个像素上。连接图案与开口间隙的焊盘叠加。这是对作为关闭和打开的连接的一和零的定制图案的编程的简化。当像素栅格由于间距或偏移而不匹配时,可通过将图像重新采样到公共栅格和区块来执行合并。或者,多个栅格可被同时重新采样,且重新采样结果被合并。
当像素栅格匹配时,可使用简单的一对一合并操作逐像素完成合并。根据所涉及的数据,可使用不同的合并操作,例如替换、相加、相减、异或、与、或。替换、相加和相减操作可用于由浮点或整数值表示的像素,但由于指数比例缩放,逻辑操作很难应用于浮点值。如果像素由整数值表示,则这些合并操作中的任一个可被应用。
可受益于定制图案数据的工件包括硅或半导体晶片、电路板、平板显示器和在卷对卷生产中使用的柔性材料的基片。例如,形成有多个管芯的圆晶片和矩形基片。管芯被分离以形成芯片或平板基片。
以连续的方式印刷的用于基于像素的曝光***的数据“被变平”(所有数据用于聚合的一个像素)并被局部化。被表示为呈现的几何像素图谱(GPM121)的图案实现这些属性,并产生适当的格式作为中间存储。
重采样过程将GPM转换成调制器像素图谱(MPM123)中的调制器像素。在这个重采样过程期间也可应用图像处理和形态操作。在图案的局部部分(例如在曝光***的视场上)或全局地在图案上应用图像处理和形态操作都是可能的。图像处理和形态操作包括但不限于比例缩放、平移、旋转、畸变和改变大小。这些操作可用于对曝光***如何将像素投影到掩模/基片上以及对掩模/基片的属性进行补偿。
由于在重采样过程期间的逼真度要求和潜在的信息损失,中间像素图谱(GPM121)具有比调制器像素图谱(MPM123)高的分辨率。通过在重采样过程中使用梯度信息,可显著降低满足GPM121的要求所需的存储器分辨率。
大部分图案相关的处理步骤在GPM121的产生期间完成。重新采样主要用于处理局部化图案相关的(形态)操作。将重新采样限制到局部化图案相关的操作是有利的,因为这提高了重新采样的计算努力的可预测性。可预测的计算努力又使优化配置更容易。
所公开的技术包括在基片上的光敏层中形成定制潜像的方法。该方法包括在第一数据路径上接收标准数据,以及在第二数据路径上接收定制图案数据。我们希望数据路径被广泛地解释。标准图案数据是反复用于多个管芯或管芯内的区域以及用于经受定制的一批中的多个基片的图案数据。定制图案数据用于修改标准图案数据以产生定制潜像。该方法还包括重新采样和合并标准定制图案数据以形成表示将在辐射敏感层中形成的物理定制潜像的合并-光栅化的图案数据。潜像可以是正片或负片,取决于在基片上涂敷的抗蚀剂或其它辐射敏感材料。在通常的设备制造过程中,潜像被显影,且辐射敏感层的部分被移除以形成图案。该图案用于添加或移除材料作为形成电子设备的部分。
在单独或多部分对准之后的图案重新连接
发明性概念的另一发展处理实现图案部分的重新连接或复原的问题方面,图案部分包括在对准之后的管芯之间的连接线。本发明的这个部分的实施方案被设计成重新计算图案,以便使两个或更多个任意放置的管芯能够互连。这些实施方案可结合上述实施方案来应用于使同一层中的管芯互连,或用于调整在第一层的第一图案部分中的连接点以配合到与第二层中的特征、基准或管芯相关的第二图案部分。这个发展调整图案以将与第一管芯相关的第一连接点(或连接焊盘)配合到例如第二管芯或第二图案的第二连接点(或连接焊盘)。
发明性概念的这个进一步的发展基于工件上的区域到第一区域和第二区域(或第一和第二子区域)的划分,这些区域向后相对于前面的层对对准有不同的要求。第一区域在这里称为特别区(sacredzone),且需要与当前处理或图案化的第二层之下的层充分对准。第二区域在这里称为特别区,且对于与当前层之下的前面的层或当前层之上的随后的层的对准较不敏感。
这个进一步的发展的实施方案被应用为被配置用于在单层或多层封装中***的堆栈的制造中在直接写入机中图案化工件的第二层的方法、装置***和计算机程序产品。工件一般具有第一层,其具有任意或随机地放置在工件上的多个电气部件。管芯如上所述在本文中是对与电子器件相关的任何类型的部件的表达用法。通常,每个管芯具有连接点,其中一些连接点需要连接在不同的管芯之间。第一图案,其中包括分布在第一层中的管芯的连接点的不同区域或子区域与对对准的不同要求相关。
在第一图案中探测特别区和延伸区。接着,第一图案被变换,使得在相邻的特别区中的连接点在预先定义和/或可预先设置的对准偏差参数内被对准。此外,在变换中,在特别区中的相应连接点的位置之间的偏差对在延伸区的连接点在图案中被补偿。经调整的图案数据被计算以实现变换,且图案根据经调整的电路图案数据被写在工件的层上。
不同的实施方案包括用于图案的重新连接的方法,该图案包括在第一层上的多个特别区和相应于这些特别区的多个延伸区,该方法包括:在图案的单独变换之后连接特别区的相邻特别区的边界;以及在延伸区中对相邻特别区之间的连接点之间的差异或偏移进行补偿。例如,补偿是线性的。该方法还可包括提供用于第一层和至少一个额外的层之间的连接的额外区域。
本发明还包括用于工件上的图案的重新连接的方法的实施方案,其中工件具有顺序地在彼此上形成的第一、第二和第三层,该方法包括:变换第二层的图案文件,使得第一层中的连接点连接到第三层中的连接点。连接点在不同的实施方案中是通孔。
在扇出或类似的工艺(例如,嵌入式等)中,(一种或几种类型的)很多管芯和/或无源部件被放置在例如承载晶片或任何其它可适用的工件上。在将管芯放置在承载晶片上之后,一个或多个图案化步骤在工件的一层或多层上执行。每个管芯或任何其它有源或无源部件具有其自己唯一的变换(例如,旋转、平移等)。如果使用LDI机器将图案与每个管芯/部件对准,则在单独变换中的差异可产生边缘粗糙度,或应使管芯与彼此或其它层(例如,基片/3DSiP/PCB/工件)连接的线的坏连接。因此,单独地对准到每个部件可能是不可能的(或者不合适的)。如在上面的背景章节中解释的,图16A示出这个问题的例子。更具体地,图16A示出在图案被调整到每个芯片的变换之后的例子。
根据本发明,敏感区(例如需要相对好地对准下面的层的芯片区域)在图案文件(即电路图案数据)中被标记为特别区域(sacredregion),或机器中的明确定义的算法在电路图案数据中识别并定位这些区域(例如,找到具有应连接到下面的层上的通孔的焊盘的所有或大致所有区域)。对于与下面的层和/或随后的层的对准不是非常敏感的区域用作如图14中所示的延伸区,图14示出了所识别的工件的特别区域或子区域1702和1704,它们属于位于这些子区域内或与这些子区域相关的两个管芯,以及所识别的延伸区或子区域1706。在本实例中,延伸区被示为连续地被链接,但是当然延伸区也可彼此隔离。术语“特别区”、“特别区域”、“特别子区域”和类似地“延伸区”、“延伸区域”、“延伸子区域”分别用作可替代的表达方式。
在特别区中,给出下层图案(或管芯、部件等)的变换,图案的对准变换应优选地是最可能的或接近于最可能的。在一些实施方案中使用的一个解决方案是在单独的变换之后连接正交坐标系中(和/或CAD***中)的特别区的边界。在延伸区中补偿在单独对准之后的这些点之间的差异。在这个区域中的补偿可以是线性的,如在下面进一步更详细地讨论的附图中所示的。
图15示出与管芯1502、1504相关的设计(CAD)域中的示例性图案。在图15中,工件的所示区域被识别或标记为在虚线子区域1510内的允许的延伸区,且图案的其余部分是特别区。
图16A示出在不使用本发明的延伸区概念的情况下从图案化产生的与管芯1502、1504相关的图案,且其中仅图案化单独的变换应用于图案。一些连接点1508没有被连接。图16B示出与管芯1502、1504相关的示例性图案,其中延伸区概念用于使用特别区之间的线性连接重新连接在理想(原始)坐标系中连接的区域。连接点1508都连接在延伸区1510中。连接特别区的延伸区中的变换也可具有其它类型,例如在单独变换之间的线性组合或使用样条或其它配合方法的这些变换的近似,例如,如结合发明性概念的前面的发展和实施方案描述的。
图17A和17B是与管芯1502、1504相关的示例性图案的图示,其中在单独变换之间的线性组合以变换在特别区的边界处是正确的为边界条件。更具体地,图17A示出在不使用延伸区概念的情况下的示例性图案,且其中仅仅单独的变换适用于图案。在本实例中,示出连接点1508没有被连接。图17B示出如果延伸区被使用时的示例性图案,用于使子区域1510重新连接使用单独变换之间的线性组合而连接在理想(原始)坐标系中的区域。
该示例性实施方案的扩展是还引入了具有相同的变换的第三“图案区域类型”,以便产生几个单独的变换以配合到在下一层或在两者之间的某个层中的一个变换。图18示出额外的区域2102已被机器自动识别或标记或在图案数据文件中已被识别或标记的实例。图18中的第三区域类型子区域2102例如被预期连接到下一层或外部部件、PCB等。
图19A示出使用延伸区1510的实例,但其中未应用第三区域。图19B示出应用了第三区域2102的实例。如在图19A和19B中看到的,与工件的管芯1502、1504相关的图案部分(例如芯片区域)具有其变换。具有连接管芯1502、1504和第三区域2200中的区域的图案的延伸区1510具有公共变换。第三区域2102的变换可被任意选择(例如,特别(sacred)变换、线性组合等之一)或被选择以匹配下一层或外部部件、PCB、承载晶片中的部件等中的已知变换。
示例性实施方案不应限于3类区域。更确切地,可使用任何数量的区域,且可改变变换以及还有区域如何被连接的规则。区域之间的重新连接可在矢量域中或在光栅化图像中使用重新采样直接完成。
现在将描述包括三层的示例性实施方案。在本实例中,第一层包括很多给出的点。在本实例中,“给出”指示点的位置已由对准***和/或来自外部测量机器、来自图案文件等的额外的测量数据给出或提供。点可以是通孔,其可连接到例如以有源或无源部件的形式的部件(如管芯),但也可连接到工件的边缘或工件中的另一层。如在上面进一步例示的,工件可以是基片、PCB、承载晶片、面板等,但不限于这些例子。可对每个点、对点的部分或点的组、对每个管芯或部件、对管芯或部件的部分或组等给出位置数据。
在这个示例性实施方案中,存在具有与第一层相同或大致相同的属性的第三层。对于将在第一层和第三层之间创建的第二层,存在联系第一层和第三层中的点的图案文件。然而,这是第一层和第三层中的至少一个中的一些或所有点可能已从在图案文件中描述的其原始位置错位的情况。创新的一个部分是变换第二层的给出的图案文件,使得第一层和第三层中的点被连接,且该图案使用直接写入机被印刷在第一或第三层上。在一个实例中,这可用下面的方式完成:
1.敏感区(例如需要相对好地对准周围层中的一个或两个(例如,第一层和第三层中的一个或多个)的点或点区域)在图案文件中被标记为特别区,或机器中的明确定义的算法可用于定位这些区域(例如,找到具有应连接到周围层上的通孔的焊盘的所有区域)。
2.对于与周围层和/或随后的层的对准的方面不是很敏感的区域用作延伸区。在特别区中,给出周围图案的变换,图案的对准变换可能是最可能或接近于最可能的。
3.一个示例性解决方案是在单独的变换之后在正交坐标系中(和/或在CAD***中)连接特别区的边界。在延伸区中补偿在单独对准之后的这些点之间的差异。
4.在该区域中的补偿可以是线性的或另一类型,例如在单独变换之间的线性组合或使用样条或其它拟合方法的这些变换的近似。
示例性实施方案不应限于特定数量的点/区域。更确切地,允许任意数量的点/区域,且可改变变换和它们应如何被连接的规则。点/区域之间的重新连接可使用重新采样在矢量域中或在光栅化图像中直接完成。
在图20A所示的例子中,两个管芯(例如芯片)具有到彼此的连接和到工件(例如PCB/基片/工件)中的下一层的公共连接。黑点2306表示第一管芯(例如工件2302上的芯片或部件)的特别区,其中特别区例如包括到通孔的连接。白点2308表示第二管芯的特别区。灰点2307表示到工件的下一随后的层的连接的特别区。在点之间的被标记为黑线的区域是延伸区2310。
在本实例中,在工件上的第一管芯具有在X方向上的大约20μm和在Y方向上的大约-20μm的平移。旋转是大约-10mrad。第二管芯具有在X方向上的大约-20μm和在Y方向上的大约-20μm的平移。旋转是大约10mrad。变换数据可从在机器中或在其外部或结合实际写入执行的单独测量得到。灰点2304的变换在这种情况下已都被设置为0。如果在延伸区中没有执行图案复原或重新连接,则线(连接器)不满足在所有特别区的边缘处的边界条件。
虚线2305或连接器可出现在印刷图案中而没有补偿。如果示例性实施方案被应用且延伸区中的变换的差异或部分差异被留意,则虚线或连接器现象可被改进和甚至消除。
图21A-B中示出了将在补偿的图案中使用的示例性变换图谱。一确定管芯/部件的相对测量数据,就可计算变换图谱。全局工件变换于是为该图谱的全局变换。
图22A示出有补偿的示例性印刷图案。如在图22A中看到的,特别区2308具有正确的变换,且特别区之间的连接器(图案)2010已被扩展以支持边界条件。
这个示例性方法可将连接器的长度改变相对小的量。例如如果提供缓冲器,则可能通过在矢量域中执行图案数据中的校正或通过在光栅化域中应用过滤器来对这个改变进行补偿。
在图22B的流程图中示意性示出的方法的优选实施方案,包括下列步骤:
2252:探测在第一图案中的具有对与封装中***堆栈的选定特征或放置的部件的对准的高要求的特别区。
特别区在一个实施方案中通过在原始电路图案数据中的预设标记探测,或如在另一实施方案中的,通过被设计用于根据预定的规则识别原始电路图案数据中的特别区的识别算法探测。这样的预定规则的实例是某些可识别的特征(例如连接点、通孔或触点)的出现指示特别区。
2254:探测被允许具有对与封装中***堆栈的其它特征的对准的较低要求的第一图案的延伸区。
2256:通过计算经调整的第一图案数据来变换第一图案,包括原始电路图案的变换,使得:
i.在相邻特别区中的连接点在可预先设置的对准偏差参数内被对准;以及使得
ii.在特别区中的相应连接点的位置之间的偏差在延伸区的连接点的图案中被补偿。
在特别区中的电路图案的变换在一个实施方案中使得在相邻特别区中的连接点也在单独的变换之后被连接。
2258:然后根据经调整的图案数据将图案写在工件的层上。
进一步发展的实施方案包括额外的第三区域类型的概念。例如发展还包括:
a.探测管芯的电路图案的额外区域类型,该电路图案包括用于第一层和至少一个第二层之间的连接的连接点;
b.使用额外区域类型的电路图案的选定变换来计算经调整的电路图案数据。
与对特别区或延伸区的相同的变换类型可用于额外的区域类型的电路图案。
可使用不同的变换,例如上面对发明性概念的不同发展描述的任何变换。例如,用于特别区中的对准的变换是线性或非线性变换的选择。类似地,用于延伸区中的补偿的变换是线性或非线性变换的选择。
对于准备经调整的电路图案,有不同的替代方法。例如,通过矢量域中或光栅化图像中的电路图案数据的变换来准备经调整的电路图案。
发明性概念的这个发展的不同变化也可同时与第二图案匹配。这样的实施方案被有利地组合,使得第一电路图案数据被调整以将第一管芯(或部件)的连接点或接触点配合到第二管芯(或部件)的连接点或触点,并同时配合到第二图案。简而言之,前面的实施方案的任一个的方法也可因此包括将第一图案变换到也与前一或后一层中的第二图案的特征对准的经调整的第一图案数据。
关于多个层的对准优化
上面描述的实施方案是发明性概念的各种变化,发明性概念被进一步发展而具有关于几个层的对准的优化。本发明的这些实施方案解决了最小化误差的问题方面,其中这些误差可从一个层到另一层出现,并可在有或没有嵌入式管芯的工件上被应用。
当在几个层上写图案时,在每个层之间的叠加对于总对准精确度而言是关键的。对准误差由于对准变换中的限制而产生。图27示出具有在嵌入式管芯2704上的多个层LN、LN+1、LN+2、LN+3的工件2702的横截面图。在本实例中,为了实现管芯到焊接凸块2710的连接点之间的连接路径的目的,图案2712在每层中产生,其中焊接凸块2710具有在顶层LN+3上的预定位置。如可在图27的部分A中看到的,在不同层中的构成预期连接路径的图案部分很好地彼此对准。然而,预期连接路径中的一些(中间和右边)不连接到相应的焊接凸块2710。
图28示出具有多个层LN、LN+1、LN+2、LN+3的工件2702的横截面图,这些层具有预定的边界层2802。在本实例中,为了实现预定的边界层2802到焊接凸块2710的连接点之间的连接路径的目的,图案2712在每层中产生,其中焊接凸块2710具有在顶层LN+3上的预定位置。如可在图28的部分A中看到的,在不同层中的构成预期连接路径的图案部分很好地彼此对准。然而,预期连接路径中的一些(中间和右边)不连接到相应的焊接凸块2710。
在图23A-B中,部分A示出了在第一层N中的图案放置2312(带叉的圆符号)。部分B示出用于层N+1的对准变换2314(星符号)。在本实例中,对该层的写入机可适应给出与测量点的完美配合的非线性变换。部分C示出用于使用写入机写入的层N+2的对准变换,其在本实例中被限制为使用线性共形变换。图23A-B的部分C示出因而产生的大叠加误差,其可导致类似于在图27的部分A和图28的部分A中所示的情况的情况。根据本发明,通过分配层之间的误差和误差的补偿来解决问题。本发明的实施方案提供从层N到层N+1和/或从层N+1到N+2(依此类推)的对准误差和补偿的分配。图27的部分B和图28的部分B示出如何通过补偿每个相应的层中的误差的一部分来对随后的层LN-LN+3之间的误差进行补偿。
这些进一步的发展的实施方案通常被应用为在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法。对于不同的层,写入机可以是不同或相同的写入机。工件的某个层可以或可以不具有分布在其上的多个管芯。
每个管芯与原始电路图案相关,并由原始电路图案数据表示。此外,每个管芯均与相应的层的对准特征的测量数据相关。在写入机中的对执行或实现变换的限制是已知的,并在该方法中用这些限制来在多个层上分配误差。
用于在具有已知限制的机器上写的层之间的可预测误差的分配
根据本发明,通过在多个层上分配误差来补偿归因于不同机器的不同变换能力的误差,解决了涉及对准误差和叠加误差的问题方面。本发明解决了最小化误差的问题方面,这些误差可能从一层到另一层出现,并可应用在有或没有嵌入式管芯的工件上。
本发明在被配置用于例如在直接写入机中图案化工件的多个层的方法、装置***和/或计算机程序产品中采用。
在发明性概念的一个实施方案中,误差在图案化步骤中被分配,此后使用在层N后面的层N+1的图案化来例示。这个实施方案通常在写随后的层N+1的写入机具有主要不存在于写层N的写入机中的限制时被应用。这样的机器的实例是写较高级别的层的通孔的机器。
例如,写层N的机器可能能够对缩放、旋转、平移和/或正交中的偏差进行补偿,而写层N+1的机器不能对正交偏差进行补偿。在这种情况下,根据本发明的解决方案是进行层N中的调整的一部分,例如一半或三分之一,以便最小化层N和N+1之间的最大误差。
所应用的变换优选地使用关于被预期写层N+2的机器的限制的先验信息。
根据本实施方案的示例性方法包括下列步骤:
2802:基于第一层的测量数据并基于被配置成写第一层的第一机器的变换限制来计算用于第一层的第一图案的对准的第一变换。
2804:基于将用于被配置成写第二层的机器的变换类型来计算用于随后层的第二图案的对准的第二变换。
2806:计算第一和第二补偿变换,分配在第一和第二补偿变换之间的相对于原始电路图案的误差的校正。
在一个实施方案中,误差的分配包括在第一层的测量数据的参数空间中最小化在放射状域中的至少第一和第二变换的总标准偏差。在另一实施方案中,误差的分配包括在第一层的测量数据的参数空间中最小化至少第一和第二变换的最大标准偏差。此外,误差的分配可包括在第一层的测量数据的参数空间中最小化至少第一和第二变换的最大标准偏差。在另一变化中,误差的分配包括在第一层的测量数据的参数空间中最小化至少第一和第二变换的最大误差。
2808:根据相应的第一和第二补偿变换将图案写在第一和第二层上。
优化变换的实例
在一个实例中,如下优化变换。
首先,使用在预期写层N+1的机器上可用的变换来计算该层的变换A1。第一变换A1所基于的测量点的测量数据被表示为B,且描述这些点的变换被表示为A。
其次,使用被预期在写层N+2的机器上使用的变换类型来计算点B中的A1的变换A2。
接着,对下列方程求解:
用于对A1和A2求解的方程仅仅是例子。第一个方程最小化放射状域中的总标准偏差。第二个方程最小化层的最大标准偏差。第三个方程最小化两个层的最大误差。应注意,可使用测量点的内插和/或外插来将空间B扩展到比测量点更多的点。使用关于应在N+2层中使用的变换的先验信息来进行变换A1的任何补偿是在范围内的。这些变换可以是变换A1和A2的线性组合或在变换之间的其它类型的内插。变换也可直接基于点B。
用于可预测的误差分配的另外的实施方案
用于可预测的误差分配的实施方案包括下列变化。
当在工件的第一层N上写第一图案时应用的在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法,其中确定在将随后层N+1的第二图案配合到第一层时的可用精确度的边界条件,例如配合到对准标记或基准;该方法包括下列步骤:
接收关于在对所述随后层N+1执行第二图案的有限变换时的限制的先验信息;
计算:使用对在第一层N上写可用的对准变换的呈现对前一层N-1的最佳配合的第一层N的第一图案的最佳配合变换,以及与最佳配合变换的完美配合的偏差;
计算:在对第二层N+1的第二图案变换以将朝向配合到所述前一层N-1时应用的有限变换,以及与有限变换的完美配合的偏差;
计算所述最佳配合变换和所述有限变换之间的偏差中的差异;
通过加上偏差中的所述差异的可选择部分来计算最佳配合变换的补偿;
计算包括所述补偿的经调整的第一图案;
验证所述经调整的第一图案在第一层N的对准容差内:
如被肯定地验证,则将所述经调整的第一图案写在所述第一层N上。
还可选地包括实施方案的选择:
其中N个层将被图案化,N是>1的整数。
其中计算变换的步骤在对准过程中被执行。
其中在执行有限变换中的限制被估计。
其中在偏差中的差异的可选择部分被选择为:
-偏差中的整个差异,例如当需要对准中的高精确度时。
其中偏差中的差异的可选择部分被选择,使得偏差中的差异局部地分布在层的子集之间,例如使得对层N补偿图案的第一子集的偏差中的差异,并对层N+1补偿图案的第二子集的偏差中的差异。
其中多个数据集合(每个表示单独的图案变换)被单独地重新采样并以位图格式存储;对数据集合重新采样以在计算经调整的图案的步骤中配合层的图案;在步骤b之前或之后可选地将数据集合的选择合并成单个数据集合。
其中偏差中的差异的分配包括:在第一层N的测量数据的参数空间中最小化在放射状域中或使用欧几里德范数的至少最佳配合变换和有限变换的总标准偏差。
其中误差的分配包括:
在第一层N的测量数据的参数空间中最小化至少最佳配合变换和有限变换的最大标准偏差。
其中误差的分配包括:
在第一层N的测量数据的参数空间中最小化至少最佳配合变换和有限变换的最大误差。
其中边界条件可以是:
-不同的写入机将写随后层N+1,例如通孔机器;或
-随后的层N+1是只有特定类型的变换可被使用的层,例如焊接层。
其中:
-工件的至少一层具有在其上分布的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
还包括最小化可能从一个层到另一层出现的误差的步骤,其可选地应用在有或没有嵌入式管芯的工件上。
此外,在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法的实施方案,
-工件的至少一层具有在其上分布的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
该方法还包括下列步骤:
-工件的至少一层具有在其上分布的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
该方法还包括下列步骤:
基于第一层的测量数据并基于被配置成写第一层的第一机器的变换限制来计算用于第一层的第一图案的对准的第一变换;
基于用于被配置成写第二层的机器的变换类型来计算用于随后层的第二图案的对准的第二变换;
计算第一和第二变换之间的差异,并接着分配在第一和第二变换之间的差异;
验证所述经调整的第一图案分别在第一层和/或第二层的对准容差内:
根据相应的第一和第二补偿变换将图案写在第一和第二层上。
根据相应的第一和第二补偿变换将图案写在第一和第二层上。
可选地还包括实施方案:
其中误差的分配包括:
在第一层的测量数据的参数空间中最小化在放射状域中的至少第一和第二变换的总标准偏差。
其中误差的分配包括:
在第一层的测量数据的参数空间中最小化至少第一和第二变换的最大标准偏差。
其中误差的分配包括:
在第一层的测量数据的参数空间中最小化至少第一和第二变换的最大误差。
在一系列层之间的误差的分配
在另一实施方案中,通过根据给定的边界值优化对准误差在多个层上的分配来处理对准精确度和叠加误差的问题。另一基础概念是保留总对准预算的一方用于最小化应具有相同或类似的变换的管芯的变换中的差异。本发明的这些实施方案解决了满足表面层上的某些边界条件的问题方面,并可应用在有或没有嵌入式管芯的工件上。
在如图27所示的实例中,边界值可通过具有嵌入式管芯的工件2702给出,该工件具有应连接到层LN+3中的焊接凸块的第一连接层LN。
在如图28所示的实例中,边界值可通过例如通过另一工件设置的边界条件2802给出,该另一工件具有应连接到层LN+3中的焊接凸块的第一连接层LN。
为了优化,对边界值需要先验信息,优选地应掌握关于对误差的分配可用的层的数量的先验信息。此外,优选地应有关于每层的所需层到层容差的可用信息。优选地进行优化,使得大部分补偿被分配到具有对对准的较不严格或较低要求(即,对层到层容差的较低要求)的下端层。
例如,如果总对准要求是X微米(调整)且执行图案化的机器具有0.5*X微米的对准性能,则对每层可能消耗(1-0.5)*X微米,以便对在管芯之间的对准变换中的差异进行补偿。
图24A-24C示出了与不同的层的管芯相关的图案。图24A示出在工件2402的第一层L1中分布的管芯2408、2406、2410。在图24A到24C中始终使用指示相应的不同管芯的线的形式。图24B示出第二层L2的图案,而图24C示出工件2402上的第N层LN的图案。图25示出对每个层L1、L2、L3、L4与工件2402上的相应管芯相关的不同层中的图案如何逐渐被更好地对准。
图27的部分B示出每个图案2712如何针对通过焊接凸块2710所给出的边界值被补偿。随着层LN+1到LN+3中的图案的连续补偿,在管芯2704和焊接凸块2710之间产生关闭的连接路径。
图28的部分B示出每个图案2712如何针对通过焊接凸块2710所给出的边界值被补偿。随着层LN+1到LN+3中的图案的连续补偿,在第一边界值2802和焊接凸块2710之间产生关闭的连接路径。
假如进行补偿是可能的或可在反映每个层的关键性的意义上分配补偿,可对每个层均匀地散布变换校正。也可能任意划分校正或使用某些其它预定的规则。用于计算校正项的基准的选择可例如被选择为标称正交坐标系、同一组中的管芯的变换之间的平均值或其任意线性组合或有意义的某个其它任意基准。线性或非线性变换也可配合到一组中的每个变换,以便建立基准(边界条件),见图26。图26示出相应的管芯组DG1、DG2的每个组G1、G2的基准位置RG1、RG2。
例如,对每层中的每个管芯的校正可被计算为:
Min(允许的校正,与基准的偏差/层的数量);
允许的校正=对每层的最大允许的补偿,以便不违反对每层的对准要求;
与基准的偏差=与期望位置比较的离管芯位置的偏差,对每个管芯可以是值的倍数,XY矩阵或矢量或全局参数例如平移、旋转等;
层的数量=假如进行校正是可能的的时候的层的数量。
误差的分配可包括在多个层的补偿变换中根据预定的分配规则来分配误差的校正。误差的分配的分配规则包括在补偿变换中均匀或任意分配误差的校正的选择。
参考下列项的选择来计算补偿变换:原始电路图案数据的标称坐标系;或在选定的一组管芯中的管芯的变换之间的平均值。
在一系列层之间的误差的分配的另外的实施方案
在一系列层之间的误差的分配的实施方案包括下面的变化。
在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法,工件被设计成具有数量为N+2(N>1)的层,且工件的层具有局部和全局地相对于某个基准例如至少一个其它工件或电气部件的图案位置的一个或多个边界条件,
该方法包括下列步骤:
接收关于层1和N+2的边界条件的先验信息;
计算归因于边界条件的在层1的图案和层N+2的图案之间的完美配合之间的偏差;
在层2到N+1之间分配偏差,将偏差的可选择部分分派到每个相应的层;
根据层1的边界条件写第一层;
对准第二图案,即,当前被写的图案,包括计算用于将第二图案配合到第一层的变换;
将对第二层所分派的偏差添加到所计算的变换(步骤e)。
根据经调整的变换(步骤f)调整第二图案;
验证所述经调整的第二图案在第二层的对准容差内;
如果被肯定地验证,将所述经调整的第二图案写在所述第一层上。
对N-1个层重复e-i;
根据层N+2的边界条件写N+2层。
可选地还包括下列实施方案的选择:
其中边界条件可覆盖工件的整个表面或表面的部分。
其中边界条件通过工件中的内部层设置。
其中边界条件可以是权利要求2和3的组合。
其中边界条件是:
-局部的或全局的;或
-对单独管芯的补偿;或
-针对管芯内的子区域;或
-针对工件上的单独区域;或
-针对整个工件。
其中数量为N的层将被图案化,N是>1的整数。
其中计算变换的步骤在对准过程中被执行。
其中偏差的分配基于:
-预定的分配规则;或
-对对准精确度的要求的级别的分析。
其中偏差中的差异的可选择部分被选择为:
-除以随后层的数量的偏差中的差异;
-偏差中的整个差异,例如当需要对准中的高精确度时。
其中边界条件可以是:
-不同的写入机将写随后层N+1,例如通孔机器;或
-随后层N+1是只有特定类型的变换可被使用的层,例如焊接层。
其中:
-工件的至少一层具有在其上分布的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
其中边界条件通过嵌入式管芯给出。
其中第一和第二组边界条件在第一和第二工件将与第三工件接合时给出。
其中响应于探测到偏差在层的对准容差之外来执行通过偏差的分配进行的优化。
其中经调整的图案中的补偿是:
-局部的或全局的;或
-对单独管芯的补偿;或
-针对管芯内的子区域;或
-针对工件上的单独区域;或
-针对整个工件。
此外,在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法的实施方案,
-工件的至少一层具有在其上分布的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
该方法包括下列步骤:
基于第一层中的第一图案的对准的边界条件来计算用于所述第一层的所述第一图案的对准的第一变换;
基于第二层中的第二图案的对准的边界条件来计算用于随后层的所述第二图案的对准的第二变换;
计算第一和第二补偿变换,在第一和第二补偿变换中分配相对于原始电路图案的误差的校正;
根据相应的第一和第二补偿变换将图案写在第一和第二层上。
还可选地包括下列实施方案:
其中误差的分配包括:
在多个层的补偿变换中根据预定的分配规则分配误差的校正。
其中误差的分配的分配规则包括下列项的选择:
在补偿变换中均匀或任意分配误差的校正。
其中边界条件通过上面有嵌入式管芯的工件给出,且随后层是将通过固定光掩模写的焊接层。
优化实施方案
关于对于多个层的对准优化的前面的实施方案中的任一个的方法可与在本文中的上面描述的实施方案中的任一个组合。
例如,这样的实施方案包括在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法,工件的至少一层具有在其上分布的多个管芯;每个管芯与原始电路图案相关并由原始电路图案数据表示;每个管芯与相应层的对准特征的测量数据相关;该方法包括下列步骤:
基于第一层的测量数据并基于被配置成写第一层的第一机器的变换限制来计算用于第一层的第一图案的对准的第一变换;
a.基于将用于被配置成写第二层的机器的变换类型来计算用于随后层的第二图案的对准的第二变换;
b.计算第一和第二补偿变换,在第一和第二补偿变换中分配相对于原始电路图案的误差的校正。
在另一实例中,该方法的实施方案包括下列步骤:
基于第一层中的第一图案的对准的边界值来计算用于所述第一层的所述第一图案的对准的第一变换;
a.基于随后层中的第二图案的对准的边界值来计算用于随后层的所述第二图案的对准的第二变换;
b.计算第一和第二补偿变换,在第一和第二补偿变换中分配相对于原始电路图案的误差的校正。
这些实施方案可与用于在多层堆栈的制造中在直接写入机中图案化第一工件的层的方法一起被应用,其中直接写入机设置有用于控制在布置有多个管芯的第一工件的第一层上的写操作的坐标系,其中所述多个管芯每个具有多个连接点。该实施方案包括下列步骤:
a.检索表示第一工件的所述第一层的至少一个第一子区域的第一电路图案的第一电路图案数据,其中所述至少一个第一子区域与第一层的多个管芯中的至少一个管芯相关并覆盖所述至少一个管芯;
b.检索表示与第二层的一个或多个特定的特征的多个连接点相关的至少一个第二子区域的第二电路图案的第二电路图案数据,其中第二层是第一工件的一个或多个前面或后面的层,和/或将连接到第一工件的第二工件中的一个或多个层,且其中第一层的至少一个管芯的多个连接点中的至少一个被调适用于连接到第二层的一个或多个特定的特征的连接点中的至少一个;
c.确定用于至少针对第一层的第一子区域来调整第一电路图案所需的第一配合容差;
d.确定用于调整第一电路图案所需的第二配合容差,使得经调整的第一电路图案的连接点配合到表示第二层的所述一个或多个特定的特征的至少一个第二电路图案的连接点;
e.准备经调整的第一电路图案数据,该数据将经调整的第一电路图案:
i.在所需的第一配合容差内配合到第一层的至少一个第一子区域;以及
ii.在第二配合容差内配合到表示到至少一个第二电路图案的一个或多个特定的特征的连接点中的至少一个的至少一个第一子区域的第一电路图案的至少一个管芯的连接点中的至少一个;
然后,根据经调整的第一电路图案数据并根据相应的第一和第二补偿变换将图案写在第一工件的第一和第二层上。
上面的实施方案也可与用于在多层堆栈的制造中在直接写入机中图案化工件的第二层的方法一起被应用,工件具有第一层,其具有以任意放置的管芯的形式的多个电气部件,每个管芯具有连接点,其中一些连接在管芯之间,所述管芯的选择与第一图案相关,其中包括分布在第一层中的管芯的连接点的不同区域与对对准的不同要求相关;
该方法包括下列步骤:
a.探测具有对与堆栈的选定特征或与所放置的管芯的对准有高要求的第一图案中的特别区;
b.探测被允许对与堆栈的其它特征的对准有较低要求的第一图案的延伸区;
c.通过计算经调整的第一图案数据来变换第一图案,包括原始电路图案的变换,使得:
i.在相邻的特别区中的连接点在可预先设置的对准偏差参数内被对准;
并使得
ii.在特别区中的相应连接点的位置之间的偏差在延伸区的连接点的图案中被补偿;
然后,根据经调整的图案数据将图案写在工件的层上。
在上面的相应章节下描述了这些实施方案的另外的细节。
确定坐标系并执行与基准板的对准
在写入机例如LDI***中的直接写入器中的坐标系可用不同的方式确定,例如通过探测基准标度或基准板;或通过结构机制例如摄像机的位置,这些位置被认为是固定的;或通过使用光测量例如干涉测量。
在示例性实施方案中,在下面的设置中通过基准板来执行写入机的坐标系的确定。基准板应用在写入***和包括测量站和安装在工件承载台上的基准板的对准***中。对准***因此包括具有摄像机桥的测量站,在本实例中,多个摄像机***安装在摄像机桥上,以及安装在多个工件承载台中的每个上的基准板。可能有一个或多个摄像机包括在测量站中。承载台在对准***的测量站和写入***之间移动。计算机以操作和/或通信方式耦合到对准***的测量站和写入***。在操作中,通常多个承载台用于承载用于图案化的单独工件。承载台通常在测量站中的测量位置和写入器中的写入站之间在承载台轨道上可移动。
基准板连接到每个承载台。基准板可例如由温度稳定材料例如QZ(石英)构成。基准板在对准***的测量站坐标系和写入器坐标系之间传送信息。
基准板优选地连接到承载台,使得基准板固定到承载台。例如,如在一个实施方案中的,基准板由螺栓或螺钉紧固或接合到承载台。优选地,接合处将结合弯曲的接合机构来布置,以对例如由于温度变化而引起的拉紧进行补偿。在另一实施方案中,基准板被粘贴到承载台。
例如以栅格图案的形式的基准特征设置在基准板上。基准特征可包括构成板基准特征的标记,包括以填充的圆和圆环形圆的形式的圆。标记的位置从足够精确的测量机器得知或由设备写入,使得标记被呈现为理想的。在本发明的一个示例性应用中,标记的位置被测量,且测量的标记位置与标称位置比较以产生补偿图谱。补偿图谱处理残余误差并在对准过程中用来产生经调整的图案。
在更普遍的意义上,实现基准板是为了通过将基准特征直接与承载台集成来使基准特征与承载台相关。这尤其用在用于校准对准***的方法中。
在对准过程中,基准板可用于确定写入机的坐标系。以大体措辞描述的这种对准过程通常应用在一种设置中,在这种设置中相应的图案生成工具包括连接或固定到台的基准板,基准板被配置成在对准***和写入工具之间传送对准信息。一个或多个摄像机安装在摄像机桥上,且所述一个或多个摄像机被配置成测量基片上的对准标记相对于基准板的位置,基片被连接或固定到台。写入***被配置成曝光基片。计算机以操作方式耦合到对准***和写入器***。
该方法包括下列步骤:提供连接到承载台的基准板,基准板具有在预定标称位置上的板基准特征;在测量站中测量至少一次工件的至少一个基准特征相对于基准板的位置,例如定位和朝向;将具有基准板的承载台从测量站移动到写入台;通过使用基准板的板基准特征中的至少一个测量基准板的位置来校准写入站。
此外,该方法的实施方案包括可选的校准步骤的选择。首先,该方法可包括通过使用基准板的板基准特征中的至少一个测量基准板的位置来校准写入站的步骤。
其次,该方法可包括通过在测量站中测量基准板的板基准特征中的至少一个来针对基准板校准测量站的步骤。
测量站的校准在一个变化中包括下列步骤:
通过测量在基准板上以均匀或非均匀栅格图案布置的板基准特征的位置并与板基准特征的标称位置比较来确定测量站中每个摄像机的尺度误差和畸变;
根据所测量的摄像机的尺度误差畸变来计算镜头畸变图谱;该图谱可只保存非线性尺度误差/畸变或还有全局线性尺度误差。
通过测量在不同高度处的基准板的位置来计算摄像机的着陆角;通过下列操作来确定测量站中每个摄像机相对于基准板的位置:探测在基准板上的板基准特征的位置;根据板基准特征的位置和基准板上的基准点之间的预定关系来计算每个摄像机的位置;计算每个摄像机的旋转作为在图案和与摄像机相关的坐标系之间的旋转。
写入机和可选地还有测量***的校准因此有利地用于确定写入机的坐标系。
当根据如上所述的各种实施方案图案化和对准时,这可使用基传板根据下面的方法来执行:
一种用于在写入机中图案化工件的一层的方法,其中写入机包括:
设置有写入机坐标系的图案写入站;以及
设置有测量坐标系的测量站,测量站被配置成执行与基准特征相关的工件上的物体的测量,其中工件还被放置在承载台上,且其中写入机被配置成在测量站和写入站之间移动承载台;
该方法包括下列步骤:
a.提供连接到承载台的基准板,基准板具有在预定标称位置上的板基准特征;
b.在测量站中测量至少一次工件的至少一个基准特征相对于基准板的位置,例如定位和朝向;
c.根据测量的基准位置和工件的基准特征的标称位置来计算变换,该变换描述测量的位置与标称位置的偏差;
d.将具有基准板的承载台从测量站移动到写入站;
e.通过针对描述测量位置与标称位置的偏差的变换进行调整来将图案写在工件上。
对准方法还可包括计算变换的步骤,其包括:
-根据该变换计算经调整的图案数据的操作,以及
-将经调整的图案数据配合到相对于所述基准板的位置给出的工件的位置;
且其中:
-将图案写在工件上的步骤通过根据经调整的图案数据曝光工件来执行。
发展了另外的实施方案,其中:
用于写在工件上的经调整的图案数据的计算是根据工件的基准特征相对于基准板的板基准特征的测量位置,且其中基准板通过具有连接到承载台的相对距离来表示承载台的坐标系。
该方法还包括通过使用基准板的至少一个板基准特征测量基准板的位置来校准写入站的步骤。
该方法还包括通过在测量站中测量基准板的至少一个板基准特征来针对基准板校准测量站的步骤。
承载台用在被配置用于图案化工件的一层的写入机中,其中基准特征与承载台相关,基准特征具有预定标称位置。
为此目的的承载台包括连接到承载台的基准板,基准板具有在预定标称位置上的板基准特征。基准特征和/或基准板配置有在承载台上的朝向:-相对于基准板的主运动方向正交;和/或-相对于基准板的主运动方向同轴。基准特征和/或基准板可例如被配置成:-长条形状;-L形,且其中基准板例如通过下列方式连接到承载台:-螺钉或螺栓接合;-胶接合。
Claims (18)
1.一种在一个或多个写入机中在一系列写循环中图案化工件的多个层的方法,所述工件被设计成具有数量为N+2(N>1)的层,且所述工件的层具有局部和全局地即用于对准的相对于某个基准的一个或多个边界条件,其中至少一个边界条件通过置于工件上的嵌入式管芯给出;
所述方法包括下列步骤:
a.分别接收关于层1和N+2的对准的边界条件的先验信息;
b.计算分别归因于所接收到的关于所述边界条件的先验信息的在层1的图案和层N+2的图案之间的完美配合之间的偏差;
c.通过将所计算的偏差的可选择部分分派到每个相应的层而在层2到N+1之间分配所计算的偏差;
d.根据层1的边界条件写第一层;
e.对准第二图案,即,当前被写的图案,包括计算用于将所述第二图案配合到所述第一层的变换;
f.将对第二层所分派的偏差添加到所计算的变换(步骤e)。
g.根据经调整的变换(步骤f)调整所述第二图案;
h.验证所述经调整的第二图案在所述第二层的对准容差内;
i.如果被肯定地验证,将所述经调整的第二图案写在所述第一层上。
j.对连续的N-1个层重复e-i(N>1);
k.根据层N+2的边界条件写N+2层。
2.如权利要求1所述的方法,其中所述某个基准为至少一个其它工件或电气部件的图案位置。
3.如权利要求1所述的方法,其中所述至少一个边界条件能够覆盖所述工件的整个表面或表面的部分。
4.如权利要求1所述的方法,其中所述至少一个边界条件通过所述工件中的内部层设置。
5.如权利要求1所述的方法,其中所述至少一个边界条件可以是权利要求3和4的组合。
6.如权利要求1所述的方法,其中所述至少一个边界条件是:
-局部的或全局的;或
-对单独管芯的补偿;或
-针对管芯内的子区域;或
-针对所述工件上的单独区域;或
-针对整个所述工件。
7.如权利要求1到6中任一项所述的方法,其中数量为N的层将被图案化,N是>1的整数。
8.如权利要求1到6中任一项所述的方法,其中计算变换的步骤在对准过程中被执行。
9.如权利要求1到6中任一项所述的方法,其中所述偏差的分配基于:
-预定的分配规则;或
-对对准精确度的要求的级别的分析。
10.如权利要求1到6中任一项所述的方法,其中所述偏差中的差异的所述可选择部分被选择为:
-除以随后层的数量的偏差中的差异;
-偏差中的整个差异。
11.如权利要求10所述的方法,其中所述偏差中的整个差异是当需要对准中的高精确度时偏差中的整个差异。
12.如权利要求1到6中任一项所述的方法,其中所述至少一个边界条件可以是:
-不同的写入机将写随后层N+1;或
-随后层N+1是只有特定类型的变换可被使用的层。
13.如权利要求12所述的方法,其中所述不同的写入机为通孔机器。
14.如权利要求12所述的方法,其中所述随后层N+1为焊接层。
15.如权利要求1到6中任一项所述的方法,其中:
-所述工件的至少一层具有置于其上的多个管芯;
-每个管芯与原始电路图案相关并由原始电路图案数据表示;
-每个管芯与相应层的对准特征的测量数据相关。
16.如权利要求1到6中任一项所述的方法,其中第一组边界条件和第二组边界条件在第一工件和第二工件将与第三工件接合时给出。
17.如权利要求1到6中任一项所述的方法,其中响应于探测到偏差在层的对准容差之外来执行通过所述偏差的分配进行的优化。
18.如权利要求1到6中任一项所述的方法,其中所述经调整的图案中的补偿是:
-局部的或全局的;或
-对单独管芯的补偿;或
-针对管芯内的子区域;或
-针对所述工件上的单独区域;或
-针对整个所述工件。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28254710P | 2010-02-26 | 2010-02-26 | |
US61/282,547 | 2010-02-26 | ||
US28256110P | 2010-03-01 | 2010-03-01 | |
US61/282,561 | 2010-03-01 | ||
US32304810P | 2010-04-12 | 2010-04-12 | |
US32304710P | 2010-04-12 | 2010-04-12 | |
US61/323,047 | 2010-04-12 | ||
US61/323,048 | 2010-04-12 | ||
US32368510P | 2010-04-13 | 2010-04-13 | |
US61/323,685 | 2010-04-13 | ||
PCT/EP2011/052869 WO2011113682A1 (en) | 2010-02-26 | 2011-02-25 | Method and apparatus for alignment optimization with respect to plurality of layers |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102959469A CN102959469A (zh) | 2013-03-06 |
CN102959469B true CN102959469B (zh) | 2016-06-08 |
Family
ID=43927654
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180015182.4A Active CN102939565B (zh) | 2010-02-26 | 2011-02-25 | 用于执行与管芯的图案对准的方法和装置 |
CN201180014722.7A Active CN103097956B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
CN201180015336.XA Active CN103026299B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
CN201180014848.4A Active CN102959469B (zh) | 2010-02-26 | 2011-02-25 | 用于针对多个层的对准优化的方法和装置 |
CN201180015988.3A Active CN102971674B (zh) | 2010-02-26 | 2011-02-25 | 用于执行与多个管芯的图案对准的方法和装置 |
CN201180016214.2A Active CN102985878B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180015182.4A Active CN102939565B (zh) | 2010-02-26 | 2011-02-25 | 用于执行与管芯的图案对准的方法和装置 |
CN201180014722.7A Active CN103097956B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
CN201180015336.XA Active CN103026299B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180015988.3A Active CN102971674B (zh) | 2010-02-26 | 2011-02-25 | 用于执行与多个管芯的图案对准的方法和装置 |
CN201180016214.2A Active CN102985878B (zh) | 2010-02-26 | 2011-02-25 | 用于执行图案对准的方法和装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US9341962B2 (zh) |
EP (6) | EP2539775B1 (zh) |
JP (6) | JP5766725B2 (zh) |
KR (8) | KR101798678B1 (zh) |
CN (6) | CN102939565B (zh) |
WO (6) | WO2011104374A1 (zh) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100100820A1 (en) * | 2008-10-19 | 2010-04-22 | International Business Machines Corporation | User specific music in virtual worlds |
CN102939565B (zh) * | 2010-02-26 | 2015-08-05 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
US8539395B2 (en) * | 2010-03-05 | 2013-09-17 | Micronic Laser Systems Ab | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
US8836780B2 (en) * | 2010-03-18 | 2014-09-16 | Camtek Ltd. | Process control and manufacturing method for fan out wafers |
US9210814B2 (en) | 2010-09-15 | 2015-12-08 | Mycronic AB | Apparatuses and methods for compensation of carrier distortions from measurement machines |
EP2617053B1 (en) | 2010-09-15 | 2014-11-12 | Micronic Mydata AB | Apparatus and method for generating patterns on workpieces |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
KR20130020404A (ko) * | 2011-08-19 | 2013-02-27 | 삼성전자주식회사 | 정렬계를 이용한 계측 시스템 및 위치 계측 방법 |
JP2013058520A (ja) * | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP5852374B2 (ja) * | 2011-09-07 | 2016-02-03 | 株式会社Screenホールディングス | 描画装置および描画方法 |
JP2013195778A (ja) * | 2012-03-21 | 2013-09-30 | Hitachi High-Technologies Corp | 露光装置、露光方法、及び表示用パネル基板の製造方法 |
US9282686B2 (en) * | 2012-07-10 | 2016-03-08 | Flextronics International Usa, Inc. | System and method for high resolution, high throughput processing of conductive patterns of flexible substrates |
US10149390B2 (en) | 2012-08-27 | 2018-12-04 | Mycronic AB | Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs |
US8742599B2 (en) * | 2012-08-30 | 2014-06-03 | Freescale Semiconductor, Inc. | Identification mechanism for semiconductor device die |
CN102880011B (zh) * | 2012-09-11 | 2014-12-10 | 天津芯硕精密机械有限公司 | 一种层间图形对准精度的检测方法 |
JP6291426B2 (ja) * | 2013-01-31 | 2018-03-14 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP6453780B2 (ja) * | 2013-03-12 | 2019-01-16 | マイクロニック アーベーMycronic Ab | 機械的に形成されるアライメント基準体の方法及び装置 |
TWI489223B (zh) * | 2013-07-19 | 2015-06-21 | Au Optronics Corp | 基板上的圖案化方法 |
US10163747B2 (en) | 2013-09-25 | 2018-12-25 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
JP6116456B2 (ja) * | 2013-09-25 | 2017-04-19 | 株式会社Screenホールディングス | 描画方法および描画装置 |
US9607965B2 (en) | 2013-09-25 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
CN103559344B (zh) * | 2013-10-30 | 2016-08-17 | 苏州微影光电科技有限公司 | 一种用于激光直接成像的版图预处理方法 |
JP6452086B2 (ja) * | 2013-10-31 | 2019-01-16 | キヤノン株式会社 | 形状算出装置及び方法、計測装置、物品製造方法、及び、プログラム |
CN104636525B (zh) * | 2013-11-14 | 2017-12-19 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
TW201520702A (zh) * | 2013-11-19 | 2015-06-01 | Huang Tian Xing | 對準誤差補償方法、系統,及圖案化方法 |
US9806884B2 (en) * | 2014-01-10 | 2017-10-31 | Robert Bosch Gmbh | System and method for cryptographic key identification |
US20160004983A1 (en) * | 2014-07-07 | 2016-01-07 | GM Global Technology Operations LLC | Method and apparatus for quantifying dimensional variations and process capability independently of datum points |
US9523735B2 (en) * | 2014-10-08 | 2016-12-20 | Eastman Kodak Company | Electrical test system with vision-guided alignment |
US20160172243A1 (en) * | 2014-12-11 | 2016-06-16 | Nxp B.V. | Wafer material removal |
JP2017067992A (ja) | 2015-09-30 | 2017-04-06 | 株式会社オーク製作所 | 露光装置、露光装置のアライメント方法、およびプログラム |
US11054802B2 (en) * | 2015-10-21 | 2021-07-06 | Mitsubishi Electric Research Laboratories, Inc. | System and method for performing operations of numerical control machines |
CN105914157A (zh) * | 2016-04-28 | 2016-08-31 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装工艺以及芯片封装结构 |
JP6730851B2 (ja) * | 2016-06-01 | 2020-07-29 | キヤノン株式会社 | 決定方法、形成方法、プログラム、および物品の製造方法 |
CN106024981B (zh) * | 2016-07-08 | 2018-10-09 | 江苏博硕智能***有限公司 | 一种物料的铺设方法及所用的铺设*** |
US20180068047A1 (en) * | 2016-09-08 | 2018-03-08 | Mapper Lithography Ip B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
JP6307730B1 (ja) | 2016-09-29 | 2018-04-11 | 株式会社新川 | 半導体装置の製造方法、及び実装装置 |
EP3541602A4 (en) | 2016-11-17 | 2020-10-28 | Orbotech Ltd. | 3D HYBRID PRINTING FROM MULTIPLE MATERIALS |
DE102017102320A1 (de) * | 2017-02-07 | 2018-08-09 | Manz Ag | Bearbeitungsanlage |
US10276796B2 (en) | 2017-02-15 | 2019-04-30 | Boe Technology Group Co., Ltd. | Ejection volume compensation method, ejection volume compensation device, inkjet printing device, and non-transitory machine readable medium |
CN106827814B (zh) * | 2017-02-15 | 2018-07-24 | 京东方科技集团股份有限公司 | 喷射量补偿方法、喷射量补偿设备和喷墨打印*** |
JP6295355B1 (ja) * | 2017-03-31 | 2018-03-14 | 株式会社ピーエムティー | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
EP3396458A1 (en) * | 2017-04-28 | 2018-10-31 | ASML Netherlands B.V. | Method and apparatus for optimization of lithographic process |
JP6876218B2 (ja) * | 2017-09-05 | 2021-05-26 | 株式会社ブイ・テクノロジー | 露光装置 |
TWI630383B (zh) * | 2017-10-17 | 2018-07-21 | 亞亞科技股份有限公司 | 檢測開孔鋼板的定位方法 |
US10522376B2 (en) * | 2017-10-20 | 2019-12-31 | Kla-Tencor Corporation | Multi-step image alignment method for large offset die-die inspection |
CN110221731B (zh) | 2018-03-02 | 2023-03-28 | 宸鸿光电科技股份有限公司 | 触控面板的直接图案化方法及其触控面板 |
JP6808684B2 (ja) * | 2018-06-14 | 2021-01-06 | キヤノン株式会社 | 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法 |
US10719018B2 (en) * | 2018-07-10 | 2020-07-21 | Applied Materials, Inc. | Dynamic imaging system |
US11733684B2 (en) | 2018-09-27 | 2023-08-22 | Hewlett-Packard Development Company, L.P. | Overlaying production data on rendered 3D printed object |
TWI809201B (zh) * | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
JP7229637B2 (ja) * | 2019-02-28 | 2023-02-28 | 株式会社オーク製作所 | 露光装置および露光方法 |
US11018030B2 (en) * | 2019-03-20 | 2021-05-25 | Semiconductor Components Industries, Llc | Fan-out wafer level chip-scale packages and methods of manufacture |
CN110517961B (zh) * | 2019-08-21 | 2021-08-27 | 上海交通大学 | 减小芯片埋置与光刻图形位置偏差的方法及装置 |
US11003164B2 (en) * | 2019-08-30 | 2021-05-11 | Micron Technology, Inc. | Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems |
JP7339826B2 (ja) * | 2019-09-19 | 2023-09-06 | キヤノン株式会社 | マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置 |
JP7418080B2 (ja) * | 2019-10-04 | 2024-01-19 | キヤノン株式会社 | 位置検出装置、位置検出方法、リソグラフィ装置、及び物品の製造方法 |
EP4042373A4 (en) * | 2019-10-11 | 2023-11-29 | Applied Materials, Inc. | MATRIC SYSTEM AND METHOD FOR COMPARING ALIGNMENT VECTORS |
US11201074B2 (en) * | 2020-01-31 | 2021-12-14 | Kla Corporation | System and method for semiconductor device print check alignment |
CN111958128B (zh) * | 2020-08-11 | 2022-05-06 | 无锡市大德汽车部件科技有限公司 | 一种承载垫板的加工方法 |
US20220319885A1 (en) * | 2020-08-20 | 2022-10-06 | Shinkawa Ltd. | Arrangement apparatus and arrangement method |
CN114185248A (zh) * | 2020-09-14 | 2022-03-15 | 刘大有 | 无光罩曝光机的晶片偏移校正方法 |
JP7521988B2 (ja) | 2020-09-23 | 2024-07-24 | 株式会社Screenホールディングス | 基板位置検出方法、描画方法、基板位置検出装置および描画装置 |
CN112312666B (zh) * | 2020-11-06 | 2023-08-15 | 浪潮电子信息产业股份有限公司 | 一种电路板打螺钉方法和*** |
US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
CN112581562B (zh) * | 2020-12-17 | 2024-03-22 | 全芯智造技术有限公司 | 图案着色方法、电子设备和计算机可读存储介质 |
US20220269184A1 (en) * | 2021-02-25 | 2022-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Machine learning on overlay management |
CN113097080B (zh) * | 2021-03-23 | 2024-05-07 | 合肥芯碁微电子装备股份有限公司 | 晶圆级芯片扇出封装方法 |
US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
CN116525464B (zh) * | 2023-06-29 | 2023-09-22 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239858B1 (en) * | 1999-06-14 | 2001-05-29 | Mitsubishi Denki Kabushiki Kaisha | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus |
CN1659417A (zh) * | 2002-05-02 | 2005-08-24 | 奥博泰克有限公司 | 采用非均匀修正的图像制造印刷电路板的***和方法 |
Family Cites Families (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796497A (en) | 1971-12-01 | 1974-03-12 | Ibm | Optical alignment method and apparatus |
JPS63137425A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 液晶シヤツタレテイクルを備えた投影露光装置 |
US4835704A (en) * | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
JP2663726B2 (ja) * | 1991-01-08 | 1997-10-15 | 株式会社デンソー | 複層状態検査装置 |
JPH0620909A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | 露光方法及び薄膜多層基板 |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
JP3284641B2 (ja) * | 1992-09-03 | 2002-05-20 | ソニー株式会社 | 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法 |
US6018384A (en) * | 1994-09-07 | 2000-01-25 | Nikon Corporation | Projection exposure system |
US5917332A (en) * | 1996-05-09 | 1999-06-29 | Advanced Micro Devices, Inc. | Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer |
US6681145B1 (en) * | 1996-06-06 | 2004-01-20 | The Boeing Company | Method for improving the accuracy of machines |
US5942805A (en) * | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
JP3047863B2 (ja) * | 1997-08-04 | 2000-06-05 | 日本電気株式会社 | アライメント方法 |
US5985680A (en) * | 1997-08-08 | 1999-11-16 | Applied Materials, Inc. | Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system |
JP4109736B2 (ja) * | 1997-11-14 | 2008-07-02 | キヤノン株式会社 | 位置ずれ検出方法 |
US6480989B2 (en) * | 1998-06-29 | 2002-11-12 | Lsi Logic Corporation | Integrated circuit design incorporating a power mesh |
JP2000122303A (ja) * | 1998-10-20 | 2000-04-28 | Asahi Optical Co Ltd | 描画装置 |
US6205364B1 (en) * | 1999-02-02 | 2001-03-20 | Creo Ltd. | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards |
US7328425B2 (en) * | 1999-05-20 | 2008-02-05 | Micronic Laser Systems Ab | Method and device for correcting SLM stamp image imperfections |
EP1189732B1 (de) * | 1999-06-26 | 2003-05-07 | KUKA Schweissanlagen GmbH | Verfahren und vorrichtung zum kalibrieren von robotermessstationen, manipulatoren und mitgeführten optischen messeinrichtungen |
US6165658A (en) * | 1999-07-06 | 2000-12-26 | Creo Ltd. | Nonlinear image distortion correction in printed circuit board manufacturing |
US6331711B1 (en) * | 1999-08-06 | 2001-12-18 | Etec Systems, Inc. | Correction for systematic, low spatial frequency critical dimension variations in lithography |
JP3258312B2 (ja) * | 2000-01-01 | 2002-02-18 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造システム |
JP3671822B2 (ja) * | 2000-07-26 | 2005-07-13 | 株式会社日立製作所 | 欠陥検査方法および欠陥検査システム |
KR100336525B1 (ko) * | 2000-08-07 | 2002-05-11 | 윤종용 | 반도체 장치의 제조를 위한 노광 방법 |
AU2000279433A1 (en) * | 2000-10-19 | 2002-04-29 | Creo Il. Ltd | Nonlinear image distortion correction in printed circuit board manufacturing |
JP2002134396A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法および半導体パターン自動調節装置 |
US7058474B2 (en) | 2000-11-08 | 2006-06-06 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
US6701197B2 (en) * | 2000-11-08 | 2004-03-02 | Orbotech Ltd. | System and method for side to side registration in a printed circuit imager |
US7062354B2 (en) * | 2000-11-08 | 2006-06-13 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
WO2003005782A2 (en) * | 2001-07-02 | 2003-01-16 | Irvine Sensors Corporation | Stackable microcircuit and method of making the same |
US6496058B1 (en) * | 2001-07-24 | 2002-12-17 | Virtual Ip Group | Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed |
JP4320694B2 (ja) | 2001-08-08 | 2009-08-26 | 株式会社オーク製作所 | 多重露光描画装置および多重露光式描画方法 |
US6580962B2 (en) * | 2001-08-10 | 2003-06-17 | Gerber Technology, Inc. | Method for aligning a spatial array of pattern pieces comprising a marker method |
JP2003107672A (ja) * | 2001-09-28 | 2003-04-09 | Mitsubishi Electric Corp | フォトマスク外観検証システム及び方法 |
JP4076341B2 (ja) * | 2001-11-29 | 2008-04-16 | 大日本スクリーン製造株式会社 | レーザ描画方法とその装置 |
SE0104238D0 (sv) * | 2001-12-14 | 2001-12-14 | Micronic Laser Systems Ab | Method and apparatus for patterning a workpiece |
JP2003186173A (ja) * | 2001-12-18 | 2003-07-03 | Fujitsu Ltd | パターン形成方法 |
JP2003226999A (ja) * | 2002-02-01 | 2003-08-15 | Fujitsu Ltd | めっき面積の制御方法、プログラム、記録媒体及び制御装置ならびにめっき方法 |
US20030158622A1 (en) * | 2002-02-21 | 2003-08-21 | Corey Gary John | Multi-axes tool compensation: 3D and 5-axis real-time interactive tool compensation inside the CNC machine tool controller |
US7015418B2 (en) * | 2002-05-17 | 2006-03-21 | Gsi Group Corporation | Method and system for calibrating a laser processing system and laser marking system utilizing same |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP4190269B2 (ja) * | 2002-07-09 | 2008-12-03 | 新光電気工業株式会社 | 素子内蔵基板製造方法およびその装置 |
US7093225B2 (en) * | 2002-07-17 | 2006-08-15 | Osann Robert Jr | FPGA with hybrid interconnect |
US7245982B2 (en) * | 2002-10-11 | 2007-07-17 | Fidia S.P.A. | System and process for measuring, compensating and testing numerically controlled machine tool heads and/or tables |
US6778876B1 (en) * | 2002-11-01 | 2004-08-17 | Advanced Micro Devices, Inc. | Methods of processing substrates based upon substrate orientation |
US7283889B2 (en) * | 2003-02-19 | 2007-10-16 | Fanuc Ltd | Numerical control device, and numerical control method |
JP2004327546A (ja) * | 2003-04-22 | 2004-11-18 | Tokyo Electron Ltd | 半導体製造システム |
US20050099615A1 (en) | 2003-06-03 | 2005-05-12 | Fusao Ishii | System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes |
US20050105071A1 (en) * | 2003-06-03 | 2005-05-19 | Fusao Ishii | Methods for patterning substrates having arbitrary and unexpected dimensional changes |
DE10334577B3 (de) * | 2003-07-28 | 2005-02-10 | Infineon Technologies Ag | Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens |
JP2007501430A (ja) * | 2003-08-04 | 2007-01-25 | マイクロニック レーザー システムズ アクチボラゲット | Psm位置調整方法及び装置 |
US6948254B2 (en) * | 2003-10-27 | 2005-09-27 | Micronic Laser Systems Ab | Method for calibration of a metrology stage |
US20050254032A1 (en) | 2003-11-13 | 2005-11-17 | Fuji Photo Film Co., Ltd. | Exposure device |
US6937337B2 (en) * | 2003-11-19 | 2005-08-30 | International Business Machines Corporation | Overlay target and measurement method using reference and sub-grids |
KR100567622B1 (ko) * | 2003-12-29 | 2006-04-04 | 삼성전자주식회사 | 반도체 소자의 패턴 선폭 측정 방법 및 장치 |
WO2005081603A1 (de) * | 2004-02-17 | 2005-09-01 | Hitachi Via Mechanics, Ltd. | Verfahren zum herstellen von substraten |
EP1589578B1 (en) * | 2004-04-19 | 2015-02-25 | STMicroelectronics Srl | Method for indexing dice |
WO2005104196A1 (ja) * | 2004-04-23 | 2005-11-03 | Nikon Corporation | 計測方法、計測装置、露光方法及び露光装置 |
JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
CN101416279A (zh) * | 2004-07-15 | 2009-04-22 | 凸版光掩膜公司 | 形成具有匹配几何形状的集成电路部件的***和方法 |
US7102733B2 (en) * | 2004-08-13 | 2006-09-05 | Asml Holding N.V. | System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool |
US20060032866A1 (en) * | 2004-08-13 | 2006-02-16 | Pechiney Plastic Packaging, Inc. | Plastic dispensing container having reduced moisture penetration and method for same |
JP5044095B2 (ja) * | 2004-11-02 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7678288B2 (en) * | 2004-12-03 | 2010-03-16 | Miradia Inc. | Method and structure for manufacturing bonded substrates using multiple photolithography tools |
WO2006079865A1 (en) * | 2005-01-27 | 2006-08-03 | Infineon Technologies Ag | Semiconductor package and method of assembling the same |
SG124407A1 (en) * | 2005-02-03 | 2006-08-30 | Asml Netherlands Bv | Method of generating a photolithography patterningdevice, computer program, patterning device, meth od of determining the position of a target image on or proximate a substrate, measurement device, and lithographic apparatus |
JP2006229119A (ja) * | 2005-02-21 | 2006-08-31 | Ulvac Seimaku Kk | 露光装置における位置合わせ方法 |
US7216324B2 (en) * | 2005-03-11 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for designing chip package by re-using existing mask designs |
JP2006251571A (ja) * | 2005-03-11 | 2006-09-21 | Fuji Photo Film Co Ltd | アライメント用光源ユニット、アライメント装置、露光装置、デジタル露光装置、アライメント方法、露光方法及び照明装置の条件を設定する方法 |
JP4533785B2 (ja) * | 2005-03-31 | 2010-09-01 | 富士フイルム株式会社 | アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置 |
JP2006309022A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
KR20080005413A (ko) * | 2005-04-28 | 2008-01-11 | 후지필름 가부시키가이샤 | 묘화 장치 및 묘화 방법 |
JP2006309023A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
US20070003128A1 (en) * | 2005-06-29 | 2007-01-04 | International Business Machines Corporation | A Method Of Aligning A Pattern On A Workpiece |
KR101359562B1 (ko) * | 2005-07-08 | 2014-02-07 | 넥스젠 세미 홀딩 인코포레이티드 | 제어 입자 빔 제조를 위한 장치 및 방법 |
WO2007031105A1 (en) * | 2005-09-16 | 2007-03-22 | Micronic Laser Systems Ab | Alignment method with compensation of non linear errors |
JP4890846B2 (ja) * | 2005-12-08 | 2012-03-07 | キヤノン株式会社 | 計測装置、計測方法、露光装置、及びデバイス製造方法 |
JP2007199225A (ja) * | 2006-01-25 | 2007-08-09 | Cmk Corp | 露光システム及び部品内蔵型プリント配線板の製造方法 |
JP2007235108A (ja) * | 2006-02-02 | 2007-09-13 | Nec Electronics Corp | 半導体検査装置、半導体検査方法 |
WO2007125791A1 (ja) * | 2006-04-24 | 2007-11-08 | Alps Electric Co., Ltd. | 配線基板の製造方法 |
JP5339671B2 (ja) * | 2006-06-26 | 2013-11-13 | 株式会社オーク製作所 | 描画システム |
JP2008051866A (ja) * | 2006-08-22 | 2008-03-06 | Dainippon Screen Mfg Co Ltd | パターン描画装置、パターン描画方法、および基板処理システム |
JP2008083227A (ja) * | 2006-09-26 | 2008-04-10 | Fujifilm Corp | アライメントマーク位置測定装置及び方法、及び描画装置 |
US7539552B2 (en) * | 2006-10-09 | 2009-05-26 | Advanced Micro Devices, Inc. | Method and apparatus for implementing a universal coordinate system for metrology data |
US20080188016A1 (en) * | 2007-02-02 | 2008-08-07 | Texas Instruments, Inc. | Die detection and reference die wafermap alignment |
JP2008250072A (ja) * | 2007-03-30 | 2008-10-16 | Fujifilm Corp | 描画装置及び方法 |
US20080243416A1 (en) * | 2007-03-30 | 2008-10-02 | Mitutoyo Corporation | Global calibration for stereo vision probe |
US8295969B2 (en) * | 2007-07-27 | 2012-10-23 | Intermolecular, Inc. | Combinatorial processing management system |
US7872745B2 (en) * | 2007-08-08 | 2011-01-18 | Nuflare Technology, Inc. | Pattern inspection apparatus and pattern inspection method |
US8457790B2 (en) * | 2007-09-14 | 2013-06-04 | Zimmer, Inc. | Robotic calibration method |
WO2010006935A2 (en) * | 2008-07-14 | 2010-01-21 | Asml Netherlands B.V. | Alignment system, lithographic system and method |
IL194967A0 (en) * | 2008-10-28 | 2009-08-03 | Orbotech Ltd | Producing electrical circuit patterns using multi-population transformation |
EP2359192B1 (en) * | 2008-12-05 | 2013-02-13 | Micronic Mydata AB | Gradient-assisted image resampling for microlithography |
US8150140B2 (en) * | 2008-12-22 | 2012-04-03 | Ngr Inc. | System and method for a semiconductor lithographic process control using statistical information in defect identification |
US7979813B2 (en) * | 2009-01-15 | 2011-07-12 | Micrel, Inc. | Chip-scale package conversion technique for dies |
JP5355112B2 (ja) * | 2009-01-28 | 2013-11-27 | 株式会社東芝 | パターンレイアウト作成方法 |
US8799845B2 (en) * | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
CN102939565B (zh) * | 2010-02-26 | 2015-08-05 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
US8934081B2 (en) * | 2010-03-01 | 2015-01-13 | Mycronic AB | Method and apparatus for performing alignment using reference board |
EP2617053B1 (en) * | 2010-09-15 | 2014-11-12 | Micronic Mydata AB | Apparatus and method for generating patterns on workpieces |
US9210814B2 (en) * | 2010-09-15 | 2015-12-08 | Mycronic AB | Apparatuses and methods for compensation of carrier distortions from measurement machines |
JP5525421B2 (ja) * | 2010-11-24 | 2014-06-18 | 株式会社日立ハイテクノロジーズ | 画像撮像装置および画像撮像方法 |
US8509940B2 (en) * | 2011-02-23 | 2013-08-13 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global offsets |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
-
2011
- 2011-02-25 CN CN201180015182.4A patent/CN102939565B/zh active Active
- 2011-02-25 JP JP2012554365A patent/JP5766725B2/ja active Active
- 2011-02-25 EP EP11712784.5A patent/EP2539775B1/en active Active
- 2011-02-25 KR KR1020127025008A patent/KR101798678B1/ko active IP Right Grant
- 2011-02-25 CN CN201180014722.7A patent/CN103097956B/zh active Active
- 2011-02-25 KR KR1020127025009A patent/KR101850163B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554362A patent/JP5873030B2/ja active Active
- 2011-02-25 EP EP20110713197 patent/EP2539777B1/en active Active
- 2011-02-25 EP EP11712783.7A patent/EP2539774B1/en active Active
- 2011-02-25 CN CN201180015336.XA patent/CN103026299B/zh active Active
- 2011-02-25 WO PCT/EP2011/052866 patent/WO2011104374A1/en active Application Filing
- 2011-02-25 KR KR1020197004064A patent/KR102146638B1/ko active IP Right Grant
- 2011-02-25 EP EP11712782.9A patent/EP2539773B1/en active Active
- 2011-02-25 WO PCT/EP2011/052864 patent/WO2011104372A1/en active Application Filing
- 2011-02-25 CN CN201180014848.4A patent/CN102959469B/zh active Active
- 2011-02-25 WO PCT/EP2011/052869 patent/WO2011113682A1/en active Application Filing
- 2011-02-25 CN CN201180015988.3A patent/CN102971674B/zh active Active
- 2011-02-25 KR KR1020127025012A patent/KR101926423B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554366A patent/JP5784639B2/ja active Active
- 2011-02-25 KR KR1020127025011A patent/KR101885385B1/ko active IP Right Grant
- 2011-02-25 KR KR1020127025013A patent/KR101872538B1/ko active IP Right Grant
- 2011-02-25 KR KR1020177026331A patent/KR101948923B1/ko active IP Right Grant
- 2011-02-25 KR KR20127025010A patent/KR20120120479A/ko not_active Application Discontinuation
- 2011-02-25 JP JP2012554364A patent/JP5795777B2/ja active Active
- 2011-02-25 JP JP2012554363A patent/JP5767255B2/ja active Active
- 2011-02-25 CN CN201180016214.2A patent/CN102985878B/zh active Active
- 2011-02-25 EP EP20110714236 patent/EP2539778B1/en active Active
- 2011-02-25 WO PCT/EP2011/052867 patent/WO2011104375A1/en active Application Filing
- 2011-02-25 EP EP20110712785 patent/EP2539776A1/en not_active Withdrawn
- 2011-02-25 JP JP2012554361A patent/JP5767254B2/ja active Active
- 2011-02-25 WO PCT/EP2011/052865 patent/WO2011104373A1/en active Application Filing
- 2011-02-25 WO PCT/EP2011/052868 patent/WO2011104376A1/en active Application Filing
- 2011-02-28 US US12/929,976 patent/US9341962B2/en active Active
- 2011-02-28 US US12/929,981 patent/US8530120B2/en active Active
- 2011-02-28 US US12/929,978 patent/US8594825B2/en active Active
- 2011-02-28 US US12/929,975 patent/US9032342B2/en active Active
- 2011-02-28 US US12/929,973 patent/US8594824B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239858B1 (en) * | 1999-06-14 | 2001-05-29 | Mitsubishi Denki Kabushiki Kaisha | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus |
CN1659417A (zh) * | 2002-05-02 | 2005-08-24 | 奥博泰克有限公司 | 采用非均匀修正的图像制造印刷电路板的***和方法 |
CN100480620C (zh) * | 2002-05-02 | 2009-04-22 | 奥博泰克有限公司 | 采用非均匀修正的图像制造印刷电路板的***和方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102959469B (zh) | 用于针对多个层的对准优化的方法和装置 | |
KR20150110296A (ko) | 데이터 보정 장치, 묘화 장치, 데이터 보정 방법 및 묘화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |