CN113097080B - 晶圆级芯片扇出封装方法 - Google Patents

晶圆级芯片扇出封装方法 Download PDF

Info

Publication number
CN113097080B
CN113097080B CN202110310266.6A CN202110310266A CN113097080B CN 113097080 B CN113097080 B CN 113097080B CN 202110310266 A CN202110310266 A CN 202110310266A CN 113097080 B CN113097080 B CN 113097080B
Authority
CN
China
Prior art keywords
chip
bare chip
bare
laser direct
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110310266.6A
Other languages
English (en)
Other versions
CN113097080A (zh
Inventor
曲鲁杰
赵美云
关远远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinqi Microelectronics Equipment Co ltd
Original Assignee
Hefei Xinqi Microelectronics Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinqi Microelectronics Equipment Co ltd filed Critical Hefei Xinqi Microelectronics Equipment Co ltd
Priority to CN202110310266.6A priority Critical patent/CN113097080B/zh
Publication of CN113097080A publication Critical patent/CN113097080A/zh
Application granted granted Critical
Publication of CN113097080B publication Critical patent/CN113097080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种晶圆级芯片扇出封装方法，该方法包括以下步骤：提供芯片单元，其中，所述芯片单元包括裸芯片和重布线层；激光直写光刻设备获取所述裸芯片的实际位置信息；所述激光直写光刻设备根据所述实际位置信息调整数字掩模版的原始布线图形；所述激光直写光刻设备根据调整后的布线图形对所述重布线层进行曝光处理；在曝光处理后的布线图形处注入金属以形成重布线线路，其中，所述重布线线路实现所述裸芯片与外部焊盘的连接，和/或，所述重布线线路实现所述裸芯片的互联。根据本发明的晶圆级芯片扇出封装方法，实现了在裸芯片的位置发生偏移后，仍能够与重布线线路实现精确对接，提高了芯片封装良率。

Description

晶圆级芯片扇出封装方法
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种晶圆级芯片扇出封装方法。
背景技术
相关技术中，晶圆级扇出封装技术包括***级封装技术、板级封装技术、功率器件的模块封装等。其将不同衬底且不同功能的芯片集成在一起，在较小的区域内实现了芯片的堆叠和互联，大大减小了芯片的封装尺寸且增大了芯片的可靠性，具有广泛的应用前景和发展空间。
在晶圆级芯片的扇出封装过程中，芯片的放置位置是预先确定的，为了将芯片与另一芯片或外部焊盘之间进行连接，需要设计该芯片与该另一芯片之间或该芯片与外部焊盘之间的连接线路。常规的做法是，将芯片转移到预先确定的位置，再利用掩膜版进行曝光，形成连接线路图形，以最终使连接线路准确地将该芯片与该另一芯片连接或准确地将该芯片与外部焊盘连接。其中，掩膜版的图案或形状是根据设计好的上述连接线路而定制的，即掩膜版的图案是固定的。然而，在实际操作中，由于芯片转移过程中可能发生偏位、涨缩等，芯片转移后的实际放置位置相对于预先确定好的放置位置往往会有一定程度的偏移，从而导致按照掩膜版的图案进行曝光得到的连接线路图形无法与芯片进行准确地对接，从而无法将芯片与另一芯片或者芯片与外部焊盘准确地连接。
而且，上述问题使用传统的步进重复投影曝光机很难解决。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种晶圆级芯片扇出封装方法，所述晶圆级芯片扇出封装方法实现了在裸芯片的位置发生偏移后，仍能够与与重布线线路实现精确对接，提高了芯片封装良率。
根据本发明实施例的晶圆级芯片扇出封装方法，包括以下步骤：提供芯片单元，其中，所述芯片单元包括裸芯片和重布线层；激光直写光刻设备获取所述裸芯片的实际位置信息；所述激光直写光刻设备根据所述实际位置信息调整数字掩模版的原始布线图形；所述激光直写光刻设备根据调整后的布线图形对所述重布线层进行曝光处理；在曝光处理后的布线图形处注入金属以形成重布线线路，其中，所述重布线线路实现所述裸芯片与外部焊盘的连接，和/或，所述重布线线路实现所述裸芯片的互联。
根据本发明实施例的晶圆级芯片扇出封装方法，通过激光直写光刻设备获取裸芯片的实际位置信息，并根据裸芯片的实际位置信息调整数字掩模版的原始布线图形，以及根据调整后的布线图形对所述重布线层进行曝光处理，即使裸芯片的位置发生转移，通过参照裸芯片转移后的位置调整数字掩膜版的布线图形，获得的最终重布线线路仍可以与裸芯片准确对接，从而能够实现裸芯片与另一裸芯片或外部焊盘之间的准确连接，降低裸芯片的贴片精度依赖，减小芯片互连的难度，减少断路和短路问题，提升芯片封装良率，且与采用实体掩膜版的方式相比，无需定制新的实体掩膜版，节约成本。
根据本发明的一些实施例，所述激光直写光刻设备包括自动对焦***，所述激光直写光刻设备根据调整后的布线图形对所述重布线层进行曝光处理，包括：所述激光直写光刻设备获取所述芯片单元的翘曲信息；所述自动对焦***根据所述翘曲信息调整曝光区域的对焦面；所述激光直写光刻设备根据调整后的布线图形在所述对焦面处对所述重布线层进行曝光。
根据本发明的一些实施例，所述提供芯片单元包括：提供临时衬底基板；将裸芯片贴附在所述临时衬底基板上，所述裸芯片的一侧设有多个凸点；将所述裸芯片和所述裸芯片的多个所述凸点进行塑封处理，以形成塑封层；将所述裸芯片的多个所述凸点裸露出所述塑封层；在多个所述凸点的一侧的所述塑封层表面上形成所述重布线层。
根据本发明的一些实施例，所述裸芯片的正面朝向所述临时衬底基板，将所述裸芯片的多个所述凸点裸露出所述塑封层，包括：将所述临时衬底基板与所述裸芯片和多个所述凸点进行剥离。
根据本发明的一些实施例，所述裸芯片为多个，多个所述裸芯片沿垂直于所述裸芯片所在平面的方向上的高度不等。
根据本发明的一些实施例，所述裸芯片的正面远离所述临时衬底基板，将所述裸芯片的多个所述凸点裸露出所述塑封层包括：对所述塑封层进行研磨，以裸露出多个所述凸点。
根据本发明的一些实施例，所述裸芯片为多个，多个所述裸芯片沿垂直于所述裸芯片所在平面的方向上的高度相等。
根据本发明的一些实施例，在将所述裸芯片贴附在所述临时衬底基板上之前，所述方法还包括：在所述临时衬底基板上涂覆临时键合胶。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的晶圆级芯片扇出封装方法的流程图。
图2是图1中所示的步骤S1的子步骤。
图3是图1中所示的步骤S4的子步骤。
图4是根据本发明另一实施例的晶圆级芯片封装方法的流程图。
图5示出了根据本发明实施例的晶圆级芯片扇出封装方法实现的裸芯片与调整后的重布线线路准确对接的示意图。
图6示出了根据本发明实施例的晶圆级芯片扇出封装方法的原始设计线路图的示意图。
图7示出了现有技术中的芯片封装过程中裸芯片发生转移之后无法与原始设计的重布线线路对接的示意图。
附图标记：
裸芯片1；凸点11；外部焊盘2；重布线线路3；原始设计线路图200。
具体实施方式
下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。
首先参照图6-图7简单介绍现有技术中的晶圆级芯片扇出封装技术存在的缺陷。
图6是原始设计线路图200，其中，裸芯片1的位置(裸芯片1上的凸点11的位置)、外部焊盘2的位置是预先确定好的，设计的重布线线路3可以实现与裸芯片1的凸点11的准确对接。
图7是实际贴片操作的线路示意图。由于将裸芯片1进行贴片时，裸芯片1的位置往往发生一定的偏移，因此，移位的裸芯片1无法与原始设计的重布线线路3进行准确对接，从而容易导致断路或短路问题。
为了解决上述问题，本发明实施例提出了一种晶圆级芯片扇出封装方法。下面参考图1-图5描述根据本发明实施例的晶圆级芯片扇出封装方法。
图1是根据本发明实施例的晶圆级芯片扇出封装方法的流程图，如图1所示，根据本发明实施例的晶圆级芯片扇出封装方法，可以包括以下步骤：
S1：提供芯片单元。
参照图5所示，其中，芯片单元包括裸芯片1和重布线层。重布线层位于裸芯片1上且覆盖裸芯片1，重布线层的作用是在曝光之后获得最终的重布线线路3，以实现裸芯片1的片间互联或裸芯片1与其他元件或结构的电连接。
S2：激光直写光刻设备获取裸芯片的实际位置信息。
其中，参照图5所示，首先需要将裸芯片1放置在预先确定的位置。然而，在实际操作中，裸芯片1在转移时容易发生偏移。由于预先设计好的重布线线路3的图形是针对裸芯片1的预先确定的位置而设计的，在裸芯片1的放置位置发生偏移后，预先设计好的重布线线路3是无法与裸芯片1实现准确对接的。为此，需要获得裸芯片1转移后的实际位置信息。实际位置信息包括裸芯片1被转移之后的角度信息和位置信息、以及裸芯片1转移之后的角度信息和位置信息相应地与裸芯片1的预先确定的角度信息和位置信息之间的偏差。当然，本发明不限于此，例如，也可通过自动光学检测(Automated Optical Inspection，AOI)设备获得裸芯片1的上述实际位置信息。
S3：激光直写光刻设备根据裸芯片的实际位置信息调整数字掩模版的原始布线图形。
其中，激光直写光刻设备采用数字掩膜版，数字掩膜版的布线图形可以根据输入指令进行更改。激光直写光刻设备基于数字掩膜版的布线图形对重布线层进行曝光处理，可以获得重布线线路3。
具体地，数字掩膜版的原始布线图形是根据裸芯片1的预先确定的位置设计的。当裸芯片1的位置发生变化时，为了确保最终要形成的重布线线路3与裸芯片1准确地对接，数字掩膜版的原始布线图形也需要进行调整，以根据裸芯片1的实际位置信息来获得调整后的数字掩膜版的布线图形。其中，激光直写光刻设备可以根据裸芯片1转移后的实际位置来进行自动计算、并修改原始布线图形以获得调整后的布线图形。
S4：激光直写光刻设备根据调整后的布线图形对重布线层进行曝光处理。
由于数字掩膜版的调整后的布线图形是根据裸芯片1的转移后的实际位置信息进行调整的，因此，根据调整后的布线图形对重布线层进行曝光处理后，可以将数字掩膜版的调整后的布线图形转移到芯片单元的重布线层上，从而确保最终形成的重布线线路3与裸芯片1准确对接，进而确保重布线线路3将该裸芯片1与该裸芯片1外的焊盘或该裸芯片1与其它裸芯片1进行准确连接。
S5：在曝光处理后的布线图形处注入金属以形成重布线线路，其中，所述重布线线路实现所述裸芯片与外部焊盘的连接，和/或，所述重布线线路实现所述裸芯片的互联。
具体地，在根据数字掩膜版的调整后的布线图形对重布线层曝光处理之后，可以获得调整后的重布线线路图形。然后，可以在重布线层上的布线图形处注入金属，以形成重布线线路。参照图5，在重布线线路图形是为了扩展裸芯片1的I/O连接点而设计的情况下，需要将裸芯片1上的凸点11与外部焊盘2进行电连接，从而其它的电子元器件可以通过外部焊盘2电连接到裸芯片1上的凸点11。在重布线线路图形是为了将多个裸芯片1互连而设计的情况下，以两个裸芯片1(但不限于此)为例进行说明，需要通过重布线线路3将这两个裸芯片1的其中一个裸芯片1上的凸点11连接至另一个裸芯片1上的凸点11，以实现这两个裸芯片1之间的互连。
由此，根据本发明实施例的晶圆级芯片扇出封装方法，基于激光直写光刻设备进行重布线曝光处理，激光直写光刻设备获取裸芯片1的实际位置信息，并根据所述实际位置信息调整数字掩模版的原始布线图形，以及根据调整后的布线图形对所述重布线层进行曝光处理，在裸芯片1的位置发生转移之后，通过调整后的数字掩膜版的布线图形获得的最终重布线线路3仍可以实现与裸芯片1的准确对接，从而能够实现裸芯片1与另一裸芯片1或外部焊盘2之间的准确连接，降低裸芯片1的贴片精度依赖，减小芯片互连的难度，减少断路和短路问题，提升芯片封装良率，且与采用实体掩膜版的方式相比，无需定制新的实体掩膜版，节约成本。
另外，结合图6和图7，现有技术中的晶圆级芯片扇出封装技术存在的另一缺陷在于，形成重布线线路图形的过程中需要进行曝光处理，由于芯片的曝光区域可能发生翘曲，从而导致曝光不良，影响重布线线路图形的准确性，最终影响重布线线路与芯片对接的精度。
为了解决该问题，在本发明实施例中，激光直写光刻设备可以包括自动对焦***。自动对焦***可以获得其与被摄主体之间的距离。例如，自动对焦***可以获得其与重布线层的各个位置之间的距离。由于芯片单元的重布线层容易发生一定程度的翘曲，从而导致对重布线层的曝光不良，最终降低形成的重布线线路3的精度。采用自动对焦***可以在上下方向上实时调整重布线层的曝光区域的对焦面，以提高曝光准确度，从而提高重布线线路图形的准确度。
具体地，参照图2，激光直写光刻设备根据调整后的布线图形对重布线层进行曝光处理的步骤S4可以包括：
S41：激光直写光刻设备获取芯片单元的翘曲信息。例如，翘曲信息可以包括自动对焦***测量的其与重布线层的各个位置之间的距离的差异。当然，本发明不限于此，例如，也可通过AOI设备获得芯片单元的翘曲信息。
S42：自动对焦***根据翘曲信息调整曝光区域的对焦面。自动对焦***可以获得其到芯片单元、尤其是重布线层的各个位置的距离，当芯片单元、尤其是重布线层发生翘曲时，这些距离会不同。当自动对焦***测量到距离发生变化时，其根据测得的距离实时调整对焦面，从而实现重布线层的准确曝光，避免曝光位置发生偏移。
S43：激光直写光刻设备根据调整后的布线图形在对焦面处对重布线层进行曝光。
通过上述步骤S41-S42，可以对芯片单元的重布线层实施自动对焦，可以实现对重布线层的准确曝光，解决由于芯片单元翘曲导致的曝光不良的问题，从而可以最终获得准确的重布线线路图形，实现重布线线路3与裸芯片1的精准对接。
可选地，如图3所示，提供芯片单元的步骤S1可以具体包括：
S11、提供临时衬底基板。
该临时衬底基板例如可以为玻璃基板，但不限于此。
S12、将裸芯片贴附在临时衬底基板上，裸芯片的一侧设有多个凸点。
如图5所示，裸芯片1上的多个凸点11为裸芯片1上的电连接点，用于连接至外部焊盘2或其它裸芯片1。因此，需要在裸芯片1的设有多个凸点11的一侧进行线路设计。临时衬底基板在提供芯片单元的后续步骤中为裸芯片1提供暂时的支撑和保护作用。
S13、将裸芯片和裸芯片的多个凸点进行塑封处理，以形成塑封层。
在此步骤中，可以向裸芯片1上涂覆一层塑封胶，以覆盖裸芯片1和裸芯片1上的凸点11，从而形成裸芯片1和裸芯片1上的凸点11的塑封层。塑封层不仅可以覆盖裸芯片1，还可以扩展裸芯片1的重布线区域，例如，塑封层的面积可以根据重布线线路3的区域而确定。塑封层可以位于裸芯片1的设有多个凸点11的一侧表面上，或者也可以位于裸芯片1的与该一侧表面相反的另一侧表面上。
S14、将裸芯片的多个凸点裸露出塑封层。参照图5-图7，由于凸点11是裸芯片1上的电连接点，需要将凸点11扩展到裸芯片1外部以扩展裸芯片1的I/O(Input/Output，输入/输出)连接点，或者需要将凸点11与其它裸芯片1电连接，这就需要在该裸芯片1的凸点11与该I/O连接点之间或者该裸芯片1的凸点11与其它裸芯片1的凸点11之间形成连接线路。为此，需要将该裸芯片1的凸点11裸露出来，例如，至少裸露出该裸芯片1的凸点11的表面。
S15、在多个凸点的一侧的塑封层表面上形成重布线层。
需要在塑封层的裸露出凸点11的一侧表面上形成重布线层。由此，可以利用数字掩膜版的调整后的布线图形将重布线层曝光以得到重布线线路图形，根据获得的重布线线路图形制作的重布线线路3可以直接与凸点11对接。
通过步骤S11-S15，可以实现在塑封层上进行线路设计，无需印制电路板(PrintedCircuit Board，PCB)，可以减小完成封装后的整个芯片封装体的厚度。当芯片封装体用于电子设备例如手机时，不仅可以降低整个电子设备的厚度，还可以降低功耗，提高电子设备的便携性和美观性。
在实施例中，在进行重布线处理时，包括芯片朝上处理和芯片朝下处理，下面分别说明。
根据本发明的一些可选实施例，裸芯片1的正面朝向临时衬底基板，这为芯片朝下的情况。在本发明的描述中，表述“裸芯片1的正面”指的是裸芯片1的设有多个凸点11的一侧表面，与裸芯片1的该一侧表面相反的另一侧表面为裸芯片1的背面。此时，临时衬底基板覆盖裸芯片1的正面，塑封层覆盖裸芯片1的背面。由此，将裸芯片1的多个凸点11裸露出塑封层的步骤S14可以包括：
S141、将临时衬底基板与裸芯片和多个凸点进行剥离。由于临时衬底基板覆盖裸芯片1和裸芯片1上的多个凸点11，为了将多个凸点11裸露出塑封层，只需将临时衬底基板剥离下来，即可裸露出多个凸点11。此步骤操作简单，简化了芯片封装流程。
在裸芯片1的正面朝向临时衬底基板的情况下，此时裸芯片1的正面朝下。因此，在将临时衬底基板剥离下来之后，且在塑封层的表面上形成重布线层之前，需要将裸芯片1进行翻转，以使裸芯片1的正面朝上，从而方便在塑封层的表面上形成重布线层。
进一步地，裸芯片1为多个。在本发明的描述中，“多个”的含义是两个或两个以上。可选地，多个裸芯片1可以通过将合格的芯片切割分离而形成。在裸芯片1的正面朝向临时衬底基板的情况下，多个裸芯片1沿垂直于裸芯片1所在平面的方向上的高度可以不等。例如，多个裸芯片1可以为相同或不同类型的芯片，例如，电容芯片、处理器芯片等。由于在多个裸芯片1均正面朝向临时衬底基板的情况下，多个裸芯片1各自的多个凸点11与临时衬底基板接触，这就可以保证多个裸芯片1的凸点11保持在同一平面上。这不仅方便进行多个裸芯片1之间的重布线线路3的制作，还可以确保整个封装体的厚度均匀。
当然，本发明不限于此。在多个裸芯片1的正面朝向临时衬底基板的情况下，多个裸芯片1沿垂直于裸芯片1所在平面的方向上的高度也可以相等。此时，多个裸芯片1的凸点11仍保持在同一平面上。
根据本发明的另一些可选实施例，裸芯片1的正面远离临时衬底基板，这为芯片朝上的情况。此时，裸芯片1的背面被临时衬底基板覆盖，裸芯片1的正面(即设有凸点11的一侧表面)被塑封层覆盖。由此，将裸芯片1的多个凸点11裸露出塑封层的步骤S14可以包括：
S142、对塑封层进行研磨，以裸露出多个凸点。
具体地，可以对塑封层的整个表面进行研磨，直至将裸芯片1的多个凸点11充分裸露出。可选地，研磨后的塑封层的整个表面为平坦表面，以使在塑封层上形成的重布线层厚度均匀且表面平坦。
进一步地，在裸芯片1的正面远离临时衬底基板的情况下，裸芯片1为多个，多个裸芯片1沿垂直于裸芯片1所在平面的方向上的高度相等。例如，多个裸芯片1可以为高度相同的类型相同或不同的芯片。由于在多个裸芯片1均正面远离临时衬底基板的情况下，多个裸芯片1各自的多个凸点11朝上且均与塑封层接触，多个裸芯片1的背面与临时沉积基板接触，则多个裸芯片1的背面处于同一平面上。为了确保该多个裸芯片1的凸点11保持在同一平面上，多个裸芯片1的高度必须相等。
可选地，多个裸芯片1的各个凸点11的高度相等。
可选地，参照图4，在将裸芯片贴附在临时衬底基板上之前，晶圆级芯片扇出封装方法还包括以下步骤：
S0、在临时衬底基板上涂覆临时键合胶。
具体地，首先，在临时衬底基板的需要放置裸芯片1的一侧表面上涂覆临时键合胶，然后将裸芯片1放置在临时衬底基板的该一侧表面上。涂覆临时键合胶可以保证裸芯片1暂时牢固地贴附在临时衬底基板上。该临时键合胶可以与临时衬底基板分离。
在本发明的描述中，需要理解的是，术语“厚度”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一些实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (7)

1.一种晶圆级芯片扇出封装方法，其特征在于，包括以下步骤：
提供芯片单元，其中，所述芯片单元包括裸芯片和重布线层；
激光直写光刻设备获取所述裸芯片的实际位置信息；
所述激光直写光刻设备根据所述实际位置信息调整数字掩模版的原始布线图形；
所述激光直写光刻设备根据调整后的布线图形对所述重布线层进行曝光处理；
在曝光处理后的布线图形处注入金属以形成重布线线路，其中，所述重布线线路实现所述裸芯片与外部焊盘的连接，和/或，所述重布线线路实现所述裸芯片的互联，
其中，所述激光直写光刻设备包括自动对焦***，所述激光直写光刻设备根据调整后的布线图形对所述重布线层进行曝光处理，包括：
所述激光直写光刻设备获取所述芯片单元的翘曲信息；
所述自动对焦***根据所述翘曲信息调整曝光区域的对焦面；
所述激光直写光刻设备根据调整后的布线图形在所述对焦面处对所述重布线层进行曝光。
2.根据权利要求1所述的晶圆级芯片扇出封装方法，其特征在于，所述提供芯片单元包括：
提供临时衬底基板；
将裸芯片贴附在所述临时衬底基板上，所述裸芯片的一侧设有多个凸点；
将所述裸芯片和所述裸芯片的多个所述凸点进行塑封处理，以形成塑封层；
将所述裸芯片的多个所述凸点裸露出所述塑封层；
在多个所述凸点的一侧的所述塑封层表面上形成所述重布线层。
3.根据权利要求2所述的晶圆级芯片扇出封装方法，其特征在于，所述裸芯片的正面朝向所述临时衬底基板，将所述裸芯片的多个所述凸点裸露出所述塑封层，包括：将所述临时衬底基板与所述裸芯片和多个所述凸点进行剥离。
4.根据权利要求3所述的晶圆级芯片扇出封装方法，其特征在于，所述裸芯片为多个，多个所述裸芯片沿垂直于所述裸芯片所在平面的方向上的高度不等。
5.根据权利要求2所述的晶圆级芯片扇出封装方法，其特征在于，所述裸芯片的正面远离所述临时衬底基板，将所述裸芯片的多个所述凸点裸露出所述塑封层，包括：
对所述塑封层进行研磨，以裸露出多个所述凸点。
6.根据权利要求5所述的晶圆级芯片扇出封装方法，其特征在于，所述裸芯片为多个，多个所述裸芯片沿垂直于所述裸芯片所在平面的方向上的高度相等。
7.根据权利要求2所述的晶圆级芯片扇出封装方法，其特征在于，在将所述裸芯片贴附在所述临时衬底基板上之前，所述方法还包括：
在所述临时衬底基板上涂覆临时键合胶。
CN202110310266.6A 2021-03-23 2021-03-23 晶圆级芯片扇出封装方法 Active CN113097080B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110310266.6A CN113097080B (zh) 2021-03-23 2021-03-23 晶圆级芯片扇出封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110310266.6A CN113097080B (zh) 2021-03-23 2021-03-23 晶圆级芯片扇出封装方法

Publications (2)

Publication Number Publication Date
CN113097080A CN113097080A (zh) 2021-07-09
CN113097080B true CN113097080B (zh) 2024-05-07

Family

ID=76669165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110310266.6A Active CN113097080B (zh) 2021-03-23 2021-03-23 晶圆级芯片扇出封装方法

Country Status (1)

Country Link
CN (1) CN113097080B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116502589B (zh) * 2023-06-29 2023-09-12 苏州铂煜诺自动化设备科技有限公司 一种多层布线封装的布线方法、装置、设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169055A (ja) * 1992-05-28 1994-06-14 Sony Corp マルチチップパッケージ型半導体装置の製造方法
TW200951672A (en) * 2008-06-10 2009-12-16 Cadence Design Systems Inc System and method for modifying a data set of a photomask
CN102959469A (zh) * 2010-02-26 2013-03-06 密克罗尼克麦达塔公司 用于针对多个层的对准优化的方法和装置
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
CN104465418A (zh) * 2014-12-24 2015-03-25 南通富士通微电子股份有限公司 一种扇出晶圆级封装方法
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456387B2 (en) * 2009-02-18 2013-06-04 Global Oled Technology Llc Display device with chiplet drivers
US10042974B2 (en) * 2016-05-30 2018-08-07 Camtek Ltd. Inspecting a wafer using image and design information

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169055A (ja) * 1992-05-28 1994-06-14 Sony Corp マルチチップパッケージ型半導体装置の製造方法
TW200951672A (en) * 2008-06-10 2009-12-16 Cadence Design Systems Inc System and method for modifying a data set of a photomask
CN102959469A (zh) * 2010-02-26 2013-03-06 密克罗尼克麦达塔公司 用于针对多个层的对准优化的方法和装置
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
CN104465418A (zh) * 2014-12-24 2015-03-25 南通富士通微电子股份有限公司 一种扇出晶圆级封装方法
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法

Also Published As

Publication number Publication date
CN113097080A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US5837566A (en) Vertical interconnect process for silicon segments
CN106465545B (zh) 半导体器件和用于通过动态通孔剪切进行的板式封装的自适性图案化方法
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
JP6174487B2 (ja) ワークピース上にパターンを生成するための方法および装置
JP4720469B2 (ja) 貼り合わせ半導体装置製造用の露光方法
TWI742485B (zh) 半導體裝置製造中的移位控制方法
JP2003007608A (ja) アライメント方法、露光装置およびデバイス製造方法
JP2015524155A (ja) 圧縮可能な構造を用いたマルチチップモジュールにおけるアライメントの維持
CN113097080B (zh) 晶圆级芯片扇出封装方法
US7514273B2 (en) Method for applying rewiring to a panel while compensating for position errors of semiconductor chips in component positions of the panel
TWI772829B (zh) 半導體封裝之佈線校正方法
CN103943464A (zh) 对准标记的形成方法
CN100499094C (zh) 半导体元件
US20100045959A1 (en) Photolithography apparatus with leveling element and method for leveling a wafer
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
US7485500B2 (en) Chip module and method for producing a chip module
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
US11506982B2 (en) Prism-mask for angled patterning applications
JP2000340741A (ja) マルチチップモジュールの製造方法および製造装置
JP2001028422A (ja) マルチチップモジュール及びその製造方法、製造装置
CN108713264B (zh) 集成电光模块装配件
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP4501257B2 (ja) テープキャリア用露光装置
Kitamura et al. Novel exposure system for FOWLP and MCM photolithopraphy process
CN117219605A (zh) 多芯片封装结构及其制作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant