JP5767254B2 - パターンアライメントを行うための方法および装置 - Google Patents

パターンアライメントを行うための方法および装置 Download PDF

Info

Publication number
JP5767254B2
JP5767254B2 JP2012554361A JP2012554361A JP5767254B2 JP 5767254 B2 JP5767254 B2 JP 5767254B2 JP 2012554361 A JP2012554361 A JP 2012554361A JP 2012554361 A JP2012554361 A JP 2012554361A JP 5767254 B2 JP5767254 B2 JP 5767254B2
Authority
JP
Japan
Prior art keywords
workpiece
die
dies
pattern data
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012554361A
Other languages
English (en)
Other versions
JP2013520825A (ja
Inventor
ワールステン,ミカエル
グスタフソン,パー‐エリック
Original Assignee
マイクロニック エービー
マイクロニック エービー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロニック エービー, マイクロニック エービー filed Critical マイクロニック エービー
Publication of JP2013520825A publication Critical patent/JP2013520825A/ja
Application granted granted Critical
Publication of JP5767254B2 publication Critical patent/JP5767254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Image Processing (AREA)

Description

本発明は、、主に、製品製造におけるワークピースのレーザーパターン画像化に関する。前記製品製造は、レーザー直描画像化デバイスを用いた感光表面のパターニングを含む。より詳細には、本発明は、コンポーネント(例えば、ダイ)に対してパターンアライメントをを行うための方法および装置に関する。
異なる電気回路パターンを有する一連の層を構築する方法において、プリント回路基板を製造することは一般的である。この目的のために、基板上に電気回路パターンを書き込むための画像化デバイスとしてレーザー直描書込器を用いたパターン生成器が周知である。例えば、プリント回路基板を集積回路と共に製造する際、半導体材料の小型ブロックの形状をした複数のダイが用いられる。これらのダイそれぞれには機能電子回路が設けられ、これらの領域上機能電子回路は、プリント回路基板ワークピース上に(例えば、キャリアシリコンウェーハの形態で)分配される。その後、これらのダイをさらなる材料層で被覆することで、一連の製造ステップにおいて集積回路を形成する。製造プロセスにおいて、1つまたは複数のパターニングステップにおいて、ワークピースの選択された層上にパターンを生成する。
パターン生成
例えばコンポーネントの接続点または接触パッド(例えば、所望の電気回路内のダイ)を連結するために生成された電気回路パターンを形成する目的のために、ワークピースの層上にパターンを生成する。本明細書中、「ダイ」という表現は、任意の電子コンポーネント(例えば、受動コンポーネント、能動コンポーネント、または電子部と関連付けられた他の任意のコンポーネント)を指すものとして一般的に用いられる。このようなパターンは、書き込みプロセスまたは印刷プロセスにおいて生成される。このようなプロセスにおいて、回路パターンの画像が投射され、ワークピース上の導電性層を被覆する表面層上に書き込み印刷される。
この文脈において、書き込みおよび印刷は広い意味でとられるべきである。例えば、表面上へのパターンの投射、書き込みまたは印刷を挙げると、例えば、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニール、アブレーション、光ビームによる表面における他の任意の変更がある。
用いられる感光表面材料の種類に応じて、前記感光表面層の未露出部分または露出部分を除去して、前記ワークピース上にエッチングマスクを形成する。その後、前記マスク被覆されたワークピースをエッチングして、前記導電性層上に所望の電気回路パターンを形成する。このコンセプトの別の例として、パターンを用いて、下側の層上に材料を堆積させる例がある(例えば、前記ワークピース上に電気回路パターンまたは接続点を形成する例)。
パターン生成器
パターン生成器は、例えばレーザー直描画像化(LDI)システムによって実現される。このレーザー直描画像化(LDI)システムは、感光表面上にパターンをレーザーによって書き込むように構成される。前記レーザーは、レーザービームによって前記表面を走査する。前記レーザービームは、画像パターンデータに従って変調され、所望の電気回路パターンを示す画像を形成する。
発明の特定の背景
本分野における製造方法の近年の発展に起因して、コストおよび性能における利点が期待されており、埋設ダイ技術およびウェーハレベルパッケージング技術に対する興味が増している。これらの技術は異なる名称の技術ではあるが、ダイ埋設および関連問題において共通している。
しかし、層パターニングを用いた集積回路および他の製品の製造の発展において、生産性に影響を与える多様な要素が存在スル。ダイの配置およびパターンのアライメントは、これらの技術を用いた製造プロセスの歩留まり全体を決定する重要な要素である。例えば、ウェーハレベルパッケージングにおいて、ファンアウトプロセスには、生産性を制限する段階が含まれる。
アライメントおよびオーバーレイの制御
印刷パターンを各ダイの機能電子回路内の接続点またはワークピースの同一層または異なる層内の他のパターンと適合させるために、前記印刷パターンをワークピースの特定のフィーチャ(例えば、ダイ)とアライメントさせる必要がある。オーバーレイ制御とは、多層構造上におけるパターンツーパターンアライメントの監視および制御を記述する用語である。
従来技術において、撮像装置(例えば、CCDカメラ)を含む測定システムは、ワークピースの位置およびワークピース上の選択されたフィーチャを決定するためのアライメント手順において一般的に用いられる。例えば、これらのカメラは、ワークピースのフィーチャ(例えば、ワークピース上の縁部またはマーキング)を検出するために用いられ、前記画像内のフィーチャの位置を用いて、パターン生成器内の基準に相対する実際の物理的位置を計算する。元々設計された画像パターンデータの基礎となる理想的な物理的状態からの実際の物理的状態の逸脱を補償する方法については、多様な方法がある。例えば、画像パターンデータを調節した後、前記調節された画像パターンデータに応じて、パターンを書き込む。別の例において、書込器の座標系を調節して補償を行い、調節された座標系内に元々のパターンデータを書き込む。
ワークピース上へのダイの配置
従来技術のパターニングシステムの場合、パターンとダイとの間のアライメントを得るために、ワークピース上にダイを高精度に配置する必要がある。このような必要性の原因として、従来技術パターニングシステムにおいて用いられているステッパおよびアライナーは、パターニングプロセスを大幅に遅延させること無く個々のダイに対するアライメントを行う能力において制限がある点がある。このような制限に起因して、パターニングされた層を含む製品を製造するプロセスのペースを決定するタクトタイムについての現在の要求が満たすことができなくなっている。従来技術において、これらのダイを前記ワークピース上に高精度に配置し、共晶接合または接着剤によって前記ワークピース上に前記ダイを締結する。このようなプロセスには、極めて時間がかかる。
ピックアンドプレースマシンによるワークピース上へのダイの配置
製造速度の高速化のために、当該分野において、ワークピース上へのダイの分配をピックアンドプレースマシンによって行うことが所望されている。しかし、現在のピックアンドプレースマシンの場合、従来技術のパターン生成器がアライメントを管理するために必要な配置精度を維持しつつ、製造プロセスのタクトタイムに必要な速度を保持することができない。ピックアンドプレースマシンによって保持されたダイの場合、ランダムな位置誤差のあるものとしてみなされ得る。
ファンアウトプロセス
ファンアウトプロセスは、プロセスの一例であり、ワークピース上のダイの接続点への接続のための導電性経路を配置構成するステップを含む。前記ダイを被覆する再分配層に回路パターンを設ける。前記回路パターンは、前記ダイとアライメントされ、(例えばはんだボールにより)接触パッドへ接続される。前記はんだボールは、前記再分配層上に分配され、垂直電気接続部内の別の層へとアパチャによって延びる。前記アパチャはビアと呼ばれ、異なる層内の導体間の垂直相互接続アクセスのために用いられる。層間のアライメントは、ファンアウトプロセスおよび従来技術のファンアウトプロセスにおいて、重要な要素である。なぜならば、ダイ配置が不正確である場合、従来技術パターニングシステムにおける個々のダイへに対するアライメント性能低下に起因して、コスト効率が下がるからである。図1は、従来技術プロセスにおける埋設ダイの一例の模式図のであり、ファンアウトウェーハレベルパッケージングプロセスを示す。以下、このプロセスについてさらに詳述する。
従来技術
従来技術のパターン生成器およびアライメントの例について、以下の特許公開文献に開示がある:US2003/0086600(「Multilayer Printed Circuit Board Fabrication System and Method」、WO03/094582および関連US2005/0213806(Al)(「A System and Method for Manufacturing Printed Circuit Boards Employing Non−uniformly Modified Images」)。
これらの従来技術においては、パターン画像データに応じて電気回路パターンをプリント回路基板上に書き込むように適合されたレーザー直描画像化システムの形態をしたパターン生成器の一般的機能についての記載がある。これらの公開文献においては、基板上のパターンのアライメントのための従来技術についてさらに記載がある。
従来技術における問題
図2は、ウェーハ200の形態をしたワークピース上に配置されたダイ202の一例を示す。これらのダイ202は、大域的レベルでは組織的に配置されているが、局所的レベルでは非組織的に配置されている。簡潔にいうと、製造速度を高速化させるために、ダイ配置配置の精度を低下させさらには図2に示すように非組織的にする必要がでてくる。しかし、ダイのランダムな位置誤差に起因して、従来のアライナーでは所望のオーバーレイ性能を達成するのは比較的困難となる。従来技術において、EGAアライメント(向上した大域的アライメント)能力により、従来のステッパ技術において、デバイスのパッケージング露出率を比較的厳しい設計規則で上昇させることが可能となっている。この場合、このようなステッパは、いくつかのダイが同一ダイに適合するという仮定の下、同一の変換パターンをこれらのダイに対して露出させる。あるいは、仕様からの過大な逸脱可能性を回避するために、同一パターンを少数のダイに対して露出させる。
図3は、局所的アライメントの問題(ここでは、2つのダイからなる群中の個々のダイ300へのアライメント)に対処するための従来技術の印刷方法をす。図3に示すように、露出領域は、各ダイに合わせた両領域に分割される。図中、Aは1x1フィールドにおいて2ドロップインダイであり、本例において390露出ショット/ウェーハが必要となる。Bは2x2フィールドにおける縁部のオーバー印刷であり、103ショット/ウェーハが必要となる。Cは5x3フィールドにおける縁部のオーバー印刷であり、34ショット/ウェーハが必要となる。この従来技術の方法における露出は、ステッパによって行われる。しかし、この従来のアプローチの場合、各ショットの再アライメントが必要となるため、比較的タクトの犠牲が大きい。
問題
本発明の主な目的は、ファンアウトプロセスコスト効率を向上させることである。本発明によって解消されるより詳細な問題は、ダイ配置精度のマージンを入手しつつ、ワークピース上の個々のダイに対するパターンアライメントをより効率的に達成することである。
添付の特許請求の範囲に記載の方法および/または装置および/またはコンピュータプログラム製品を提供することにより、上記の主な目的は達成され、上記問題は解消される。本発明は、製品製造におけるワークピースのレーザーパターン画像化に適用することができる。前記製品製造は、レーザー直描画像化デバイスを用いた表面のパターニングを含む。例えば、表面上へのパターンの投射、書き込みまたは印刷によるパターニングは、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニール、アブレーション、光ビームによる表面の他の任意の変更などを含み得る。
このような製品の例を挙げると、プリント回路基板PCB、基板、可撓性ロール基板、可撓性ディスプレイ、ウェーハレベルパッケージWLP、可撓性電子部、ソーラーパネルおよびディスプレイがある。本発明は、直描書き込みマシン内のダイによって、このような製品のためにワークピース上へこのような感光表面をパターニングすることに関する。ここで、ワークピースは、レーザー直描画像化システムによってパターンを表面に印刷することが可能な表面層の任意のキャリアであり得る。
上気したようなより詳細な特定の問題は、前記ワークピース上へ書き込まれるべき調節された回路パターンデータを作成することにより、解消される。前記回路パターンデータは、元々のパターンデータおよびと、前記ワークピース上に分配されたダイの変換された位置との双方に依存する。この解法により、本発明を用いることで、低精度またはさらには前記ワークピース上のダイの任意の配置が可能なダイへのパターンアライメントが可能となる。
以下、添付図面を参照して、本発明についてさらに説明する。
従来技術プロセスにおける埋設ダイの例の模式図であり、ファンアウトウェーハレベルパッケージングプロセスを示す。 ワークピースの上にダイが分配されている様子の例の模式図である。 個々のダイまたはダイの群へのアライメントのための従来技術の方法の例の模式図である。 ダイ上のアライメントマークの例の模式図である。 本発明の実施形態による、個々のダイに対する局所的パターンの適合の例の模式図である。 本発明の実施形態による、個々のダイに対する局所的パターンの適合の例の模式図である。 本発明の実施形態による方法のフロー図である。 本発明の実施形態による局所的座標系の調整の例の模式図である。 ワークピース上にダイが分配された様子の例の模式図であり、前記ワークピースの形状に応じたダイの局所的配置および配向および大域的配置および配向を示す。 本発明の実施形態によるパターンとダイとの間のアライメント方法のフロー図である。 本発明の実施形態によるワークピースのパターニングするための装置のブロック図である。
本文において用いられる用語および実施形態の説明
ワークピース
本出願の記載の目的のために、「ワークピース」という用語は、表面層の任意のキャリアを指す。前記表面層上には、レーザー直描画像化システムによってパターンを印刷することができる(例えば、プリント回路基板ワークピースまたは有機基板のためのシリコン基板またはシリコンウェーハ)。ワークピースは、任意の形状(例えば、円形、矩形または多角形)にすることができ、また、任意のサイズ(例えば、1ピースまたはロール状)にすることができる。
ダイ
本出願の記載の目的のために、「ダイ」という用語は、受動コンポーネント、能動コンポーネント、または電子部品を関連付けられた他の任意のコンポーネントを指す。
例えば、小型の材料ブロックであり得る。前記ブロック上に、所与の機能回路が作製される。
局所的アライメント
本出願の記載の目的のために、「局所的アライメント」という用語は、個々のダイまたはダイのグループ上のアライメントフィーチャ(例えば、アライメントマーク)に相対するアライメントを指す。
大域的アライメント
本出願の記載の目的のために、「大域的アライメント」とは、ワークピース上のアライメントフィーチャ(例えば、アライメントマーク)に相対するアライメントを指す。
多様な説明
図面を明確にするため、層の厚さおよび領域は誇張されている。図面の記載中、同様の参照符号は、同様の要素を指す。
本明細書中、詳細な例示的実施形態を開示する。しかし、本明細書中の特定の構造および機能についての詳細は、例示的実施形態を記述するための例示に過ぎない。例示的実施形態は、多くの代替的形態で実現することが可能であり、本明細書中に記載の例示的実施形態のみに限定されるべきではない。
しかし、例示的実施形態を開示の特定の実施形態に限定することは意図されておらず、例示的実施形態は適切な範囲内の改変物、均等物および代替物を全て網羅するものであることが理解されるべきである。
本明細書中、「第1の」、「第2の」などの用語が多様な要素を指すために用いられるが、これらの要素はこれらの用語によって限定されるものではないことが理解される。これらの用語は、要素を相互に区別するためのみに用いられる。例えば、例示的実施形態の範囲から逸脱することなく、第1の要素を第2の要素と置き換えることが可能であり、同様に第2の要素を第1の要素と置き換えることも可能である。本明細書中用いられる「および/または」という用語は、関連付けられた1つ以上のアイテムの任意の組み合わせおよび全ての組み合わせを示す。ある要素が別の要素へと「接続された」または「連結された」と記載されている場合、当該要素は、その他の要素に直接接続または連結することができ、あるいは介在要素を介在させてもよいことが理解される。これとは対照的に、ある要素が別の要素に「直接接続された」または「直接連結された」と記載されている場合、介在要素は存在しない。要素間の関係を記述するために用いられる他の用語も同様に解釈されるべきである(例えば、「〜の間」と「〜の間に直接」との場合、「隣接して」と「直接隣接して」の場合)。
本明細書中において用いられる用語は、特定の実施形態を説明するためのみに用いられ、例示的実施形態に限定することを意図していない。本明細書中用いられる単数形である「a」、「an」および「the」には、文脈から明らかに違うことが分かる場合を除いて、複数形も含まれる。また、「含む」、「含む」、「含む」、「および/または」および「含む」という本明細書中用いられる用語は、記載のフィーチャ、整数、ステップ、動作、要素および/またはコンポーネントの存在を指すが、1つ以上の他のフィーチャ、整数、ステップ、動作、要素、コンポーネントおよび/またはこれらの群の存在または付加を排除するものではないことがさらに理解される。
またいくつかの代替的実行様態において、記載の機能/行為が図面中に記載の順序で行われない場合がある点に留意されたい。例えば、関連する機能/行為に応じて、連続的に図示されている数字が実質的に同時に行われる場合もあるし、あるいは逆の順序で実行される場合がある。
例示的実施形態は、パターンおよび/または画像の読み出しおよび書き込み対象となるワークピース(例えば、基板またはウェーハ)の走査に関する。また、例示的実施形態は、ワークピースの測定にも関する。例示的な基板またはウェーハを挙げると、フラットパネルディスプレイ、プリント回路基板(PCB)、可撓性プリント回路基板(FPB)、可撓性電子部、印刷電子部、パッケージング用途基板またはワークピース、光起電性パネルなどがある。
例示的実施形態によれば、書き込みおよび書き込みは広範な意味として理解されるべきである。例えば、書き込み動作を挙げると、比較的小型であるかまたは比較的大型であるワークピースの顕微鏡法、検査、計測、分光法、干渉分光法、散乱計測などがある。書き込みを挙げると、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニーリング、アブレーション、光ビームによる他の任意の表面変更などがある。
本発明は、ワークピースのパターニングのための方法、装置およびコンピュータプログラム製品において具現化される。
上述したようなより詳細な問題は、ワークピース上へ書き込まれるべき調節された回路パターンデータを作成することにより、解消される。前記回路パターンデータは、元々のパターンデータと、前記ワークピース上に分配されたダイの変換された位置との双方に依存する。この解法により、本発明により、低精度またはさらには前記ワークピース上へのダイの任意の配置を可能とするパターンアライメントが可能となる。
直描書き込みマシンには、書き込み動作を制御するための座標系が設けられる。前記ワークピース上には、ダイが分配される。前記ワークピース上に分配されたダイは、元々の回路パターンデータの形態をした回路パターンと関連付けられる。
コンピュータシステムが、前記ワークピースと関連付けられた測定データを受信するように適合される。前記測定データは、前記ワークピース上に分配された複数のダイまたはダイ群の前記ワークピースの少なくとも1つの基準フィーチャに相対する測定位置を示す。前記ワークピースとの関連付けのために、前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップとがさらに設けられる。
変換動作は、前記ワークピース上に分配された複数のダイまたはダイ群の測定位置を、前記直描書き込みマシンの座標系内において規定された変換位置へと変換するように構成される。前記変換は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係に基づいて行われる。その後、前記ワークピース上への書き込み対象としての調節された回路パターンデータが、前記元々のパターンデータおよび前記変換された位置双方に基づいて作成される。前記調節された回路パターンデータは、前記調節された回路パターンが少なくとも前記ワークピース領域の一部に適合するように、前記複数のダイまたはダイ群の回路パターンを示す。その後、前記調節された回路パターンデータに従って、前記ワークピース上に書き込む。
本発明の動作環境
本発明は典型的には、走査レーザー直描画像化(LDI)システムにおいて用いられる。前記走査レーザー直描画像化(LDI)システムは、例えば上気した従来技術公開文献US2003/0086600に開示のようなレーザー直描書込器を含む。本発明の実施形態の実行に用いることが可能なマシンの一例として、同文献を参考のため援用する。このようなシステムにおいて、ワークピースの感光表面層上をレーザービームで走査して、パターン画像データに従ったパターンに対して前記層を露出させる。本発明の異なる実施形態を挙げると、例えばパターニングのためのパターニング装置がある。前記パターニングは、表面上にパターンを投射、書き込みまたは印刷することによって行われる。前記投射、書き込みまたは印刷は、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニーリング、アブレーション、光ビームによる他の任意の表面変更などを含み得る。
前記システムは好適には、特に調節、補償または変換が可能な画像パターンデータに応じてパターニング(例えば、レーザービーム走査)を制御するように適合されたコンピュータを含む。前記システムは、コンピュータ化された測定システムをさらに含むかまたは前記コンピュータ化された測定システムにさらに連結される。前記コンピュータ化された測定システムは典型的には、CCDカメラおよび認識ソフトウェアを含む。前記認識ソフトウェアは、対象物(例えば、ダイ)またはフィーチャ(例えば、ワークピース上のアライメントマーク)を認識するように適合される。前記測定システムからの測定データは、アライメントシステムにおいて元々の画像パターンデータを適合することで、想定状態からの前記ワークピースの逸脱を補償する際に用いられる。本発明の実行においては、本発明の方法のステップを実行するように適合された、特定に設計されたコンピュータプログラムがコンピュータに設けられる。
本発明は、ワークピース(例えば、シリコン基板、有機基板またはaウェーハ)上において動作するように適合される。ぜワークピース上の任意の位置には、ダイが分配および配置される。前記ダイの位置は、三次元座標系において規定され、配置および配向を示す。例えば、前記ワークピース上へのダイの配置がピックアンドプレースマシンによって行われた場合、前記ダイの配置精度が低下する。前記ダイは典型的には、表面層上に印刷されるべき回路パターンとアライメントされ、これにより、例えばファンアウトプロセスにおいて前記回路パターン前記ダイの接続点へと接続することが可能となる。好適な実施形態は、直描書き込みマシンおよびアライメントシステムにおいて実行されるか、または、直描書き込みマシンおよびアライメントシステムと協働して実行される。
ファンアウトプロセスの例
図1は、ファンアウトウェーハレベルパッケージングプロセスの従来技術のプロセスの説明における、埋設ダイの例の模式図である。このような従来のファンアウトプロセスは、ここではInfineon(供給元:Infineon)によって提供されていることが公知である従来技術のファンアウトウェーハレベルパッケージングによって例示され、典型的には以下のステップを含む:
ステップ1:ラミネートキャリア(例えば、キャリアウェーハ)を設け、粘着テープ上のダイを受容するように配置する。
ステップ2:(1種類または複数の種類の)複数のダイをピックアンドプレースマシンによって前記キャリア上に配置する。
ステップ3:前記ダイおよび前記粘着テープ上に圧縮成形を行って、前記ダイを成形キャリアウェーハ内に固定する。
ステップ4:前記キャリアを前記粘着テープおよび前記成形キャリアウェーハから分離する。
ステップ5:例えば剥離によって粘着テープを前記成形ウェーハから除去して、再構築ウェーハを得る。
前記ダイを前記成形キャリアウェーハ上に配置した後、1つ以上のパターニングステップを前記ウェーハ上に行う。例えば、以下から選択する。
ステップ6:誘電体堆積およびパターニング。恐らくはこのステップを複数回。
ステップ7:メタライゼーションおよびパターニング。
ステップ8:誘電体の堆積およびパターニング。
ステップ9:ダイ接続点に連結された接触パッドへ外部端子を電気接続するための半田バンプ堆積を達成する。
本発明の実施形態は、コスト効率向上のために、この種のファンアウトプロセスにおけるパターニングステップにおいてアライメントを行うように適合される。
任意に配置されたダイを用いたワークピース
背景についての記載において簡単に述べたように、図2は、ワークピース200上に複数のダイ202を分配した例の模式図である。この例において、再構築ウェーハがeWLBパッケージング構造内に設けられ、ここで、eWLBは、埋設ウェーハレベルボールグリッドアレイの略語である。図2に示すように、従来の場合、ダイ配置は非組織的に行われており、印刷フィールド(すなわち、プリント回路パターンのフィールド)は、異なるダイに相対して異なる登録誤差を持ち、実際、このようにして生成されたワークピースは、ランダムな位置誤差を有する。本発明は、例えばこの種のワークピース内の埋設ダイに相対するパターンの局所的アライメントを可能にするように、適合される。
本発明が動作させようと意図するワークピース上には、複数のダイが分配される。任意かつまたはランダムにワークピース上にダイが分配および配置されることが仮定されるが、前記ダイは前記ワークピース上において概して大域的順序で一般的に配置される。また、前記ダイの位置は、前記ワークピースの形状および形状逸脱によって影響を受けることが多い。図8に示すワークピースの例はウェーハの形態をしており、その上にダイが局所的配置および配向および大域的配置および配向で配置される。上面図802および側面図800から、左側において、元々のワークピースがウェーハの形態で図示されている。真ん中部分において、ウェーハの上面図804および側面図808が図示されている。このウェーハの上には、ダイ807が概して順序付けられた状態でかつ行状に並べられて配置される。右側において、ダイ807の位置が二次元大域的座標系806内において図示されており、よって、局所的三次元座標系(x、yシータ)808における個々のダイ807の配向は各個々のダイに所属する。各ダイの位置は、平行移動、回転、反りなどを含み得る。右側において、ワークピースの側面図が図示されており、前記ウェーハ大域的反り812および前記ダイの局所的反り810が図示されている。
ワークピースのパターニング方法の実施形態
1つの改変例において、本発明は、ワークピースを例えば直描書き込みマシン内においてパターニングする方法において埋設される。前記ワークピース上には、1つまたは複数のダイが分配される。前記直描書き込みマシンには、本質的に公知である様態で書き込み動作を制御するための座標系が提供される。
各ダイは、元々の回路パターンデータの形態の回路パターンと関連付けられる。これを図5Aおよび図5Bに示す。図5Aおよび図5Bは、本発明の実施形態による、ワークピース上の個々のダイに適合された局所的パターンの例の模式図である。図5Aにおいて、ワークピース500は、大域的基準マーク(例えば、アライメントマーク)を有する。ワークピース500には、複数の任意に配置されたダイ(2つの異なる種類(ダイ種類1504およびダイ種類2506))が設けられる。図4は、基準マーク402の本質的に公知の例の模式図である。基準マーク402は、ダイ400上のアライメントマーク(本例において、アライメントマークは明るい十字部402である)の形態をしている。異なるダイ種類が、異なるパターン種類(パターン種類1508およびパターン種類2510)とアライメントされる。図5Bによれば、パターン種類1508は、ダイ種類2506上の層の印刷とアライメントされ、パターン種類2510も同様にダイ種類1504上の層の印刷とアライメントされる。さらに、同一の種類の複数のダイは、異なる種類のパターンを持ち得る。図5Bにおいて、前記パターンの回転は、各ダイ(セル)に合わせて調節される。この接続において、ダイまたはダイ群512をセルと呼ぶ場合がある。また、各ダイ(セル)の調節またはダイ群512(セル)の調節を行うことも可能である(例えば、3×3セルの同一回転および平行移動)。前記ワークピースは好適には、小領域に分割される(例えば、ダイ504と関連付けられた小領域514)。ダイ504は、図5Bの例示において、パターン510とアライメントされる。小領域516は、ダイ群512と関連付けられ得る。
図6は、模式フロー図であり、ワークピースのパターニング方法の実施形態を例示する。図6に示す方法は、例えば直描書き込みマシンにおいて実行することができる。
図6のステップを参照して、この実施形態は、以下を含む:
S602:ワークピース(例えば、ウェーハ)上または基準ダイ上のアライメントマークを測定する。
S604:ワークピース(例えば、ウェーハ)上の1つ以上のダイ(単数または複数)の位置を測定する。上述したように、各ダイの位置は、平行移動、回転、反りなどを含み得る。各ダイの位置は、直描書き込みマシンを含むマシンにおいてまたは外部測定マシンにおいて測定することができる。ステップS602およびS604は、逆の順序で行うことも可能である。
ダイ位置を外部測定マシンにおいて測定する場合、前記ダイ位置は、キャリアウェーハまたは所与の基準ダイ上の一定の大域的基準マークに相対する。前記測定が直描書き込みマシンにおいて行われる場合、同じ原理を用いてもよいし、あるいは、前記測定を前記マシンにおいて直接用いてもよい。前記基準マークの測定と、各ダイ位置および回転から前記マシンの座標系への変換とを行うことにより、各ダイの位置が前記書込器の座標系内において規定される。あるいは、前記規定の基準ダイ(単数または複数)を同じ様態で用いることもできる。さらに、少なくともいくつかの例示的実施形態によれば、各ダイは、測定のためのアライメントマークを持ち得る。あるいは、各ダイは、一定の形状ベースの測定アルゴリズムによって測定することも可能である。前記測定アルゴリズムは、ダイの絶対位置および/または相対位置をアライメントマークを用いずに測定することができる。この測定は、例えば当該ダイの形状、微視的不均一性および/または当該ダイの表面に固有の特性を測定するステップと、これらの測定を用いて前記ダイの絶対位置および/または相対位置を決定するステップとによって行われる。少なくとも1つのカメラ(例えば、CCDカメラ)を用いて、ダイまたは大域的ワークピースの形状、フィーチャおよび/または微視的不均一性を測定して、前記ダイの絶対位置および/または相対位置を決定することができる。また、ダイの形状および/または位置は、少なくとも1つのセンサー(例えば、物理的センサー)を用いて測定することもできる。特定の例示的実施形態によれば、各ダイの位置は、ワークピースの前方側(例えば、書き込み側)上および/またはワークピースの下方側(例えば、書き込み側と反対の後側)上において測定され得る。前記測定は、アライメントマークの利用と組み合わせて(または組み合わせずに)行われ得る。ここで、ワークピースの測定された形状および/または前方側または下方側の微視的不均一性は、ワークピース内のダイまたはワークピース上のダイの絶対位置および/または相対位置を決定するための基準位置として用いられる。
上述したように、ダイの位置は、大域的ワークピース(例えば、ワークピースの角部)の微視的不均一性、フィーチャまたは形状を測定することにより、決定することができる。前記ワークピースは書込器において測定することもでき、前記書込器において、ワークピースの前方側または下方側の測定形状、フィーチャおよび/または微視的不均一性が、ダイの絶対位置および/または相対位置を決定するための基準位置として用いられる。
S606:各ダイの測定アライメントマークおよび位置に基づいて、パターンデータを作成する。
S608:書き込み対象パターンを再サンプリングして、各ダイ位置に適合させる。一例において、前記パターンを元々のパターンデータから再サンプリングして、各ダイに適合させる。別の実施形態において、前記パターンは、各ダイに適合するように平行移動または変換されたベクトルデータからラスタライズされる。以下にも記載する別の実施形態において、前記書き込みツールの座標系は、元々のパターンをダイ位置に適合させるように同様に変換され、その後、前記変換された座標系によって元々のパターンが書き込まれる。
例示的実施形態によれば、異なるダイは、異なる種類のパターンを持ち得る。図5に示しまた上述したように、数種類のダイが存在し得るため、異なる種類のパターンが同一ウェーハ上に存在し得る。図5は、図6のこれらの段階においてダイ位置にパターンを適合させる様態を示す。
S610:このようにして各ダイに適合させるように調節されたパターンをウェーハ上に書き込む。図9Aは、ワークピース(例えば、直描書き込みマシンにおいて)ワークピースをパターニングする方法のさらなる実施形態の模式図である。前記ワークピース上には、複数のダイが分配される。前記ダイは、受動コンポーネント、能動コンポーネント、または電子部と関連付けられた他の任意のコンポーネントから選択される。前記直描書き込みマシンには、書き込み動作を本質的に公知の方法で制御するための座標系が設けられる。前記方法は、以下のステップを含む:
902:測定データを受信する。前記測定データは、前記ワークピースと関連付けられ、前記ワークピース上に分配される複数のダイまたはダイ群の前記ワークピースの少なくとも1つの基準フィーチャに相対する測定位置を示す。前記測定データは典型的には、前記ワークピースの基準フィーチャを決定した後、基準フィーチャに相対するダイ位置を測定することにより、決定される。
以下にさらに記載する異なる実施形態において、測定データファイルは、変換および変換可能領域のリストを含み得、あるいは、所与の点における変換を記述するデータを含む測定ファイルを含み得る。ダイ上の測定は、書込器前のステップおよび高分解能マップにおいて分析される。前記高分解能マップは、局所的アライメント領域と、前記書込器において用いられる前記領域の値とを記述する。ダイまたはダイ群の位置は好適には、ワークピース上のダイの少なくとも1つの基準に相対する置および配向ならびに/あるいは前記ワークピースを含む空間内におけるダイまたはダイ群の前記基準に相対する空間的配置および配向に基づいて、決定される。換言すれば、上記したように、前記位置は、ワークピースの二次元大域的座標系および局所的三次元座標系(x、yシータ)内の個々のダイの配向における位置または配置として示され得、これにより各個々のダイに所属する。
ダイの基準フィーチャは例えば、以下のうち選択されたものによって決定される:ダイ上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);または前記ダイ(単数または複数)の表面構造の特性;または前記ダイの形状特性(例えば、前記ダイの縁部または角部)。
上述したように、ダイ位置の測定は、例えば、以下のうち選択されたものによって決定される。
a.基準フィーチャに相対するダイの空間的位置を決定するステップであって、前記ステップは、形状ベースの位置決定アルゴリズム、縁部検出ベースのアルゴリズム、相関ベースのアルゴリズムまたは基準フィーチャからの位置抽出のために適合された別の画像分析技術のうち選択された1つを用いたステップ;または
b.前記ダイ上の1つまたはいくつかのアライメントマーク(単数または複数)を用いて、前記基準フィーチャに相対するダイの空間的位置を決定するステップ;または
c.前記基準フィーチャに相対する前記ダイの空間的位置を決定するステップであって、前記ステップは、前記ダイの表面構造の特性によって決定される、ステップ。
測定データは、ワークピース上のダイまたはダイの群またはクラスターの位置を示すように決定され得る。測定データは、別個の測定マシンにおいてあるいは直描書き込みマシンと一体化されたかまたは直描書き込みマシン内において一体化された測定配置構成において任意選択的に決定され得る。測定データは好適には、コンピュータにおいて受信される。前記コンピュータは、画像パターンデータの操作および/または直描書き込みマシンの書き込みレーザービームを制御を行うように適合される。さらに、測定データは、ワークピースの基準フィーチャの決定および/または前記基準フィーチャに相対するダイ群の位置の測定により、任意選択的に決定される。測定データは、各単一のダイの測定値を含まなくてもよい。上記したように、例えば2×2個のダイまたは4×4個のダイのクラスターの測定値を含むことも可能である。クラスターの測定値は、例えばノミナル位置からの平均的逸脱を示すことができる。
ダイの基準フィーチャは、例えば以下のうち選択されたものまたは以下の組み合わせによって決定される:ダイ上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);またはダイ(単数または複数)の表面構造の特性;またはダイ形状の特性(例えば、ダイの縁部または角部);またはワークピースの書き込み側または後側上の測定。
904:ワークピースの少なくとも1つの基準フィーチャを検出するステップであって、前記検出は好適には、測定システムの形態の検出手段によって行われる、ステップ。
ワークピースの基準フィーチャの検出は、上述したようなダイの基準フィーチャ検出と同様の方法によって行うことができる(すなわち、例えば、ワークピース上のアライメントマーク、ワークピース上またはダイ間の形状または他の特性フィーチャ)。例示的実施形態において、ワークピースの少なくとも1つの基準フィーチャは、以下のうち選択されたものまたは以下の組み合わせによって決定される:ワークピース上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);あるいは複数のダイ間で選択された1つまたは複数の基準ダイ(単数または複数)上に設けられた1つまたはいくつかの基準フィーチャ(単数または複数);あるいは
ワークピース上に分配されたダイの配置構成の特性;あるいはワークピースの表面構造の特性;あるいはダイ(単数または複数)の表面構造の特性;あるいは1つまたはいくつかの基準ダイ(単数または複数);あるいはワークピースの形状特性(例えば、ワークピースの縁部または角部);あるいはワークピースの書き込み側または後側上の測定。
906:ワークピースの少なくとも1つの基準フィーチャと、直描書き込みマシンの座標系との間の関係を決定するステップ。前記関係は、任意選択的に測定してもよいし、あるいは仮定してもよいし、あるいは事前設定可能なパラメータであってもよい。
直描書き込みマシン内におけるダイの配置様態を規定する関係は、以下のうち選択されたもの(好適には以下のもの全て)の利用を含む:ダイ位置、ワークピース位置、および直描書き込みマシンの座標系の位置。
908:ワークピース上に分配された複数のダイまたはダイ群の測定位置を変換位置に変換するステップであって、前記変換位置は、ワークピースの少なくとも1つの基準フィーチャと直描書き込みマシンの座標系との間の関係に基づいて直描書き込みマシンの座標系内において規定される、ステップ。
典型的には、全てのダイがワークピースに相対する第1の変換によって記述された後、前記ワークピースを前記書込器の座標系に相対する変換によって記述する。
前記変換は、前記ワークピースの位置および形状を前記書込器座標系内の規定に変換するステップをさらに含み得る。このステップは、測定段階におけるワークピースが理想的な変換から逸脱した変換を有していることが判明した場合に適用される。このような場合、各ダイについての測定データを、測定マシン内のワークピース位置を規定する変換によって補償する。前記補償は、書込器において用いられる基準位置に基づいて行われる。前記基準位置は通常は、ノミナル位置である。このようにして、最終結果に影響を与える測定マシンおよび書込器それぞれにおけるワークピースの変換における差異を無くす。
変換の決定
適用すべき変換は、多様な様態で決定される(例えば、ワークピースおよび/またはワークピース上に分配されたダイの特性に基づいて決定される)。
一実施形態において、前記ダイまたはダイ群の位置(すなわち、ワークピースの配置および配向双方ならびに書込器座標系に相対するワークピースの配置および配向)を用いて、直描書き込みマシンの座標系内において規定された測定位置の変換を決定する。
910:ワークピース上へ書き込まれるべき調節された回路パターンデータを作成するステップであって、前記作成は、元々のパターンデータおよび変換後の位置双方に基づいて行われ、前記調節された回路パターンデータは、複数のダイまたはダイ群の回路パターンを表し、これにより、前記調節された回路パターンは、少なくともワークピース領域の一部に適合される、ステップ。
小領域
実施形態において、前記調節された回路パターンデータに対しさらに処理を行って、前記調節された回路パターンをワークピース領域の複数の小領域に適合させる。場合によっては、各小領域は、ワークピース上に分配された複数のダイ間のダイまたはダイ群と関連付けられる。さらに、前記調節された回路パターンデータを処理することで前記複数のダイまたはダイ群に適合させる際、前記調節されたパターンデータの小部位がそれぞれ特定のダイまたはダイ群と関連付けられたワークピースの小領域を表すように処理を行い、ここで、前記小領域はそれぞれ、前記特定のダイまたはダイ群を含むかまたは網羅する。
ワークピースの小領域への分割は、異なる様態で行われ得る。一実施形態において、少なくともワークピース領域の一部を小領域に分割する際、小領域それぞれが調節されたパターンデータの小部位によって表現されるようにし、受信された測定データによって特定されかつ/またはワークピース領域が所定のアルゴリズムの利用によって小領域に分割されるように分割を行う。別の実施形態において、前記小領域は、受信された測定データによって自動的に特定され、かつ/または、前記ワークピース領域は所定のアルゴリズムの利用によって自動的に小領域に分割される。さらに、前記調節されたパターンの小部位に処理を行って、特定の要求内の各領域および/または少なくとも1つの事前設定可能な逸脱パラメータに適合させることができる。
調節された回路パターンデータを作成する目的のために、一実施形態において、前記測定は、パターン全体についての再サンプリングマップを規定するステップを含む。
一実施形態において、前記調節されたデータを作成するステップは、ベクトルデータの形態の元々のデータを各ダイまたはダイ群に適合するように変換するステップと、前記変換されたベクトルデータをラスタライズして、前記ラスタライズされたベクトルデータが前記ダイが全て分配されたワークピース全体を表現するようにするステップとを含む。
別の実施形態において、前記調節された回路パターンデータを作成するステップは、一実施形態において、1組の理想的なパターンデータから前記元々のパターンデータをレンダリングするステップを含む。この文脈における理想的なパターンとは、ノミナル座標系内におけるパターンのレイアウトおよび位置であり、通常はCADシステムなどの座標系内におけるパターンのレイアウトおよび位置である。その後、前記ダイ(単数または複数)の測定された位置データおよび前記ワークピースの変換された位置および形状に応じて元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各ダイにデータを適合させるステップを行う。任意選択的に、前記ダイの群またはクラスター測定位置データおよび前記ワークピースの変換された位置および形状に基づいて前記元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各群またはクラスターにデータを適合させるステップを行う。
好適には、前記調節された回路パターンデータは、前記ワークピース全体と、前記ワークピース上に分配されたダイ全てとを表現する。
要求および/または逸脱パラメータ
前記調節された回路パターンの適合は、異なる任意選択的様態で行われる。
例えば、前記調節されたパターンデータの複数の小部位をレンダリングして、特定の要求内の各小領域または1つ以上の事前設定可能な逸脱パラメータに適合させる。前記特定の要求または事前設定可能な逸脱パラメータは、異なる実施形態において、以下のうち少なくとも1つと関連付けられる:a.ダイ、コンポーネントまたはダイ/コンポーネントの群の種類;あるいはb.ダイ(単数または複数)/コンポーネント(単数または複数)の表面構造の特性;あるいはc.ダイ(単数または複数)/コンポーネント(単数または複数)の形状特性(例えば、前記ダイ(単数または複数)/コンポーネント(単数または複数)の縁部または角部)。
一実施形態において、事前設定可能な逸脱パラメータまたは1組の逸脱パラメータ内において、調節された回路パターンデータ全体を前記ワークピース上の複数のダイまたはダイ群に適合させる。前記逸脱パラメータは、異なる様態で規定することができる。前記逸脱パラメータは、例えば以下によって事前設定することができる:値、最低閾値、最高閾値、値の間隔、または逸脱パラメータを計算するために選択可能な数式。
前記事前設定可能な逸脱パラメータは、配置と関連付けられたパラメータ(単数または複数)および配向と関連付けられたパラメータ(単数または複数)双方を含み得る。
例えば、一実施形態において、前記逸脱パラメータは、ダイに相対する調節された回路パターンの前記配置または位置残差であり、100マイクロメータ(μm)以下の範囲である。他の実施形態において、前記残差は、10マイクロメータ(μm)以下の範囲であり、5マイクロメータ(μm)以下の範囲であり、あるいは最も頻繁には1マイクロメータ(μm)以下の範囲である。よって、異なる実施形態において、前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内において、前記ワークピース上の複数のダイまたはダイ群に適合される。前記事前設定可能な逸脱パラメータは、ワークピース上に分配されたダイまたはダイ群のうち少なくともいくつかについて、100μm以下または10μm以下または5μm以下または1μm以下に設定される。
完全適合または整合からの逸脱が発生する場合としては、例えば、同一領域内において複数の変換を同時に共存させる必要がある場合がる(この文脈において、遷移ゾーンと呼ぶ)。別の例において、必要な変換が適用可能な変換よりもより複雑な変換である場合に逸脱が発生する。
特定のダイまたはダイ群と関連付けられた調節された回路パターンデータは、例えば特定のダイまたはダイ群に合わせて個々に適合される。好適には、複数のダイまたはダイ群は、ワークピース上に分配されたダイ全てを含む。一実施形態において、ワークピース上のダイまたはダイ群のうち少なくとも1つと関連付けられた回路パターンデータは、ワークピース上のその他のダイと関連付けられた回路パターンデータから独立して個々に調節される。別の実施形態において、ワークピース上のダイまたはダイ群それぞれと関連付けられた回路パターンデータは、前記ワークピース上のその他のダイのうち任意のダイと関連付けられた回路パターンデータから独立して個々に調節される。
調節された回路パターンデータを作成するステップは、一実施形態において、1組の理想的なパターンデータから元々のパターンデータをレンダリングするステップを含む。この文脈において、理想的なパターンとは、ノミナル座標系(通常はCADシステムまたは類似のもの)におけるレイアウトおよび位置の位置である。
その後、前記ダイ(単数または複数)の測定された位置データおよび前記ワークピースの変換された位置および形状に基づいて前記元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各ダイにデータを適合させる。あるいは、ダイの群またはクラスターの測定位置データおよびワークピースの変換された位置および形状に基づいて元々のパターンデータを再サンプリングして、直描書き込みマシンの座標系内のワークピース上の各群またはクラスターにデータを適合させるステップを行う。
912:調節された回路パターンデータに従った、ワークピース上へのパターンの書き込み
さらなる展開において、測定データを受信し、ステップ904〜910を順次行い、これにより、リアルタイムでの測定および書き込みが可能となる。好適には、調節された回路パターンデータを測定とワークピースと関連付けられたデータとのみに基づいて作成することで、リアルタイムでの測定および書き込みを可能とするとよい。
異なる変換選択肢
本発明の異なる実施形態において、異なる任意選択的変換が用いられる。
パターンデータ、ベクトルデータまたは座標系からダイ(単数または複数)またはダイの群/クラスターの空間的位置への変換は、線状または非線状(例えば、スプライン、多項式または射影)に行われ得る。同様に、測定位置からダイ(すなわち、単一のダイまたはダイ群)の変換位置への変換を行うステップは、線状変換または非線状変換を選択するステップを含む。さらに、調節された回路パターンデータを作成するステップは、ダイまたはダイ群の位置に適合するようにパターンデータを変換するステップを含み、線状変換または非線状変換のうち選択された変換の利用を含み得る。
異なる実施形態による任意選択的な大域的または局所的変換の例を挙げると、以下のうち選択されたものまたはその組み合わせがある:スケール、回転、平均のみ;アフィン変換;射影変換;双一次補間、スプライン、多項式。
直描書き込みマシンにおける座標系の変換
本発明のコンセプトは、データの再サンプリングおよびラスタライズの代わりに、直描書き込みマシンの座標系を各ダイに適合するように変換する実施形態において適用することも可能である。他の局面において、この実施形態は、上記した特徴を含む。
図7は、図5Aおよび図5Bの同様のワークピースを示し、直描書き込みマシンの座標系を708において大域的ワークピースに適合するように変換し、702、704および706において個々のダイに適合するように変換する。
要約すると、この実施形態は、ダイが載せられたワークピースを直描書き込みマシン内においてパターニングする方法を含む。ダイ位置を配置および配向について表した測定データを用いて、所定の回路パターンを各ダイに適合させるように、直描書き込みマシンの座標系の変換を決定する。前記直描書き込みマシンの変換された座標系に従って、前記所定のパターンデータを前記ワークピース上に書き込む。より詳細には、このような実施形態は、直描書き込みマシンにおいてワークピースをパターニングする方法を含む。
−前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられる。
−前記ワークピース上には、複数のダイが分配される。
−各ダイは、元々のパターンデータの形態をした所定の回路パターンと関連付けられる。
前記方法は、以下のステップを含む:
a.前記ワークピースと関連付けられた測定データを受信するステップであって、前記測定データは、前記ワークピースの基準フィーチャに相対する各ダイの測定位置を示す、ステップと;
b.前記ワークピースの所定の基準フィーチャを検出するステップと;
c.前記ワークピース基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップと;
d.前記直描書き込みマシンの座標系を変換するステップであって、前記変換は、前記各ダイの測定位置と、前記ワークピースの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係とに基づいて行われ、これにより、前記所定の回路パターンは、前記ワークピース上のダイに適合される、ステップと;
e.前記直描書き込みマシンの変換された座標系における所定のパターンデータに従って、前記ワークピース上にパターンを書き込むステップ。
方法の実施形態の要旨
複数のダイを有するワークピース(例えば、ウェーハ)をパターニングする本発明の方法の実施形態は、以下を含む:前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップと、前記少なくとも前記第1のダイの位置に適合するように、前記パターンデータを再サンプリングするステップと、前記再サンプリングされたパターンデータに従って、前記ウェーハ上にパターンを書き込むステップ、。別の実施形態は、以下を含む:書込器の座標系内において前記第1のダイの測定位置を規定するステップであって、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することによって行われる、ステップ。
パターニング複数のダイを有するウェーハをパターニングする方法は、以下を含む:
前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、ステップと、前記パターンデータをラスタライズするステップと、前記ラスタライズされたパターンデータに従って、前記ウェーハ上にパターンを書き込みステップ。
ワークピースのパターニングのための装置の実施形態
好適な実施形態において、本発明の方法は、ワークピースのパターニングのための装置のシステムにおいて適用される。図9Bは、模式的ブロック図であり、本発明の実施形態によるワークピースのパターニングのための装置の実施形態を示す。前記システムは、装置ユニットを含む。前記装置ユニットあ、少なくとも1つのコンピュータシステムを含む。前記少なくとも1つのコンピュータシステムは、上記した方法ステップおよび/または機能のうち任意のものを実現するように構成される。詳細には、前記実現は、特定的に設計されたコンピュータソフトウェアプログラムコードまたは特定的に設計されたハードウェアまたはこれらの組み合わせによって行われる。本発明によるコンピュータプログラム製品は、コンピュータプログラムコード部位を含む。前記コンピュータプログラムコード部位は、上記の方法のステップおよび/または機能のうち任意のものを行うようにコンピュータシステムを制御するように構成される。
図9Bに示す装置は、測定ユニット12を含む。測定ユニット12は、別個の測定ユニットであり得る。前記別個の測定ユニットは、コンピュータシステム15(例えば、レーザー直描画像化(LDI)コンピュータシステム15)を介してまた場合によっては機械接続も介して書き込みツール20へと直接連結される。一実施形態において、LDIコンピュータシステム15は、別個の測定ユニットからの測定ファイルを任意のデータキャリアによって受信する。前記書き込みツールは、例えばレーザー直描書き込みマシンを含む。
コンピュータシステム15は、データ作成ユニット14と、変換ユニットと、書き込みツール制御ユニット(好適には、ソフトウェアとして実現されたもの)とを含み、書き込みツール20へ通信可能に接続される。前記書き込みツールの直描書き込みマシンには、ワークピース上の書き込み動作を制御するための座標系と、前記ワークピース上の基準フィーチャを検出するように構成された機構とが(好適には画像化技術によって)設けられる。コンピュータシステム15の実施形態は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するためのユニットをさらに含む。データ作成ユニット14も、コンピュータシステム15内に含まれる。データ作成ユニット14は、変換前かつ/または変換後にパターンデータを作成するように構成される。一実施形態において、変換ユニット16は、複数のダイの測定位置を、書き込みツール20に含まれる直描書き込みマシンの座標系内において規定された変換位置へと変換するように構成される。前記変換は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係に基づいて、行われる。1つの変更例において、変換ユニット16は、再サンプリングユニットを含む。前記再サンプリングユニットは、前記ダイに適合するように前記パターンデータを再サンプリングするように構成される。別の変更例において、変換ユニット16は、ラスタライザーを含む。前記ラスタライザーは、前記パターンデータをラスタライズするように構成される。
一実施形態において、データ作成ユニット14は、元々のパターンデータおよび変換された位置双方に基づいて、前記ワークピース上への書き込み対象として調節された回路パターンデータを作成するように、構成される。前記調節された回路パターンデータは、複数のダイまたはダイ群の回路パターンを表し、これにより、前記調節された回路パターンは、前記ワークピース領域の複数の小領域に適合される。各小領域は、前記ワークピース上に分配された複数のダイ間のダイまたはダイ群と関連付けられる。書き込みツール制御ユニット18は、前記調節された回路パターンデータに従って前記書き込みツールの直描書き込みマシンが前記ワークピース上にパターンを書き込むように前記直描書き込みマシンを制御するように、構成される。同様に、前記装置のユニットの異なる実施形態は、前記方法の多様な実施形態を実行するように構成される。本発明のコンセプトの別の実施形態において、変換ユニット16は、上述したように、書き込みツール(例えば、直描書き込みマシン)の座標系を変換するように構成される。
装置の実施形態の要旨
本発明のワークピース(例えば複数のダイを有するウェーハ、複数のダイを有するワークピースまたはウェーハ)のパターニングのための装置において、前記装置は、以下を含む:前記ウェーハまたは前記複数のダイ間の基準ダイのためのアライメントマークを測定するように構成された少なくとも1つの測定ユニットであって、前記少なくとも1つの測定ユニットは、前記複数のダイのうち第1のダイの位置を測定するように構成される、測定ユニットと、前記測定されたアライメントマークおよび前記第1のダイの位置に基づいてパターンデータを作成するように構成されたデータ作成ユニットと、前記少なくとも前記第1のダイの位置に適合するように前記パターンデータを再サンプリングするように構成された再サンプリングユニットと、前記再サンプリングされたパターンデータに従って、前記ウェーハ上にパターンを書き込むように構成された書き込みツール。
前記装置の一実施形態において、前記測定ユニットは、前記第1のダイの測定された位置を書込器の座標系において規定するようにさらに構成され、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することにより、行われる。
別の実施形態において、ワークピース(例えば、複数のダイを有するウェーハ)のパターニングのための装置は、以下を含む:前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するように構成された測定ユニットであって、前記測定ユニットは、前記複数のダイのうち少なくとも第1のダイの位置を測定するように構成される、測定ユニットと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいてパターンデータを作成するように構成されたデータ作成ユニットであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、データ作成ユニットと、前記パターンデータをラスタライズするように構成されたラスタライザーと、前記ラスタライズされたパターンデータに従って前記ウェーハ上にパターンを書き込むように構成された書き込みツール。
さらなる実施形態において、前記測定ユニットは、前記第1のダイの前記測定された位置を書込器の座標系において規定するように構成され、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することにより、行われる。
座標系の決定および基準基板とのアライメントの実行
書き込みマシン(例えば、LDIシステム内の直描書込器)中の座標系は、異なる様式で決定することができる(例えば、基準スケールまたは基準基板を検出するかまたは構造機構(例えば、カメラ位置)によって決定することができる)。前記位置は、固定されたものとしてみなされる。あるいは、光測定(例えば、干渉法)を用いることによって決定することもできる。
例示的実施形態において、書き込みマシンの座標系の決定は、以下の設定における基準基板によって実行される。書き込みシステムと、アライメントシステムとにおいて、前記基準基板を用いる。前記アライメントシステムは、測定ステーションと、ワークピースキャリア段上に取り付けられた基準基板とを含む。このように、前記アライメントシステムは、カメラが搭載された測定ステーションを含む(本例においては、複数のカメラシステムが取り付けられ、複数のワークピースキャリア段それぞれに基準基板が取り付けられる)。1つのカメラまたは複数のカメラが、前記測定ステーション中に設けられ得る。前記キャリア段は、前記アライメントシステムの測定ステーションと、前記書き込みシステムとの間を移動する。前記アライメントシステムの測定ステーションおよび前記書込器システムに、コンピュータが動作可能かつ/または通信可能に接続される。動作時において、典型的には複数のキャリア段を用いて、別個のワークピースをパターニング対象として搬送する。これらのキャリア段は典型的には、キャリア段トラック上において、前記測定ステーション内の測定位置と、前記書込器内の書き込みステーションとの間において変位可能である。
基準基板を各キャリア段に取り付ける。前記基準基板は、例えば、温度安定材料(例えば、QZ(石英))で構成され得る。前記基準基板は、前記アライメントシステムの前記測定ステーション座標系と、前記書込器座標系との間で情報を搬送する。
好適には、前記基準基板が前記キャリア段に固定されるように、前記基準基板はを前記キャリア段に取り付けるとよい。例えば、一実施形態におけるように、前記基準基板は、ボルトまたはねじによって前記キャリア段へと締結または接合される。好適には、接合は、例えば温度変化に起因する張力を補償するための屈曲接合機構と組み合わされて、配置構成される。別の実施形態において、前記基準基板は、キャリア段へと接着される。
基準フィーチャ(例えば、格子パターンの形態をしたもの)を前記基準基板上に設ける。前記基準フィーチャは、基板基準フィーチャを構成するマーク(例えば、黒丸および環状輪形状の丸形形態の丸形記号)を含み得る。前記マークの位置は、十分に高精度の測定マシンから既知であってもよいし、あるいは、装置によって書き込んでもよく、これにより、前記マークを理想的なものであると仮定する。本発明の1つの例示的用途において、前記マークの位置を測定し、前記マークの測定された位置をノミナル位置と比較することにより補償マップを生成する。前記補償マップは、残差に対処し、アライメントプロセスにおいて調節されたパターンを生成するために用いられる。
より一般的な意味において、前記基準基板は、前記基準フィーチャを前記キャリア段と関連付けらるために実行される。前記関連付けは、前記基準フィーチャを直接前記キャリア段と一体化させることにより、行われる。これは、アライメントシステムの製造方法において特に用いられる。
前記基準基板を用いて、アライメントプロセスにおける書き込みマシンの座標系を決定することができる。このようなアライメントプロセスを一般的に述べると、このようなアライメントプロセスは典型的には、段に取り付けられたかまたは固定された基準基板がパターン生成ツールに含まれる設定において、適用される。前記基準基板は、アライメントシステムと書き込みツールとの間でアライメント情報を搬送するように構成される。1つ以上のカメラがカメラブリッジ上に取り付けられ、前記1つ以上のカメラは、基板上のアライメントマークの前記基準基板に相対する位置を測定するように構成され、前記基板は、前記段に取り付けられるかまたは固定される。書き込みシステムは、前記基板を露出させるように構成される。前記アライメントシステムおよび書込器システムには、コンピュータが動作可能に連結される。前記方法は、前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、前記測定ステーションにおいて、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて前記基準基板の位置を測定することにより、行われる、ステップとを含む。
さらに、前記方法の実施形態は、任意選択的な較正ステップから選択されたステップを含む。第1に、前記方法は、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて前記基準基板の位置を測定することにより、行われる、ステップを含み得る
第2に、前記方法は、前記測定ステーションを前記基準基板に対して較正するステップであって、前記較正は、前記測定ステーションにおいて前記基準基板の基板基準フィーチャのうち前記基準基板のを測定することにより行われる、ステップを含み得る。
前記測定ステーションを較正するステップは、1つの変更例において、以下のステップを含む:
前記測定ステーション内の各カメラについてスケール誤差および歪曲を決定するステップであって、前記決定は、基板基準フィーチャの位置を測定し、前記基板基準フィーチャのノミナル位置と比較することによりことによって行われ、前記基板基準フィーチャは、前記基準基板上の均等またはまたは不均等な格子パターンとして配置される、ステップと、
前記カメラの前記測定されたスケール誤差歪曲に応じてレンズ歪みマップを計算するステップであって、前記マップは、前記非線状スケール誤差/歪曲のみを保持できるかまたは前記大域的線状スケール誤差も保持することができる、ステップと、
前記カメラの着陸角を計算するステップであって、前記計算は、異なる高さにおける基準基板の位置を測定することにより、行われる、ステップと、
前記測定ステーション内の各カメラの前記基準基板に相対する位置を決定するステップであって、前記決定は、前記基準基板上の基板基準フィーチャの位置を検出することにより、行われる、ステップと、
前記基板基準フィーチャの位置と、前記基準基板上の基準点との間の所定の関係に基づいて、各カメラの位置を計算するステップと、
前記パターンと、前記カメラと関連付けられた座標系との間の回転として各カメラの回転を計算するステップ。
このように、前記書き込みマシンおよび任意選択的に前記測定システムの較正は、前記書き込みマシンの座標系の決定において有利に用いられる。
上述したような多様な実施形態に従ってパターニングおよびアライメントを行う場合、これは、以下の方法に従って、基準基板を用いて行うことができる。
書き込みマシン内のワークピースの層をパターニングする方法であって、前記書き込みマシンは、
書き込みマシン座標系を備えたパターン書き込みステーションと、
測定座標系を備えた測定ステーションであって、前記測定ステーションは、基準フィーチャと関連付けられたワークピース上の対象物の測定を行うように構成され、前記ワークピースはさらにキャリア段上に配置され、前記書き込みマシンは、前記キャリア段を前記測定ステーションと前記書き込みステーションとの間で変位させるように構成される、測定ステーションと、
を含む。
前記方法は、以下のステップを含む:
a.前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、
b.前記測定ステーション内において、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、
c.前記測定された基準位置(単数または複数)と、前記ワークピースの基準フィーチャ(単数または複数)のノミナル位置(単数または複数)との双方に依存する変換を計算するステップであって、前記変換は、前記ノミナル位置(単数または複数)からの前記測定された位置の逸脱を記述する、ステップと、
d.前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、
e.前記パターンを前記ワークピースに書き込むステップであって、前記測定された位置(単数または複数)の前記ノミナル位置(単数または複数)からの逸脱を記述する変換について調節を行うことにより、行われる、ステップ。
前記アライメント方法は、変換を計算するステップをさらに含み得る、前記計算するステップは、以下を含む:
−調節されたパターンデータを前記変換に従って計算する行為、および
−前記基準基板の位置に相対して得られた前記ワークピースの位置に対し、前記調節されたパターンデータを適合させるステップ、
−前記ワークピースにパターンを書き込むステップは、前記調節されたパターンデータに従って前記ワークピースを露出させることにより、行われる。
以下のようなさらなる実施形態が発展される。
前記ワークピースへの書き込みのための前記調節されたパターンデータの計算は、前記基準基板の基板基準フィーチャに相対する前記ワークピースの基準フィーチャの測定位置に依存し、前記基準基板は、前記キャリア段に対して相対的距離を持つことにより、前記キャリア段の座標系を表す。
前記方法は、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の位置を前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて測定することにより、行われる、ステップをさらに含む。
前記方法は、前記測定ステーションを前記基準基板に対して較正するステップであって、前記較正は、前記測定ステーションにおいて前記基準基板の基板基準フィーチャのうち少なくとも1つを測定することにより、行われる、ステップをさらに含む。
ワークピースの層のパターニングを行うように構成された書き込みマシンにおいて用いられるキャリア段。基準フィーチャが前記キャリア段と関連付けられ、前記基準フィーチャは、所定のノミナル位置を有する。
この目的のためのキャリア段は、前記キャリア段に取り付けられた基準基板を含む。前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する。前記基準フィーチャおよび/または前記基準基板は、前記キャリア段上の配向と共に構成される。前記配向は、前記基準基板の主要移動方向に対して直交し、かつ/または、前記基準基板の主要移動方向に対して同軸関係に延びる。前記基準フィーチャおよび/または前記基準基板は、例えば細長形状またはL型形状で構成され得、前記基準基板は、例えばねじまたはボルト継ぎ手あるいは接着剤接合によって前記キャリア段へと取り付けられる。

Claims (35)

  1. 直描書き込みマシン内においてワークピースの層をパターニングするための方法であって、前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられ、前記ワークピース上にはダイが配置され、前記ワークピース上に配置されたダイは、元々の回路パターンデータの形態をした回路パターンと関連付けられ、
    前記方法は、
    a.前記ワークピースと関連付けられた測定データを受信するステップであって、前記測定データは、複数の前記ダイまたはダイ群の測定された位置を示し、前記ダイは、前記ワークピースの少なくとも1つの基準フィーチャに相対して前記ワークピース上に配置される、ステップと、
    b.前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、
    c.前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との関係を決定するステップと、
    d.前記ワークピース上に配置された複数のダイまたはダイ群の測定された位置を、前記直描書き込みマシンの座標系内において規定された変換位置へと変換するステップであって、前記変換は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の前記決定された関係に基づいて行われる、ステップと、
    e.調節された回路パターンデータを前記ワークピース上への書き込み対象として作成するステップであって、前記作成は、前記元々のパターンデータと、前記変換された位置とに基づいて行われ、前記調節された回路パターンデータは、前記調節された回路パターンが前記ワークピース上に配置された複数のダイに適合するように、前記複数のダイまたはダイ群の回路パターンを表す、ステップと、
    f.前記調節された回路パターンデータに従って前記ワークピース上にパターンを書き込むステップと、
    g.少なくとも前記ワークピースの領域の一部を小領域へと分割するステップであって、前記小領域はそれぞれ、前記調節されたパターンデータの小部位によって表されるべきものであり、前記小領域は前記受信された測定データによって特定されかつ/または前記ワークピースの領域は所定のアルゴリズムの利用によって小領域に分割される、ステップと、
    を含む、方法。
  2. 前記調節された回路パターンデータは、前記ワークピース領域の複数の小領域に適合される、請求項1に記載の方法。
  3. 少なくとも1つの小領域は、前記ワークピース上に配置された前記複数のダイのうちの一つのダイまたはダイ群と関連付けられる、請求項2に記載の方法。
  4. 前記調節されたパターンデータの小部位がそれぞれ特定のダイまたはダイ群と関連付けられた前記ワークピースの小領域を表すように、前記複数のダイまたはダイ群に適合するように前記調節された回路パターンデータをレンダリングするステップであって、前記小領域はそれぞれ、前記特定のダイまたはダイ群を含むかまたは前記特定のダイまたはダイ群を網羅する、請求項3に記載の方法。
  5. 前記小領域は前記受信された測定データによって自動的に特定されかつ/または前記ワークピース領域は前記所定のアルゴリズムの利用により小領域へと自動的に分割される、請求項3に記載の方法。
  6. 複数の前記調節されたパターンデータの小部位は、特定の要求内の各小領域および/または少なくとも1つの事前設定可能な逸脱パラメータに適合するようにレンダリングされる、請求項1〜のうちいずれかに記載の方法。
  7. 前記特定の要求および/または少なくとも1つの事前設定可能な逸脱パラメータは、
    a.ダイ、コンポーネント、またはダイ群/コンポーネントの種類、または
    b.前記ダイ(単数または複数)/コンポーネント(単数または複数)の表面構造の特性、または
    c.前記ダイ(単数または複数)/コンポーネント(単数または複数)の形状(例えば、前記ダイ(単数または複数)/コンポーネント(単数または複数)の縁部または角部)の特性、
    のうち少なくとも1つと関連付けられる、請求項に記載の方法。
  8. 前記調節された回路パターンの全体が、事前設定可能な逸脱パラメータまたは1組の逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合される、請求項1〜のうちいずれかに記載の方法。
  9. 前記事前設定可能な逸脱パラメータは、配置と関連付けられた少なくとも1つのパラメータと、配向と関連付けられた少なくとも1つのパラメータとの双方を含む、請求項のうちいずれかに記載の方法。
  10. 特定のダイまたはダイ群と関連付けられた前記調節された回路パターンデータの小部位は、前記特定のダイ、またはダイ群に個々に適合される、請求項1〜のうちいずれかに記載の方法。
  11. 前記複数のダイまたはダイ群は、前記ワークピース上に配置された前記ダイを全て含む、請求項1〜10のうちいずれかに記載の方法。
  12. 前記ワークピース上のダイまたはダイ群のうち少なくとも1つと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイと関連付けられた回路パターンデータから独立して調節される、請求項1〜11のうちいずれかに記載の方法。
  13. 前記ワークピース上の前記複数のダイまたはダイ群それぞれと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイのうち任意のダイと関連付けられた回路パターンデータから独立して個々に調節される、請求項1〜10のうちいずれかに記載の方法。
  14. 前記ダイまたはダイ群の配置および配向双方の位置と、前記書込器座標系に相対する前記ワークピースの配置および配向とを用いて、前記直描書き込みマシンの座標系内に規定された前記測定された位置の変換を決定する、請求項1〜13のうちいずれかに記載の方法。
  15. 前記ダイまたはダイ群の位置は、
    前記基準フィーチャのうち少なくとも1つに相対する前記ワークピース上の前記ダイの配置および配向、および/または
    前記ダイまたはダイ群の空間中の空間的配置および配向であって、前記空間は、前記ワークピースを前記基準フィーチャに相対して含む、空間的配置および配向、
    に関して決定される、請求項1〜14のうちいずれかに記載の方法。
  16. 前記調節された回路パターンデータは前記ワークピース全体を表し、前記ワークピース上には前記ダイ全てが配置される、請求項1〜13のうちいずれかに記載の方法。
  17. 前記ワークピースの少なくとも1つの基準フィーチャは
    a.前記ワークピース上に設けられた1つまたはいくつかのアライメントマーク(単数または複数)、または、
    b.前記複数のダイ間で選択された1つまたは複数の基準ダイ(単数または複数)上に設けられた1つまたはいくつかの基準フィーチャ(単数または複数)、または、
    c.前記ワークピース上に配置された前記ダイの配置構成の特性、または、
    d.前記ワークピースの表面構造の特性、または、
    e.前記ダイ(単数または複数)の表面構造の特性、または、
    f.1つまたはいくつかの基準ダイ(単数または複数)、または、
    g.前記ワークピースの形状(例えば、前記ワークピースの縁部または角部)の特性、または、
    h.ワークピースの書き込み側または後側上の測定、
    のうち選択されたものまたはそれらの組み合わせによって決定される、請求項1〜14のうちいずれかに記載の方法。
  18. ダイの基準フィーチャは、
    a.前記ダイ上に設けられた1つまたはいくつかのアライメントマーク(単数または複数)、または、
    b.前記ダイ(単数または複数)の表面構造の特性、または、
    c.前記ダイの形状(例えば、前記ダイの縁部または角部)の特性、または、
    d.ワークピースの書き込み側または後側上の測定、
    のうち選択されたものによって決定される、請求項15に記載の方法。
  19. 前記ダイ位置の測定は、
    a.前記ダイの前記基準フィーチャに相対する空間的位置を決定するステップであって、前記決定は、形状ベースの位置決定アルゴリズム、縁部検出ベースのアルゴリズム、相関ベースのアルゴリズム、または基準フィーチャからの位置を抽出するように適合された別の画像分析技術のうち選択されたものによって行われる、ステップ、または、
    b.前記ダイの前記基準フィーチャに相対する空間的位置を決定するステップであって、前記空間的位置は、前記ダイ上の1つまたはいくつかのアライメントマーク(単数または複数)を用いて決定される、ステップまたは、
    c.前記ダイの前記基準フィーチャに相対する空間的位置を前記ダイの表面構造の特性によって決定するステップ、
    のうち選択されたものによって決定される、請求項1〜16のうちいずれかに記載の方法。
  20. 前記調節された回路パターンデータを作成するステップは、
    a.1組の理想的なパターンデータから元々のパターンデータをレンダリングするステップと、
    b.その後、前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各ダイにデータを適合させるように、前記ダイ(単数または複数)の測定された位置データと、前記ワークピースの変換された位置および形状とに基づいて行われる、ステップと、
    または、
    c.前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各群またはクラスターにデータを適合させるように、前記ダイの群またはクラスターの測定された位置データと、前記ワークピースの変換された位置および形状とに基づいて行われる、ステップと、
    を含む、請求項1〜17のうちいずれかに記載の方法。
  21. 前記調節された回路パターンデータを作成するステップは、
    ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、前記変換されたベクトルデータをラスタライズするステップ、
    を含む、請求項1〜20のうちいずれかに記載の方法。
  22. 前記調節された回路パターンデータを作成するステップは、
    ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、ラスタライズされたベクトルデータが前記ダイ全てが載置および配置された前記ワークピース全体を表すように前記変換されたベクトルデータをラスタライズするステップ、
    を含む、請求項1〜21のうちいずれかに記載の方法。
  23. 前記ダイ(単数または複数)またはダイの群/クラスターの空間的位置に適合するような前記パターンデータ、ベクトルデータまたは座標系の変換は、線または非線(例えば、スプライン、多項式または射影)であり得る、請求項21または22に記載の方法。
  24. 前記ワークピース上の前記ダイまたはダイ群/クラスターの位置を示す測定データは、
    a.別個の測定マシンにおいて任意選択的に決定された後、変換および前記変換によって網羅される領域のリストまたは所与の点における前記変換を記述するデータを含むか、
    または、
    b.前記直描書き込みマシンと一体化されたかまたは前記直描書き込みマシン内において一体化された測定配置構成において決定される、
    請求項1〜23のうちいずれかに記載の方法。
  25. 前記測定データが受信され、請求項1に記載のステップが順次行われることにより、リアルタイムでの測定および書き込みが可能となる、請求項1〜24のうちいずれかに記載の方法。
  26. 前記調節された回路パターンデータを作成するステップは、前記ワークピースと関連付けられた測定およびデータのみに基づいて行われ、これによりリアルタイムでの測定および書き込みが可能となる、請求項1〜25のうちいずれかに記載の方法。
  27. ダイは、受動コンポーネント、能動コンポーネント、または電子部と関連付けられた他の任意のコンポーネントである、請求項1〜26のうちいずれかに記載の方法。
  28. 前記調節された回路パターンデータを作成するステップは、前記ダイまたはダイ群の位置に適合するように前記パターンデータを変換するステップを含み、前記変換は、線変換または非線変換から選択される、請求項1〜27のうちいずれかに記載の方法。
  29. 前記測定された位置を前記ダイまたはダイ群の変換された位置へと変換するステップは、線変換または非線変換から選択される、請求項1〜28のうちいずれかに記載の方法。
  30. 前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合され、前記事前設定可能な逸脱パラメータは、前記ワークピース上に配置された前記ダイまたはダイ群のうち少なくともいくつかについて、100μm未満に設定される、請求項1〜29のうちいずれかに記載の方法。
  31. 前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合され、前記事前設定可能な逸脱パラメータは、前記ワークピース上に配置された前記ダイまたはダイ群のうち少なくともいくつかについて、10μm未満に設定される、請求項1〜29のうちいずれかに記載の方法。
  32. 前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合され、前記事前設定可能な逸脱パラメータは、前記ワークピース上に配置された前記ダイまたはダイ群のうち少なくともいくつかについて、5μm未満に設定される、請求項1〜29のうちいずれかに記載の方法。
  33. 前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合され、前記事前設定可能な逸脱パラメータは、前記ワークピース上に配置された前記ダイまたはダイ群のうち少なくともいくつかについて、1μm未満に設定される、請求項1〜29のうちいずれかに記載の方法。
  34. 直描書き込みマシン内のワークピースパターニングするための装置であって、前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられ、前記ワークピース上にはダイが配置され、前記ワークピース上に配置されたダイは、元々の回路パターンデータの形態をした回路パターンと関連付けられ、
    前記装置は、
    a.前記ワークピースと関連付けられた測定データを受信するように構成されたコンピュータシステム(15)であって、前記測定データは、前記ワークピース上に配置された複数の前記ダイまたはダイ群の前記ワークピースの少なくとも1つの基準フィーチャに相対する測定位置を示す、コンピュータシステム(15)と、
    b.前記ワークピースの少なくとも1つの基準フィーチャを検出すように構成された検出手段と、
    c.前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との関係を決定するように構成されたコンピュータ化ユニット(15)と、
    d.前記ワークピース上に配置された複数のダイまたはダイ群の前記測定位置を前記直描書き込みマシンの座標系内において規定された変換位置へと変換するように構成された変換ユニット(16)であって、前記変換は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の前記決定された関係に基づいて行われる、変換ユニット(16)と、
    e.調節された回路パターンデータを前記ワークピース上への書き込み対象として作成するように構成されたデータ作成ユニット(14)であって、前記作成は、前記元々のパターンデータおよび前記変換された位置双方に基づいて行われ、前記調節された回路パターンデータは、前記調節された回路パターンが前記ワークピース上の複数のダイに適合するように、前記複数のダイまたはダイ群の回路パターンを表す、データ作成ユニット(14)と、
    f.書き込みツール制御ユニット(18)であって、前記書き込みツール制御ユニット(18)は、前記調節された回路パターンデータに従って前記ワークピース上にパターンを書き込むように書き込みツールを制御するように構成される、書き込みツール制御ユニット(18)と、
    g.少なくとも前記ワークピースの領域の一部を小領域へと分割するための手段であって、前記小領域はそれぞれ、前記調節されたパターンデータの小部位によって表されるべきものであり、前記小領域は前記受信された測定データによって特定されかつ/または前記ワークピースの領域は所定のアルゴリズムの利用によって小領域に分割される、手段と、
    を含む、装置。
  35. 直描書き込みマシン内においてワークピースをパターニングするためのコンピュータプログラム製品であって、前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられ、前記ワークピース上にはダイが配置され、前記ワークピース上に配置されたダイは、元々の回路パターンデータの形態をした回路パターンと関連付けられ、
    前記コンピュータプログラム製品はコンピュータプログラムコード部位を含み、前記コンピュータプログラムコード部位は、コンピュータシステム
    a.前記ワークピースと関連付けられた測定データを受信するステップであって、前記測定データは、前記ワークピース上に配置された複数の前記ダイまたはダイ群の前記ワークピースの少なくとも1つの基準フィーチャに相対する測定位置を示す、ステップと、
    b.前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、
    c.前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との関係を決定するステップと、
    d.前記ワークピース上に配置された複数のダイまたはダイ群の測定された位置と前記直描書き込みマシンの座標系内において規定された変換位置へ変換するステップであって、前記ワークピースは、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の前記決定された関係とに基づいて行われる、ステップと、
    e.調節された回路パターンデータを前記ワークピース上への書き込み対象として作成するステップであって、前記作成は、前記元々のパターンデータおよび前記変換された位置双方に基づき、前記調節された回路パターンデータは、前記調節された回路パターンが前記ワークピース上の複数のダイに適合するように、前記複数のダイまたはダイ群の回路パターンを表す、ステップと、
    f.前記調節された回路パターンデータに従って前記ワークピース上にパターンを書き込むように書き込みツールを制御するステップと、
    g.少なくとも前記ワークピースの領域の一部を小領域へと分割するステップであって、前記小領域はそれぞれ、前記調節されたパターンデータの小部位によって表されるべきものであり、前記小領域は前記受信された測定データによって特定されかつ/または前記ワークピースの領域は所定のアルゴリズムの利用によって小領域に分割される、ステップと、
    行うように制御する、コンピュータプログラム製品。
JP2012554361A 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置 Active JP5767254B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US28254710P 2010-02-26 2010-02-26
US61/282,547 2010-02-26
US28256110P 2010-03-01 2010-03-01
US61/282,561 2010-03-01
US32304810P 2010-04-12 2010-04-12
US32304710P 2010-04-12 2010-04-12
US61/323,047 2010-04-12
US61/323,048 2010-04-12
US32368510P 2010-04-13 2010-04-13
US61/323,685 2010-04-13
PCT/EP2011/052864 WO2011104372A1 (en) 2010-02-26 2011-02-25 Method and apparatus for performing pattern alignment

Publications (2)

Publication Number Publication Date
JP2013520825A JP2013520825A (ja) 2013-06-06
JP5767254B2 true JP5767254B2 (ja) 2015-08-19

Family

ID=43927654

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012554365A Active JP5766725B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554362A Active JP5873030B2 (ja) 2010-02-26 2011-02-25 パターンを整列させる方法及び装置
JP2012554366A Active JP5784639B2 (ja) 2010-02-26 2011-02-25 複数の層についてのアライメント最適化のための方法および装置
JP2012554364A Active JP5795777B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554363A Active JP5767255B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554361A Active JP5767254B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2012554365A Active JP5766725B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554362A Active JP5873030B2 (ja) 2010-02-26 2011-02-25 パターンを整列させる方法及び装置
JP2012554366A Active JP5784639B2 (ja) 2010-02-26 2011-02-25 複数の層についてのアライメント最適化のための方法および装置
JP2012554364A Active JP5795777B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554363A Active JP5767255B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置

Country Status (6)

Country Link
US (5) US9341962B2 (ja)
EP (6) EP2539775B1 (ja)
JP (6) JP5766725B2 (ja)
KR (8) KR101798678B1 (ja)
CN (6) CN102939565B (ja)
WO (6) WO2011104374A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100100820A1 (en) * 2008-10-19 2010-04-22 International Business Machines Corporation User specific music in virtual worlds
CN102939565B (zh) * 2010-02-26 2015-08-05 密克罗尼克麦达塔公司 用于执行与管芯的图案对准的方法和装置
US8539395B2 (en) * 2010-03-05 2013-09-17 Micronic Laser Systems Ab Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image
US8836780B2 (en) * 2010-03-18 2014-09-16 Camtek Ltd. Process control and manufacturing method for fan out wafers
US9210814B2 (en) 2010-09-15 2015-12-08 Mycronic AB Apparatuses and methods for compensation of carrier distortions from measurement machines
EP2617053B1 (en) 2010-09-15 2014-11-12 Micronic Mydata AB Apparatus and method for generating patterns on workpieces
US8712577B2 (en) * 2011-02-23 2014-04-29 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets
KR20130020404A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 정렬계를 이용한 계측 시스템 및 위치 계측 방법
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
JP5852374B2 (ja) * 2011-09-07 2016-02-03 株式会社Screenホールディングス 描画装置および描画方法
JP2013195778A (ja) * 2012-03-21 2013-09-30 Hitachi High-Technologies Corp 露光装置、露光方法、及び表示用パネル基板の製造方法
US9282686B2 (en) * 2012-07-10 2016-03-08 Flextronics International Usa, Inc. System and method for high resolution, high throughput processing of conductive patterns of flexible substrates
US10149390B2 (en) 2012-08-27 2018-12-04 Mycronic AB Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs
US8742599B2 (en) * 2012-08-30 2014-06-03 Freescale Semiconductor, Inc. Identification mechanism for semiconductor device die
CN102880011B (zh) * 2012-09-11 2014-12-10 天津芯硕精密机械有限公司 一种层间图形对准精度的检测方法
JP6291426B2 (ja) * 2013-01-31 2018-03-14 東レエンジニアリング株式会社 実装方法および実装装置
JP6453780B2 (ja) * 2013-03-12 2019-01-16 マイクロニック アーベーMycronic Ab 機械的に形成されるアライメント基準体の方法及び装置
TWI489223B (zh) * 2013-07-19 2015-06-21 Au Optronics Corp 基板上的圖案化方法
US10163747B2 (en) 2013-09-25 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
JP6116456B2 (ja) * 2013-09-25 2017-04-19 株式会社Screenホールディングス 描画方法および描画装置
US9607965B2 (en) 2013-09-25 2017-03-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
CN103559344B (zh) * 2013-10-30 2016-08-17 苏州微影光电科技有限公司 一种用于激光直接成像的版图预处理方法
JP6452086B2 (ja) * 2013-10-31 2019-01-16 キヤノン株式会社 形状算出装置及び方法、計測装置、物品製造方法、及び、プログラム
CN104636525B (zh) * 2013-11-14 2017-12-19 英业达科技有限公司 印刷电路检查方法与装置
TW201520702A (zh) * 2013-11-19 2015-06-01 Huang Tian Xing 對準誤差補償方法、系統,及圖案化方法
US9806884B2 (en) * 2014-01-10 2017-10-31 Robert Bosch Gmbh System and method for cryptographic key identification
US20160004983A1 (en) * 2014-07-07 2016-01-07 GM Global Technology Operations LLC Method and apparatus for quantifying dimensional variations and process capability independently of datum points
US9523735B2 (en) * 2014-10-08 2016-12-20 Eastman Kodak Company Electrical test system with vision-guided alignment
US20160172243A1 (en) * 2014-12-11 2016-06-16 Nxp B.V. Wafer material removal
JP2017067992A (ja) 2015-09-30 2017-04-06 株式会社オーク製作所 露光装置、露光装置のアライメント方法、およびプログラム
US11054802B2 (en) * 2015-10-21 2021-07-06 Mitsubishi Electric Research Laboratories, Inc. System and method for performing operations of numerical control machines
CN105914157A (zh) * 2016-04-28 2016-08-31 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
JP6730851B2 (ja) * 2016-06-01 2020-07-29 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
CN106024981B (zh) * 2016-07-08 2018-10-09 江苏博硕智能***有限公司 一种物料的铺设方法及所用的铺设***
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
JP6307730B1 (ja) 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
EP3541602A4 (en) 2016-11-17 2020-10-28 Orbotech Ltd. 3D HYBRID PRINTING FROM MULTIPLE MATERIALS
DE102017102320A1 (de) * 2017-02-07 2018-08-09 Manz Ag Bearbeitungsanlage
US10276796B2 (en) 2017-02-15 2019-04-30 Boe Technology Group Co., Ltd. Ejection volume compensation method, ejection volume compensation device, inkjet printing device, and non-transitory machine readable medium
CN106827814B (zh) * 2017-02-15 2018-07-24 京东方科技集团股份有限公司 喷射量补偿方法、喷射量补偿设备和喷墨打印***
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
EP3396458A1 (en) * 2017-04-28 2018-10-31 ASML Netherlands B.V. Method and apparatus for optimization of lithographic process
JP6876218B2 (ja) * 2017-09-05 2021-05-26 株式会社ブイ・テクノロジー 露光装置
TWI630383B (zh) * 2017-10-17 2018-07-21 亞亞科技股份有限公司 檢測開孔鋼板的定位方法
US10522376B2 (en) * 2017-10-20 2019-12-31 Kla-Tencor Corporation Multi-step image alignment method for large offset die-die inspection
CN110221731B (zh) 2018-03-02 2023-03-28 宸鸿光电科技股份有限公司 触控面板的直接图案化方法及其触控面板
JP6808684B2 (ja) * 2018-06-14 2021-01-06 キヤノン株式会社 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法
US10719018B2 (en) * 2018-07-10 2020-07-21 Applied Materials, Inc. Dynamic imaging system
US11733684B2 (en) 2018-09-27 2023-08-22 Hewlett-Packard Development Company, L.P. Overlaying production data on rendered 3D printed object
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN110517961B (zh) * 2019-08-21 2021-08-27 上海交通大学 减小芯片埋置与光刻图形位置偏差的方法及装置
US11003164B2 (en) * 2019-08-30 2021-05-11 Micron Technology, Inc. Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems
JP7339826B2 (ja) * 2019-09-19 2023-09-06 キヤノン株式会社 マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
JP7418080B2 (ja) * 2019-10-04 2024-01-19 キヤノン株式会社 位置検出装置、位置検出方法、リソグラフィ装置、及び物品の製造方法
EP4042373A4 (en) * 2019-10-11 2023-11-29 Applied Materials, Inc. MATRIC SYSTEM AND METHOD FOR COMPARING ALIGNMENT VECTORS
US11201074B2 (en) * 2020-01-31 2021-12-14 Kla Corporation System and method for semiconductor device print check alignment
CN111958128B (zh) * 2020-08-11 2022-05-06 无锡市大德汽车部件科技有限公司 一种承载垫板的加工方法
US20220319885A1 (en) * 2020-08-20 2022-10-06 Shinkawa Ltd. Arrangement apparatus and arrangement method
CN114185248A (zh) * 2020-09-14 2022-03-15 刘大有 无光罩曝光机的晶片偏移校正方法
JP7521988B2 (ja) 2020-09-23 2024-07-24 株式会社Screenホールディングス 基板位置検出方法、描画方法、基板位置検出装置および描画装置
CN112312666B (zh) * 2020-11-06 2023-08-15 浪潮电子信息产业股份有限公司 一种电路板打螺钉方法和***
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN112581562B (zh) * 2020-12-17 2024-03-22 全芯智造技术有限公司 图案着色方法、电子设备和计算机可读存储介质
US20220269184A1 (en) * 2021-02-25 2022-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Machine learning on overlay management
CN113097080B (zh) * 2021-03-23 2024-05-07 合肥芯碁微电子装备股份有限公司 晶圆级芯片扇出封装方法
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
CN116525464B (zh) * 2023-06-29 2023-09-22 苏州铂煜诺自动化设备科技有限公司 一种多芯片封装的布线方法和装置

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796497A (en) 1971-12-01 1974-03-12 Ibm Optical alignment method and apparatus
JPS63137425A (ja) * 1986-11-28 1988-06-09 Ricoh Co Ltd 液晶シヤツタレテイクルを備えた投影露光装置
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
JP2663726B2 (ja) * 1991-01-08 1997-10-15 株式会社デンソー 複層状態検査装置
JPH0620909A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd 露光方法及び薄膜多層基板
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
JP3284641B2 (ja) * 1992-09-03 2002-05-20 ソニー株式会社 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
US6018384A (en) * 1994-09-07 2000-01-25 Nikon Corporation Projection exposure system
US5917332A (en) * 1996-05-09 1999-06-29 Advanced Micro Devices, Inc. Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US6681145B1 (en) * 1996-06-06 2004-01-20 The Boeing Company Method for improving the accuracy of machines
US5942805A (en) * 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
JP3047863B2 (ja) * 1997-08-04 2000-06-05 日本電気株式会社 アライメント方法
US5985680A (en) * 1997-08-08 1999-11-16 Applied Materials, Inc. Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system
JP4109736B2 (ja) * 1997-11-14 2008-07-02 キヤノン株式会社 位置ずれ検出方法
US6480989B2 (en) * 1998-06-29 2002-11-12 Lsi Logic Corporation Integrated circuit design incorporating a power mesh
JP2000122303A (ja) * 1998-10-20 2000-04-28 Asahi Optical Co Ltd 描画装置
US6205364B1 (en) * 1999-02-02 2001-03-20 Creo Ltd. Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards
US7328425B2 (en) * 1999-05-20 2008-02-05 Micronic Laser Systems Ab Method and device for correcting SLM stamp image imperfections
JP2000353657A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 露光方法、露光装置およびその露光装置を用いて製造された半導体装置
EP1189732B1 (de) * 1999-06-26 2003-05-07 KUKA Schweissanlagen GmbH Verfahren und vorrichtung zum kalibrieren von robotermessstationen, manipulatoren und mitgeführten optischen messeinrichtungen
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6331711B1 (en) * 1999-08-06 2001-12-18 Etec Systems, Inc. Correction for systematic, low spatial frequency critical dimension variations in lithography
JP3258312B2 (ja) * 2000-01-01 2002-02-18 株式会社日立製作所 厚膜薄膜混成多層配線基板の製造システム
JP3671822B2 (ja) * 2000-07-26 2005-07-13 株式会社日立製作所 欠陥検査方法および欠陥検査システム
KR100336525B1 (ko) * 2000-08-07 2002-05-11 윤종용 반도체 장치의 제조를 위한 노광 방법
AU2000279433A1 (en) * 2000-10-19 2002-04-29 Creo Il. Ltd Nonlinear image distortion correction in printed circuit board manufacturing
JP2002134396A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体パターン自動調節装置
US7058474B2 (en) 2000-11-08 2006-06-06 Orbotech Ltd. Multi-layer printed circuit board fabrication system and method
US6701197B2 (en) * 2000-11-08 2004-03-02 Orbotech Ltd. System and method for side to side registration in a printed circuit imager
US7062354B2 (en) * 2000-11-08 2006-06-13 Orbotech Ltd. Multi-layer printed circuit board fabrication system and method
WO2003005782A2 (en) * 2001-07-02 2003-01-16 Irvine Sensors Corporation Stackable microcircuit and method of making the same
US6496058B1 (en) * 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
JP4320694B2 (ja) 2001-08-08 2009-08-26 株式会社オーク製作所 多重露光描画装置および多重露光式描画方法
US6580962B2 (en) * 2001-08-10 2003-06-17 Gerber Technology, Inc. Method for aligning a spatial array of pattern pieces comprising a marker method
JP2003107672A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp フォトマスク外観検証システム及び方法
JP4076341B2 (ja) * 2001-11-29 2008-04-16 大日本スクリーン製造株式会社 レーザ描画方法とその装置
SE0104238D0 (sv) * 2001-12-14 2001-12-14 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003226999A (ja) * 2002-02-01 2003-08-15 Fujitsu Ltd めっき面積の制御方法、プログラム、記録媒体及び制御装置ならびにめっき方法
US20030158622A1 (en) * 2002-02-21 2003-08-21 Corey Gary John Multi-axes tool compensation: 3D and 5-axis real-time interactive tool compensation inside the CNC machine tool controller
WO2003094582A2 (en) 2002-05-02 2003-11-13 Orbotech Ltd. A system and method for manufacturing printed circuit boards employing non-uniformly modified images
US7015418B2 (en) * 2002-05-17 2006-03-21 Gsi Group Corporation Method and system for calibrating a laser processing system and laser marking system utilizing same
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US7093225B2 (en) * 2002-07-17 2006-08-15 Osann Robert Jr FPGA with hybrid interconnect
US7245982B2 (en) * 2002-10-11 2007-07-17 Fidia S.P.A. System and process for measuring, compensating and testing numerically controlled machine tool heads and/or tables
US6778876B1 (en) * 2002-11-01 2004-08-17 Advanced Micro Devices, Inc. Methods of processing substrates based upon substrate orientation
US7283889B2 (en) * 2003-02-19 2007-10-16 Fanuc Ltd Numerical control device, and numerical control method
JP2004327546A (ja) * 2003-04-22 2004-11-18 Tokyo Electron Ltd 半導体製造システム
US20050099615A1 (en) 2003-06-03 2005-05-12 Fusao Ishii System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes
US20050105071A1 (en) * 2003-06-03 2005-05-19 Fusao Ishii Methods for patterning substrates having arbitrary and unexpected dimensional changes
DE10334577B3 (de) * 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
JP2007501430A (ja) * 2003-08-04 2007-01-25 マイクロニック レーザー システムズ アクチボラゲット Psm位置調整方法及び装置
US6948254B2 (en) * 2003-10-27 2005-09-27 Micronic Laser Systems Ab Method for calibration of a metrology stage
US20050254032A1 (en) 2003-11-13 2005-11-17 Fuji Photo Film Co., Ltd. Exposure device
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
KR100567622B1 (ko) * 2003-12-29 2006-04-04 삼성전자주식회사 반도체 소자의 패턴 선폭 측정 방법 및 장치
WO2005081603A1 (de) * 2004-02-17 2005-09-01 Hitachi Via Mechanics, Ltd. Verfahren zum herstellen von substraten
EP1589578B1 (en) * 2004-04-19 2015-02-25 STMicroelectronics Srl Method for indexing dice
WO2005104196A1 (ja) * 2004-04-23 2005-11-03 Nikon Corporation 計測方法、計測装置、露光方法及び露光装置
JP4528558B2 (ja) * 2004-05-28 2010-08-18 株式会社東芝 パターンのデータ作成方法、及びパターン検証手法
CN101416279A (zh) * 2004-07-15 2009-04-22 凸版光掩膜公司 形成具有匹配几何形状的集成电路部件的***和方法
US7102733B2 (en) * 2004-08-13 2006-09-05 Asml Holding N.V. System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool
US20060032866A1 (en) * 2004-08-13 2006-02-16 Pechiney Plastic Packaging, Inc. Plastic dispensing container having reduced moisture penetration and method for same
JP5044095B2 (ja) * 2004-11-02 2012-10-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US7678288B2 (en) * 2004-12-03 2010-03-16 Miradia Inc. Method and structure for manufacturing bonded substrates using multiple photolithography tools
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
SG124407A1 (en) * 2005-02-03 2006-08-30 Asml Netherlands Bv Method of generating a photolithography patterningdevice, computer program, patterning device, meth od of determining the position of a target image on or proximate a substrate, measurement device, and lithographic apparatus
JP2006229119A (ja) * 2005-02-21 2006-08-31 Ulvac Seimaku Kk 露光装置における位置合わせ方法
US7216324B2 (en) * 2005-03-11 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing chip package by re-using existing mask designs
JP2006251571A (ja) * 2005-03-11 2006-09-21 Fuji Photo Film Co Ltd アライメント用光源ユニット、アライメント装置、露光装置、デジタル露光装置、アライメント方法、露光方法及び照明装置の条件を設定する方法
JP4533785B2 (ja) * 2005-03-31 2010-09-01 富士フイルム株式会社 アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置
JP2006309022A (ja) * 2005-04-28 2006-11-09 Fuji Photo Film Co Ltd 描画装置および描画方法
KR20080005413A (ko) * 2005-04-28 2008-01-11 후지필름 가부시키가이샤 묘화 장치 및 묘화 방법
JP2006309023A (ja) * 2005-04-28 2006-11-09 Fuji Photo Film Co Ltd 描画装置および描画方法
US20070003128A1 (en) * 2005-06-29 2007-01-04 International Business Machines Corporation A Method Of Aligning A Pattern On A Workpiece
KR101359562B1 (ko) * 2005-07-08 2014-02-07 넥스젠 세미 홀딩 인코포레이티드 제어 입자 빔 제조를 위한 장치 및 방법
WO2007031105A1 (en) * 2005-09-16 2007-03-22 Micronic Laser Systems Ab Alignment method with compensation of non linear errors
JP4890846B2 (ja) * 2005-12-08 2012-03-07 キヤノン株式会社 計測装置、計測方法、露光装置、及びデバイス製造方法
JP2007199225A (ja) * 2006-01-25 2007-08-09 Cmk Corp 露光システム及び部品内蔵型プリント配線板の製造方法
JP2007235108A (ja) * 2006-02-02 2007-09-13 Nec Electronics Corp 半導体検査装置、半導体検査方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP5339671B2 (ja) * 2006-06-26 2013-11-13 株式会社オーク製作所 描画システム
JP2008051866A (ja) * 2006-08-22 2008-03-06 Dainippon Screen Mfg Co Ltd パターン描画装置、パターン描画方法、および基板処理システム
JP2008083227A (ja) * 2006-09-26 2008-04-10 Fujifilm Corp アライメントマーク位置測定装置及び方法、及び描画装置
US7539552B2 (en) * 2006-10-09 2009-05-26 Advanced Micro Devices, Inc. Method and apparatus for implementing a universal coordinate system for metrology data
US20080188016A1 (en) * 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
JP2008250072A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp 描画装置及び方法
US20080243416A1 (en) * 2007-03-30 2008-10-02 Mitutoyo Corporation Global calibration for stereo vision probe
US8295969B2 (en) * 2007-07-27 2012-10-23 Intermolecular, Inc. Combinatorial processing management system
US7872745B2 (en) * 2007-08-08 2011-01-18 Nuflare Technology, Inc. Pattern inspection apparatus and pattern inspection method
US8457790B2 (en) * 2007-09-14 2013-06-04 Zimmer, Inc. Robotic calibration method
WO2010006935A2 (en) * 2008-07-14 2010-01-21 Asml Netherlands B.V. Alignment system, lithographic system and method
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
EP2359192B1 (en) * 2008-12-05 2013-02-13 Micronic Mydata AB Gradient-assisted image resampling for microlithography
US8150140B2 (en) * 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US7979813B2 (en) * 2009-01-15 2011-07-12 Micrel, Inc. Chip-scale package conversion technique for dies
JP5355112B2 (ja) * 2009-01-28 2013-11-27 株式会社東芝 パターンレイアウト作成方法
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
CN102939565B (zh) * 2010-02-26 2015-08-05 密克罗尼克麦达塔公司 用于执行与管芯的图案对准的方法和装置
US8934081B2 (en) * 2010-03-01 2015-01-13 Mycronic AB Method and apparatus for performing alignment using reference board
EP2617053B1 (en) * 2010-09-15 2014-11-12 Micronic Mydata AB Apparatus and method for generating patterns on workpieces
US9210814B2 (en) * 2010-09-15 2015-12-08 Mycronic AB Apparatuses and methods for compensation of carrier distortions from measurement machines
JP5525421B2 (ja) * 2010-11-24 2014-06-18 株式会社日立ハイテクノロジーズ 画像撮像装置および画像撮像方法
US8509940B2 (en) * 2011-02-23 2013-08-13 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global offsets
US8712577B2 (en) * 2011-02-23 2014-04-29 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets

Also Published As

Publication number Publication date
US20110210104A1 (en) 2011-09-01
CN102971674B (zh) 2015-07-15
JP5873030B2 (ja) 2016-03-01
KR20130052545A (ko) 2013-05-22
CN103026299B (zh) 2016-01-20
KR101872538B1 (ko) 2018-06-28
KR20130004312A (ko) 2013-01-09
WO2011104372A1 (en) 2011-09-01
JP2013520827A (ja) 2013-06-06
JP2013520826A (ja) 2013-06-06
US8594825B2 (en) 2013-11-26
KR101885385B1 (ko) 2018-08-03
KR102146638B1 (ko) 2020-08-20
CN102939565A (zh) 2013-02-20
US8594824B2 (en) 2013-11-26
EP2539773A1 (en) 2013-01-02
JP2013520700A (ja) 2013-06-06
JP5766725B2 (ja) 2015-08-19
KR101850163B1 (ko) 2018-04-18
KR101926423B1 (ko) 2018-12-07
JP2013520825A (ja) 2013-06-06
EP2539775A1 (en) 2013-01-02
KR20190018035A (ko) 2019-02-20
EP2539777A1 (en) 2013-01-02
US8530120B2 (en) 2013-09-10
US20110213487A1 (en) 2011-09-01
WO2011104375A1 (en) 2011-09-01
JP5784639B2 (ja) 2015-09-24
CN102939565B (zh) 2015-08-05
EP2539774A1 (en) 2013-01-02
CN102959469A (zh) 2013-03-06
US9032342B2 (en) 2015-05-12
US9341962B2 (en) 2016-05-17
EP2539775B1 (en) 2014-06-18
JP2013520699A (ja) 2013-06-06
CN102985878A (zh) 2013-03-20
WO2011104376A1 (en) 2011-09-01
EP2539773B1 (en) 2014-04-16
KR101798678B1 (ko) 2017-11-16
EP2539777B1 (en) 2014-06-18
CN103097956B (zh) 2016-01-27
US20110257777A1 (en) 2011-10-20
EP2539776A1 (en) 2013-01-02
JP5795777B2 (ja) 2015-10-14
KR101948923B1 (ko) 2019-02-15
US20110213479A1 (en) 2011-09-01
JP5767255B2 (ja) 2015-08-19
EP2539778A1 (en) 2013-01-02
EP2539774B1 (en) 2014-04-09
US20110213484A1 (en) 2011-09-01
KR20120123581A (ko) 2012-11-08
CN102985878B (zh) 2016-06-29
CN102959469B (zh) 2016-06-08
KR20130004311A (ko) 2013-01-09
KR20130004310A (ko) 2013-01-09
KR20170120137A (ko) 2017-10-30
JP2013520828A (ja) 2013-06-06
CN103097956A (zh) 2013-05-08
WO2011113682A1 (en) 2011-09-22
CN102971674A (zh) 2013-03-13
KR20120120479A (ko) 2012-11-01
CN103026299A (zh) 2013-04-03
WO2011104374A1 (en) 2011-09-01
EP2539778B1 (en) 2013-12-11
WO2011104373A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5767254B2 (ja) パターンアライメントを行うための方法および装置
US20110228242A1 (en) Method and apparatus for performing alignment using reference board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150618

R150 Certificate of patent or registration of utility model

Ref document number: 5767254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250