JP6291426B2 - 実装方法および実装装置 - Google Patents

実装方法および実装装置 Download PDF

Info

Publication number
JP6291426B2
JP6291426B2 JP2014559639A JP2014559639A JP6291426B2 JP 6291426 B2 JP6291426 B2 JP 6291426B2 JP 2014559639 A JP2014559639 A JP 2014559639A JP 2014559639 A JP2014559639 A JP 2014559639A JP 6291426 B2 JP6291426 B2 JP 6291426B2
Authority
JP
Japan
Prior art keywords
substrate
holding stage
mounting
substrate holding
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014559639A
Other languages
English (en)
Other versions
JPWO2014119434A1 (ja
Inventor
幹夫 川上
幹夫 川上
義浩 木下
義浩 木下
正弘 小川
正弘 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of JPWO2014119434A1 publication Critical patent/JPWO2014119434A1/ja
Application granted granted Critical
Publication of JP6291426B2 publication Critical patent/JP6291426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/089—Calibration, teaching or correction of mechanical systems, e.g. of the mounting head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Operations Research (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明は、電子部品などのチップ部品を、基板保持ステージ上に載置された、セラミックス、樹脂、ガラス等からなる基板の所定の位置に実装する実装方法及び実装装置に関する。
一般に、電子部品などのチップ部品を基板に実装する実装装置は、例えばチップ部品を真空吸着保持するボンディングヘッドと、ボンディングヘッドを上下方向に移動させる機構と、基板を吸着保持する基板保持ステージと、基板保持ステージを水平方向及び回転方向に移動させる機構と、ボンディングヘッドと基板保持ステージとの空間に進退可能に設けられ且つボンディングヘッド側と基板保持ステージ側とを同時に撮像可能な２視野カメラとを有する。この実装装置では、２視野カメラを上記空間に進入させて、ボンディングヘッドが保持したチップ部品に書かれたアライメントマークと、基板に書かれたアライメントマークを同時に読み取り、その読み取り情報に基づいてチップ部品と基板における実装位置との位置合わせを行う。そして、２視野カメラを待避させた後、ヘッドを下降させて、チップ部品を基板における実装位置に接合させる（例えば、特許文献１）。
特開２００４−２２９４９号公報
近年、生産効率を上げることを目的として基板のサイズが大きくなる傾向、あるいは基板保持ステージに多くの基板を載置する傾向にあるため、基板保持ステージの大型化が進んでいる。一方、基板保持ステージの大型化により、実装範囲が大きくなるにも係わらず、位置ズレの許容範囲が１μm以下のような高精度実装の要求は高まっている。
このように、実装範囲が大きくなることと関係し、新たな問題が発生している。それは、２視野カメラがボンディングヘッドと基板ステージとの間にある状態で位置ズレが１μｍ以下となるように位置合わせを行ったにも係わらず、実際に基板に実装された状態での位置ズレ量が数μｍを超えているものが存在することである。この位置ズレ量は、基板保持ステージ面内における実装位置と実装時の加圧力が同じであれば再現することから、実際の量産工程においては、この位置ズレ量を相殺するためのオフセットを設定することにより実装精度を確保している。ただし、このオフセットは、基板、チップ、実装時の加圧力によって変化することから、実装条件毎に、試行錯誤により個別に設定している。
ここで、チップ部品に書かれたアライメントマークと基板に書かれたアライメントマークは、いずれも接合面側にあるため、実装後のアライメントマークを観察するためにＸ線による透視が必要になり、実装後の位置ズレ量を測定するだけでも大きな手間を要する。
このように、実装条件毎にオフセットを設定する方法では、時間的な無駄が生じ、条件設定するまでのチップ部品および基板も無駄になる。
本発明は、このような事情に鑑みてなされたものであって、チップ部品を実装する、基板保持ステージ面内の位置および実装時の加圧条件が決まれば、オフセットが求まる実装方法および、この実装方法を行う機能を備えた実装装置を提供することを目的とする。
上記課題を解決するために、請求項１に記載の発明は、チップ部品のアライメントマークと基板のアライメントマークを画像認識手段で認識してチップ部品と基板のアライメントを行った後にチップ部品を加圧して基板に実装する実装方法において、アライメント後にチップ部品を加圧して実装する時に生じる位置ズレ量を相殺する実装オフセットを、基板を保持する基板保持ステージ面内の位置および接合時の加圧力の関数として設定するもので、前記関数を、前記基板保持ステージ面内の複数の位置夫々で複数条件の加圧力に対する位置ズレ量を求め、その結果を基に導出することを特徴とする実装方法である。
請求項２に記載の発明は、請求項１に記載の実装方法であって、基板保持ステージ面内の複数の位置における複数条件の加圧力に対する位置ズレ量を求めるに際して、アライメントマークが記された、透明なチップ部品を用いることを特徴とする実装方法である。
請求項３に記載の発明は、チップ部品を吸着保持するボンディングヘッドと、ボンディングヘッドを上下方向に移動させる機構と、基板を載置保持する基板保持ステージと、ボンディングヘッドと基板保持ステージが相対的に水平方向及び回転方向に移動させる機構と、ボンディングヘッドと基板保持ステージとの空間に進退可能に設けられ且つヘッド側と基板保持ステージ側とを同時に撮像可能な２視野認識手段を有する実装装置であって、請求項１または請求項２に記載の実装方法を行う機能を備えた実装装置である。
本発明を用いることにより、アライメント後にチップ部品を加圧して実装する時に生じる位置ズレ量を相殺するオフセットを容易に得ることが出来、実装工程の生産性が向上する。
本発明の一実施形態に係る実装方法を実施するためのフリップチップ実装装置の要部正面図である。 本発明が対象とする実装に用いられる基板について説明する図である。 本発明の一実施形態に用いる模擬基板と模擬チップを説明する図である。 本発明の一実施形態に係る模擬基板と模擬チップの位置ズレ量評価を行う場所を示す図である。 本発明の一実施形態におけるアライメントマーク相互の位置ズレを説明する図である。 本発明の一実施形態で得るデータ群を説明する図である。 本発明の一実施形態における装置動作および演算のフローチャートである。 本発明の実施例１で用いた基板保持ステージの構造を説明する図である。 本発明の実施例１で用いた模擬基板を説明する図である。 本発明の実施例１で得た実測データである。 本発明の実施例１に係る、近似式から得たデータである。
以下に、本発明の一実施形態について、図面を参照して説明する。
図１は、実装装置の基本的な機能を説明するための要部正面図である。この装置は、チップ部品２の突起電極３と基板４の電極５を接合するフリップチップ実装装置１であり、例えば図２のように、基板４の複数箇所にチップ部品２を実装するものである。この実装装置の要部は、チップ部品２を吸着保持するボンディングヘッド６と基板４を吸着保持する基板保持ステージ７と、認識手段である２視野カメラ８から構成されていおり、ボンディングヘッド６、基板保持ステージ７および２視野カメラ８は制御部１２の指示に従い機能する。
ボンディングヘッド６は昇降可能になっており、基板保持ステージ７はＸ、Ｙ、θ方向に移動可能になっていて、基板４を、チップ部品２を実装すべき場所をボンディングヘッド６の下に配置する。２視野カメラ８は、ボンディングヘッド６と基板ステージ７の間に挿入できるよう進退可能に構成されており、チップ部品２の突起電極形成面および基板の電極形成面にはそれぞれアライメントマークが記されており、２視野カメラ８で両アライメントマークを読み取り、ボンディングヘッド６または基板保持ステージ７のいずれかまたは両方を移動させて精密位置合わせを行う。精密位置合わせ後に、ボンディングヘッド６が下降して加圧するとともに必要に応じて加熱することのより、チップ部品２の突起電極３と基板４の電極５を接合するが、ボンディングヘッド６を下降する前に、基板保持ステージ７面内の位置および加圧力の関数として求まるオフセット分だけ、基板保持ステージ７の位置を微調整する。なお、オフセットを求める関数の導出方法に関しては後述する。
この一連の実装作業が終了後、ボンディングヘッド６は上昇し、図示していないチップ吸着反転ツールにより、新たなチップ部品２がボンディングヘッド６に搬送されるとともに、基板保持ステージ７が移動して、次にチップ部品を実装すべき基板の場所がボンディングヘッドの下に配置される。この後は、先の説明と同様、２視野カメラを用いた位置合わせから接合に至る、一連の作業が行われる。
また、基板４の、チップ部品２を実装すべき全ての場所への実装作業が完了した後は、基板保持ステージ７による吸着保持は解かれ、図示していない基板搬送ツールにより実装完了後の基板４は搬出されるとともに新たな基板４が搬入され、基板保持ステージ７により吸着保持される。
次に、オフセットを求める関数の導出方法について説明する。まず、関数を導出するための基礎となるデータを取得する方法を、例を用いて説明する。図３は、基板保持ステージ７面内の複数箇所（図４のＡ１、Ａ２、・・・、Ｄ７、Ｄ８）において、加圧時に生じる位置ズレ量を把握する際に用いる、アライメントマークＭＣの記された模擬チップ部品２０と、アライメントマークＭＢの記された模擬基板４０である。まず、この模擬基板４０を基板保持ステージ７で吸着保持した後、前記複数箇所いずれかの位置において、２視野カメラ８を用いて、模擬チップ部品２０のアライメントマークＭＣと模擬基板４０アライメントマークＭＢの位置合わせを行い、２視野カメラ８を待避させた後に、所定の加圧力を加え、模擬チップ部品２０と模擬基板４０の貼り合わせを透明な接着剤を用いて行う。その後、貼り合わさった状態での、模擬チップ部品２０のアライメントマークＭＣと模擬基板４０のアライメントマークＭＢの位置ズレ量を認識手段を用いて実測する。
ここで、それぞれのアライメントマークを明瞭に認識するために、模擬チップ部品２０が可視光に対して透明であることが望ましい。仮に、模擬チップ部品２０が可視光に不透明なシリコン等であってもＸ線や赤外線を用いることにより、貼り合わせ後のアライメントマークを認識することは可能であるが、Ｘ線や赤外線を透視観測する必要があるため、装置が大がかりになってしまう。一方、模擬チップ部品２０が可視光に透明であれば可視光カメラでも貼り合わせ後のアライメントマークを上側から認識することが可能であり、汎用のカメラでも高い分解能が得られる。また、２視野カメラ８を転用することも可能なので装置コストが抑えられる。
実測するズレ量は、図５に示すようにX方向のズレ量ΔX、Y方向のズレ量Δ２方向成分として求め、それぞれを基板ステージ面上の位置（ｘ、ｙ）および加圧力との関係をデータとして記録する。なお、以上のデータ取得・記録を、基板保持ステージ７面内の複数箇所（図４のＡ１、Ａ２、・・・、Ｄ７、Ｄ８）で行い、同じ複数箇所で加圧力を変えて同様な内容を新たな模擬基板４０を用いて行うことにより、データ取得・記録を行い、図６に示すようなデータ群を得る。
このデータ群を用い、位置ズレ量を、基板保持ステージ７面内の位置および加圧力を変数とする近似式により求めることにより、基板保持ステージ７面内の任意の位置、任意の加圧力の際の位置ズレ量を予測することが出来る。したがって、オフセットはこの位置ズレ量を相殺するものであることから、基板保持ステージ７の任意の位置、任意の加圧力のオフセット量も求まる。すなわち、オフセットを基板保持ステージ７面内の位置および接合時の加圧力の関数として設定することが出来る。
以上のオフセット演算に関するフローチャートを図７に示すが、この一連の動作および演算を自動で実施するような機能を制御部１２に組み込むことも可能である。
なお、基板保持ステージ７面内の複数点の設定に関しては、その間隔が、対象とする実装装置が実装対象とするチップ部品のサイズと同等から３倍程度の範囲であることが望ましい。実際の実装作業の間隔がチップ部品より小さくなることはないので、チップ部品より小さい間隔とする必要性は低く、また、間隔が大きすぎると近似式の精度低下により、適切なオフセットが得られなくなるためである。
以上、基板保持ステージ面内の位置と加圧力からオフセットを求める実施の形態について記したが、更なる高精度実装の要望が高まることで実装温度等を因子とする実装段階での位置ずれが問題となる可能性がある。そのような場合においては、位置、加圧力の他に温度などの因子の影響についても調べ、その因子をオフセットを求める関数の変数とすることも可能である。
（実施例１）
図８は本実施例１に用いた基板保持ステージ７の構造を示すものである。基板４を吸着保持する基板保持ステージ７は基板を加熱するためのステージヒータ９の上に配置されており、ステージヒータ９と架台１１の間には倣い機構１０を設けてある。基板保持ステージ７のＸＹ方向への移動は、架台１１が移動することによって成される。ここで、各要素のＸ方向×Ｙ方向のサイズは、ステージヒータ９が２６０ｍｍ×１３０ｍｍ、基板保持ステージ７が２５０ｍｍ×１２０ｍｍのサイズとなっており、倣い機構１０は直径が１１４ｍｍとなっている。この基板保持ステージ７を用いた実装では、Ｙ方向での位置の違いによる位置ズレの違いはなく、ΔＹは殆どゼロであるのに対して、Ｘ方向の位置によっては位置ズレΔＸが生じることが判っていたものであり、量産前には試行錯誤によりＸ方向の位置毎に、Ｘ方向のオフセットを求めていたものである。そこで、この基板保持ステージ７のオフセットを関数化することを試みた。
図９は、その際に用いた模擬基板４０であり、サイズは２４０ｍｍ×６４ｍｍであるが、基板保持ステージ７のＹ方向位置の違いにより位置ズレ量に変化が生じることがないことから、Ｘ方向の位置毎の位置ズレ量のみを求めるようにしている。図９において、６番の場所が基板保持ステージのＸ方向における中心であり、この点をゼロとして、左右各１００ｍｍの２０ｍｍ毎の間隔で、模擬チップ部品２０と模擬基板４０の位置ズレ量の測定を行った。測定に際し、模擬チップ部品２０および模擬基板４０は透明ガラス製のものを用い、模擬チップ部品２０のアライメントマークＭＣおよび模擬基板４０のアライメントマークＭＢの両方を認識し易くした。なお、位置合わせ段階では、両アライメントマーク間の中心のズレ量を０．１μｍ以下とした。また、加圧力は５０（Ｎ）、１００（Ｎ）および１５０（Ｎ）の３条件について行った。この結果、得られた結果は図１０のとおりである。この図１０の結果から、加圧力を５０（Ｎ）から１５０（Ｎ）の範囲で変化させた時の位置ズレ量が近似式で求まり、図１１が得られた。
そこで、図１１から得られた、加圧力１２０（Ｎ）時の位置ズレ量からオフセットを設定し、模擬チップ部品２０と模擬基板４０による貼り合わせを行ったところ、全てのポイントで位置ズレ量は０．５μｍ以下となることが確認出来た。
本発明に係る実装方法では、これまでは生産条件毎に試行錯誤を伴って求めていたオフセットを簡易に求めることが出来、生産効率を向上させることから、チップ部品の基板への実装に高精度が要求されるあらゆる分野に適用することが出来る。
１ フリップチップ実装装置
２ チップ部品
３ 突起電極
４ 基板
５ 電極
６ ボンディングヘッド
７ 基板保持ステージ
８ ２視野カメラ
９ ステージヒータ
１０ 倣い機構
１１ 架台
１２ 制御部
２０ 模擬チップ部品
４０ 模擬基板
ＭＢ 模擬基板のアライメントマーク
ＭＣ 模擬チップ部品のアライメントマーク

Claims (3)

  1. チップ部品のアライメントマークと基板のアライメントマークを画像認識手段で認識してチップ部品と基板のアライメントを行った後にチップ部品を加圧して基板に実装する実装方法において、
    アライメント後にチップ部品を加圧して実装する時に生じる位置ズレ量を相殺する実装オフセットを、基板を保持する基板保持ステージ面内の位置および接合時の加圧力の関数として設定するもので、
    前記関数を、前記基板保持ステージ面内の複数の位置夫々で複数条件の加圧力に対する位置ズレ量を求め、その結果を基に導出することを特徴とする実装方法。
  2. 請求項１に記載の実装方法であって、基板保持ステージ面内の複数の位置における複数条件の加圧力に対する位置ズレ量を求めるに際して、アライメントマークが記された、透明なチップ部品を用いることを特徴とする実装方法。
  3. チップ部品を吸着保持するボンディングヘッドと、ボンディングヘッドを上下方向に移動させる機構と、基板を載置保持する基板保持ステージと、ボンディングヘッドと基板保持ステージが相対的に水平方向及び回転方向に移動させる機構と、ボンディングヘッドと基板保持ステージとの空間に進退可能に設けられ且つヘッド側と基板保持ステージ側とを同時に撮像可能な２視野認識手段を有する実装装置であって、
    請求項１または請求項２に記載の実装方法を行う機能を備えた実装装置。
JP2014559639A 2013-01-31 2014-01-22 実装方法および実装装置 Active JP6291426B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013016604 2013-01-31
JP2013016604 2013-01-31
PCT/JP2014/051169 WO2014119434A1 (ja) 2013-01-31 2014-01-22 実装方法および実装装置

Publications (2)

Publication Number Publication Date
JPWO2014119434A1 JPWO2014119434A1 (ja) 2017-01-26
JP6291426B2 true JP6291426B2 (ja) 2018-03-14

Family

ID=51262148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014559639A Active JP6291426B2 (ja) 2013-01-31 2014-01-22 実装方法および実装装置

Country Status (4)

Country Link
JP (1) JP6291426B2 (ja)
KR (1) KR102129648B1 (ja)
TW (1) TWI605537B (ja)
WO (1) WO2014119434A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10966358B2 (en) * 2014-07-18 2021-03-30 Fuji Corporation Component mounting device
JP6307730B1 (ja) * 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
CN108206154B (zh) * 2016-12-19 2020-06-19 技鼎股份有限公司 应用在扇出制程的晶粒定位方法及生产设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012621B2 (ja) * 1998-03-25 2007-11-21 ヤマハ発動機株式会社 部品搭載状態検査用ツール
JP3838561B2 (ja) 2002-06-19 2006-10-25 東レエンジニアリング株式会社 実装装置および実装方法
JP2005159110A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd 部品実装方法及び装置
JP4345720B2 (ja) * 2005-07-14 2009-10-14 パナソニック株式会社 部品実装装置および部品実装方法
JP4823801B2 (ja) * 2006-08-01 2011-11-24 Ｊｕｋｉ株式会社 電子部品実装方法及び装置
JP4760752B2 (ja) * 2007-03-29 2011-08-31 パナソニック株式会社 部品搭載装置および部品搭載装置における搭載位置精度測定方法
JP5766725B2 (ja) * 2010-02-26 2015-08-19 マイクロニック エービー パターンアライメントを行うための方法および装置

Also Published As

Publication number Publication date
TWI605537B (zh) 2017-11-11
KR102129648B1 (ko) 2020-07-02
JPWO2014119434A1 (ja) 2017-01-26
TW201444016A (zh) 2014-11-16
WO2014119434A1 (ja) 2014-08-07
KR20150113130A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
TWI755526B (zh) 用於將部件安裝在基板上的設備和方法
US10068872B2 (en) Mounting apparatus and method of correcting offset amount of the same
TWI433256B (zh) 定位工具之ｘ-ｙ定位的校準方法及具有這種定位工具的裝置
JP5385794B2 (ja) チップ搭載方法およびチップ搭載装置
JP5301329B2 (ja) 電子部品の実装方法
TWI507101B (zh) 塗布裝置
KR102362976B1 (ko) 제1 물체를 제2 물체에 대하여 위치 결정하는 장치 및 방법
US11284550B2 (en) Use of placeable marker components for a staged placement of components on a carrier
JP2010050418A (ja) 電子部品実装装置の制御方法
JP6291426B2 (ja) 実装方法および実装装置
TW504418B (en) Machining device for work
KR101120129B1 (ko) 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
KR101183101B1 (ko) 플립칩용 다이 본딩 방법
JP4515814B2 (ja) 装着精度測定方法
KR20060051227A (ko) 본딩 장치
TWI738413B (zh) 安裝裝置
JP5181383B2 (ja) ボンディング装置
JP2006088103A (ja) 接着剤塗布装置
JP2015056593A (ja) ダイボンダ及び半導体製造方法
JPH11307615A (ja) ワークの位置合わせ方法
JPWO2019155643A1 (ja) 装着精度測定用チップおよび装着精度測定用キット
JP2001024007A (ja) 部品のボンディング方法および装置
TW200926343A (en) Device to check and correct the position of plates for electronics and related method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250