JP6307730B1 - 半導体装置の製造方法、及び実装装置 - Google Patents

半導体装置の製造方法、及び実装装置 Download PDF

Info

Publication number
JP6307730B1
JP6307730B1 JP2017146399A JP2017146399A JP6307730B1 JP 6307730 B1 JP6307730 B1 JP 6307730B1 JP 2017146399 A JP2017146399 A JP 2017146399A JP 2017146399 A JP2017146399 A JP 2017146399A JP 6307730 B1 JP6307730 B1 JP 6307730B1
Authority
JP
Japan
Prior art keywords
bonding
semiconductor die
alignment mark
transmission substrate
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017146399A
Other languages
English (en)
Other versions
JP2018157178A (ja
Inventor
耕平 瀬山
耕平 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to KR1020197011854A priority Critical patent/KR102230921B1/ko
Priority to PCT/JP2017/034640 priority patent/WO2018062129A1/ja
Priority to CN202310332240.0A priority patent/CN116206989A/zh
Priority to US16/337,927 priority patent/US11062964B2/en
Priority to CN201780073186.5A priority patent/CN110036462A/zh
Priority to TW106133318A priority patent/TWI664693B/zh
Application granted granted Critical
Publication of JP6307730B1 publication Critical patent/JP6307730B1/ja
Publication of JP2018157178A publication Critical patent/JP2018157178A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】仮基板上に配置された半導体ダイ間の間隔のばらつきを抑制できる半導体装置の製造方法及び実装装置を提供する。【解決手段】半導体装置の製造方法は、アライメントマーク５２を透過する仮基板３００をボンディング面５１に載置する載置工程と、アライメントマークの画像５１及び半導体ダイ２００の画像を取得する画像取得工程と、画像取得工程において取得したアライメントマーク３００の画像及び半導体ダイ２００の画像に基づいて、仮基板３００に半導体ダイ２００を圧着するボンディングヘッド３０の水平方向の位置を補正する補正工程と、補正された水平方向の位置に基づいて、半導体ダイ２００を透過基板３００に圧着する圧着工程とを含む。【選択図】図１

Description

本発明は、半導体装置の製造方法、及び実装装置に関する。
従来、半導体装置の更なる小型化、高集積化及び低コスト化を目的としてファンアウト型ＷＬＰ（Wafer-Level-Packaging）が提案されている（例えば特許文献１）。
ファンアウト型ＷＬＰでは、以下の工程を経て半導体装置を製造する。
１．回路パターンが形成された半導体ウェハをダイシングし、複数の半導体ダイを個片化する。
２．実装装置を用いて半導体ダイを所定の間隔毎に仮基板上に圧着する。
３．仮基板上に配置された複数の半導体ダイを樹脂でモールドする。
４．モールドされた半導体ダイを仮基板から剥離し、半導体ダイが仮基板に圧着されていた面を露出させる。
５．露出した半導体ダイの面に配線層及びバンプ電極を形成する。
６．モールドされた複数の半導体ダイをダイシングし、配線層及びバンプ電極が形成された半導体ダイを個片化する。
特表２０１３−５２０８２６
しかし、半導体ダイを所定の間隔毎に圧着する工程において、アライメントマークが形成されていない仮基板が用いられることがある。この場合、実装装置は、リニアエンコーダ等の機械的な座標を元に仮基板に半導体ダイを圧着することになる。
機械的な座標を元に半導体ダイを仮基板に圧着すると、機械的な座標のずれや熱的影響により半導体ダイが仮基板に圧着される位置にズレが生じ、半導体ダイ間の間隔にばらつきが生じる。半導体ダイ間の間隔のばらつきは、ばらつきを考慮した余裕のあるサイズで配線層を形成する必要を生じさせるため、半導体ダイの高集積化、小型化を阻害する要因となる。さらに、半導体ダイ間の間隔が大きくばらついた場合、半導体装置の不良を発生させる。
また、仮基板にアライメントマークが形成されていたとしても、仮基板の熱膨張等により半導体ダイ間の間隔がばらつくことも予想される。
そこで、本発明は、仮基板上に配置された半導体ダイ間の間隔のばらつきを抑制できる半導体装置の製造方法及び実装装置を提供することを目的とする。
ボンディング面にアライメントマークが形成されたボンディングステージ上に、前記アライメントマークを透過する透過基板を前記ボンディング面に載置する載置工程と、カメラによって前記ボンディングステージの上方から前記透過基板を透過した前記アライメントマークを撮像し、前記アライメントマークの画像を取得する画像取得工程と、前記画像取得工程において取得した前記アライメントマークの画像に基づいて、前記透過基板に半導体ダイを圧着するボンディングヘッドの水平方向の位置を補正する補正工程と、補正された前記水平方向の位置に基づいて、前記半導体ダイを前記透過基板に圧着する圧着工程とを含む、半導体装置の製造方法。
吸着面に半導体ダイを保持するボンディングツールを有し、前記半導体ダイを透過基板上に圧着するボンディングヘッドと、ボンディング面にアライメントマークを有し、前記ボンディング面上に前記アライメントマークを透過する透過基板を載置するボンディングステージと、前記ボンディングステージの上方から前記透過基板を透過した前記アライメントマークを撮像し、前記アライメントマークの画像を取得するカメラと、前記カメラが取得した前記アライメントマークの画像に基づいて、前記ボンディングヘッドが前記透過基板に前記半導体ダイを圧着する水平方向の位置を補正する補正部とを備える、実装装置。
本発明によれば、仮基板上に配置された半導体ダイ間の間隔のばらつきを抑制できる。
図１は、本発明の第１の実施の形態における実装装置を示す模式図である。 図２は、ボンディングステージを示す上面図である。 図３は、ボンディングステージ及び半導体ダイが実装された仮基板を示す側方断面図である。 図４は、半導体ダイが実装された仮基板及びボンディングステージを示す上面図である。 図５は、仮基板に半導体ダイを圧着する際の工程を示すフローチャートである。 図６は、ボンディングツールの位置を補正する際の補正部の動作を示す模式図である。 図７は、本発明の第２の実施の形態に係るボンディングツールの位置を補正する際の補正部の動作を示す模式図である。 図８は、本発明の第３の実施の形態に係る実装装置を示す模式図である。 図９は、本発明の第４の実施の形態における実装装置を示す模式図である。 図１０は、仮基板に半導体ダイを圧着する際のボンディングヘッドの動作を示す模式図であり、（ａ）は、ボンディングヘッドを移動させる前、（ｂ）は、ボンディングヘッドを移動させた後、（ｃ）は、継続して半導体ダイを仮基板に圧着する場合を示す。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施の形態に限定して解するべきではない。
（第１の実施の形態）
図１は、第１の実施の形態に係る実装装置を示す模式図である。図１に示すように、実装装置１は、ダイシングされた半導体ウェハ１００から半導体ダイ２００をピックアップするピックアップ部２０と、仮基板３００を支持するボンディングステージ５０と、ピックアップ部２０とボンディングステージ５０との間を移動するボンディングヘッド３０と、ボンディングステージ５０の上方に配置された二視野カメラ４０とを備える。この実装装置１は、半導体ウェハ１００からピックアップされた半導体ダイ２００を厚み方向に１８０度反転させて基板等に実装する所謂フリップチップボンダである。なお、仮基板３００は、透過基板の一例である。
ピックアップ部２０は、半導体ウェハ１００が貼り付けられたダイシングシート１０１を保持するピックアップステージ２１と、ピックアップステージ２１の貫通孔から半導体ダイ２００を突き上げ、半導体ダイ２００をダイシングシート１０１から引き剥がす突き上げピン２２と、突き上げられた半導体ダイ２００を吸着してピックアップするピックアップヘッド２３とを備える。
ピックアップヘッド２３は、回転軸Ｏを中心に回転し、ピックアップした半導体ダイ２００を厚み方向に１８０度反転させて半導体ダイ２００がダイシングシート１０１に接着されていた面を上方に向ける。
ボンディングヘッド３０は、図示しないＸＹ駆動機構によりボンディングステージ５０のボンディング面５１と平行な水平方向Ａに駆動し、図示しないＺ軸駆動機構により水平方向Ａと直交する垂直方向Ｂに駆動する。さらに、ボンディングヘッド３０は、半導体ダイ２００を吸着保持するボンディングツール３１を備える。
ボンディングヘッド３０は、ボンディングツール３１を本体部３２に内蔵された荷重制御機構により垂直方向Ｂに駆動させるとともに、ボンディングツール３１に吸着された半導体ダイ２００をボンディングする際の荷重を制御する。また、ボンディングヘッド３０は、水平方向Ａに移動する際にリニアエンコーダ３３の値を読み取ることで、位置及び移動量が制御される。
さらに、ボンディングツール３１の先端には、半導体ダイ２００を仮基板３００に圧着する際に半導体ダイ２００を５０℃〜２００℃の範囲で加熱するボンディングヒータが取り付けられている。
二視野カメラ４０は、図示しない駆動機構によりボンディングステージ５０上を移動可能なアーム４１と、アーム４１の先端に設けられた二つの撮像素子４２ａ、４２ｂとを備える。撮像素子４２ａ、４２ｂは、同一光軸上に対向して設けられ、ボンディングヘッド３０に保持された半導体ダイ２００とボンディングステージ５０及びボンディング面５１とを同時に撮像する。
図２は、ボンディングステージ及び半導体ダイが実装された仮基板を示す側方断面図であり、図３は、ボンディングステージを示す上面図であり、図４は、ボンディングステージ及び仮基板を示し、半導体ダイがボンディングされた状態を示す上面図である。
ボンディングステージ５０は、図示しない搬送機構により搬送された仮基板３００を真空吸着して支持するボンディング面５１を有する。ボンディング面５１には、図３に示すように、仮基板３００が載置される領域に十字形状の複数のアライメントマーク５２が形成されている。
アライメントマーク５２は、所定の間隔毎に、仮基板３００に実装される半導体ダイ２００の数に対応して設けられている。アライメントマーク５２は、例えばエッチング、メッキ、塗料、溝等で形成されたマークであり、二視野カメラ４０でアライメントマーク５２の位置を認識できる態様であれば用いることができる。
ボンディングステージ５０に載置された仮基板３００は、二視野カメラ４０からの光及びボンディングステージ５０からの光を透過し、二視野カメラ４０によってアライメントマーク５２を撮像可能とする。仮基板３００は、例えばガラスであるが、ポリカーボネート、アクリル、ポリエステル等の透明樹脂や透明セラミックであってもよい。さらに、モールドされた半導体ダイ２００を仮基板３００から剥離する後の剥離工程において、この剥離を容易とする目的とした透明なフィルムやコーティング層を仮基板３００に設けてもよい。
この仮基板３００には、図４に示すように、ボンディングヘッド３０によって半導体ダイ２００が圧着される。半導体ダイ２００は、その外縁が仮基板３００を透過した十字形状のアライメントマーク５２の外縁に沿うように位置決めがされ、仮基板３００に複数の半導体ダイ２００間の距離が一定となるように圧着される。半導体ダイ２００には、ダイシングシート１０１に接着されていた裏面側にダイアタッチフィルム等の熱硬化性の接着層が形成されている。半導体ダイ２００は、ボンディングヘッド３０による圧力、熱が印加されることで仮基板３００に固定される。
実装装置１は、さらに、記憶部６３から読み出したプログラムに従って装置の各部を制御する制御部６０を備える。制御部６０は、二視野カメラ４０を制御してボンディングヘッド３０に保持された半導体ダイ２００及び仮基板３００を透過したボンディングステージ５０を撮像し、それぞれの画像を取得するカメラＩ／Ｆ６１と、撮像された半導体ダイ２００、及びボンディングステージ５０の画像に基づいて、ボンディングヘッド３０の水平方向の位置を補正する補正部６２とを有する。制御部６０の各部の動作については、後述する。
（半導体装置の製造方法）
次に、実装装置１を用いた半導体装置の製造方法について説明する。図５は、仮基板に半導体ダイを圧着する際の工程を示すフローチャートである。
まず、透明な仮基板３００を準備し、この仮基板３００を図示しない搬送装置によってボンディング面５１上のアライメントマーク５２を透過する位置に載置する（Ｓ１）。仮基板３００がボンディング面５１に載置されると、ボンディングステージ５０は、仮基板３００を真空吸着して固定する。
仮基板３００をボンディングステージ５０に載置すると、ピックアップ部２０は、突き上げピン２２を上昇させるとともに、ピックアップヘッド２３によって半導体ダイ２００を真空吸着してピックアップする。半導体ダイ２００をピックアップすると、ピックアップヘッド２３を回転軸Ｏを中心に１８０度回転させて半導体ダイ２００をボンディングヘッド３０に受け渡す（Ｓ２）。ボンディングヘッド３０は、受け渡された半導体ダイ２００を吸着して保持する。
半導体ダイ２００を受け渡すと、ボンディングヘッド３０をＸＹ駆動機構により駆動して仮基板３００上に移動する。次に、二視野カメラ４０を移動してアーム４１及び撮像素子４２ａ、４２ｂをボンディングヘッド３０とボンディングステージ５０との間に挿入する。挿入された撮像素子４２ａ、４２ｂは、ボンディングツール３１に吸着保持された半導体ダイ２００及び透過したアライメントマーク５２を撮像する（Ｓ３）。撮像された画像は、カメラＩ／Ｆ６１により記憶部６３に記憶され、補正部６２により読み出される。
半導体ダイ２００及びアライメントマーク５２を撮像すると、撮像した画像に基づいてボンディングヘッド３０の位置を補正する（Ｓ４）。ボンディングヘッド３０の位置補正についての詳細については、後述する。
ボンディングヘッド３０の位置を補正すると、ボンディングヘッド３０及びボンディングツール３１を下降させ、半導体ダイ２００に圧力及び熱を印加して仮基板３００に圧着する（Ｓ５）。半導体ダイ２００を圧着すると、制御部６０は、半導体ダイ２００を所定の個数の全てを仮基板３００に圧着したか否かを判断する（Ｓ６）。全ての半導体ダイ２００を圧着していないと判断すると（Ｓ６：ＮＯ）、実装装置１は、Ｓ１〜Ｓ５の工程を繰り返し行い、半導体ダイ２００を仮基板３００上に所定の間隔毎に圧着する。
Ｓ６で全て圧着したと判断すると（Ｓ６：ＹＥＳ）、実装装置１は、当該仮基板３００への半導体ダイ２００の圧着を完了する。実装装置１は、圧着が完了した仮基板３００を搬送し、必要に応じて次の仮基板３００に半導体ダイ２００を圧着する。
（ボンディングヘッドの位置補正）
次に、ボンディングヘッド３０を位置補正する補正部６２の動作について説明する。図６は、ボンディングツールを位置補正する際の補正部の動作を示す模式図である。
カメラＩ／Ｆ６１がボンディングツール３１に保持された半導体ダイ２００、及びアライメントマーク５２を撮像した画像を記憶部６３に格納すると、補正部６２は、記憶部６３格納された画像に基づいてボンディングヘッド３０の補正量を以下のように算出する。
まず、補正部６２は、撮像したボンディング面５１から圧着位置にあるアライメントマーク５２を探索する。アライメントマーク５２を見つけると、補正部６２は、十字形状であるアライメントマーク５２の右下部を第１の補正点Ｐ１として、第１の補正点Ｐ１の座標を算出する。
次に、補正部６２は、半導体ダイ２００の左上角部を第２の補正点Ｐ２として、第２の補正点Ｐ２の座標を算出する。第１及び第２の補正点Ｐ１、Ｐ２の距離ｄ１を算出すると、補正部６２は、第１の補正点Ｐ１と第２の補正点Ｐ２の距離ｄ１から補正量ｄｘ１、ｄｙ１を導出する。
補正量ｄｘ１、ｄｙ１が導出されると、ボンディングヘッド３０は、補正された位置に移動して半導体ダイ２００を仮基板３００に圧着する。
（実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（ａ）ボンディング面５１にアライメントマーク５２が形成されたボンディングステージ５０を用いることにより、簡単な実装装置１の変更により半導体ダイ２００を仮基板３００にばらつきなく圧着することができる。
（ｂ）二視野カメラ４０で撮像した画像に基づいてボンディングヘッド３０の位置を補正することにより、リニアエンコーダ３３による機械的な座標に依らず半導体ダイ２００を仮基板３００に圧着することができる。そのため、機械的な座標に基づいて圧着する構成よりも精度よく半導体ダイ２００を圧着することができる。
（ｃ）半導体ダイ２００をばらつきなく仮基板３００に圧着できるので、後の工程で形成する配線層をばらつきを考慮した設計とする必要がなくなる。そのため、半導体装置をより高集積化、小型化することができる。さらには、半導体装置を製造する際の歩留まりを向上させることができる。
（第２の実施の形態）
図７は、本発明の第２の実施の形態におけるボンディングツールの位置を補正する際の補正部の動作を示す模式図である。
本実施の形態は、第１の実施の形態の実装装置１の動作に、２つ目以降の半導体ダイ２００ｂを圧着する際の動作を追加したものである。以下、第１の実施の形態と相違する点を中心に説明する。
本実施の形態の実装装置１は、２つ目以降の半導体ダイ２００を圧着する際に、ボンディングツール３１に保持された半導体ダイ２００ｂ、及びアライメントマーク５２の画像に加え、仮基板３００に既に圧着された半導体ダイ２００ａの画像も取得する。補正部６２は、半導体ダイ２００ａと、半導体ダイ２００ｂとの間の距離ｄ１を算出する。
補正部６２は、アライメントマーク５２の第１の座標点ｐ１、半導体ダイ２００第２の座標点ｐ２及び半導体ダイ２００ａ、２００ｂ間の距離ｄ２が所定の間隔となるように、ボンディングヘッド３０の位置を補正する補正量ｄｘ２、ｄｙ２を導出する。なお、本実施の形態では、既に圧着された半導体ダイ２００ｂが１つの場合について説明したが、勿論、半導体ダイ２００ａと複数の圧着された半導体ダイ２００ｂとの間の距離ｄ２に基づいて補正量ｄｘ２、ｄｙ２を導出してもよい。
（実施の形態の効果）
既に圧着された半導体ダイ２００ｂとボンディングツール３１に保持された半導体ダイ２００ａとの間の距離ｄ２が所定の間隔となるように補正量ｄｘ２、ｄｙ２によりボンディングヘッド３０の位置を補正することにより、精度よく半導体ダイ２００を一定間隔毎に仮基板３００に圧着することができる。
（第３の実施の形態）
図８は、第３の実施の形態に係る実装装置を示す模式図である。以下、第１、第２の実施の形態と相違する点を中心に説明する。
本実施の形態のボンディングステージ５０Ａは、仮基板３００を下方から加熱するヒータ５３を内蔵し、仮基板３００の材料と略同一の熱膨張率を有する材料で形成されたボンディング部５４とを有する。ボンディング部５４は、その表面が仮基板３００が載置されるボンディング面５１を形成し、例えば仮基板３００と同じ材料で形成される。なお、ボンディングステージ５０Ａ全体が仮基板３００と略同一の熱膨張率を有するものであってもよい。
ヒータ５３は、半導体ダイ２００を圧着する際に、ボンディングステージ５０に載置された仮基板３００を５０℃〜２００℃の範囲で加熱する。ボンディングヘッド３０のボンディングヒータに加えてボンディングステージ５０からも半導体ダイ２００を加熱することで、半導体ダイ２００の接着層を効率的、かつ、均一に加熱できる。
（実施の形態の効果）
ボンディングステージ５０と仮基板３００との熱膨張率が異なる場合、ボンディングヘッド３０の位置を補正して半導体ダイ２００を仮基板３００に圧着したとしてもボンディングステージ５０及び仮基板３００の温度によって半導体ダイ２００間の間隔がばらつく。
しかし、ボンディングステージ５０と仮基板３００との熱膨張率を略同一とすることで、ボンディングステージ５０と仮基板３００との間の温度依存のばらつきを抑制することができる。そのため、ヒータ５３によって仮基板３００を加熱してもばらつきを抑制できるので、加熱しない構成よりも高速、かつ、高精度に半導体ダイ２００を仮基板３００に圧着することができる。
（第４の実施の形態）
図９は、第４の実施の形態に係る実装装置を示す模式図であり、図１０は、仮基板に半導体ダイを圧着する際のボンディングヘッドの動作を示す模式図であり、（ａ）は、ボンディングヘッドを移動させる前、（ｂ）は、ボンディングヘッドを移動させた後、（ｃ）は、継続して半導体ダイを仮基板に圧着する場合を示す。
第１の実施の形態では、カメラをボンディングヘッド３０とボンディングステージ５０との間に挿入される二視野カメラ４０であると説明したが、本実施の形態のカメラ７０は、ボンディングヘッド３０に設けられている点で相違する。以下、第１の実施の形態と相違する点を中心に説明する。なお、本実施の形態では、Ｘ軸のみの補正について説明するが、Ｙ方向のみ、さらには、Ｘ、Ｙ軸の２方向についても適用可能なのは当然である。
本実施の形態の実装装置１Ａは、ボンディングツール３１及びカメラ７０を有するボンディングヘッド３０Ａと、リニアスケール３４と検出部３５を有するリニアエンコーダ３３とを備える。ボンディングツール３１及びカメラ７０は、ボンディングツール３１の中心軸Ｏ３１とカメラ７０の光軸Ｏ７０とが所定の離間距離Ｄだけ離間してボンディングヘッド３０に設けられている。カメラ７０は、ボンディングツール３１が半導体ダイ２００を仮基板３００に圧着する際に、仮基板３００及びボンディングステージ５０を上方から撮像する。なお、図１０では、アライメントマーク５２の図示を省略しているが、ボンディングステージ５０のボンディング面５１には、図２に図示したのと同様に複数のアライメントマーク５２が等間隔で形成されている。
実装装置１Ａが半導体ダイ２００を仮基板３００に圧着するボンディング動作を開始すると、制御部６０は、ピックアップ部２０を制御してウェハ１００から半導体ダイ２００をピックアップし、ボンディングヘッド３０Ａを駆動してピックアップした半導体ダイ２００をボンディングステージ５０の上方の所定の位置に移動させる。
半導体ダイ２００をボンディングステージ５０の所定の位置まで移動させると、カメラＩ／Ｆ６１は、カメラ７０を制御して仮基板３００及びボンディング面５１上のアライメントマーク５２を撮像し、撮像した画像を記憶部６３に記憶する。補正部６２は、撮像した画像からアライメントマーク５２の位置を検出し、アライメントマーク５２の位置から半導体ダイ２００を仮基板３００に圧着するボンディング位置Ｂ１を導出する。
補正部６２は、導出したボンディング位置Ｂ１に基づいて、例えば検出部３５で読み取った現在座標Ｐａとボンディング位置Ｂ１との差分を補正量ｄ１として、リニアスケール３４上のボンディング座標Ｐ１を算出する。
ボンディング座標Ｐ１を算出すると、制御部６０は、ボンディング座標Ｐ１に離間距離Ｄを加算又は減算したボンディング座標Ｐ２を算出し、ボンディングヘッド３０Ａをボンディング座標Ｐ２まで移動させる。言い換えると、制御部６０は、ボンディングツール３１及び半導体ダイ２００の中心軸Ｏ３１がボンディング座標Ｐ１に位置するようにヘッド３０を離間距離Ｄだけ移動させる。
ボンディングヘッド３０をボンディング座標Ｐ１に移動させると、制御部６０は、ボンディングツール３１を下降させて半導体ダイ２００を仮基板３００のボンディング位置Ｂ１に圧着する。
さらに、仮基板３００に半導体ダイを継続して圧着する場合には、補正部６２は、既に圧着された半導体ダイ２００及び検出したアライメントマーク５２に基づいて、例えば補正量ｄ２を算出して現在位置Ｐｂに補正量ｄ２を加算又は減算し、ボンディング座標Ｐ３を導出する。すなわち、ボンディング座標Ｐ３は、アライメントマーク５２の位置に加えて、既に圧着された半導体ダイ２００とボンディングツールに保持された半導体ダイ２００とが予め設計された距離だけ離間するように導出される。
ボンディング座標Ｐ３を導出すると、制御部６０は、離間距離Ｄを加算又は減算したボンディング座標Ｐ４にボンディングヘッド３０を移動させた後、半導体ダイ２００をボンディング位置Ｂ２に圧着する。
（変形例）
実施の形態では、アライメントマーク５２は十字形状であると説明したが、丸や四角等の多角形の点状のマーク、格子等の線状のマークであってもよい。また、ボンディング面５１上に形成された吸着穴をアライメントマーク５２としてもよい。
また、アライメントマーク５２及び半導体ダイ２００の外縁を補正点Ｐ１、Ｐ２とすることを説明したが、アライメントマーク５２又は半導体ダイ２００の中心点を算出し、この中心点を補正点としてボンディングヘッド３０の位置を補正してもよい。
また、アライメントマーク５２は、ボンディング面５１に一定距離毎に配置された座標検出用マークであってもよい。この場合、補正部６２は、二視野カメラ４０が撮像した画像に基づいてボンディングヘッド３０の座標を検出し、当該座標と予め定めた座標とを比較してボンディングヘッド３０の位置を補正してもよい。
また、実施の形態では、実装装置１は、半導体ダイ２００を反転させるものとして説明したが、半導体ダイ２００を反転させずに仮基板３００に圧着するものであってもよい。
また、仮基板３００は、一部がアライメントマーク５２を透過すればよく、例えば金属板等で仮基板３００の半導体ダイ２００が圧着されない部分に溝を形成してもよい。また、仮基板３００は、金属等の不透明な材料と、ガラス等の透明な材料を積層したものであってもよい。
また、第４の実施の形態において、リニアエンコーダ３３の検出部３５は、１つに限らず複数個ボンディングヘッド３０に設けられてもよく、また、ボンディングヘッド３０のボンディングツール３１側に設けられてもよい。
また、仮基板３００は、ガラス等の透明部材に限らず、例えばシリコン等の可視光に対して不透明であるが赤外線を透過する材料で形成されていてもよい。この場合、二視野カメラ４０又はカメラ７０には、赤外線を検知する赤外線カメラが用いられる。二視野カメラ４０又はカメラ７０は、仮基板３００に赤外線を投射するとともに、アライメントマーク５２で反射した赤外線を検知する。
さらには、仮基板３００は、赤外線に限らず、紫外線、Ｘ線、γ線等の電磁波を透過するものであってもよく、二視野カメラ４０又はカメラ７０には、これらの電磁波を検知するものを用いることができる。
１、１Ａ…実装装置、２０…ピックアップ装置、２１…ピックアップステージ、２２…突き上げ針、２３…ピックアップヘッド、３０…ボンディングヘッド、３１…ボンディングツール、３２…本体部、３４…リニアスケール、３５…検出部、４０…二視野カメラ、４１…アーム、４２ａ、４２ｂ…撮像素子、５０…ボンディングステージ、５１…ボンディング面、５２…アライメントマーク、５３…ヒータ、５４…ボンディング部、６０…制御部、６１…カメラＩ／Ｆ、６２…補正部、６３…記憶部、７０…カメラ、１００…半導体ウェハ、２００…半導体ダイ、３００…仮基板

Claims (13)

  1. ボンディング面にアライメントマークが形成されたボンディングステージ上に、前記アライメントマークを透過する透過基板を前記ボンディング面に載置する載置工程と、
    カメラによって前記ボンディングステージの上方から前記透過基板を透過した前記アライメントマークを撮像し、前記アライメントマークの画像を取得する画像取得工程と、
    前記画像取得工程において取得した前記アライメントマークの画像に基づいて、前記透過基板に半導体ダイを圧着するボンディングヘッドの水平方向の位置を補正する補正工程と、
    補正された前記水平方向の位置に基づいて、前記半導体ダイを前記透過基板に圧着する圧着工程とを含む、
    半導体装置の製造方法。
  2. 前記半導体装置の製造方法は、
    前記載置工程の後、前記画像取得工程、補正工程及びボンディング工程とを複数回繰り返し、前記透過基板上に複数の前記半導体ダイを圧着するものであって、
    前記画像取得工程は、前記透過基板を透過した前記アライメントマーク及び前記透過基板上にボンディングされた前記半導体ダイの画像を取得し、
    前記補正工程は、画像取得工程で取得した前記画像に基づいて、前記透過基板上にボンディングされた前記半導体ダイとボンディングツールが保持する当該半導体ダイとが予め定めた間隔となるように前記ボンディングツールの前記水平方向の位置を補正する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記カメラは、前記ボンディングステージと前記ボンディングヘッドとの間に挿入され、前記ボンディングステージの上面と前記ボンディングヘッドに保持された前記半導体ダイの下面とを同時に撮像する上下二視野カメラである、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記補正工程は、前記ボンディングヘッドと所定の離間距離だけ離間した位置に設けられた前記カメラが撮像した前記アライメントマークの画像に基づいて前記半導体ダイを前記透過基板に圧着する前記水平方向の位置を補正し、補正した前記水平方向の位置に前記ボンディングヘッドが位置するように前記ボンディングヘッドを移動させるものであって、
    前記圧着工程は、補正した前記水平方向の位置に移動した前記ボンディングヘッドによって前記半導体ダイを前記透過基板に圧着する、
    請求項１又は２に記載の半導体装置の製造方法。
  5. 前記ボンディング面に載置された前記透過基板を前記ボンディングステージに内蔵されたヒータにより加熱する加熱工程を更に備え、
    前記圧着工程は、加熱された前記ボンディング面に前記半導体ダイをボンディングし、
    前記ボンディング面は、前記透過基板と同等の熱膨張率を有する、
    請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記透過基板は、可視光に対して不透明であり、可視光を除く波長帯の電磁波を透過するものであって、
    前記カメラは、前記可視光を除く波長帯の電磁波を検知して前記アライメントマークを撮像する、
    請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記透過基板は、赤外線を透過するものであって、
    前記カメラは、赤外線により前記アライメントマークを撮像する、
    請求項６に記載の半導体装置の製造方法。
  8. 吸着面に半導体ダイを保持するボンディングツールを有し、前記半導体ダイを透過基板上に圧着するボンディングヘッドと、
    ボンディング面にアライメントマークを有し、前記ボンディング面上に前記アライメントマークを透過する透過基板を載置するボンディングステージと、
    前記ボンディングステージの上方から前記透過基板を透過した前記アライメントマークを撮像し、前記アライメントマークの画像を取得するカメラと、
    前記カメラが取得した前記アライメントマークの画像に基づいて、前記ボンディングヘッドが前記透過基板に前記半導体ダイを圧着する水平方向の位置を補正する補正部とを備える、
    実装装置。
  9. 前記カメラは、前記ボンディングステージと前記ボンディングヘッドとの間に挿入され、前記ボンディングステージの上面と前記ボンディングヘッドに保持された前記半導体ダイの下面とを同時に撮像する二視野カメラである、
    請求項８に記載の実装装置。
  10. 前記補正部は、前記ボンディングツールと所定の離間距離だけ離間した位置に設けられた前記カメラが撮像した前記アライメントマークの画像に基づいて前記半導体ダイを前記透過基板に圧着する前記水平方向の位置を補正し、補正した前記水平方向の位置に前記ボンディングツールが位置するように前記ボンディングヘッドを移動させるものであって、
    前記ボンディングヘッドは、補正した前記水平方向の位置に移動した前記ボンディングツールによって前記半導体ダイを前記透過基板に圧着する、
    請求項８に記載の半導体装置の実装装置。
  11. 前記ボンディングステージは、前記ボンディング面に載置された前記透過基板を加熱するヒータを備え、前記透過基板と同等の熱膨張率を有する材料で形成された、
    請求項８から１０のいずれか１項に記載の実装装置。
  12. 前記透過基板は、可視光に対して不透明であり、可視光を除く波長帯の電磁波を透過するものであって、
    前記カメラは、前記可視光を除く波長帯の電磁波を検知して前記アライメントマークを撮像する、
    請求項８から１１のいずれか１項に記載の実装装置。
  13. 前記透過基板は、赤外線を透過するものであって、
    前記カメラは、赤外線を検知して前記アライメントマークを撮像する、
    請求項１２に記載の実装装置。
JP2017146399A 2016-09-29 2017-07-28 半導体装置の製造方法、及び実装装置 Active JP6307730B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020197011854A KR102230921B1 (ko) 2016-09-29 2017-09-26 반도체 장치의 제조 방법, 및 실장 장치
PCT/JP2017/034640 WO2018062129A1 (ja) 2016-09-29 2017-09-26 半導体装置の製造方法、及び実装装置
CN202310332240.0A CN116206989A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置
US16/337,927 US11062964B2 (en) 2016-09-29 2017-09-26 Method for manufacturing semiconductor device, and mounting apparatus
CN201780073186.5A CN110036462A (zh) 2016-09-29 2017-09-26 半导体装置的制造方法以及封装装置
TW106133318A TWI664693B (zh) 2016-09-29 2017-09-28 半導體裝置的製造方法以及封裝裝置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016192217 2016-09-29
JP2016192217 2016-09-29
JP2017058745 2017-03-24
JP2017058745 2017-03-24

Publications (2)

Publication Number Publication Date
JP6307730B1 true JP6307730B1 (ja) 2018-04-11
JP2018157178A JP2018157178A (ja) 2018-10-04

Family

ID=61901856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017146399A Active JP6307730B1 (ja) 2016-09-29 2017-07-28 半導体装置の製造方法、及び実装装置

Country Status (6)

Country Link
US (1) US11062964B2 (ja)
JP (1) JP6307730B1 (ja)
KR (1) KR102230921B1 (ja)
CN (2) CN110036462A (ja)
TW (1) TWI664693B (ja)
WO (1) WO2018062129A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684235B (zh) * 2017-07-12 2020-02-01 日商新川股份有限公司 相對於第二物體來定位第一物體的裝置和方法
TWI662286B (zh) * 2018-05-10 2019-06-11 力成科技股份有限公司 晶片偏移量補償方法
US11574832B2 (en) * 2018-09-05 2023-02-07 Assembléon B.V. Die attach systems including a verification substrate
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法
TWI765549B (zh) * 2020-01-30 2022-05-21 日商芝浦機械電子裝置股份有限公司 電子零件的安裝裝置
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US11721637B2 (en) 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和***
KR102504810B1 (ko) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
WO2023026430A1 (ja) * 2021-08-26 2023-03-02 株式会社新川 ボンディング装置及び位置合せ方法
US20230163095A1 (en) * 2021-11-22 2023-05-25 Kulicke And Soffa Industries, Inc. Die bonding systems, and methods of using the same
CN116387220A (zh) * 2021-12-22 2023-07-04 拓荆键科(海宁)半导体设备有限公司 用于校准晶圆对准的方法及***
CN116190295B (zh) * 2023-04-28 2023-07-11 季华实验室 半导体元器件转移装置及转移方法
CN117080095B (zh) * 2023-10-12 2024-01-23 江苏中科智芯集成科技有限公司 晶圆扇出封装方法和封装设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (ja) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk 半導体デバイス組立装置
JP2000269242A (ja) * 1999-03-16 2000-09-29 Toray Eng Co Ltd チップボンディング装置及びそれにおけるキャリブレーション方法
JP2016058543A (ja) * 2014-09-09 2016-04-21 ボンドテック株式会社 チップアライメント方法、チップアライメント装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI598934B (zh) * 2003-10-09 2017-09-11 Nippon Kogaku Kk Exposure apparatus, exposure method, and device manufacturing method
JP4695014B2 (ja) * 2003-12-02 2011-06-08 ボンドテック株式会社 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7784670B2 (en) * 2004-01-22 2010-08-31 Bondtech Inc. Joining method and device produced by this method and joining unit
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4768731B2 (ja) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
JP4386007B2 (ja) * 2005-07-07 2009-12-16 パナソニック株式会社 部品実装装置および部品実装方法
KR101770082B1 (ko) * 2006-09-01 2017-08-21 가부시키가이샤 니콘 이동체 구동 방법 및 이동체 구동 시스템, 패턴 형성 방법 및 장치, 노광 방법 및 장치, 디바이스 제조 방법, 그리고 캘리브레이션 방법
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2009072659A1 (en) * 2007-12-03 2009-06-11 Panasonic Corporation Chip mounting system
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法
JP5507875B2 (ja) * 2009-04-14 2014-05-28 キヤノン株式会社 露光装置、露光方法およびデバイス製造方法
EP2539773B1 (en) 2010-02-26 2014-04-16 Micronic Mydata AB Method and apparatus for performing pattern alignment
JP5713961B2 (ja) * 2011-06-21 2015-05-07 キヤノン株式会社 位置検出装置、インプリント装置及び位置検出方法
WO2014119434A1 (ja) * 2013-01-31 2014-08-07 東レエンジニアリング株式会社 実装方法および実装装置
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (ja) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk 半導体デバイス組立装置
JP2000269242A (ja) * 1999-03-16 2000-09-29 Toray Eng Co Ltd チップボンディング装置及びそれにおけるキャリブレーション方法
JP2016058543A (ja) * 2014-09-09 2016-04-21 ボンドテック株式会社 チップアライメント方法、チップアライメント装置

Also Published As

Publication number Publication date
JP2018157178A (ja) 2018-10-04
US11062964B2 (en) 2021-07-13
CN116206989A (zh) 2023-06-02
US20190304852A1 (en) 2019-10-03
CN110036462A (zh) 2019-07-19
TW201814819A (zh) 2018-04-16
TWI664693B (zh) 2019-07-01
KR102230921B1 (ko) 2021-03-23
KR20190052136A (ko) 2019-05-15
WO2018062129A1 (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6307730B1 (ja) 半導体装置の製造方法、及び実装装置
JP5277266B2 (ja) ダイボンダ及び半導体製造方法
TWI627683B (zh) 半導體裝置的製造裝置
TW201742171A (zh) 晶片鍵合裝置及方法
CN109155261B (zh) 半导体装置的制造方法和制造装置
JP2010525412A5 (ja)
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP6849468B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2012069731A (ja) ダイボンダ及び半導体製造方法
JP6688543B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP7285162B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102172744B1 (ko) 다이 본딩 장치
TWI807304B (zh) 部件取放貼合系統及其方法
JP2005026278A (ja) チップ積層装置
TWI632838B (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
TW558840B (en) Image sensor of tape carrier package and method for manufacturing the same
KR20220039362A (ko) 카메라 유닛의 높이를 정렬하는 방법
CN114578592A (zh) 部件压接装置以及部件压接方法
JP2004079967A (ja) 液晶ドライバとその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180215

R150 Certificate of patent or registration of utility model

Ref document number: 6307730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250