JP3658342B2 - 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 - Google Patents
電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 Download PDFInfo
- Publication number
- JP3658342B2 JP3658342B2 JP2001149455A JP2001149455A JP3658342B2 JP 3658342 B2 JP3658342 B2 JP 3658342B2 JP 2001149455 A JP2001149455 A JP 2001149455A JP 2001149455 A JP2001149455 A JP 2001149455A JP 3658342 B2 JP3658342 B2 JP 3658342B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electrode
- emitting device
- layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of Metal-Insulator-Metal [MIM] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/939—Electron emitter, e.g. spindt emitter tip coated with nanoparticles
Description
【発明の属する技術分野】
本発明は、電子放出素子、電子源、画像形成装置に関するものである。
【0002】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には電界放出型電子放出素子(以下、FE型と称する)や、金属/絶縁層/金属型電子放出素子(以下、MIM型と称する)や、表面伝導型電子放出素子等がある。
【0003】
FE型の例としてはW.P.Dyke & W.W.Dolan,“Field Emission”,Advance in Electron Physics,8,89 (1956) あるいはC.A.Spindt,“PHYSICAL Properties ofthin−film field emission cathodes with molybdenium cones”,J.Appl.Phys.,47,5248(1976)等に開示されたものが知られている。
【0004】
MIM型の例としてはC.A.Mead,“Operation of Tunnel−Emission Devices”,J.Apply.Phys.,32,646(1961)等に開示されたものが知られている。
【0005】
また、最近の例では、Toshiaki.Kusunoki,“Fluctuation−free electron emission from non−formed metal−insulator−metal(MIM)cathodes Fabricated by low current Anodic oxidation”,Jpn.J.Appl.Phys.vol.32(1993)pp.L1695,Mutsumi suzuki etal“An MIM−Cathode Array for Cathode luminescent Displays”,IDW’96,(1996)pp.529等が研究されている。
【0006】
表面伝導型の例としては、エリンソンの報告(M.I.Elinson Radio Eng.Electron Phys.,10(1965))に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載のSnO2薄膜を用いたもの、Au薄膜を用いたもの、(G.Dittmer.Thin Solid Films,9,317(1972))、In2O3/SnO2薄膜によるもの(M.Hartwell and C.G.Fonstad,IEEE Trans.ED Conf.,519(1983))等が報告されている。
【0007】
【発明が解決しようとする課題】
電子放出素子を画像形成装置(特にはディスプレイ)に応用するには、蛍光体を十分な輝度で発光させる放出電流を得る事が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして製造し易いという事が重要である。
【0008】
従来のFE型の例として所謂「Spindt型」の電子放出素子を図39に示す。図39において、1は基板、4はカソード電極(カソード電極)の層、3は絶縁層、2はゲート電極(高電位電極)の層、5はマイクロチップ、6は等電位面である。曲率rを有するマイクロチップ5とゲート電極2の層間にバイアスすると、マイクロチップ5先端から電子が放出されアノードに向かう。放出電子の量は、ゲート電極2の層とマイクロチップ5先端の距離d、ゲート電極2の層とマイクロチップ5間の電圧Vg及び放出部材料(マイクロチップ5)の仕事関数などにより決定される。つまり、ゲート電極2の層とマイクロチップ5間の距離dを制御よく作製する事が素子の性能を決定する要素となる。
【0009】
Spindt型の電子放出素子の一般的な製造工程を図40に示す。この図に沿って製造工程を説明すると、まず、ガラス等からなる基板1上に、Nb等からなるカソード電極4の層、SiO2等からなる絶縁層3、Nb等からなるゲート電極2の層をこの順に積層する。その後反応性イオンエッチング法により、ゲート電極2の層及び絶縁層3を貫通する円形の微細孔を形成する(図40(a))。
【0010】
その後、アルミニウム等からなる犠牲層7をゲート電極2の層上に斜方蒸着等により成膜する(図40(b))。
【0011】
このようにして形成した構造に、真空蒸着法によりモリブデン等のマイクロチップ材料8を堆積する。ここで犠牲層7上の堆積物が堆積の進行とともに微細孔を塞いでいき、微細孔内にマイクロチップ5が円錐状に形成される(図40(c))。
【0012】
最後に犠牲層7を溶解する事により、マイクロチップ材料8をリフトオフして、素子を完成させる(図40(d))。
【0013】
しかし、このような製造方法では距離dを再現よく制御する事が困難である。そのため、距離dがばらつくことにより、素子ごとの放出電流量のバラツキが生じる場合がある。また、リフトオフの際に生じた金属片等がマイクロチップ5とゲート電極2の層との間を短絡した状態で素子を駆動してしまうと、前記短絡部で熱が発生し、短絡部及びその周囲の放電破壊が起こる場合がある。その場合、有効な電子放出領域が減少してしまう。上記のような放出電子量のバラツキを有する複数の素子を用いた画像形成装置(特にはディスプレイ)は、輝度ムラを引き起こし、ディスプレイとして低い性能の物となる。
【0014】
さらに、Spindt型の素子では、極めて狭い領域から電子が放出されるために、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部(マイクロチップ)の熱的な破壊を誘起し、素子の寿命を制限する場合がある。また、真空中に存在するイオンがマイクロチップ先端を集中的にスパッタし、素子の寿命を縮める事もある。
【0015】
なお、真空中に放出された電子は等電位面と直行して進行するが、図39のような構成では、等電位面6はマイクロチップ5の外周形状に沿って孔内に形成される事になる。このためマイクロチップ5先端から放出された電子は広がる傾向がある。放出された電子の一部はゲート電極2の層に吸収され、アノードに到達する電子量が減少する。ゲート電極2の層に吸収される電子量は、距離dを小さくすると増大する傾向にある。
【0016】
このような欠点を克服するために、様々な例が提案されている。
【0017】
電子ビームの広がりを防ぐ例としては、電子放出部上方に収束電極9を配置した例がある。図41は収束電極付きFE型素子の構成図である。この例では放出された電子ビームを収束電極9の電位により絞っているが、この例では上記のような製造工程よりもさらに複雑な工程が必要となり、製造コストの増大を招く。
【0018】
収束電極を配置せずに電子ビーム径を小さくする例としては特開平8−264109号公報に記載されたものがある。この構成を図42に示す。この例は孔内に配置した薄膜10から電子放出を行なわせるため、電子放出面上に平坦な等電位面6aが形成され電子ビームの広がりが小さくなるというものである。しかし、この例では孔内に電子放出部があり、従来通り電子放出面上方にゲート電極2の層が存在するために、孔周辺には、孔深さとゲート電極2の層間距離に相関した等電位面6bの分布が形成される。このためスピント型程ではないが、やはり放出された電子は広がる傾向にあり、放出された電子の一部はゲート電極2の層に吸収されるという問題は解決されていない。
【0019】
電子放出効率を向上させる例としては特開平10−289650号公報記載のもの等がある。図43に構成を示す。カソード電極4の層に対し、ゲート電極2の層および第2ゲート電極11の層に正の電位を印加(但し、0<|Vg1|≦|Vg2|)する事によりカソード電極4の層から放出される電子量を増大させているが、やはり放出された電子は広がる傾向にある。
【0020】
同じく電子放出効率を向上させる例としては、Al陽極酸化により作製した微細孔内に針状電極を配置する事で、カソード電極の密度を高くし、単位面積あたりの電子放出量を大きくした報告がある(特開平05−211029号公報)。
【0021】
この例でも放出された電子は広がる傾向にあり、微細孔内にカソード電極を配置するという複雑な作製方法を必要とする。
【0022】
一方、MIM型は、図44のようにカソード電極(下部電極)4とゲート電極(上部電極)2の間に絶縁層3を配置し、両電極4,2間に電圧を印加して電子を取り出す構造である。内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層3とゲート電極2で電子の散乱が起こるために効率が悪いのが一般的である。
【0023】
従来の表面伝導型電子放出素子の例を図45に示す(これまでの電子放出素子は断面図で示してきたが、この例は平面図で示した。)。図45において、1は基板、4はカソード電極(素子陰極)、2はゲート電極(素子陽極)、23は導電性膜、24は電子放出部である。表面伝導型電子放出素子においても、一般に電子放出効率と電子ビーム径の関係はトレードオフである。個別の解決策として、高効率化に関する提案(特開平9−82214号公報)および電子ビームの収束の提案(特開平2−112125号公報)等がある。
【0024】
電子放出素子を画像形成装置として応用した例を図46に示す。ゲート電極2のラインとカソード電極4のラインがマトリクス状に配列され、両ラインの交差部に電子放出素子14が配置され、情報信号に応じて、選択された交差部にある電子放出素子14から電子が放出され、アノード12の電圧により加速されて蛍光体13に入射する。いわゆる3極タイプのデバイスである。
【0025】
また、図47に示すように、電子放出素子14とアノード12との間に、変調電極15(グリッドとも呼ぶ)を追加し、この電極に情報信号に応じた電圧を印加し、電子放出素子14からの電子流を制御する4極タイプの構成もある。
【0026】
4極タイプには、変調電極15を電子放出素子14に位置合わせして設置する煩わしさを改善するために、図48,図49(図49は図48のA−A’断面)のように電子放出素子14に対し、絶縁層3を介して裏側に変調電極15を配置した提案もある(例えば特開平3−20941号公報)。
【0027】
以上のような電子放出素子をディスプレイ等の画像形成装置に応用する事を考えた場合には、
(1)電子ビーム径が小さい、
(2)電子放出面積が大きい、
(3)低電圧で高効率な電子放出が可能、
(4)製造プロセスが容易である事、
が必要であるが、従来の電子放出素子ではこれらの課題を同時に満たす事は困難であった。
【0028】
本発明は上記の課題を解決するためになされたもので、その目的とするところは、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電界放出型の電子放出素子、電子源及び画像形成装置を提供することにある。
【0029】
【課題を解決するための手段】
上記目的を達成するために本発明の電子放出素子にあっては、基板上に配置された第1の電極と、該第1の電極上に配置された絶縁層と、該絶縁層上に配置された電子放出層と、該電子放出層から電子を放出させるために前記電子放出層の電位よりも高い電位を前記第1の電極に印加するための電源とを備え、前記電子放出層をアノードに対向するように配置して駆動する電子放出素子であって、前記電子放出層の幅が、前記第1の電極の幅よりも小さく、前記電源によって前記電子放出層の電位よりも高い電位を前記第1の電極に印加することで、前記電子放出層の幅を規定する前記電子放出層の両端部よりも内側から、電子を放出することを特徴とするものである。
【0030】
また、上記目的を達成するために本発明の電子放出素子にあっては、基板上に配置され
た第1の電極と、該第1の電極上に配置された絶縁層と、該絶縁層上に配置され、且つ該絶縁層に接する第1の面と該第1の面に対向する第2の面とを備えた第2の電極と、前記第2の面上に配置された複数のカーボンファイバーと、該カーボンファイバーから電子を放出させるために前記第2の電極の電位よりも高い電位を前記第1の電極に印加するための電源とを備え、前記第2の面がアノードに対向するように配置して駆動する電子放出素子であって、前記第2の電極の幅は、前記第1の電極の幅よりも小さく、前記電源により前記第2の電極に印加する電位よりも高い電位を前記第1の電極に印加することで、前記第2の電極の前記幅を規定する両端部よりも内側に位置するカーボンファイバーから、電子を放出することを特徴とするものである。
【0031】
したがって、本発明の電子放出素子と対向してアノードを配置することで、電子放出装置あるいは画像形成装置を作成した場合には、電子放出素子とアノードの間に歪みが少なく平坦な電位分布が形成される。そのため、真空中に放出された電子はそのままアノードに向かい、電子ビームの広がりを抑えることができ、その結果、電子ビーム径を小さくすることができる。
【0032】
また、電子放出面積が低電位が印加されるカソード電極のアノード側表面全体であるために、電子放出面積が大きく、真空中に存在するイオン衝撃に対して耐久性が良い。
【0033】
さらに、アノードに向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していないために、放出電子のほぼ全てが電子放出電流となるので、低電圧で高効率な電子放出が可能となる。
【0034】
そして、基板上に、高電位が印加されるゲート電極、絶縁層、低電位が印加されるカソード電極の順で積層を繰り返した非常に単純な構成であり、製造プロセスが容易である。
【0035】
このため、本発明の特徴を備えた電界放出型電子放出素子は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易であるので、ディスプレイ等の画像形成装置への応用が可能である。
【0036】
したがって、本発明の電子放出素子を応用した電子放出装置、電子源及び画像形成装置は高性能化が図れる。
【0037】
【発明の実施の形態】
以下に図面を参照して、本発明の電子放出素子の形態の一例を説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【0038】
本発明の電子放出素子は、基板上に、ゲート電極、絶縁層、カソード電極の順で積層した構造を有する。また、本発明の電子放出素子を用いた電子放出装置、画像形成装置においては、本発明の素子が配置された基板と対向し、そして前記基板と間隔を置いて配置されたアノード電極(あるいはアノード電極上の画像形成部材)に、素子から放出した電子を照射するものである。
【0039】
図1は本発明の最も基本的な構成の電子放出素子を示す平面的模式図であり、図2は図1におけるA−A’線での断面図である。また、図3はこの素子を電子放出装置や画像形成装置に用いた時に、該装置を駆動させた状態(電子を放出させた状態)を示す模式図である。
【0040】
図1、図2及び図3において、1は基板、2は駆動時(電子放出させる時)に高電位が印加されるゲート電極(第1の電極)、3は絶縁層、4は駆動時に前記ゲート電極2よりも低電位が印加されるカソード電極(第2の電極)である。17はカソード電極4上に配置された、電子放出部材を含む電子放出層である。また、本発明の電子放出素子において、カソード電極(第2の電極)4と電子放出層17とを合わせて、「カソード電極」と呼ぶ場合もある。
【0041】
カソード電極(第2の電極)4は、電子放出層17に電子を供給するために配置された電極であり、ここでは電子放出層17とは別部材を用いた。しかしながら、電子放出層17自体が十分な導電性を有する場合には、カソード電極4を用いずに、絶縁層3上に直接、電子放出層17を配置することで、電子放出層17自体に上述したカソード電極の機能も兼ねさせる事もできる。そのため、この様に、電子放出層17にカソード電極の機能を持たせた際には、電子放出層17をカソード電極(第2の電極)と呼ぶ場合もある。
【0042】
また、図1〜図3に示した構造の電子放出素子においては、W1はカソード電極4の幅であり、D1はカソード電極4の厚みと電子放出層17の厚みを足した厚さ、D2は絶縁層3の厚さ、D3はアノード12と電子放出層17との間の距離である。
【0043】
尚、前述した様に、カソード電極4を用いずに、電子放出層17を直接、絶縁層3上に配置した構造の電子放出素子の場合には、前記W1は電子放出層17の幅であり、D1は電子放出層17の厚みとなる。
【0044】
Vgは、電子放出させる際に、ゲート電極2とカソード電極4の間に印加される電圧である。また、Vaは、電子放出させる際に、カソード電極4とアノード12との間に印加される電圧である。そして、Ieは、電子放出層17からアノード12に到達した放出電流である。
【0045】
Ehは上記Vgを印加した際にカソード電極4の電位とゲート電極2間の電位によって形成される電界である。6は本発明の電子放出素子を用いた電子放出装置(画像形成装置)を駆動した際に基板1とアノード12との間に形成される等電位面である。
【0046】
本発明の電子放出素子から電子を放出させる際に印加される、Va,Vg,および素子の形状である、D2,W1,D1などにより、等電位面6の形状および電界Ehが定められる。
【0047】
図5〜図7に本発明の素子から放出された電子がアノード12に形成する電子ビームのサイズを示した。電子ビームサイズは電界Ehの増加、およびあるいは、Vaの低下に伴い広がる傾向にある。これらのパラメータは任意に変化させる事ができ、電子放出素子の使用用途に好適な値を選択する事ができる。
【0048】
上述のような原理に基づいて、アノード12側に面している電子放出層17から電子が真空中に放出される。
【0049】
即ち、本発明の電子放出素子では、基本的に、カソード電極4(電子放出層17)とゲート電極2との間で形成される電界Ehによって(Vgによって)アノード12に面する電子放出層17から電子が真空中に放出される。本発明の素子においては、前記アノード12に対向し、前記アノード12の面に実質的に平行な前記電子放出層(第2の電極)17の面から電子が放出される。前記アノード12の面に実質的に平行な前記電子放出層(第2の電極)17の面から放出される電子は、電子放出層(第2の電極)17の前記幅方向における端部(外周)から強く放射される。本発明の素子においては、カソード電極4とゲート電極2との間に印加される電圧により、アノード12に面する電子放出層(第2の電極)17の表面の全て(ほぼ全て)の領域から放出される場合、および電子放出層(第2の電極)17の表面の一部(特には電子放出層(第2の電極)17の前記幅方向における端部(外周))に近い領域ほど強く電子が放出される場合とがある。
【0050】
本発明の素子では、ゲート電極2を電子放出層17のアノード12側と反対側に配置しているために、電子放出層17とアノード12の間に、アノード12に向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していない。このため、放出電子のほぼ全てがIeとなり、低電圧でも非常に効率が良い。
【0051】
また、本発明の素子における電子放出面積は、最もその面積が広い場合には、電子放出層17のアノード12側表面全体であり、その場合には電子放出面積が広いために、真空中に存在するイオン衝撃に対して耐久性が良い。
【0052】
本発明の素子では、電子放出層17の表面とアノード12の間に歪みが少なく平坦な電位分布が形成されているために、真空中に放出された電子はそのままアノード12に向かい、電子ビームの広がりも小さい。即ち、電子ビーム径が小さい。
【0053】
また、ここでは、図2に示した様に、電子放出層17の幅とカソード電極4の幅を等しいものとしたが、図8(a)に示す様に、カソード電極4の幅よりも電子放出層17の幅を狭くする場合もある。換言すると、電子放出層17の端部(側面)をカソード電極4の端部(側面)よりも内側に配置する。この様な形態とすれば、電子放出層17から放出された電子がゲート電極2に流れることに起因する「無効電流」を抑制することができる。また、図8(a)に示した形態であれば、電子放出層17の端部近傍における等電位面もアノード12と平行に近いため、電子ビームの広がりを抑制することができる。
【0054】
さらには、本発明の素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【0055】
さらには、本発明の電子放出素子においては、図1〜図3に示した構成に加え、少なくとも電子放出層17(およびカソード電極4)に孔(開口)を設けることで、放出された電子の電子ビーム径を一層小さくする事ができる。
【0056】
このような孔(開口)を有する形態の例を図29〜図32を用いて以下に説明する。
【0057】
図29は、上記した開口部を有する電子放出素子を示す平面的模式図であり、図30は図29におけるA−A’線での断面図である。また、図31はこの素子を用いた電子放出装置(画像形成装置)を駆動(電子放出)させた際の様子を示す模式図、図32は素子の孔(開口)27周辺の拡大模式図である。
【0058】
図29〜図32において、1は基板、2はゲート電極(第1の電極)、3は絶縁層、4はカソード電極(第2の電極)である。17は電子放出層である。また、図29の形態の電子放出素子においても、カソード電極(第2の電極)4と電子放出層17とを合わせて、「カソード電極」と呼ぶ場合もある。
【0059】
ここで示した例においては、カソード電極(第2の電極)4は、電子放出層17に電子を供給するために配置された電極であり、電子放出層17とは別部材を用いた。しかしながら、既に述べた様に、電子放出層17自体が十分な導電性を有する場合には、カソード電極4を用いずに、絶縁層3上に直接、電子放出層17を配置することで、電子放出層17自体に上述したカソード電極の機能も兼ねさせる事もできる。そのため、この様に、電子放出層17にカソード電極の機能を持たせた際には、電子放出層17をカソード電極(第2の電極)と呼ぶ場合もある。
【0060】
図32に示す様に、図29に示した素子においては、電子放出層17、カソード電極4、及び絶縁層3を貫通する孔(開口)27が設けられている。また、孔27は複数設けられる。
【0061】
図29〜図32において、W1はカソード電極4(電子放出層17)の幅であり、L1はカソード電極4の長さである。Whは孔(開口)27の直径であり、Wminは隣接する孔(開口)27間の最も小さい距離である。D1はカソード電極4の厚みと電子放出層17の厚みを足した厚さであり、D2は絶縁層3の厚さであり、D3はアノード12と電子放出層17の表面との間の距離である。
【0062】
尚、前述した様に、カソード電極4を用いずに、電子放出層17を直接、絶縁層3上に配置した構造の電子放出素子の場合には、前記W1は電子放出層17の幅であり、D1は電子放出層17の厚みとなる。
【0063】
Vgは、電子放出をさせる際に、ゲート電極2とカソード電極4(電子放出層17)の間に印加される電圧である。また、Vaは、電子放出装置(画像形成装置)をさせる際に、カソード電極4(電子放出層17)とアノード12間に印加される電圧である。Ieは電子放出層17から放出され、アノード12に到達した放出電流である。
【0064】
図29〜図32に示した形態の素子では、電子放出層17、カソード電極4、及び絶縁層3を貫通した孔(開口)27により、ゲート電極2をアノード12側に露出させている。
【0065】
このため、ゲート電極2の電位の影響により、図31に示すように、電子放出層17の表面近傍に形成される等電位面6は、図1に示した形態の素子の電子放出層17の表面近傍に形成される等電位面よりも平坦なものとなる。その結果、本形態の素子の電子放出層17から放出された電子ビームがアノード12上で形成するビームスポットは、図1に示した形態の素子から放出される電子ビームがアノード12上で形成するビームスポットよりも、小さくする事ができる。
【0066】
尚、図29〜図32に示した形態の素子においては、より好ましい形態として孔(開口)27が電子放出層17(およびカソード電極4)に加えて、絶縁層3をも貫通する形態を示した。しかし、孔(開口)27は必ずしも絶縁層3を貫通している必要はない。つまり、ゲート電極2の電位の影響が孔(開口)27により、電子放出層17の表面に及ぼされる形態になっていればよい。このためには、少なくとも、孔27は、電子放出層17(およびカソード電極4)を貫通して絶縁層3を露出させる構成である必要がある。
【0067】
次に、図1〜図3に示した形態の本発明の電子放出素子の製造方法の一例について、図4を参照して説明する。
【0068】
(工程A)
予め、その表面を十分に洗浄した、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりSiO2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板1として用い、基板1の表面上にゲート電極(第1の電極)2を積層する。ゲート電極2は、基板1に接する第1の面と、該第1の面と対向する第2の面とを有する。
【0069】
ゲート電極(第1の電極)2は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術などにより形成される。ゲート電極2の材料は、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体等から適宜選択される。ゲート電極2の厚さとしては、数十nmから数mmの範囲で設定され、好ましくは数百nmから数μmの範囲で選択される。
【0070】
(工程B)
次に、ゲート電極2に続いて絶縁層3を堆積する。絶縁層3は、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成され、その厚さとしては、数nmから数μmの範囲で設定され、好ましくは数十nmから数百nmの範囲から選択される。望ましい材料としてはSiO2,SiN,Al2O3,CaF,アンドープダイヤモンドなどの高電界に絶えられる耐圧の高い材料が望ましい。絶縁層3は、ゲート電極2の第2の面と接する第1の面と、該第1の面と対向する第2の面とを有する。
【0071】
(工程C)
更に、絶縁層3に続きカソード電極(第2の電極)4を堆積する。カソード電極4は、ゲート電極2と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極4は、前記絶縁層3の第2の面に接する第1の面と、該第1の面と対向する第2の面とを有する。
【0072】
カソード電極4の材料は、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体、有機高分子材料等から適宜選択される。カソード電極4の厚さとしては、数nmから数μmの範囲で設定され、好ましくは数nmから数百nmの範囲で選択される。
【0073】
なお、電極2,4は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【0074】
また、カソード電極4の材料は、次の工程で形成する電子放出層17を構成する材料よりも仕事関数の高い材料を用いることが好ましい。
【0075】
(工程D)
次に、図4(a)に示すように、カソード電極4上(カソード電極4の第2の面上)に電子放出層17を堆積する。電子放出層17は蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により電子放出部材をカソード電極4上に配置することにより形成される。
【0076】
電子放出層17を構成する電子放出部材は、例えば、カーボンナノチューブや、グラファイトナノファイバーや、ダイアモンドファイバーなどのカーボンファイバー、アモルファスカーボン,グラファイト,ダイヤモンドライクカーボン,ダイヤモンド、あるいはこれらを分散した炭素及び炭素化合物等から適宜選択される。
【0077】
前記電子放出層17として、特に、カーボンナノチューブ、グラファイトナノファイバーなどの導電性のカーボンファイバー、グラファイト、導電性ダイアモンドから選ばれた部材を主成分とする「導電性カーボン層」を用いれば、良好な電子放出特性が得られるので好ましい。
【0078】
また、上記「導電性カーボン層」は、カーボンナノチューブ、グラファイトナノファイバーなどの導電性のカーボンファイバー、グラファイト、導電性ダイアモンドから選ばれた2種類以上の部材の混合物が主成分であっても良好な電子放出特性が得られるので好ましい。
【0079】
また、更には、上記「導電性カーボン層」には、アモルファスカーボン、テトラヘデラルアモルファスカーボン、金属、半導体、ダイアモンド、ダイアモンドファイバーから選ばれた少なくとも1つ以上の部材が混合されたものであっても高い電子放出特性が得られるので好ましい。
【0080】
電子放出層17の膜厚としては、数nmから数百nmの範囲で設定され、好ましくは数nmから数十nmの範囲で選択される。
【0081】
また、この工程で電子放出層17を堆積せずに、次工程のエッチング工程(工程Eおよび工程F)を施し積層構造を形成した後、カソード電極4の一部または全面に、上記電子放出層17を選択的に堆積する場合もある。
【0082】
(工程E)
次に、図4(b)に示すように、フォトリソグラフィー技術によりマスクパターン16を形成する。
【0083】
(工程F)
そして、上記マスクパターン16が形成された構造体にエッチング処理を施す。その結果、図4(c)に示すように、各絶縁層3,カソード電極4,及び電子放出層17の一部がゲート電極2上から取り除かれた、積層構造が形成される。ただし、本エッチング工程は、ゲート電極2上で停止しても良いし、ゲート電極2の一部がエッチングされても良い。
【0084】
エッチング工程は平滑かつ垂直なエッチング面が望ましく、絶縁層3、カソード電極4及び電子放出層17の材料に応じて、エッチング方法を選択すれば良い。
【0085】
ここで、図8(b)に示した様に、カソード電極4及び電子放出層17の端部(側面)を絶縁層3の端部(側面)に比べてオーバーエッチングし、カソード電極4及び電子放出層17の端部(側面)を絶縁層3の端部(側面)よりも後退させる(カソード電極4及び電子放出層17の幅を絶縁層3の幅よりも狭くする)場合もある。このようにすれば、駆動時にカソード電極4(電子放出層17)とゲート電極2との間を流れる「無効電流」を防止することができるので好ましい。
【0086】
また、さらに、図8(b)の形態に加え、カソード電極4と電子放出層17との関係だけを、既に述べた図8(a)のような関係にすることで、駆動時の「無効電流」をさらに抑制することができる。
【0087】
また、カソード電極4及び電子放出層17の端部(側面)にSiO2等の誘電体を蒸着して隣接し、駆動時の「無効電流」を抑制することもできる。
【0088】
(工程G)
最後に、図4(d)に示すように、マスクパターン16を剥離して本発明の電子放出素子が完成する。このようにして形成された本発明の電子放出素子においては、ゲート電極2、絶縁層3及びカソード電極4の各々の第1の面及び第2の面は、実質的に平行である。そして、ゲート電極2、絶縁層3及びカソード電極4の各々の第1の面及び第2の面は、前記基板1の表面に対しても実質的に平行である。また、ゲート電極2、絶縁層3及びカソード電極4の各々の第1の面及び第2の面は、前記基板1に対してゲート電極2、絶縁層3及びカソード電極4を積層する方向に対して実質的に垂直となる。
【0089】
また、(工程D)では電子放出層17を形成せずに、(工程G)で示したマスクパターン16の除去の後に、カソード電極4上に電子放出層17を選択堆積する場合もある。例えば、電子放出層17にカーボンナノチューブなどのカーボンファイバーを用いる場合には、カソード電極4上にカーボンの成長を促進する機能を有する材料(例えばFe、Ni、Pd)から選択された触媒粒子を配置した後、メタンなどの炭素化合物を用いたCVD法などを行う。
【0090】
また、電子放出層17の電子放出領域を限定する処理を施す場合がある。例えば電子放出層17の一部に凹部を作製し、該凹部による形状効果を利用する等して放出領域を限定することもできる。
【0091】
カソード電極4の幅W1は、素子を構成する材料や抵抗値、カソード電極4の材料の仕事関数と駆動電圧Vg、必要とする電子放出ビームの形状により適宜設定される。通常、W1は数百nmから数十μmの範囲から選択される。電極長さL1は、素子を構成する材料や抵抗値、電子放出素子の配置により適宜設定される。通常、L1は数μmから数百μmの範囲から選択される。
【0092】
また、ここでは、電子放出層17とカソード電極(第2の電極)4とを別部材(2層構造)として形成した例を示した。しかしながら、十分な導電性を与えることができれば、カソード電極(第2の電極)4を用いずに、電子放出層17に第2の電極としての機能を併せ持たせることも可能である。このように、電子放出層17にカソード電極としての機能を持たせられれば、作成プロセスもより簡易になり好ましい。
【0093】
次に、前述した図29〜図32に示した構成の電子放出素子を作成する方法の一例について、図33を用いて以下に説明する。
【0094】
図29〜図32に示した構成の電子放出素子においても、前述の(工程A)から(工程D)までは同様であるので、ここでは前述の(工程E)〜(工程G)と異なる工程である、(工程E1)〜(工程I1)のみについて図33を用いて説明する。また、図29〜図32に示した構成の電子放出素子の各構成部材については、図1〜図3に示した構成の電子放出素子の各構成部材を同様に適用することができる。
【0095】
(工程E1)
電子放出層17の一部に、陽極酸化可能である材料で被陽極酸化層26を堆積する。被陽極酸化層26は蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。被陽極酸化層26の堆積領域は後に電子放出領域となり、必要に応じて適宜設定される。被陽極酸化層26の材料は、例えば、陽極酸化可能であるAl,Ta,Nb,Ti,Zr,Hf,Si等の金属、半導体が用いられる。被陽極酸化層26の膜厚は陽極酸化による細孔が形成される範囲で任意に設定され、好ましくは数nmから数百nmの範囲で設定される。
【0096】
次に、フォトリソグラフィー技術によりマスクパターン16を形成し、被陽極酸化層26の陽極酸化を施す部分を露出させる(図33(a))。
【0097】
(工程F1)
次に、図33(b)に示すように、露出させた被陽極酸化層26に陽極酸化を施し、被陽極酸化層26を貫通する孔(開口)27を形成する。具体的には被陽極酸化層26を陽極として電解液中で陽極酸化を行う。電解液は、例えばAl等の金属では、硫酸,スルファミン酸,リン酸等の無機酸、シュウ酸,マロン酸,コハク酸等の有機酸の水溶液であるが、さらに、溶媒として加えられる物質としては、エチレングリコール,グリセリン,デキストリン等の多価アルコールがある。
【0098】
一方、被陽極酸化層26の材料としてSiを用いた場合にはHF水溶液が電解液として用いられる。
【0099】
上記陽極酸化によって形成される孔27間の間隔は、陽極酸化電圧により制御できる。また、孔27の深さは、陽極酸化時間により制御できる。また、孔27の径は、電解液組成,電圧,電流等の条件で制御できる。
【0100】
(工程G1)
次に、被陽極酸化層26を形成した基板を、ワイドニング工程と呼ばれる工程を施す。具体的には、孔27が形成された図33(b)に示した構造体をリン酸などの酸溶液中に浸透し、孔27の直径を調整する(広げる)工程を施す。このワイドニング工程を経た後、図33(b)に示した構造体を十分に洗浄し、乾燥を行う。
【0101】
ここで陽極酸化により形成する孔27の径は数十nmから数百nmであり、孔27の密度は、106〜107個/cm2である。
【0102】
(工程H1)
次に、マスクパターン16を剥離し、孔27をマスクとして、電子放出層17、カソード電極4及び絶縁層3にエッチングを施し、電子放出層17、カソード電極4及び絶縁層3を貫通する孔27を形成する(図33(c))。
【0103】
ただし、本エッチング工程は、ゲート電極2上で停止しても良いし、ゲート電極2の一部がエッチングされても良い。
【0104】
尚、ここでは、電子放出層17、カソード電極(第2の電極)4および絶縁層3を貫通する孔(開口)27を形成した例を示した。しかしながら孔27は、少なくとも、前記電子放出層17およびカソード電極(第2の電極)4を貫くものであれば良い。
【0105】
しかし、好ましくは、絶縁層3による容量成分を減らすため、および電子放出層17の電子放出領域周辺に形成される等電位面6をより一層平坦にするためにも、前記電子放出層17及びカソード電極4を貫く孔27の開口に連通する開口部を絶縁層にも設けることが好ましい。
【0106】
そして、さらに電子放出領域周辺に形成される等電位面6を平坦にするためには、上記絶縁層3に形成される孔27が、前記ゲート電極(第1の電極)2が露出するように、前記絶縁層3を貫通するものであることが好ましい。
【0107】
そして、また、前述の電子放出層17の電子放出領域周辺に形成される等電位面6をより一層平坦にするためにも、また、電子放出量を多くするためにも、上記孔27は複数設けられることが好ましい。
【0108】
また、本形態の電子放出素子においても、既に図8(a)を用いて説明した様に、カソード電極4の外周よりも、電子放出層17の外周を内側に配置することで、電子放出素子を駆動した時の無効電流をさらに抑制することが好ましい。
【0109】
(工程I1)
最後に、図33(d)に示すように、マスクとして用いた被陽極酸化層26を剥離して本発明の素子が完成する。
【0110】
また、ここでは、電子放出層17とカソード電極(第2の電極)4とを別部材(2層構造)として形成した例を示した。しかしながら、本形態の電子放出素子においても、図1に示した素子において説明したのと同様に、電子放出層17が十分な導電性を有していれば、カソード電極4を用いずに、絶縁層3上に直接、電子放出層17を配置することで、電子放出層17自体に上述したカソード電極の機能も兼ねさせる事もできる。
【0111】
本発明の電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【0112】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続した単純マトリクス配置がある。以下単純マトリクス配置について詳述する。
【0113】
以下、本発明を適用可能な電子放出素子を複数配して得られる電子源について、図9を用いて説明する。図9において、91は電子源基体、92はX方向配線、93はY方向配線である。94は本発明の電子放出素子、95は結線である。
【0114】
m本のX方向配線92は、Dx1,Dx2,…Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Y方向配線93は、Dy1,Dy2,…Dynのn本の配線よりなり、X方向配線92と同様に形成される。これらm本のX方向配線92とn本のY方向配線93との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。
【0115】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線92を形成した基体91の全面或いは一部に所望の形状で形成され、特に、X方向配線92とY方向配線93の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線92とY方向配線93は、それぞれ外部端子として引き出されている。
【0116】
電子放出素子94を構成する一対の電極(不図示)は、m本のX方向配線92とn本のY方向配線93と導電性金属等からなる結線95によって電気的に接続されている。
【0117】
X方向配線92とY方向配線93を構成する材料、結線95を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極(電極2,4)の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【0118】
X方向配線92には、X方向に配列した電子放出素子94の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線93には、Y方向に配列した電子放出素子94の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子94に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【0119】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図10を用いて説明する。図10は、画像形成装置の表示パネルの一例を示す模式図である。
【0120】
図10において、91は電子放出素子を複数配した電子源基体、101は電子源基体91を固定したリアプレート、106はガラス基体103の内面に画像形成部材である蛍光体としての蛍光膜104とメタルバック105等が形成されたフェースプレートである。102は支持枠であり、支持枠102には、リアプレート101、フェースプレート106がフリットガラス等を用いて接続されている。107は外囲器であり、例えば大気中あるいは、窒素中で、400〜500度の温度範囲で10分以上焼成することで、封着して構成される。
【0121】
94は、図1における電子放出素子に相当する。92,93は、電子放出素子の一対の素子の電極2,4と接続されたX方向配線及びY方向配線である。
【0122】
外囲器107は、上述の如く、フェースプレート106、支持枠102及びリアプレート101で構成される。リアプレート101は主に基体91の強度を補強する目的で設けられるため、基体91自体で十分な強度を持つ場合は別体のリアプレート101は不要とすることができる。即ち、基体91に直接支持枠102を封着し、フェースプレート106、支持枠102及び基体91で外囲器107を構成しても良い。一方、フェースプレート106、リアプレート101間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器107を構成することもできる。
【0123】
なお、本発明の電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して電子放出素子94上部に蛍光体(蛍光膜104)をアライメントして配置する。図11は、本件のパネルに使用した蛍光膜104を示す模式図である。カラーの蛍光膜の場合は、蛍光体の配列により図11(a)に示すブラックストライプあるいは図11(b)に示すブラックマトリクスなどと呼ばれる黒色導電材111と蛍光体112とから構成した。
【0124】
本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【0125】
【実施例】
以下、本発明の実施例を詳細に説明する。
【0126】
[実施例1]
図1に本実施例により作製した電子放出素子の平面図、及び図2に断面図の一例を、図4に本実施例の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【0127】
(工程1)
まず、図4(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ20nmのTaをこの順で基板1上に堆積した。続いてCVD法によりダイヤモンド膜の電子放出層17をカソード電極4上に100nm程度堆積した。反応ガスはCH4とH2の混合ガスを用いた。
【0128】
(工程2)
次に、図4(b)に示すように、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン16を形成した。
【0129】
(工程3)
図4(c)に示すように、マスクパターン16をマスクとして、カソード電極4上のダイヤモンド膜の電子放出層17をO2で、Taのカソード電極4及び絶縁層3をCF4ガスを用いてそれぞれドライエッチングし、ゲート電極2で停止させ、幅W1が2μm、長さL1が50μmの積層構造を形成した。
【0130】
(工程4)
図4(d)に示すように、マスクとして用いたマスクパターン16を完全に除去し、本実施例の電子放出素子を完成させた。
【0131】
以上のようにして作製した電子放出素子を、図3のように配置して、駆動した。駆動電圧は、Vg=30V、Va=10kV、電子放出素子とアノード12との距離D3を2mmとした。ここで、アノード12として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の10%の領域までのサイズとした。その結果、ビーム径200μm/180μm(x/y)となった。
【0132】
[実施例2]
実施例2として、絶縁層3及びカソード電極4の側面に比して電子放出層17の側面を後退させ、電子放出層17を絶縁層3及びカソード電極4の内側領域に設けた例を示す。
【0133】
図12に実施例2により作製した電子放出素子の平面図、及び図13に断面図の一例を、図14に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【0134】
(工程1)
まず、図14(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ20nmのTaをこの順で基板1上に堆積した。続いてCVD法によりダイヤモンド膜の電子放出層17をカソード電極4上に100nm程度堆積した。反応ガスはCH4とH2の混合ガスを用いた。さらにその上に犠牲層18としてAlを100nm堆積した。
【0135】
(工程2)
次に、図14(b)に示すように、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン16を形成した。そして、パターニングしたマスクパターン16をマスクとし、リン酸とシュウ酸、及び酢酸の混合液によりAlの犠牲層18をウェットエッチングし、フォトレジストのマスクパターン16をAlの犠牲層18に転写した。
【0136】
(工程3)
図14(c)に示すように、Alの犠牲層18をマスクとして、ダイヤモンド膜の電子放出層17をO2ガスを用いて、実施例1に比較してO2ガスの圧力を高くしてドライエッチングし、Alの犠牲層18よりもダイヤモンド膜の電子放出層17の側面が後退するようにエッチングした。
【0137】
(工程4)
続いて、図14(d)に示すように、実施例1と同様な方法で、カソード電極4及び絶縁層3をCF4ガスを用いてそれぞれドライエッチングし、ゲート電極2で停止させ、幅W1が2μm、長さL1が50μmの積層構造を形成した。
【0138】
(工程5)
図14(e)に示すように、マスクとして用いた、Alの犠牲層18を完全に除去し、素子を完成させた。
【0139】
以上のようにして作製した素子では、Vg=30V、Va=10kV、D3=2mmとして駆動すると、カソード電極4の側面よりも電子放出層17の側面が後退して、電子放出層17が絶縁層3及びカソード電極4の内側領域に設けられているために、駆動時にカソード電極4とゲート電極2の間で発生する無効電流を抑制でき、放出された電子のほとんどがアノードに向かう。これにより、実施例1よりもさらに効率良い放出電流Ieが得られた。
【0140】
本実施例の素子においては、電子放出層17の端部がカソード電極4の端部よりも内側に配置される。そのため、カソード電極4端部近傍に形成される急峻な等電位面の影響が電子放出層17の端部周辺の等電位面に及ぶのを低減することができる。その結果、本実施例の素子においては、図6に示したような特徴をもつ。即ち、カソード電極4の幅W1がある点において極小値をとることができた。
【0141】
[実施例3]
本実施例では、図8(a)で示した構成の電子放出素子を作成した。電子放出層17の材料を変えた以外は、実施例2と同様の構成である。
【0142】
本実施例の電子放出層17としてカーボンナノチューブを主成分とする層で形成した。カーボンナノチューブは、カソード電極4上から基板1表面(ゲート電極2表面)に対して実質的に垂直な方向に配向する様形成した。
【0143】
具体的には、基板1上に、厚み200nmのTaからなるゲート電極2、SiO2からなる絶縁層3、厚み15nmのTaからなるカソード電極4を積層し、図8に示すパターンにエッチング処理を行う事で電子放出層17以外の構造を作成した。
【0144】
次に、カソード電極4上にFe粒子を複数配置し、メタン雰囲気中で加熱することでカソード電極上にカーボンナノチューブを高密度に配置した。
【0145】
本実施例では、Fe粒子をカソード電極4の端(側面あるいは外周部)よりも内側に配置した。そのため、図8に示す様にカーボンナノチューブを主成分とする電子放出層17が、カソード電極4の端(側面あるいは外周部)よりも内側に配置することができた。
【0146】
本実施例で作成した素子を図3に示した様に駆動したところ、低電圧で電子放出することができ、また、無効電流もほとんどなく、非常に安定した電子放出特性を得ることができた。
【0147】
[実施例4]
実施例4として、絶縁層3の側面に比してカソード電極4及び電子放出層17の側面を後退させ、電子放出層17及びカソード電極4を絶縁層3の内側領域に設けた例を示す。
【0148】
図15に実施例4により作製した電子放出素子の平面図、及び図16に断面図の一例を、図17に本実施例の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【0149】
(工程1)
まず、図17(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ20nmのTaをこの順で基板1上に堆積した。続いてCVD法によりダイヤモンド膜の電子放出層17をカソード電極4上に100nm程度堆積した。反応ガスはCH4とH2の混合ガスを用いた。さらにその上に犠牲層18としてAlを100nm堆積した。
【0150】
(工程2)
次に、図17(b)に示すように、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン16を形成した。そして、パターニングしたマスクパターン16をマスクとし、リン酸とシュウ酸、及び酢酸の混合液によりAlの犠牲層18をウェットエッチングし、フォトレジストのマスクパターン16をAlの犠牲層18に転写した。
【0151】
(工程3)
図17(c)に示すように、Alの犠牲層18をマスクとして、ダイヤモンド膜の電子放出層17をO2ガスを用いて、実施例1に比較してO2ガスの圧力を高くしてドライエッチングした。続いて、Alの犠牲層18をマスクとして、Taのカソード電極4をKOHを用いてウェットエッチングし、Alの犠牲層18のマスクよりも、ダイヤモンド膜の電子放出層17及びTaのカソード電極4の側面を後退させた。
【0152】
(工程4)
続いて、図17(d)に示すように、実施例1と同様な方法で、絶縁層3をCF4ガスを用いてドライエッチングし、ゲート電極2上で停止させた。
【0153】
(工程5)
図17(e)に示すように、マスクとして用いたAlの犠牲層18を完全に除去し、幅W1が2μm、長さL1が50μmの素子を完成させた。
【0154】
以上のようにして作製した素子では、Vg=30V、Va=10kV、D3=2mmとして駆動すると、絶縁層3よりも電子放出層17及びカソード電極4の側面が後退して、電子放出層17及びカソード電極4が絶縁層3の内側領域に設けられているために、駆動時にカソード電極4とゲート電極2の間で発生する無効電流をさらに抑制できた。
【0155】
[実施例5]
実施例5として、カソード電極4及び電子放出層17の側壁に隣接させて誘電体を配置した例を示す。
【0156】
図18は実施例5の電子放出素子の平面図、図19は断面図である。以下本実施例の素子の製造方法を図20に沿って説明する。
【0157】
(工程1)
まず、図20(a)に示すように、実施例1の工程1と同様にして、ゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ20nmのTaをこの順で基板上1に堆積した。続いてCVD法によりダイヤモンド膜の電子放出層17をカソード電極4上に100nm程度堆積した。
【0158】
(工程2)
次に、図20(b)に示すように、実施例1の工程2と同様にして、ダイヤモンド膜の電子放出層17上にマスクパターン16を形成した。
【0159】
(工程3)
図20(c)に示すように、マスクパターン16をマスクとして、カソード電極4のダイヤモンド膜の電子放出層17をO2で、Taのカソード電極4及び絶縁層3をCF4ガスを用いてそれぞれドライエッチングし、ゲート電極2上で停止させ、幅W1が2μm、長さL1が50μmの積層構造を形成した。
【0160】
(工程4)
続いて、図20(d)に示すように、前工程で作製した積層構造の側面に、誘電体25としてSiO2を斜め蒸着した。
【0161】
(工程5)
図20(e)に示すように、マスクとして用いたマスクパターン16を完全に除去し、素子を完成させた。
【0162】
以上のようにして作製した素子では、Vg=30V、Va=10kV、D3=2mmとして駆動すると、電子放出層17及びカソード電極4の側面に隣接して誘電体が配置されているために、駆動時にカソード電極4とゲート電極2の間で発生する無効電流をさらに抑制できた。
【0163】
[実施例6]
実施例6として、電子放出層17の一部に凹部を形成することによって凸部17aを設け、電子放出領域を凸部17a領域に限定した例について示す。
【0164】
図21は実施例6の電子放出素子の平面図、図22は断面図である。以下本実施例の素子の製造方法を図23に沿って説明する。
【0165】
(工程1)
まず、図23(a)に示すように、実施例1の工程2と同様にして、基板1上にゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として20nmのTa、電子放出層17としてダイヤモンド膜100nmをこの順に積層した。その後、フォトリソグラフィー行程で、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、図のようにマスクパターン16を形成した。ここでパターン16の幅Wは4μmとした。
【0166】
(工程2)
次に、図23(b)に示すように、実施例1の工程3と同様方法で、電子放出層17をO2ガスにより、カソード電極4及び絶縁層3をCF4ガスによりドライエッチングして、ゲート電極2で停止させ、幅W1が4μm、長さL1が50μmの積層構造を形成した。
【0167】
(工程3)
図23(c)に示すように、マスクパターン16を剥離した後、再びレジストパターン20のパターニングを行ないダイヤモンド膜の電子放出層17上の一部のみを露出させた。ここで露出領域の幅W2は2μ、長さL2は10μmとした。露出部に対し、O2ガスによりドライエッチングを行なった。ドライエッチングによりダイヤモンド膜表面を荒らし、直径10〜50nm(先端は数nm)、高さ数十nm程の凸部17aを備えた針状構造が形成された。
【0168】
(工程4)
図23(d)に示すように、レジストパターン20を剥離し、最終的に幅W1が4μm、素子長さL1が50μm、電子放出部幅W2が2μm、電子放出長L2が10μmの素子が作製された。
【0169】
以上のようにして作製した電子放出素子では、Vg=15V、Va=10kV、H=2mmとして駆動すると、ダイヤモンド膜の電子放出層17上の針状凸部17aでは形状効果により、フラットな部分に比べて電界が強まり、針状凸部17aのみから電子が真空中に放出される。そして放出された電子は、針状凸部17a周囲に負電位が形成されているために、電子ビームが広がらずにアノードに到達した。
【0170】
[実施例7]
実施例7として、ゲート電極2上にカソード電極4及び絶縁層3を3つストライプ状に並べた積層構造で中央のカソード電極4上の電子放出部としての電子放出層17のみから電子放出した例について示す。
【0171】
図24は実施例7の電子放出素子の平面図、図25は断面図である。以下本実施例の素子の製造方法を図26に沿って説明する。
【0172】
(工程1)
まず、図26(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ20nmのPtをこの順で基板1上に堆積した。その後、フォトリソグラフィーによりマスク(不図示)を形成し、カソード電極4上にダイヤモンド核発生層19としてTiを形成した。
【0173】
(工程2)
次に、図26(b)に示すように、その後、フォトリソグラフィー行程で、ポジ型フォトレジスト((AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、図のようにマスクパターン16を形成した。
【0174】
(工程3)
図26(c)に示すように、マスクパターン16をマスクとして、Ptのカソード電極4及びSiO2の絶縁層3をCF4によりドライエッチングして、ゲート電極2で停止させ、幅W1が4μm、並列するカソード電極4の積層構造間距離W3が1μm、長さL1が50μmのゲート電極2上にカソード電極4及び絶縁層3が3つ並列する積層構造を形成した。
【0175】
(工程4)
図26(d)に示すように、CVD法により、Tiのダイヤモンド核発生層19上のみダイヤモンド膜の電子放出層17を堆積した。最終的に、W1幅4μmの積層構造が3つ並列し、積層構造間距離W3は2μmであり、長さL1が50μmの素子構成が形成された。
【0176】
以上のようにして作製した電子放出素子では、Vg=30V、Va=10kV、D3=2mmとして駆動すると、中央のカソード電極4上のダイヤモンド膜の電子放出層17からのみ電子が真空中に放出される(Ptのカソード電極4上では、この程度の電界では電界放出が起こらない。)。本実施例のようにカソード電極4及び絶縁層3を並列させると、中央のカソード電極4上(放出部にあたる。)にはより平坦な電位分布が形成され、かつ並列する両側のカソード電極4に負電位が形成されているために、より電子ビームが広がらずにアノードに到達した。
【0177】
[実施例8]
実施例8として、ゲート電極2上にカソード電極4及び絶縁層3を3つストライプ状に並べた積層構造で中央のカソード電極4上の電子放出層17のみから電子放出させ、かつ両端のカソード電極4には中央のカソード電極4に比べ低い電位を印加した例について示す。
【0178】
(工程1)
実施例7の工程1から工程4と同様にして、幅4μmのカソード電極4及び絶縁層3の積層構造が3つ並列し、積層構造間距離は2μmであり、長さ50μmの素子構成を形成した。
【0179】
(工程2)
3つのカソード電極4のうち、中央のカソード電極4と、両端のカソード電極4とをそれぞれ独立に配線した。
【0180】
以上のようにして作製した電子放出素子を、中央のカソード電極4とゲート電極2との間Vf1=30V、両端のカソード電極4とゲート電極2との間Vf2=60V、Va=5kV、H=2mmとして駆動すると、中央の電子放出層17から放出された電子は、並列するカソード電極4に低い電位が印加されているために、電子ビームが収束されてアノードに到達する。本実施例では実施例7よりもさらに小さいビーム径が得られた。
【0181】
[実施例9]
実施例1〜8の電子放出素子で画像形成装置を作製した。ここでは、一例として、実施例1の素子を用いて画像形成装置を作製した場合について示す。
【0182】
図27は本実施例の素子を上から見たときの構成図、図28は図27におけるA−A’線での断面図である。この場合の電子放出素子は、図に示すように、電子放出に関係するゲート電極以外の領域の絶縁層を絶縁層21のように1μmと厚く設計し寄生容量を低減し、マトリクス駆動中に発生する信号遅延を防止した。また、絶縁層21上に設けられたカソード電極4上に配線22を堆積し、電圧降下が生じるのを防止した。
【0183】
実施例1の素子を10×10のMTX状に配置した。配線は、図9のようにX側をゲート電極2にY側をカソード電極4に接続した。素子は、横150μm、縦300μmのピッチで配置した。素子上部には蛍光体を配置した。この結果、容量成分の低減効果によるマトリクス駆動が可能で高精細な画像形成装置が形成できた。
【0184】
[実施例10]
図29に実施例10により作製した電子放出素子の平面図、及び図30に断面図の一例を、図33に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の電子放出素子の製造工程を詳細に説明する。
【0185】
(工程1)
まず、図33(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ50nmのTiをこの順で基板1に堆積した。続いてCVD法によりダイヤモンド膜の電子放出層17をカソード電極4上に100nm程度堆積した。反応ガスはCH4とH2の混合ガスを用いた。さらにダイヤモンド膜の電子放出層17の一部に被陽極酸化層26としてAlを100nm堆積した。被陽極酸化層26の堆積領域は図29のW1=4μm、L1=40μmとした。
【0186】
次に、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、被陽極酸化層26が露出するようにマスクパターン16を形成した。
【0187】
(工程2)
次に、図33(b)に示すように、露出させた被陽極酸化層26に陽極酸化を施す。電解液としてシュウ酸30g/lの水溶液を、電解用の陰極としてPt電極を用いて、被陽極酸化層26を陽極として電解を行った。陰極と陽極間には定電圧で45Vを印加した。
【0188】
陽極酸化を施した後に、リン酸水溶液中に浸し、更に十分に水洗した後、真空中で乾燥を行った。
【0189】
以上の陽極酸化工程により被陽極酸化層26の露出部に被陽極酸化層26を貫通する孔27が形成された。
【0190】
(工程3)
次に、図33(c)に示すように、マスクパターン16を剥離後、孔27が貫通した被陽極酸化層26をマスクとして、ダイヤモンド膜からなる電子放出層17をO2ガスでドライエッチングした。また、カソード電極4及び絶縁層3をCF4によりドライエッチングした。ドライエッチングは、ゲート電極2で停止させ、ダイヤモンド膜からなる電子放出層17、カソード電極4及び絶縁層3の幅W1が4μm、長さL1が40μmの積層構造と、同時に孔27をこの電子放出層17、カソード電極4及び絶縁層3を貫通させた。
【0191】
(工程4)
図33(d)に示すように、マスクとして用いた被陽極酸化層26を完全に除去し、素子を完成させた。
【0192】
以上のようにして作製した素子を、図31のように配置して、駆動した。駆動電圧は、Vg=30V、Va=10kV、電子放出素子とアノード12との距離D3を2mmとした。ここで、アノード12として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の10%の領域までのサイズとした。その結果、ビーム径100μm/200μm(x/y)となった。
【0193】
[実施例11]
実施例11として、絶縁層3及びカソード電極4に形成された孔27に比較して、電子放出層17には若干径の大きい孔27を形成し、無効電流の発生要因をさらに排除した例を示す。
【0194】
図34は実施例11の電子放出素子の平面図、及び図35に断面図の一例を、図36に本発明の電子放出素子の製造方法の一例を示した。以下に、本実施例の素子の製造方法を図36に沿って説明する。
【0195】
(工程1)
まず、図36(a)に示すように、実施例10の工程1と同様に、ゲート電極2として厚さ300nmのTa、絶縁層3として厚さ100nmのSiO2、カソード電極4として厚さ50nmのTi、電子放出層17として厚さ100nmのダイヤモンド膜、ダイヤモンド膜からなる電子放出層17の一部に被陽極酸化層26として100nmのAlをこの順で基板1上に堆積した。被陽極酸化層26の堆積領域は図46のW1=4μm、L1=40μmとした。
【0196】
次に、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン16を形成した。
【0197】
(工程2)
図36(b)に示すように、実施例9の工程2と同様にして、露出させた被陽極酸化層26に陽極酸化を施し、被陽極酸化層26の露出部に被陽極酸化層26を貫通する孔27を形成した。
【0198】
(工程3)
次に、図36(c)に示すように、マスクパターン16を剥離後、孔27が貫通した被陽極酸化層26をマスクとして、ダイヤモンド膜からなる電子放出層17をO2ガスを用い、実施例9に比較してO2ガスの圧力を高くしてドライエッチングし、被陽極酸化層26の陽極酸化孔マスクよりも若干径を大きく孔27をダイアモンド膜からなる電子放出層17に貫通させた。
【0199】
(工程4)
続いて、図36(d)に示すように、実施例9と同様に、被陽極酸化層26の陽極酸化孔をマスクにしてCF4ガスによりカソード電極4及び絶縁層3をドライエッチングし積層構造及び、カソード電極4及び絶縁層3を貫通する孔27を形成した。
【0200】
(工程5)
図36(e)に示すように、マスクとして用いた被陽極酸化層26を完全に除去し、素子を完成させた。
【0201】
以上のようにして作製した電子放出素子では、Vg=30V、Va=10kV、D3=2mmとして駆動すると、カソード電極4上のダイヤモンド膜からなる電子放出層17から電子が真空中に放出され、孔27の開孔部において、ダイヤモンド膜からなる電子放出層17の側面が、カソード電極4の側面よりも内側となり、電子放出層17が絶縁層3及びカソード電極4の内側領域に設けられているので、放出された電子のほとんどがアノードに向かう。これにより、実施例9よりもさらに効率良い放出電流(Ie)が得られた。
【0202】
[実施例12]
本実施例では、実施例10の電子放出素子で画像形成装置を作製した。
【0203】
図37は本実施例の素子を上から見たときの構成図、図38は図37におけるA−A’線での断面図である。この場合の電子放出素子は、図に示すように、電子放出に関係するゲート電極2以外の領域の絶縁層を絶縁層21のように1μmと厚く設計し寄生容量を低減し、マトリクス駆動中に発生する信号遅延を抑制した。また、絶縁層21上に設けられたカソード電極4上に配線22を堆積し、電圧降下が生じるのを抑制した。
【0204】
本実施例では、実施例10の素子を縦方向に10素子、横方向に10素子、合計100素子をマトリクス状に配置した。各素子間は、配線は、図9のようにX側をゲート電極2に接続し、Y側をカソード電極4に接続した。素子は、横150μm、縦300μmのピッチで配置した。素子上部には蛍光体を配置した。この結果、容量成分の低減効果によるマトリクス駆動が可能で高精細な画像形成装置が形成できた。
【0205】
【発明の効果】
以上説明したように、本発明は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電子放出素子を提供できる。
【0206】
また、このような電子放出素子を電子源や画像形成装置に適用すると、性能に優れた電子源及び画像形成装置を実現できる。
【図面の簡単な説明】
【図1】本発明に係る電子放出素子の構成を示す平面図である。
【図2】本発明に係る電子放出素子の構成を示す断面図である。
【図3】本発明に係る電子放出素子を駆動させた様子を示す図である。
【図4】本発明に係る電子放出素子の製造方法の一例を示す図である。
【図5】電子ビームサイズの電界Eh依存を示す図である。
【図6】電子ビームサイズのW1依存を示す図である。
【図7】電子ビームサイズのVa依存を示す図である。
【図8】本発明の電子放出素子のより好ましい形態の一例を示す模式図である。
【図9】本発明に係る単純マトリクス配置の電子源を示す概略構成図である。
【図10】本発明に係る単純マトリクス配置の電子源を用いた画像形成装置を示す概略構成図である。
【図11】本発明に係る画像形成装置における蛍光膜を示す図である。
【図12】実施例2に係る電子放出素子を示す平面図である。
【図13】実施例2に係るの電子放出素子を示す断面図である。
【図14】実施例2に係る電子放出素子の製造方法の一例を示した図である。
【図15】実施例4に係る電子放出素子を示す平面図である。
【図16】実施例4に係る電子放出素子を示す断面図である。
【図17】実施例4に係る電子放出素子の製造方法の一例を示した図である。
【図18】実施例5に係る電子放出素子を示す平面図である。
【図19】実施例5に係る電子放出素子を示す断面図である。
【図20】実施例5に係る電子放出素子を示す製造方法の一例を示した図である。
【図21】実施例6に係る電子放出素子を示す平面図である。
【図22】実施例6に係る電子放出素子を示す断面図である。
【図23】実施例6に係る電子放出素子の製造方法の一例を示した図である。
【図24】実施例7に係る電子放出素子を示す平面図である。
【図25】実施例7に係る電子放出素子を示す断面図である。
【図26】実施例7に係る電子放出素子の製造方法の一例を示した図である。
【図27】実施例9に係る画像形成装置を作製した際に用いた電子放出素子の平面図である。
【図28】実施例9に係る画像形成装置を作製した際に用いた電子放出素子の断面図である。
【図29】本発明に係る電子放出素子の別形態の構成を示す平面図である。
【図30】本発明に係る電子放出素子の別形態の構成を示す断面図である。
【図31】本発明に係る電子放出素子の別形態を駆動させた様子を示す図である。
【図32】本発明に係る電子放出素子の別形態の断面を拡大して示す図である。
【図33】本発明に係る電子放出素子の別形態の製造方法の一例を示す図である。
【図34】実施例11に係る電子放出素子を示す平面図である。
【図35】実施例11に係るの電子放出素子を示す断面図である。
【図36】実施例11に係る電子放出素子の製造方法の一例を示した図である。
【図37】実施例12に係る画像形成装置を作製した際に用いた電子放出素子の平面図である。
【図38】実施例12に係る画像形成装置を作製した際に用いた電子放出素子の断面図である。
【図39】従来のSpindt型電子放出素子の一例を模式的に示した断面図である。
【図40】従来のSpindt型電子放出素子の製造方法の一例を示した図である。
【図41】従来の収束電極付きSpindt型電子放出素子の一例を模式的に示した断面図である。
【図42】従来の電子放出素子の一例を模式的に示した断面図である。
【図43】従来の電子放出素子の一例を模式的に示した断面図である。
【図44】従来のMIM型電子放出素子の一例を模式的に示した断面図である。
【図45】従来の表面伝導型電子放出素子の一例を模式的に示した平面図である。
【図46】従来の電子放出素子を用いた3極構成による画像形成装置の一例を模式的に示した図である。
【図47】従来の電子放出素子を用いた4極構成による画像形成装置の一例を模式的に示した図である。
【図48】変調電極を電子放出素子の裏側に配置した4極構成による画像形成装置の一例を模式的に示した図である。
【図49】変調電極を電子放出素子の裏側に配置した4極構成による画像形成装置の一例を模式的に示した断面図である。
【符号の説明】
1 基板
2 ゲート電極
3 絶縁層
4 カソード電極
6 等電位面
12 アノード
16 マスクパターン
17 電子放出層
17a 針状凸部
18 犠牲層
19 ダイヤモンド核発生層
20 レジストパターン
21 絶縁層
22 配線
25 誘電体
26被陽極酸化層
27 孔
91 電子源基体
92 X方向配線
93 Y方向配線
94 電子放出素子
95 結線
101 リアプレート
102 支持枠
103 ガラス基体
104 蛍光膜
105 メタルバック
106 フェースプレート
107 外囲器
111 黒色導電材
112 蛍光体
Claims (19)
- 基板上に配置された第1の電極と、
該第1の電極上に配置された絶縁層と、
該絶縁層上に配置された電子放出層と、
該電子放出層から電子を放出させるために前記電子放出層の電位よりも高い電位を前記第1の電極に印加するための電源とを備え、
前記電子放出層をアノードに対向するように配置して駆動する電子放出素子であって、
前記電子放出層の幅が、前記第1の電極の幅よりも小さく、
前記電源によって前記電子放出層の電位よりも高い電位を前記第1の電極に印加することで、前記電子放出層の幅を規定する前記電子放出層の両端部よりも内側から、電子を放出する
ことを特徴とする電子放出素子。 - 基板上に配置された第1の電極と、
該第1の電極上に配置された絶縁層と、
該絶縁層上に配置され、且つ該絶縁層に接する第1の面と該第1の面に対向する第2の面とを備えた第2の電極と、
前記第2の面上に配置された複数のカーボンファイバーと、
該カーボンファイバーから電子を放出させるために前記第2の電極の電位よりも高い電位を前記第1の電極に印加するための電源とを備え、
前記第2の面がアノードに対向するように配置して駆動する電子放出素子であって、
前記第2の電極の幅は、前記第1の電極の幅よりも小さく、
前記電源により前記第2の電極に印加する電位よりも高い電位を前記第1の電極に印加することで、前記第2の電極の前記幅を規定する両端部よりも内側に位置するカーボンファイバーから、電子を放出する
ことを特徴とする電子放出素子。 - 前記電子放出層と前記絶縁層との間に、前記第1電極の幅および前記絶縁層の幅以下の幅を有する第2の電極が配置されており、前記電子放出層の幅が、前記第2の電極の幅以下である
ことを特徴とする請求項1記載の電子放出素子。 - 前記電子放出層は、導電性カーボン層である
ことを特徴とする請求項3記載の電子放出素子。 - 前記絶縁層の幅が、前記第1の電極の幅よりも小さい幅であるとともに、前記電子放出層の幅が前記絶縁層の幅以下である
ことを特徴とする請求項3または4記載の電子放出素子。 - 前記電子放出層の幅を規定する前記電子放出層の両端が、前記第2の電極の表面上であって、前記第2の電極の幅を規定する前記第2の電極の両端よりも内側に位置する
ことを特徴とする請求項3乃至5のいずれか1項記載の電子放出素子。 - さらに、前記第2の電極および前記電子放出層を貫通する開口を有する
ことを特徴とする請求項3乃至6のいずれか1項記載の電子放出素子。 - 前記複数の開口が、前記絶縁層を貫通するように形成されていることを特徴とする請求項7記載の電子放出素子。
- 前記カーボンファイバーは、カーボンナノチューブ、グラファイトナノファイバー、ダイアモンドファイバーのいずれかである
ことを特徴とする請求項2記載の電子放出素子。 - 前記絶縁層の幅が前記第1電極の幅よりも小さい幅であるとともに、前記第2の電極の幅が前記絶縁層の幅以下である
ことを特徴とする請求項2または9記載の電子放出素子。 - 前記複数のカーボンファイバーは、それぞれ、前記第2の面上であって、前記第2の電極の前記幅を規定する前記第2の電極の両端よりも内側に位置する
ことを特徴とする請求項2,9,10のいずれか1項記載の電子放出素子。 - 前記カーボンファイバーは、前記第2の電極上に触媒粒子を配置した後に炭素化合物を用いた化学気相成長法により形成されたものである
ことを特徴とする請求項2,9,10,11のいずれか1項記載の電子放出素子。 - 前記第2の電極は、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,PtおよびPdのいずれかを含む
ことを特徴とする請求項2乃至12のいずれか1項記載の電子放出素子。 - 前記第1の電極は、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pdのいずれかを含む
ことを特徴とする請求項1乃至13のいずれか1項記載の電子放出素子。 - 前記絶縁層は、SiO2,SiN,Al2O3,CaF,アンドープダイヤモンドのいず
れかを含む
ことを特徴とする請求項1乃至14のいずれか1項記載の電子放出素子。 - 請求項1乃至15のいずれか1項記載の電子放出素子を複数配列した電子源であって、
複数のX方向配線と複数のY方向配線とを備え、
それぞれの前記電子放出素子が、前記複数のX方向配線のうちの1つと、前記複数のY
方向配線のうちの1つとに接続している
ことを特徴とする電子源。 - 請求項2乃至13のいずれか1項記載の電子放出素子を複数配列した電子源であって、
複数のX方向配線と、複数のY方向配線と、該複数のX方向配線に走査信号を印加する走査信号印加手段と、該複数のY方向配線に変調信号を印加する変調信号印加手段とを備え、
それぞれの前記電子放出素子の前記第1の電極が前記X方向配線に接続され、前記第2の電極がY方向配線に接続されている
ことを特徴とする電子源。 - 電子源と、蛍光膜と、前記蛍光膜に前記電子源から放出された電子を照射するためのアノードとを有する画像形成装置であって、
前記アノードは前記蛍光膜の前記電子源の側に配置され、
前記電子源が請求項16または17記載の電子源である
ことを特徴とする画像形成装置。 - 請求項18記載の画像形成装置を備えている
ことを特徴とするテレビジョン放送表示装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001149455A JP3658342B2 (ja) | 2000-05-30 | 2001-05-18 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
US09/865,698 US6624589B2 (en) | 2000-05-30 | 2001-05-29 | Electron emitting device, electron source, and image forming apparatus |
EP01304687A EP1160819B1 (en) | 2000-05-30 | 2001-05-29 | Electron emitting device, electron source, and image forming apparatus |
DE60134699T DE60134699D1 (de) | 2000-05-30 | 2001-05-29 | Elektronen emittierende Vorrichtung, Elektronenquelle und Bilderzeugungsgerät |
KR10-2001-0030049A KR100417153B1 (ko) | 2000-05-30 | 2001-05-30 | 전자 방출 소자, 전자원, 및 화상 형성 장치 |
US10/464,760 US6933664B2 (en) | 2000-05-30 | 2003-06-19 | Electron emitting device, electron source, and image forming apparatus |
KR1020030043562A KR20030072264A (ko) | 2000-05-30 | 2003-06-30 | 전자 방출 소자, 전자원, 및 화상 형성 장치 |
KR10-2003-0043591A KR100435013B1 (ko) | 2000-05-30 | 2003-06-30 | 전자 방출 소자, 전자원, 및 화상 디스플레이 장치의 제조 방법 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-161001 | 2000-05-30 | ||
JP2000161001 | 2000-05-30 | ||
JP2000-161002 | 2000-05-30 | ||
JP2000161002 | 2000-05-30 | ||
JP2001149455A JP3658342B2 (ja) | 2000-05-30 | 2001-05-18 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002056771A JP2002056771A (ja) | 2002-02-22 |
JP3658342B2 true JP3658342B2 (ja) | 2005-06-08 |
Family
ID=27343563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001149455A Expired - Fee Related JP3658342B2 (ja) | 2000-05-30 | 2001-05-18 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6624589B2 (ja) |
EP (1) | EP1160819B1 (ja) |
JP (1) | JP3658342B2 (ja) |
KR (3) | KR100417153B1 (ja) |
DE (1) | DE60134699D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8294230B2 (en) | 2007-04-05 | 2012-10-23 | Fujitsu Semiconductor Limited | Surface profile sensor and method for manufacturing the same |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002063864A (ja) * | 2000-08-21 | 2002-02-28 | Ise Electronics Corp | 蛍光表示管 |
JP3639808B2 (ja) * | 2000-09-01 | 2005-04-20 | キヤノン株式会社 | 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法 |
JP3658346B2 (ja) * | 2000-09-01 | 2005-06-08 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法 |
JP3610325B2 (ja) * | 2000-09-01 | 2005-01-12 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造方法 |
JP3639809B2 (ja) | 2000-09-01 | 2005-04-20 | キヤノン株式会社 | 電子放出素子,電子放出装置,発光装置及び画像表示装置 |
JP3634781B2 (ja) * | 2000-09-22 | 2005-03-30 | キヤノン株式会社 | 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置 |
JP3768908B2 (ja) * | 2001-03-27 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源、画像形成装置 |
JP2002334672A (ja) * | 2001-05-09 | 2002-11-22 | Noritake Itron Corp | 蛍光表示装置 |
JP3774682B2 (ja) * | 2001-06-29 | 2006-05-17 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置 |
JP3703415B2 (ja) * | 2001-09-07 | 2005-10-05 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法 |
JP3710436B2 (ja) * | 2001-09-10 | 2005-10-26 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
JP3605105B2 (ja) * | 2001-09-10 | 2004-12-22 | キヤノン株式会社 | 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法 |
KR100447129B1 (ko) * | 2002-01-15 | 2004-09-04 | 엘지전자 주식회사 | 전계 방출 소자의 제조방법 |
JP3535871B2 (ja) | 2002-06-13 | 2004-06-07 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法 |
JP2004265603A (ja) * | 2003-01-14 | 2004-09-24 | Sharp Corp | 電子放出装置および電子放出素子クリーニング装置および電子放出素子クリーニング方法 |
JP4154356B2 (ja) | 2003-06-11 | 2008-09-24 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及びテレビ |
US20050116214A1 (en) * | 2003-10-31 | 2005-06-02 | Mammana Victor P. | Back-gated field emission electron source |
KR100548257B1 (ko) * | 2003-11-05 | 2006-02-02 | 엘지전자 주식회사 | 전계 방출 소자 |
JP4324078B2 (ja) | 2003-12-18 | 2009-09-02 | キヤノン株式会社 | 炭素を含むファイバー、炭素を含むファイバーを用いた基板、電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた表示パネル、及び、該表示パネルを用いた情報表示再生装置、並びに、それらの製造方法 |
US7211844B2 (en) * | 2004-01-29 | 2007-05-01 | International Business Machines Corporation | Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage |
KR100580659B1 (ko) * | 2004-02-20 | 2006-05-16 | 삼성전자주식회사 | 포커싱 제어전극을 가진 전계방출소자 및 전계방출 표시소자 |
US8178902B2 (en) | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
US8399934B2 (en) * | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
JP4596878B2 (ja) * | 2004-10-14 | 2010-12-15 | キヤノン株式会社 | 構造体、電子放出素子、2次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法 |
US7064066B1 (en) * | 2004-12-07 | 2006-06-20 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode |
JP4667031B2 (ja) | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法 |
KR100697656B1 (ko) * | 2005-04-28 | 2007-03-22 | 이승호 | 다중 전자 공급원을 구비한 평면 발광 소자 |
KR20070001377A (ko) * | 2005-06-29 | 2007-01-04 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이의 구동 방법 |
WO2007015431A1 (ja) * | 2005-08-01 | 2007-02-08 | National Institute For Materials Science | ダイヤモンド紫外光センサー |
US8188551B2 (en) | 2005-09-30 | 2012-05-29 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US7485024B2 (en) * | 2005-10-12 | 2009-02-03 | Chunghwa Picture Tubes, Ltd. | Fabricating method of field emission triodes |
JP2008010349A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 画像表示装置 |
CN101506965B (zh) | 2006-09-21 | 2012-05-09 | 松下电器产业株式会社 | 半导体芯片、半导体安装模块、移动装置通信设备、半导体芯片的制造方法 |
EP2206135A1 (en) * | 2007-10-05 | 2010-07-14 | E. I. du Pont de Nemours and Company | Under-gate field emission triode with charge dissipation layer |
JP4314307B1 (ja) * | 2008-02-21 | 2009-08-12 | シャープ株式会社 | 熱交換装置 |
DE102008020164A1 (de) * | 2008-04-22 | 2009-10-29 | Siemens Aktiengesellschaft | Kathode mit einem Flachemitter |
JP4637233B2 (ja) * | 2008-12-19 | 2011-02-23 | キヤノン株式会社 | 電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法 |
JP2010182585A (ja) * | 2009-02-06 | 2010-08-19 | Canon Inc | 電子放出素子及びこれを用いた画像表示装置 |
JP4927152B2 (ja) * | 2009-11-09 | 2012-05-09 | シャープ株式会社 | 熱交換装置 |
WO2011067873A1 (ja) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | 二酸化炭素還元方法、並びに、それに用いる二酸化炭素還元触媒および二酸化炭素還元装置 |
CN102844468A (zh) * | 2010-04-23 | 2012-12-26 | 松下电器产业株式会社 | 还原二氧化碳的方法 |
TWI573288B (zh) * | 2010-10-18 | 2017-03-01 | 鴻海精密工業股份有限公司 | 發光二極體及其製作方法 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4728851A (en) | 1982-01-08 | 1988-03-01 | Ford Motor Company | Field emitter device with gated memory |
US4904895A (en) | 1987-05-06 | 1990-02-27 | Canon Kabushiki Kaisha | Electron emission device |
JP2704731B2 (ja) | 1987-07-28 | 1998-01-26 | キヤノン株式会社 | 電子放出素子及びその駆動方法 |
DE68929502T2 (de) | 1988-01-28 | 2004-09-23 | Hyperion Catalysis International, Inc., Lexington | Kohlenstofffibrillen |
IL92717A (en) | 1988-12-16 | 1994-02-27 | Hyperion Catalysis Int | Fibrils |
JP2981751B2 (ja) | 1989-03-23 | 1999-11-22 | キヤノン株式会社 | 電子線発生装置及びこれを用いた画像形成装置、並びに電子線発生装置の製造方法 |
JP3044382B2 (ja) * | 1989-03-30 | 2000-05-22 | キヤノン株式会社 | 電子源及びそれを用いた画像表示装置 |
JP3151837B2 (ja) | 1990-02-22 | 2001-04-03 | セイコーエプソン株式会社 | 電界電子放出装置 |
US5192240A (en) | 1990-02-22 | 1993-03-09 | Seiko Epson Corporation | Method of manufacturing a microelectronic vacuum device |
US5214346A (en) | 1990-02-22 | 1993-05-25 | Seiko Epson Corporation | Microelectronic vacuum field emission device |
JPH03295131A (ja) | 1990-04-11 | 1991-12-26 | Seiko Epson Corp | 電界放出素子およびその製造方法 |
JP2763219B2 (ja) | 1991-12-03 | 1998-06-11 | シャープ株式会社 | 電界放出型電子素子 |
US5382867A (en) | 1991-10-02 | 1995-01-17 | Sharp Kabushiki Kaisha | Field-emission type electronic device |
JP2950689B2 (ja) | 1991-10-02 | 1999-09-20 | シャープ株式会社 | 電界放出型電子源 |
JPH05211029A (ja) | 1992-01-31 | 1993-08-20 | Ricoh Co Ltd | 電子放出素子及びその製造方法 |
JP2669749B2 (ja) | 1992-03-27 | 1997-10-29 | 工業技術院長 | 電界放出素子 |
JP3633154B2 (ja) * | 1996-03-22 | 2005-03-30 | 株式会社日立製作所 | 薄膜型電子源および薄膜型電子源応用機器 |
EP0614209A1 (en) | 1993-03-01 | 1994-09-07 | Hewlett-Packard Company | A flat panel display |
DE4405768A1 (de) | 1994-02-23 | 1995-08-24 | Till Keesmann | Feldemissionskathodeneinrichtung und Verfahren zu ihrer Herstellung |
JP3332676B2 (ja) | 1994-08-02 | 2002-10-07 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置と、それらの製造方法 |
US6246168B1 (en) | 1994-08-29 | 2001-06-12 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same |
JP2903290B2 (ja) | 1994-10-19 | 1999-06-07 | キヤノン株式会社 | 電子放出素子の製造方法、該電子放出素子を用いた電子源並びに画像形成装置 |
JPH0982214A (ja) | 1994-12-05 | 1997-03-28 | Canon Inc | 電子放出素子、電子源、及び画像形成装置 |
JP3532275B2 (ja) | 1994-12-28 | 2004-05-31 | ソニー株式会社 | 平面表示パネル |
JP2932250B2 (ja) | 1995-01-31 | 1999-08-09 | キヤノン株式会社 | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
JPH08264109A (ja) | 1995-03-20 | 1996-10-11 | Sony Corp | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
US5577943A (en) * | 1995-05-25 | 1996-11-26 | Texas Instruments Inc. | Method for fabricating a field emission device having black matrix SOG as an interlevel dielectric |
EP0758028B1 (en) | 1995-07-10 | 2002-09-11 | Research Development Corporation Of Japan | Process of producing graphite fiber |
JP3174999B2 (ja) | 1995-08-03 | 2001-06-11 | キヤノン株式会社 | 電子放出素子、電子源、それを用いた画像形成装置、及びそれらの製造方法 |
US5872422A (en) | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
JP2863828B2 (ja) | 1996-01-08 | 1999-03-03 | 工業技術院長 | カーボンウイスカー及びその製造方法 |
EP0927331B1 (en) | 1996-08-08 | 2004-03-31 | William Marsh Rice University | Macroscopically manipulable nanoscale devices made from nanotube assemblies |
US5821680A (en) * | 1996-10-17 | 1998-10-13 | Sandia Corporation | Multi-layer carbon-based coatings for field emission |
JPH10173859A (ja) | 1996-12-09 | 1998-06-26 | Canon Inc | アナログ信号処理回路 |
JPH10289650A (ja) | 1997-04-11 | 1998-10-27 | Sony Corp | 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置 |
JP3740295B2 (ja) | 1997-10-30 | 2006-02-01 | キヤノン株式会社 | カーボンナノチューブデバイス、その製造方法及び電子放出素子 |
JP3631015B2 (ja) | 1997-11-14 | 2005-03-23 | キヤノン株式会社 | 電子放出素子及びその製造方法 |
US6087765A (en) | 1997-12-03 | 2000-07-11 | Motorola, Inc. | Electron emissive film |
JPH11232997A (ja) | 1998-02-17 | 1999-08-27 | Sony Corp | 電子放出装置及びその製造方法 |
JP3765671B2 (ja) | 1998-08-10 | 2006-04-12 | パイオニア株式会社 | 電子放出素子及びこれを用いた電子放出表示装置 |
EP0986084A3 (en) | 1998-09-11 | 2004-01-21 | Pioneer Corporation | Electron emission device and display apparatus using the same |
US6204597B1 (en) * | 1999-02-05 | 2001-03-20 | Motorola, Inc. | Field emission device having dielectric focusing layers |
JP2000311587A (ja) | 1999-02-26 | 2000-11-07 | Canon Inc | 電子放出装置及び画像形成装置 |
JP2000277003A (ja) | 1999-03-23 | 2000-10-06 | Futaba Corp | 電子放出源の製造方法及び電子放出源 |
US6538367B1 (en) * | 1999-07-15 | 2003-03-25 | Agere Systems Inc. | Field emitting device comprising field-concentrating nanoconductor assembly and method for making the same |
KR20010011136A (ko) * | 1999-07-26 | 2001-02-15 | 정선종 | 나노구조를 에미터로 사용한 삼극형 전계 방출 에미터의 구조및 그 제조방법 |
US6448709B1 (en) * | 1999-09-15 | 2002-09-10 | Industrial Technology Research Institute | Field emission display panel having diode structure and method for fabricating |
KR100477739B1 (ko) | 1999-12-30 | 2005-03-18 | 삼성에스디아이 주식회사 | 전계 방출 소자 및 그 구동 방법 |
JP3874396B2 (ja) | 2000-01-13 | 2007-01-31 | パイオニア株式会社 | 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置 |
JP3953276B2 (ja) | 2000-02-04 | 2007-08-08 | 株式会社アルバック | グラファイトナノファイバー、電子放出源及びその作製方法、該電子放出源を有する表示素子、並びにリチウムイオン二次電池 |
CN1465086A (zh) | 2000-05-26 | 2003-12-31 | 纳幕尔杜邦公司 | 催化生成的碳纤维场致发射体和由此制得的场致发射体阴极 |
-
2001
- 2001-05-18 JP JP2001149455A patent/JP3658342B2/ja not_active Expired - Fee Related
- 2001-05-29 EP EP01304687A patent/EP1160819B1/en not_active Expired - Lifetime
- 2001-05-29 DE DE60134699T patent/DE60134699D1/de not_active Expired - Lifetime
- 2001-05-29 US US09/865,698 patent/US6624589B2/en not_active Expired - Fee Related
- 2001-05-30 KR KR10-2001-0030049A patent/KR100417153B1/ko not_active IP Right Cessation
-
2003
- 2003-06-19 US US10/464,760 patent/US6933664B2/en not_active Expired - Fee Related
- 2003-06-30 KR KR10-2003-0043591A patent/KR100435013B1/ko not_active IP Right Cessation
- 2003-06-30 KR KR1020030043562A patent/KR20030072264A/ko active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8294230B2 (en) | 2007-04-05 | 2012-10-23 | Fujitsu Semiconductor Limited | Surface profile sensor and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US6624589B2 (en) | 2003-09-23 |
DE60134699D1 (de) | 2008-08-21 |
KR20030072265A (ko) | 2003-09-13 |
EP1160819A2 (en) | 2001-12-05 |
US20030209992A1 (en) | 2003-11-13 |
KR20030072264A (ko) | 2003-09-13 |
US20020047562A1 (en) | 2002-04-25 |
KR100435013B1 (ko) | 2004-06-16 |
KR100417153B1 (ko) | 2004-02-05 |
US6933664B2 (en) | 2005-08-23 |
KR20010110131A (ko) | 2001-12-12 |
EP1160819B1 (en) | 2008-07-09 |
EP1160819A3 (en) | 2002-01-23 |
JP2002056771A (ja) | 2002-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3658342B2 (ja) | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 | |
JP3634781B2 (ja) | 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置 | |
US6975288B2 (en) | Method of driving image-forming apparatus and apparatus thereof | |
US6848962B2 (en) | Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus | |
JP4741764B2 (ja) | 電子放出素子 | |
JP3745348B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
JP2007073208A (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
JP3826120B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
US6583553B2 (en) | Electron emitting apparatus | |
JP2002093307A (ja) | 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置 | |
JP3689656B2 (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP4810010B2 (ja) | 電子放出素子 | |
JP2003016907A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JP3745360B2 (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2002124180A (ja) | 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置 | |
JP2003016918A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2002093308A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
JP2003092056A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2003016917A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2003109489A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2010086927A (ja) | 電子線装置及び画像表示装置 | |
JP2003100200A (ja) | 電子放出素子、電子源、及び画像形成装置 | |
JP2011008946A (ja) | 画像表示装置 | |
JP2005019191A (ja) | 電子放出素子、電子源、及び画像形成装置 | |
JP2005032449A (ja) | 電子放出装置及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |