JP2003092056A

JP2003092056A - 電子放出素子、電子源及び画像形成装置

Info

Publication number: JP2003092056A
Application number: JP2001280666A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-09-14
Filing date: 2001-09-14
Publication date: 2003-03-28

Abstract

(57)【要約】【課題】電子放出面積が大きく、低抵抗配線で駆動が
でき、電子ビーム径が小さくでき、かつ製造プロセスが
容易な電子放出素子、電子源、及び画像形成装置を提供
する。【解決手段】ホール型素子において、１画素内にほぼ
円形の開口部を有する複数の電子放出部を有し、かつ第
１の方向の開口部間距離よりも第１の方向に直角な第２
の方向の開口部間距離のほうが大きいことを特徴とす
る。このように電子放出部の開口を形成することで、放
出面積を大きくしながらも開口部間距離が大きいところ
では低抵抗配線が実現でき、総合的に駆動が容易に行え
る。また第１の方向の開口部間距離は開口部の直径より
も大きくないことを特徴とし、放出面積を大きく取るこ
とができる。さらに、前記開口部の直径が５μｍ以下の
ときに特に有効である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、電
子源、及び画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ、“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”、ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ、８、８９（１９５６）あるいはＣ．Ａ．Ｓ
ｐｉｎｄｔ、“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒｔｉｅｓ
ｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉ
ｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎ
ｉｕｍｃｏｎｅｓ”、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、４
７、５２４８（１９７６）等に開示されたものが知られ
ている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ、
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”、Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．、３２、６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ、“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”、Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５、Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”、ＩＤＷ’９６、（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】

【発明が解決しようとする課題】電子放出素子を画像形
成装置に応用するには、蛍光体を十分な輝度で発光させ
る放出電流が必要であり、低消費電力化のために駆動電
圧は小さいこと及び、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求され、さらに、配線として低抵抗化をはかり
容易に駆動できるように設計できることが重要である。

【０００７】また製造し易いという事も大切な項目であ
る。こういう観点から画像形成装置には主に冷陰極電子
源が開発されている。しかしながら、以下の点でまだ課
題があり、上記の要求に十分に満足できる画像形成装置
は作成できていない。

【０００８】ＭＩＭ型は、下部電極（カソード電極層）
と上部電極（ゲート電極層）の間に絶縁層を配置し、両
電極間に電圧を印加して電子を取り出す構造である。内
部電界方向と放出される電子の方向が一致し、かつ放出
面での電位分布に歪みがないために、小さい電子ビーム
径が実現できるが、絶縁層と上部電極で電子の散乱が起
こるために効率が悪いのが一般的であり、低消費電力化
にはあまり好ましくない。

【０００９】従来のＦＥ型の例としてＳｐｉｎｄｔ型の
電子放出素子を図１２に示す。図１２は、従来のＳｐｉ
ｎｄｔ型電子放出素子の一例を模式的に示した断面図で
ある。

【００１０】図１２において、１０は絶縁性基板、４０
はカソード電極層（低電位電極）、３０は絶縁層、２１
はゲート電極層（高電位電極）、５０はマイクロチッ
プ、６０は等電位面である。

【００１１】曲率ｒを有するマイクロチップ５０とゲー
ト電極層２１間にバイアスすると、マイクロチップ５０
先端から電子が放出されアノードに向かう。放出電子の
量は、ゲート電極層２１とマイクロチップ５０先端の距
離ｄ、ゲート電圧Ｖｇ及び放出部材料の仕事関数により
決定される。

【００１２】つまり、ゲート電極層２１とマイクロチッ
プ５０間距離ｄを制御よく作製する事が素子の性能を決
定する要素となる。

【００１３】しかし、距離ｄを再現よく制御する事が困
難であり、素子ごとに放出電流量のバラツキが生じる。
また、リフトオフの際に生じた金属片等がマイクロチッ
プ５とゲート電極層２１を短絡し、駆動時にマイクロチ
ップ５０とゲート電極層２１間に電圧を印加すると短絡
部で熱が発生し、短絡部及びその周囲の破壊が起こる。

【００１４】このため有効な放出領域が減少してしま
う。上記のような素子ごとによるバラツキは例えば画像
形成装置として応用した場合に、輝度ムラを引き起こ
し、非常に目障りな物となる。

【００１５】さらに、この例では、１放出点から電子が
放出されるために、蛍光体を発光させるために放出電流
密度を大きくすると、電子放出部の熱的な破壊を誘起
し、ＦＥ素子の寿命を制限することになる。

【００１６】また、真空中に存在するイオンがマイクロ
チップ先端を集中的にスパッタし素子の寿命を縮める事
もある。

【００１７】なお、真空中に放出された電子は等電位面
と直行して進行するが、図１２のような構成では、等電
位面６０はマイクロチップ５０に沿って孔内に形成され
る事になる。

【００１８】このためマイクロチップ５０先端から放出
された電子は広がる傾向がある。放出された電子の一部
はゲート電極層２１に吸収され、アノードに到達する電
子量が減少する。ゲート電極層２１に吸収される電子量
は、距離ｄを小さくすると増大する傾向にある。

【００１９】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００２０】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。

【００２１】この例では放出された電子ビームを収束電
極の負電位により絞っているが、この例では上記のよう
な製造工程よりもさらに複雑な工程が必要となり、製造
コストの増大を招く。

【００２２】収束電極を配置せずに電子ビーム径を小さ
くする例としては、Ｓｐｉｎｄｔ型のようなマイクロチ
ップを形成しない方法がある。

【００２３】たとえば、特開平８−０９６７０３号公
報、特開平８−０９６７０４号公報、特開平８−２６４
１０９号公報に記載されたものがある。

【００２４】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。

【００２５】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。

【００２６】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。これらにおいての、電子放出部の平面レイアウ
トは図１３（ａ）のように等間隔で形成された孔上の構
造であったり、図１３（ｂ）で示されるように線状にし
て電子放出面積を大きく取ろうという例が記述されてい
るが、しかしながらまだ電子放出の確率が大きくなく、
いかに電子放出部を多く取れ、安定に電子放出を行える
か及び電子ビーム径をいかに小さくできるかが課題とな
る。図１３は、従来の電子放出素子の平面を模式的に示
した平面図である。

【００２７】電子放出素子を画像形成装置として応用し
た例を図１４に示す。図１４は、従来の画像形成装置を
模式的に示した図である。

【００２８】ゲート電極層２１のラインとカソード電極
層４０のラインがマトリクス状に配列され、両ラインの
交差部に電子放出素子１４が配置され、情報信号に応じ
て、選択された交差部にある電子放出素子１４から電子
が放出され、アノード１２の電圧により加速されて蛍光
体１３に入射する。いわゆる３極デバイスである。

【００２９】以上のようなディスプレイ等の画像形成装
置への応用を電界放出型電子放出素子で考えた場合に
は、（１）電子放出面積が大きい。（２）低抵抗配線で駆動ができる。（３）電子ビーム径が小さい。（４）製造プロセスが容易である事。が必要であるが、従来の電子放出素子ではこれらを同時
に満たす事は困難であった。

【００３０】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径が小さく、電子放出面積が大きく、低電圧で高
効率な電子放出が可能で、製造プロセスが容易な電界放
出型の電子放出素子、電子源、及び画像形成装置を提供
することにある。

【００３１】

【課題を解決するための手段】上記目的を達成するため
に、上記目的を達成するために本発明の電子放出素子に
あっては、絶縁性の基板もしくは第１の絶縁層上に形成
された第１の導電性層と、該第１の導電性層上に積層形
成された第２の絶縁層と、該第２の絶縁層上に積層形成
された第２の導電性層と、該第１の導電性層上に前記第
２の絶縁層から前記第２の導電性層に亘り形成されたほ
ぼ円形の開口部と、電子放出材料を含んで、且つ、該開
口部内における前記第１の導電性層上に積層形成された
電子放出層とを備え、前記第１の導電性層と前記第２の
導電性層との間に電圧が印加されることで、前記円形の
開口部内の前記電子放出層から電子を放出する電子放出
素子であって、１画素内に前記開口部を有する複数の電
子放出部を有し、かつ第１の方向の開口部間距離よりも
前記第１の方向に直角な第２の方向の開口部間距離のほ
うが大きいことを特徴とする。

【００３２】このように電子放出部の開口を形成するこ
とで、放出面積を大きくしながらも開口部間距離が大き
いところでは低抵抗配線が実現でき、総合的に駆動が容
易に行える。さらに、真空中に放出された電子はそのま
まアノードに向かい、電子ビームの広がりが小さいの
で、電子ビーム径が小さい。

【００３３】形状効果においても各電子放出素子はほぼ
円形であり、電位分布においても均一であり、特異点は
存在せず安定な動作が可能となる。

【００３４】そして、ほぼ積層を繰り返した非常に単純
な構成であり製造プロセスが容易である。

【００３５】このため、本発明の特徴を備えた電界放出
型電子放出素子は、電子放出面積が大きく、低抵抗配線
であり、かつ電子ビーム径が小さく、製造プロセスが容
易であるので、ディスプレイ等の画像形成装置への応用
が可能である。

【００３６】また、本発明に係る電子放出素子は、第１
の方向の開口部間距離が１つ以上存在し、かつ第２の方
向の開口部間距離も１つ以上存在し、第１の方向の開口
部間距離の最も大きい距離は、第２の方向の開口部間距
離の最も小さい距離よりも大きくないことを特徴とし、
ビーム設計、抵抗設計の自由度を増すことができる。

【００３７】また、本発明に係る電子放出素子は、第１
の方向の開口部間距離は開口部の直径よりも大きくない
ことを特徴とし、放出面積を大きく取ることができる。
さらに、前記開口部の直径が５μｍよりも小さいときに
特に有効である。

【００３８】また、本発明に係る電子放出素子は、好ま
しくは前記電子放出層は各開口部間で分離されているこ
とを特徴とし、お互いの電子放出素子での相互作用を排
除することで、電子放出を促進している。

【００３９】また、本発明に係る電子放出素子は、好ま
しくは、前記電子放出層が炭素を含み、さらに前記電子
放出層がアモルファスカーボン、ダイヤモンドライクカ
ーボンまたはダイヤモンドを含んでいることを特徴とす
る。

【００４０】また、本発明に係る電子放出素子は、第１
の導電性層と、前記第１の導電性層上に配置され、複数
の開口を有する絶縁層と、前記絶縁層上に配置され、前
記第1の導電層に配置された前記複数の開口の各々と連
通する複数の開口を有する第２の導電性層と、前記絶縁
層に配置された各々の開口内に位置する前記第１の導電
性層上に配置された電子放出層と、を備え、前記第１の
導電性層と前記第２の導電性層との間に電圧が印加され
ることで、前記開口内の前記電子放出層から電子を放出
する電子放出素子であって、第１の方向における前記複
数の開口間距離よりも前記第１の方向に直角な第２の方
向における前記複数の開口間距離のほうが大きいことを
特徴とする。

【００４１】さらに、本発明に係る電子源は、前記電子
放出素子をマトリクス配線したことを特徴とし、好まし
くは前記第１の方向と前記第２の方向は前記マトリクス
配線に沿っていることを特徴とする。

【００４２】さらに、本発明に係る画像形成装置は、電
子源と、該電子源から放出された電子によって画像を形
成する画像形成部材とを備えることを特徴とする。

【００４３】また、本発明に係る画像形成装置は、好ま
しくは前記画像形成部材は、電子の衝突によって発光す
る蛍光体であることを特徴とする。

【００４４】したがって、本発明の特徴を備えた電界放
出型電子放出素子を応用した電子源及び画像形成装置は
高性能化が図れる。

【００４５】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００４６】また、以下に説明する、本発明に係る電子
放出素子の実施形態の説明は、本発明に係る電子源及び
画像形成装置の実施形態の説明を兼ねる。

【００４７】図１は本発明の最も基本的な構成の電子放
出素子を示す平面図であり、Ａ−Ａ’線での断面図が図
２である。図１は、本発明に係る電子放出素子の構成を
示す平面図であり、図２は、本発明に係る電子放出素子
の構成を示す断面図である。

【００４８】図１及び図２において、１は絶縁性基板、
２は第２の電極、３は絶縁層、４は第１の電極である。
７は電子放出層である。

【００４９】ここで、第１の電極４は第２の電極２とは
異なる導電材料を示すが、同じ材料であっても問題はな
い。Ｗは孔の径である。

【００５０】Ｖｇは、第１の電極４と第２の電極２（電
子放出層７も含む）の間に印加される電圧、Ｖａは第２
の電極２とアノード１２間に印加されている電圧、Ｉｅ
は電子放出電流である。ＥｈはＶｇにより形成される電
界である。６は等電位面である。Ｄはアノードと電子放
出層の距離である。

【００５１】素子を駆動させるためにＶｇ、Ｖａを印加
すると、電界Ｅｈが形成され、ＶｇやＷ、形状、絶縁層
の誘電率等により孔内部の等電位面６の形状が定められ
る。孔の外ではＤにもよるがＶａによりほぼ平行な等電
位面となる。

【００５２】本発明の形状によると、図１に示すように
第１の方向（例えば図１の縦方向）の開口部間距離は円
形の電子放出部が密に詰まっている一方で、第２の方向
（例えば図１の横方向）では疎であり、電子放出密度を
多くとりながら電子放出部での電位分布はどの放出点に
おいても均一で、かつ配線としての低抵抗化が図れる。
具体的に最も顕著な例を図３で説明する。図３は、本発
明に係る電子放出素子の構成を示す平面図である。

【００５３】図３（ａ）は電子放出部の径がａで間隔も
均等にａとして密に配列した例を示し、図３（ｂ）では
本発明のように第１の方向（図３の縦方向）には電子放
出部を接する形で密に配列し、第２の方向（図３の横方
向）ではａの間隔を空けて配列した例を示す。

【００５４】図３（ａ）では電子放出部の孔を互い違い
に構成しているが、そうでないと電子放出部同士がすべ
て接続してしまいゲート電極が分離されてしまうためゲ
ートに電圧がかけられなくなってしまうため、互い違い
に配置した。

【００５５】図３（ｂ）での列の数は１列に存在する電
子放出部の数をｍ個、ｎ列とすると、総合的な数はｎｍ
個となる。

【００５６】一方図３（ａ）ではｎｍ−（ｍ−１）であ
り、ｍ−１個だけ少なくなる。

【００５７】抵抗においては、導電層のシート抵抗をρ
とすると、図３（ｂ）では画素内でｍρ程度であり、一
般的に大きな値にはならないため駆動上で支障は無い。

【００５８】一方図３（ａ）ではＡが小さくなるとプロ
セス上でのばらつきも大きくなり、電子放出部の開口部
により導電層が分離されてしまうとか、極端に狭いパス
で抵抗が大きくなる危険性が有る。

【００５９】さらに開口形状がライン形状の場合と異な
り、どの電子放出部においても対称形であり、電位分布
は均一に作られる利点がある。

【００６０】すなわち、電子放出面積に関してはライン
形状と同等でありながら、理想的な電位分布を形成し、
電子ビームの軌道を制御することが可能となる。

【００６１】さらに１つの電子放出点近傍における他の
電子放出点への影響もこの構造だと排除することがで
き、良好な電子放出を実現できる。本発明の電子放出素
子は前記開口部の直径が５μｍ以下のときに特に有効と
なる。

【００６２】即ち、画素サイズが小さくなり電子ビーム
を小さくする必要がある場合に、開口部の直径を５μｍ
以下に小さくしていくが、同時に画素サイズが小さいた
めに電子放出面積が小さくなってしまうため、それを増
やそうとすると開口部間距離も小さくなり抵抗が増大し
てしまうことになる。開口部及び開口部間距離が大きい
場合も本発明の効果を否定するものではないが、開口部
が５μｍ以下のようなサイズになるとその効果が顕著に
なってくる。

【００６３】また、本発明の素子上の電子放出面積は電
子放出層７表面全体であり、電子放出面積が広いために
真空中に存在するイオン衝撃に対して耐久性が良い。

【００６４】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。（製造方法は後述す
る）。

【００６５】またここでは、図３で示すように極端な例
で示したが、第１の方向で開口部が接していなくても同
様な効果が得られるのは言うまでもない。

【００６６】以上述べた本発明の実施の形態に係る電子
放出素子について、更に詳細に説明する。図４を参照し
て、本発明に係る電子放出素子の一実施形態の製造方法
を説明するがこの製造方法に限定されないことは言うま
でも無い。図４は、本発明に係る電子放出素子の一実施
形態の製造方法を示した図である。

【００６７】まず予め、その表面を十分に洗浄した、石
英ガラス、Ｎａ等の不純物含有量を減少させたガラス、
青板ガラス、シリコン基板等にスパッタ法等によりＳｉ
Ｏ₂を積層した積層体、アルミナ等セラミックスの絶縁
性基板のうち、いずれか一つを絶縁性基板１として用
い、絶縁性基板１上に第１の電極４を積層する。

【００６８】第１の電極４は一般的に導電性を有してお
り、蒸着法、スパッタ法等の一般的真空成膜技術により
形成される。第１の電極４の材料は、例えば、Ｂｅ、Ｍ
ｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａ
ｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属また
は合金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、Ｓｉ
Ｃ、ＷＣ等の炭化物、ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、Ｃ
ｅＢ₆、ＹＢ₄、ＧｄＢ₄等の硼化物、ＴｉＮ、ＺｒＮ、
ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、有機高分子
材料、アモルファスカーボン、グラファイト、ダイヤモ
ンドライクカーボン、ダイヤモンドを分散した炭素及び
炭素化合物等から適宜選択される。特に限定されない。

【００６９】第１の電極４の厚さとしては、数十ｎｍか
ら数ｍｍの範囲で設定され、好ましくは数百ｎｍから数
μｍの範囲で選択される。また、第１の電極として、導
電性のある放出材料を使用しても構わない。

【００７０】ついで図４（ｂ）に示すように第１の電極
４に続いて第１の電極４上に電子放出層７を堆積する。

【００７１】電子放出層７は蒸着法、スパッタ法、ＣＶ
Ｄ法等の一般的真空成膜技術、フォトリソグラフィー技
術により形成される。電子放出層７の材料は、例えば、
アモルファスカーボン、グラファイト、ダイヤモンドラ
イクカーボン、ダイヤモンドを分散した炭素及び炭素化
合物等から適宜選択される。

【００７２】好ましくは仕事関数の低い炭素系材料、な
かでもダイヤモンド薄膜、ダイヤモンドライクカーボ
ン、アモルファスカーボン等が良い。

【００７３】電子放出層７の膜厚としては、数ｎｍから
数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十
ｎｍの範囲で選択される。第１の電極と積層した後まと
めてフォトリソグラフィー、エッチング工程を行っても
よい（図４（ｂ））。

【００７４】また、ここで電子放出層７を堆積せずに、
孔を形成した後に第１の電極上に、電子放出層を堆積す
る場合もある。

【００７５】ついで、絶縁層３を堆積する。絶縁層３
は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真
空蒸着法等で形成され、その厚さとしては、数ｎｍから
数μｍの範囲で設定され、好ましくは数十ｎｍから数百
ｎｍの範囲から選択される。望ましい材料としてはＳｉ
Ｏ₂、ＳｉＮ、Ａｌ₂Ｏ₃、ＣａＦ、アンドープダイヤモ
ンドなどの高電界に絶えられる耐圧の高い材料が望まし
い。

【００７６】更に、絶縁層３に続き第２の電極２を堆積
する。第２の電極２は、第１の電極４と同様に導電性を
有しており、蒸着法、スパッタ法等の一般的真空成膜技
術等により形成される。第２の電極２の材料は、例え
ば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、
Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ
等の金属または合金材料、ＴｉＣ、ＺｒＣ、ＨｆＣ、Ｔ
ａＣ、ＳｉＣ、ＷＣ等の炭化物、ＨｆＢ₂、ＺｒＢ₂、Ｌ
ａＢ₆、ＣｅＢ₆、ＹＢ₄、ＧｄＢ₄等の硼化物、ＴｉＮ、
ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、有
機高分子材料等から適宜選択される。第２の電極２の厚
さとしては、数ｎｍから数μｍの範囲で設定され、好ま
しくは数ｎｍから数百ｎｍの範囲で選択される。

【００７７】なお、第１の電極４、第２の電極２は、同
一材料でも異種材料でも良く、また、同一形成方法でも
異種方法でも良い（図４（ｃ））。

【００７８】次に、図４（ｄ）に示すように、フォトリ
ソグラフィー技術により孔パターン８を形成する。

【００７９】そして、図４（ｅ）に示すように、絶縁層
３を例えばウエットエッチングで選択的に一部分除去し
素子が完成する。絶縁層３をＳｉＯ₂で形成した例では
例えばバッファードフッ酸等が使用される。材料により
適宜選択する。

【００８０】エッチング工程は平滑かつ垂直なエッチン
グ面が望ましく、それぞれの各層４、２、３及び７の材
料に応じて、エッチング方法を選択すれば良い。

【００８１】上述したが、最後に、第１の電極４上に電
子放出層７を選択堆積する場合もある。特に限定されな
いのは言うまでもない。またここでは、電子放出層と第
１の電極の間の抵抗層について言及していないが必要な
らばアモルファスシリコン等で形成すればよく、特に限
定されない。

【００８２】第１の電極（電子放出層７も含む）の幅
は、素子を構成する材料や抵抗値、電子放出材料の仕事
関数と駆動電圧、必要とする電子放出ビームの形状によ
り適宜設定される。

【００８３】通常数百ｎｍから数百μｍの範囲から選択
される。同様に第２の電極の幅も、素子を構成する材料
や抵抗値、電子放出素子の配置により適宜設定される。
通常、数百ｎｍから数百μｍの範囲から選択される。孔
の径Ｗは素子を構成する材料や抵抗値、電子放出素子の
材料の仕事関数と駆動電圧、必要とする電子放出ビーム
の形状により適宜設定される。

【００８４】通常、Ｗは数百ｎｍから数十μｍの範囲か
ら選択される。本発明はビーム径をより小さくすること
に大きな効果があり、Ｗが小さくなるほどその効果が大
きくなるため好ましくは数μｍ以下である。

【００８５】絶縁層３、電子放出層７の厚さは、電位分
布に大きく影響する。これも設計事項であり、Ｗらと共
に最適設計されることが好ましい。

【００８６】通常それぞれ、数百ｎｍから数十μｍの範
囲から選択されるが、好ましくは数μｍ以下である。

【００８７】本発明を適用した電子放出素子の応用例に
ついて以下に述べる。本発明の電子放出素子の複数個を
基板上に配列し、例えば電子源、あるいは画像形成装置
が構成できる。

【００８８】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。

【００８９】以下単純マトリクス配置について詳述す
る。以下、本発明を適用可能な電子放出素子を複数配し
て得られる電子源について、図５を用いて説明する。図
５は、本発明に係る単純マトリクス配置の電子源を示す
概略構成図である。

【００９０】図５において、６１は電子源基板、６２は
Ｘ方向配線、６３はＹ方向配線である。６４は本発明の
電子放出素子である。

【００９１】ｍ本のＸ方向配線６２は、Ｄｘ１、Ｄｘ
２、…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。

【００９２】Ｙ方向配線６３は、Ｄｙ１、Ｄｙ２、…Ｄ
ｙｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形
成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向
配線６３との間には、不図示の層間絶縁層が設けられて
おり、両者を電気的に分離している（ｍ、ｎは、共に正
の整数）。

【００９３】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線６２を形成した電子源基板
６１の全面或いは一部に所望の形状で形成され、特に、
Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐
え得るように、膜厚、材料、製法が適宜設定される。Ｘ
方向配線６２とＹ方向配線６３は、それぞれ外部端子と
して引き出されている。

【００９４】電子放出素子６４を構成する一対の電極
（不図示）は、ｍ本のＸ方向配線６２とｎ本のＹ方向配
線６３と導電性金属等からなる結線によって電気的に接
続されている。

【００９５】Ｘ方向配線６２とＹ方向配線６３を構成す
る材料、結線を構成する材料及び一対の素子電極を構成
する材料は、その構成元素の一部あるいは全部が同一で
あっても、またそれぞれ異なってもよい。

【００９６】これら材料は、例えば前述の素子電極（第
２の電極２、第１の電極４）の材料より適宜選択され
る。素子電極を構成する材料と配線材料が同一である場
合には、素子電極に接続した配線は素子電極ということ
もできる。

【００９７】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。

【００９８】一方、Ｙ方向配線６３には、Ｙ方向に配列
した電子放出素子６４の各列を入力信号に応じて、変調
するための不図示の変調信号発生手段が接続される。各
電子放出素子に印加される駆動電圧は、当該素子に印加
される走査信号と変調信号の差電圧として供給される。

【００９９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図６を用い
て説明する。図６は、本発明に係る画像形成装置の表示
パネルの一例を示す模式図である。

【０１００】図６において、９１は電子放出素子を複数
配した電子源基板、１０１は電子源基板９１を固定した
リアプレート、１０６はガラス基板１０３の内面に画像
形成部材である蛍光体としての蛍光膜１０４とメタルバ
ック１０５等が形成されたフェースプレートである。１
０２は支持枠であり、支持枠１０２には、リアプレート
１０１、フェースプレート１０６がフリットガラス等を
用いて接続されている。

【０１０１】１０７は外囲器であり、例えば大気中ある
いは、窒素中で、４００〜５００度の温度範囲で１０分
以上焼成することで、封着して構成される。

【０１０２】９４は、図１における電子放出素子に相当
する。９２、９３は、電子放出素子の一対の素子と接続
されたＸ方向配線及びＹ方向配線である。

【０１０３】外囲器１０７は、上述の如く、フェースプ
レート１０６、支持枠１０２、リアプレート１０１で構
成される。リアプレート１０１は主に絶縁性基板９１の
強度を補強する目的で設けられるため、電子源基板９１
自体で十分な強度を持つ場合は別体のリアプレート１０
１は不要とすることができる。

【０１０４】即ち、電子源基板９１に直接支持枠１０２
を封着し、フェースプレート１０６、支持枠１０２及び
電子源基板９１で外囲器１０７を構成しても良い。

【０１０５】一方、フェースプレート１０６、リアプレ
ート１０１間に、スペーサーとよばれる不図示の支持体
を設置することにより、大気圧に対して十分な強度をも
つ外囲器１０７を構成することもできる。

【０１０６】なお、本発明の電子放出素子を用いた画像
形成装置では、放出した電子軌道を考慮して電子放出素
子９４上部に蛍光体（蛍光膜１０４）をアライメントし
て配置する。

【０１０７】図７は、本件のパネルに使用した蛍光膜１
０４を示す模式図である。カラーの蛍光膜の場合は、蛍
光体の配列により図７（ａ）に示すブラックストライプ
あるいは図７（ｂ）に示すブラックマトリクスなどと呼
ばれる黒色導電材１１１と蛍光体１１２とから構成し
た。

【０１０８】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体１１２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜における外光
反射によるコントラストの低下を抑制することにある。

【０１０９】ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。

【０１１０】ガラス基板１０３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜１０４の内面側には、通常メタル
バック１０５が設けられる。

【０１１１】メタルバックを設ける目的は、蛍光体の発
光のうち内面側への光をフェースプレート１０６側へ鏡
面反射させることにより輝度を向上させること、電子ビ
ーム加速電圧を印加するための電極として作用させるこ
と、外囲器内で発生した負イオンの衝突によるダメージ
から蛍光膜１０４を保護すること等である。

【０１１２】メタルバック１０５は、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理（通常、「フィルミン
グ」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を
用いて堆積させることで作製できる。

【０１１３】フェースプレート１０６には、更に蛍光膜
１０４の導電性を高めるため、蛍光膜１０４の外面側に
透明電極（不図示）を設けてもよい。

【０１１４】本発明においては、電子放出素子９４の直
上に電子ビームが到達するため、電子放出素子９４の直
上に蛍光膜１０４が配置されるように、位置あわせされ
て構成される。

【０１１５】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【０１１６】真空封止工程は、外囲器（パネル）１０７
を加熱して、８０〜２５０℃に保持しながら、イオンポ
ンプ、ソープションポンプなどの排気装置によりの排気
管（不図示）を通じて排気し、有機物質の十分少ない雰
囲気にした後、排気管をバーナーで熱して溶解させて封
じきる。

【０１１７】外囲器１０７の封止後の圧力を維持するた
めに、ゲッター処理を行なうこともできる。

【０１１８】これは、外囲器１０７の封止を行う直前あ
るいは封止後に、抵抗加熱あるいは高周波加熱等を用い
た加熱により、外囲器１０７内の所定の位置（不図示）
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。

【０１１９】ゲッターは通常Ｂａ等が主成分であり、該
蒸着膜の吸着作用により、外囲器１０７内の雰囲気を維
持するものである。

【０１２０】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜
Ｄｙｎを介して電圧を印加することにより、電子放出が
生ずる。

【０１２１】Ｖａは高圧端子１１３を介してメタルバッ
ク１０５、あるいは透明電極（不図示）に高圧を印加
し、電子ビームを加速する。

【０１２２】加速された電子は、蛍光膜１１２に衝突
し、発光が生じて画像が形成される。

【０１２３】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図８を用いて説明する。図８は、本発明に係
る単純マトリクス配置の電子源を用いた画像形成装置の
ブロック図である。

【０１２４】図８において、１２１は画像表示パネル、
１２２は走査回路、１２３は制御回路、１２４はシフト
レジスタである。１２５はラインメモリ、１２６は同期
信号分離回路、１２７は変調信号発生器、ＶｘおよびＶ
ａは直流電圧源である。

【０１２５】画像表示パネル１２１は、端子Ｄｏｘ１乃
至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子
Ｈｖを介して外部の電気回路と接続している。

【０１２６】端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネ
ル内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状
にマトリクス配線された電子放出素子群を一行（Ｎ素
子）ずつ順次駆動する為の走査信号が印加される。

【０１２７】端子Ｄｙ１乃至Ｄｙｎには、前記走査信号
により選択された一行の電子放出素子の各素子の出力電
子ビームを制御する為の変調信号が印加される。高圧端
子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋ［Ｖ］
の直流電圧が供給されるが、これは電子放出素子から放
出される電子ビームに蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。

【０１２８】走査回路１２２について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中、Ｓ１ないしＳｍで模式的に示している）ある。

【０１２９】各スイッチング素子は、直流電圧源Ｖｘの
出力電圧もしくは０［Ｖ］（グランドレベル）のいずれ
か一方を選択し、画像表示パネル１２１の端子Ｄｘ１な
いしＤｘｍと電気的に接続される。

【０１３０】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１２３が出力する制御信号Ｔｓｃａｎに基づいて
動作するものであり、例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。

【０１３１】直流電圧源Ｖｘは、本例の場合に電子放出
素子の特性（電子放出しきい値電圧）に基づき走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧以下となるような一定電圧を出力するよう設定され
ている。

【０１３２】制御回路１２３は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。

【０１３３】制御回路１２３は、同期信号分離回路１２
６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に
対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制
御信号を発生する。

【０１３４】同期信号分離回路１２６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。

【０１３５】同期信号分離回路１２６により分離された
同期信号は、垂直同期信号と水平同期信号より成るが、
ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。
前記テレビ信号から分離された画像の輝度信号成分は便
宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレ
ジスタ１２４に入力される。

【０１３６】シフトレジスタ１２４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１２３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１２４のシフトクロックであるということもでき
る。）。

【０１３７】シリアル／パラレル変換された画像１ライ
ン分（電子放出素子Ｎ素子分の駆動データに相当）のデ
ータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記
シフトレジスタ１２４より出力される。

【０１３８】ラインメモリ１２５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１２３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。

【０１３９】記憶された内容は、Ｉｄ’１乃至Ｉｄ’ｎ
として出力され、変調信号発生器１２７に入力される。

【０１４０】変調信号発生器１２７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて電子放出素子の各々
を適切に駆動変調する為の信号源であり、その出力信号
は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて画像表示パネル
１２１内の電子放出素子に印加される。

【０１４１】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。

【０１４２】電子放出しきい値以上の電圧に対しては、
素子への印加電圧の変化に応じて放出電流も変化する。
このことから、本素子に電圧を印加する場合、例えば電
子放出閾値以下の電圧を印加しても電子放出は生じない
が、電子放出閾値以上の電圧を印加する場合には電子ビ
ームが出力される。

【０１４３】その際、印加電圧Ｖｆを変化させる事によ
り出力電子ビームの強度を制御することが可能である。

【０１４４】また、本素子にパルス電圧を印加する場
合、パルスの高さＰｈを変化させる事により電子ビーム
強度を、パルスの幅Ｐｗを変化させることにより出力さ
れる電子ビームの電荷の総量を制御する事が可能であ
る。

【０１４５】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。

【０１４６】電圧変調方式を実施するに際しては、変調
信号発生器１２７として、一定長さの電圧パルスを発生
し、入力されるデータに応じて適宜パルスの波高値を変
調するような電圧変調方式の回路を用いることができ
る。

【０１４７】パルス幅変調方式を実施するに際しては、
変調信号発生器１２７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【０１４８】シフトレジスタ１２４やラインメモリ１２
５は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。

【０１４９】画像信号のシリアル／パラレル変換や記憶
が所定の速度で行なわれれば良いからである。

【０１５０】デジタル信号式を用いる場合には、同期信
号分離回路１２６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１２６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１２５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１２７に用いられる回
路が若干異なったものとなる。

【０１５１】即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１２７には、例えばＤ／Ａ変換
回路を用い、必要に応じて増幅回路などを付加する。

【０１５２】パルス幅変調方式の場合、変調信号発生器
１２７には、例えば高速の発振器および発振器の出力す
る波数を計数する計数器（カウンタ）及び計数器の出力
値と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合せた回路を用いる。必要に応じて、比較器
の出力するパルス幅変調された変調信号を電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付加する
こともできる。

【０１５３】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１２７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。

【０１５４】パルス幅変調方式の場合には、例えば、電
圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて
電子放出素子の駆動電圧まで電圧増幅するための増幅器
を付加することもできる。

【０１５５】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを
介して電圧を印加することにより、電子放出が生ずる。

【０１５６】高圧端子Ｈｖを介してメタルバック１０
５、あるいは透明電極（不図示）に高圧を印加し、電子
ビームを加速する。加速された電子は、蛍光膜１０４に
衝突し、発光が生じて画像が形成される。

【０１５７】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。

【０１５８】入力信号については、ＮＴＳＣ方式を挙げ
たが入力信号はこれに限られるものではなく、ＰＡＬ、
ＳＥＣＡＭ方式など他、これよりも、多数の走査線から
なるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高
品位ＴＶ）方式をも採用できる。

【０１５９】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０１６０】

【実施例】以下、本発明の実施例を詳細に説明する。［実施例１］図２から図４を基に本発明の実施例につい
て詳細に説明する。まず図４において本実施例により作
製した電子放出素子の断面図を製造方法の一例をあわせ
て示した。以下に、本実施例の電子放出素子の製造工程
を詳細に説明する。

【０１６１】（工程１）まず、図４（ａ）に示すよう
に、絶縁性基板１に石英を用い、十分洗浄を行った後、
スパッタ法により第１の電極４として厚さ５００ｎｍの
Ｔｉ及び電子放出層７を１００ｎｍ堆積させた。電子放
出層７の電子放出材料はＣＶＤ法により低抵抗のダイヤ
モンド膜を含むダイヤモンドライクカーボンで、反応ガ
スはＣＨ₄とＨ₂の混合ガス及び酸素を用いた。

【０１６２】（工程２）次に、図４（ｂ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、電子放
出材料とＴｉ電極層をＣＦ₄系のガスでそれぞれドライ
エッチングした。

【０１６３】（工程３）図４（ｃ）に示すように、絶縁
層３として厚さ１０００ｎｍのＳｉＯ₂、第２の電極２
として厚さ１００ｎｍのＴａをこの順で堆積し、次いで
工程２のフォトリソグラフィーと同様にパターニング
し、孔をドライエッチングで形成した。

【０１６４】（工程４）図４（ｄ）に示すようにさらに
パターニングとエッチングにより第１の絶縁層及び第１
の電極層であるＴｉ電極をエッチングした。このときの
電子放出部の開口形状の平面図が図３（ｂ）であり、電
子放出面積は多い。

【０１６５】以上のようにして作製した電子放出素子
を、図３（ｂ）のように配置して、駆動した。駆動電圧
は、Ｖｇ＝２０Ｖ、Ｖａ＝５ｋＶ、第１電極は０Ｖであ
り、電子放出素子も０Ｖである。

【０１６６】電子放出素子とアノード１２との距離Ｄ３
を１ｍｍとした。ここで、アノード１２として蛍光体を
塗布した電極を用い、図３（ａ）と比較して多くの電子
放出を確認した。

【０１６７】［実施例２］実施例２として、図９で示す
平面図のように電子放出部の開口部を形成した。図９
は、本発明に係る電子放出素子の構成を示す平面図であ
る。

【０１６８】ここでは、第１の方向の電子放出部の間隔
値として複数の値を用いている。また第２の方向の電子
放出部の間隔値としても複数の値を用いている。

【０１６９】ゲート電極の抵抗が比較的大きい場合、駆
動周波数が大きい場合、及び大面積対応で配線が長い場
合等の条件では設計的に少しでも抵抗を下げることが好
ましく、図９で示すように周辺部では間隔を空けてここ
の電子放出素子への抵抗を小さくすることが可能であ
る。

【０１７０】実施例１よりも電子放出素子の数は減少す
るが、抵抗はさらに小さくできる。１方向で抵抗を下げ
て、それと直角の第２の方向で電子放出数を確保する点
においては実施例１と同様な効果がある。作成方法はパ
ターニング形状を変えるだけで、実施例１で示した例と
全く同様であり、特に限定はされない。

【０１７１】さらに実施形態で述べたように、それぞれ
各種材料に大きく限定されることはない。

【０１７２】［実施例３］実施例３として、図１０を用
いて説明する。図１０は、本発明に係る電子放出素子の
構成を示す断面図である。

【０１７３】図１０は電子放出素子の断面形状である
が、おのおのの電子放出素子で電気的に電子放出膜が分
離されている。以下に、図１１を用いて本実施例の電子
放出素子の製造工程を詳細に説明する。図１１は、実施
例３に係る電子放出素子の製造方法の一例を示した図で
ある。

【０１７４】（工程１）まず、図１１（ａ）に示すよう
に、絶縁性基板１に石英を用い、十分洗浄を行った後、
スパッタ法により第１の電極４として厚さ５００ｎｍの
Ｔｉを堆積させた。

【０１７５】（工程２）次に、図１１（ｂ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、Ｔｉ電
極層をＣＦ₄系のガスでドライエッチングした後に、電
子放出材料２０をＣＶＤ法により堆積した。電子放出材
料はアモルファスカーボンを主体とするダイヤモンドラ
イクカーボンで、反応ガスはＣＨ₄とＨ₂の混合ガス及び
酸素を用いた。

【０１７６】ついで電子放出材料２０を再び、フォトリ
ソグラフィー工程を用いて電子放出素子を孔の形状に合
わせて前もって、パターニングした。

【０１７７】（工程３）図１１（ｃ）に示すように、絶
縁層３として厚さ１０００ｎｍのＳｉＯ₂、第２の電極
２として厚さ１００ｎｍのＴａをこの順で堆積し、次い
で工程２のフォトリソグラフィーと同様な工程を用いて
工程２で個々に分離した電子放出膜に合わせてパターニ
ングし、孔をドライエッチング及びウエットエッチング
で形成した。

【０１７８】このようにして形成された電子放出膜同士
は完全に分離されており、電子膜同士が抵抗体として接
続されている、実施例１、２と異なり、電気的に相互作
用が無い上に、従来例図１３（ｂ）で示す電子放出面積
を多く取れる線状の構造に比べると、孔により構造的に
個々の電子放出膜が分離されているため、隣接の放出点
の影響を大きく軽減できるために、所望の特性を理想的
に得られるようになり、かつ電子放出面積自身も大きく
取れるために電子源の特性として非常に好ましい素子が
形成できた。

【０１７９】［実施例４］実施例１〜３の電子放出素子
で画像形成装置を作製した。一例として、実施例１の素
子で作製した場合について示す。

【０１８０】実施例１の素子を３２０×２４０のＭＴＸ
状に配置した。配線は、図６のようにＸ側を第１の電極
にＹ側を第２の電極に接続した。素子は、横３００μ
ｍ、縦３００μｍのピッチで配置し、図１のようにＸ側
のカソード配線に沿って、第１の方向を規定し、それと
直角な方向のＹ側であるゲート配線方向を第２の方向と
した。

【０１８１】３００μｍ画素の中の１００μｍ角の領域
にのみ電子放出素子を形成し、孔の径は１μｍ、ピッチ
をＸ方向では３μｍとし、Ｙ方向では１．５μｍとし
た。

【０１８２】素子上部には蛍光体を配置した。この結
果、マトリクス駆動が可能で高精細な画像形成装置が形
成できた。

【０１８３】ここでは図１のレイアウトを用いて設計し
たが、特に限定されないのは言うまでもない。実施例
１、２、３さらには画素間でそれぞれ電子放出素子の分
布が異なる配置であっても問題はないのは言うまでもな
い。

【０１８４】

【発明の効果】以上説明したように、本発明は、電子放
出面積が大きく、低抵抗配線で駆動ができ、電子ビーム
径が小さくでき、かつ製造プロセスが容易な電子放出素
子を提供できる。

【０１８５】また、このような電子放出素子を電子源や
画像形成装置に適用すると、性能に優れた電子源及び画
像形成装置を実現できる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の構成を示す平面図
である。

【図２】本発明に係る電子放出素子の構成を示す断面図
である。

【図３】本発明に係る電子放出素子の構成を示す平面図
である。

【図４】本発明に係る電子放出素子の一実施形態の製造
方法を示した図である。

【図５】本発明に係る単純マトリクス配置の電子源を示
す概略構成図である。

【図６】本発明に係る画像形成装置の表示パネルの一例
を示す模式図である。

【図７】本発明に係る画像形成装置における蛍光膜を示
す模式図である。

【図８】本発明に係る単純マトリクス配置の電子源を用
いた画像形成装置のブロック図である。

【図９】本発明に係る電子放出素子の構成を示す平面図
である。

【図１０】本発明に係る電子放出素子の構成を示す断面
図である。

【図１１】実施例３に係る電子放出素子の製造方法の一
例を示した図である。

【図１２】従来のＳｐｉｎｄｔ型電子放出素子の一例を
模式的に示した断面図である。

【図１３】従来の電子放出素子の平面を模式的に示した
平面図である。

【図１４】従来の画像形成装置を模式的に示した図であ
る。

【符号の説明】

１絶縁性基板２第２の電極３絶縁層４第１の電極６等電位面７電子放出層８孔パターン１０絶縁性基板１２アノード１３蛍光体１４，１７電子放出層２０電子放出材料２１ゲート電極層３０絶縁層４０カソード電極層５０マイクロチップ６０等電位面６１電子源基板６２Ｘ方向配線６３Ｙ方向配線６４電子放出素子９１電子源基板９２Ｘ方向配線９３Ｙ方向配線９４電子放出素子１０１リアプレート１０２支持枠１０３ガラス基板１０４蛍光膜１０５メタルバック１０６フェースプレート１０７外囲器１１１黒色導電材１１２蛍光体１１３高圧端子１２１画像表示パネル１２２走査回路１２３制御回路１２４シフトレジスタ１２５ラインメモリ１２６同期信号分離回路１２７変調信号発生器

Claims

【特許請求の範囲】

【請求項１】絶縁性の基板もしくは第１の絶縁層上に
形成された第１の導電性層と、該第１の導電性層上に積層形成された第２の絶縁層と、該第２の絶縁層上に積層形成された第２の導電性層と、該第１の導電性層上に前記第２の絶縁層から前記第２の
導電性層に亘り形成されたほぼ円形の開口部と、電子放出材料を含んで、且つ、該開口部内における前記
第１の導電性層上に積層形成された電子放出層と、を備
え、前記第１の導電性層と前記第２の導電性層との間に電圧
が印加されることで、前記円形の開口部内の前記電子放
出層から電子を放出する電子放出素子であって、１画素内に前記開口部を有する複数の電子放出部を有
し、かつ第１の方向の開口部間距離よりも前記第１の方
向に直角な第２の方向の開口部間距離のほうが大きいこ
とを特徴とする電子放出素子。
【請求項２】前記第１の方向の開口部間距離が１つ以
上存在し、かつ前記第２の方向の開口部間距離も１つ以
上存在し、前記第１の方向の開口部間距離の最も大きい
距離は、前記第２の方向の開口部間距離の最も小さい距
離よりも大きくないことを特徴とする請求項１に記載の
電子放出素子。
【請求項３】第１の方向の開口部間距離は開口部の直
径よりも大きくないことを特徴とする請求項１又は２に
記載の電子放出素子。
【請求項４】前記開口部の直径が５μｍよりも小さい
ことを特徴とする請求項１から３のいずれか１項に記載
の電子放出素子。
【請求項５】前記電子放出層は各開口部間で分離され
ていることを特徴とする請求１から４のいずれか１項に
記載の電子放出素子。
【請求項６】前記電子放出層が炭素を含んでいること
を特徴とする請求項１から５のいずれか１項に記載の電
子放出素子。
【請求項７】前記電子放出層がアモルファスカーボ
ン、ダイヤモンドライクカーボンまたはダイヤモンドを
含んでいることを特徴とする請求項６に記載の電子放出
素子。
【請求項８】第１の導電性層と、前記第１の導電性層上に配置され、複数の開口を有する
絶縁層と、前記絶縁層上に配置され、前記第1の導電層に配置され
た前記複数の開口の各々と連通する複数の開口を有する
第２の導電性層と、前記絶縁層に配置された各々の開口内に位置する前記第
１の導電性層上に配置された電子放出層と、を備え、前記第１の導電性層と前記第２の導電性層との間に電圧
が印加されることで、前記開口内の前記電子放出層から
電子を放出する電子放出素子であって、第１の方向における前記複数の開口間距離よりも前記第
１の方向に直角な第２の方向における前記複数の開口間
距離のほうが大きいことを特徴とする電子放出素子。
【請求項９】上記請求項１から８のいずれか１項に記
載の電子放出素子をマトリクス配線したことを特徴とす
る電子源。
【請求項１０】前記第１の方向と前記第２の方向は前
記マトリクス配線に沿っていることを特徴とする請求項
９に記載の電子源。
【請求項１１】上記請求項９又は１０に記載の電子源
と、該電子源から放出された電子によって画像を形成す
る画像形成部材とを備えることを特徴とする画像形成装
置。
【請求項１２】前記画像形成部材は、電子の衝突によ
って発光する蛍光体であることを特徴とする請求項１１
に記載の画像形成装置。