JPH10173859A - アナログ信号処理回路 - Google Patents
アナログ信号処理回路Info
- Publication number
- JPH10173859A JPH10173859A JP8328396A JP32839696A JPH10173859A JP H10173859 A JPH10173859 A JP H10173859A JP 8328396 A JP8328396 A JP 8328396A JP 32839696 A JP32839696 A JP 32839696A JP H10173859 A JPH10173859 A JP H10173859A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- odd
- circuit
- sample
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Abstract
(57)【要約】
【課題】 ＯＤＤ信号およびＥＶＥＮ信号の各々に対し
て同一のタイミングで信号をセレクトでき、且つマルチ
プレクサ回路において合成されたＯＤＤ信号成分とＥＶ
ＥＮ信号成分のデューティ比を５０％に設定できること
を課題とする。 【解決手段】 ＣＣＤセンサーのＯＤＤ信号とＥＶＥＮ
信号を分割し、同相で出力する２つの出力信号を１つの
Ａ／Ｄ変換器を用いてディジタル化するまでのアナログ
信号処理回路において、ＯＤＤ信号用の相関二重サンプ
リング回路に対してＥＶＥＮ信号用の相関二重サンプリ
ング回路にＣＣＤ用クロック期間の制御信号によるサン
プルホールド回路を設けたことを特徴とする。
て同一のタイミングで信号をセレクトでき、且つマルチ
プレクサ回路において合成されたＯＤＤ信号成分とＥＶ
ＥＮ信号成分のデューティ比を５０％に設定できること
を課題とする。 【解決手段】 ＣＣＤセンサーのＯＤＤ信号とＥＶＥＮ
信号を分割し、同相で出力する２つの出力信号を１つの
Ａ／Ｄ変換器を用いてディジタル化するまでのアナログ
信号処理回路において、ＯＤＤ信号用の相関二重サンプ
リング回路に対してＥＶＥＮ信号用の相関二重サンプリ
ング回路にＣＣＤ用クロック期間の制御信号によるサン
プルホールド回路を設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、読み出し高速化の
ため同相な２つの出力信号をもつＣＣＤセンサーの出力
信号を、１つのＡ／Ｄ変換器を用いてディジタル化する
までのアナログ信号処理回路に関するものである。
ため同相な２つの出力信号をもつＣＣＤセンサーの出力
信号を、１つのＡ／Ｄ変換器を用いてディジタル化する
までのアナログ信号処理回路に関するものである。
【０００２】
【従来の技術】近年、マルチメディアという言葉が社会
的に頻繁に取り上げられており、このような時代に、音
声ばかりでなく、デジタルデータや画像信号等を用いる
メディアが重要視されている。この画像信号を得るため
には、対象画像をエリアセンサやラインセンサで検出し
て、画像信号処理が施されて、一つのメディアとして、
又音声信号やデジタルデータと組み合わせて複合メディ
アとしてマルチメディア時代の到来に貢献しようとして
いる。
的に頻繁に取り上げられており、このような時代に、音
声ばかりでなく、デジタルデータや画像信号等を用いる
メディアが重要視されている。この画像信号を得るため
には、対象画像をエリアセンサやラインセンサで検出し
て、画像信号処理が施されて、一つのメディアとして、
又音声信号やデジタルデータと組み合わせて複合メディ
アとしてマルチメディア時代の到来に貢献しようとして
いる。
【０００３】かかる画像信号を得るために、画像センサ
としてＣＣＤ方式（Charge CoupledDevice）やＭＯＳ方
式（Metal Oxide Semiconductor）イメージセンサがあ
り、特に高感度と高密度、低ノイズ等のメリットのある
ＣＣＤ型のラインセンサやエリアセンサが用いられてい
る。
としてＣＣＤ方式（Charge CoupledDevice）やＭＯＳ方
式（Metal Oxide Semiconductor）イメージセンサがあ
り、特に高感度と高密度、低ノイズ等のメリットのある
ＣＣＤ型のラインセンサやエリアセンサが用いられてい
る。
【０００４】具体的には、図６に示すカラーＣＣＤリニ
アイメージセンサの例がある。図６において、カラーＣ
ＣＤリニアイメージセンサ１６０１は、ＲＧＢのオンウ
ェハ色フィルタを各々３本のＣＣＤチップを図６に示す
ように同一ウェハ上に並列に、例えばＣＣＤイメージチ
ップセンサ１６０２〜１６０４を構成した３ラインのカ
ラーＣＣＤリニアイメージセンサが示されている。
アイメージセンサの例がある。図６において、カラーＣ
ＣＤリニアイメージセンサ１６０１は、ＲＧＢのオンウ
ェハ色フィルタを各々３本のＣＣＤチップを図６に示す
ように同一ウェハ上に並列に、例えばＣＣＤイメージチ
ップセンサ１６０２〜１６０４を構成した３ラインのカ
ラーＣＣＤリニアイメージセンサが示されている。
【０００５】図６において、ＲＧＢ３色の各構成は共通
であるので、主にＲについて説明するが、１６１は受光
部であって、入力する光量に応じて光電変換を行うＣＣ
Ｄ各素子がダミー画素と１〜５００６……で構成され
る。この受光部１６１のＣＣＤセンサエレメント上に
Ｒ，Ｇ，Ｂの色分解フィルタをオンウェハで配置してい
る。又、受光部１６１の先頭部には受光部１６１上にア
ルミマスクを配置して入射する光を遮光し、常に暗時状
態の出力を得るためのダミー画素としての光シールド画
素部がある。１６２，１６３はトランスファーゲートで
あり、受光部１６１で光量検出・蓄積された電荷をシフ
トゲートパルスφTGに応じてＣＣＤシフトレジスタ１６
４，１６５に転送するものである。受光部１６１の奇数
番目の画素に蓄積された電荷は、トランスファーゲート
１６２により奇数画素用の各ＣＣＤシフトレジスタ１６
４に転送され、他方、受光部１６１の偶数番目の画素に
蓄積された電荷は、トランスファーゲート１６３により
偶数画素用の各ＣＣＤシフトレジスタ１６４に転送され
る。
であるので、主にＲについて説明するが、１６１は受光
部であって、入力する光量に応じて光電変換を行うＣＣ
Ｄ各素子がダミー画素と１〜５００６……で構成され
る。この受光部１６１のＣＣＤセンサエレメント上に
Ｒ，Ｇ，Ｂの色分解フィルタをオンウェハで配置してい
る。又、受光部１６１の先頭部には受光部１６１上にア
ルミマスクを配置して入射する光を遮光し、常に暗時状
態の出力を得るためのダミー画素としての光シールド画
素部がある。１６２，１６３はトランスファーゲートで
あり、受光部１６１で光量検出・蓄積された電荷をシフ
トゲートパルスφTGに応じてＣＣＤシフトレジスタ１６
４，１６５に転送するものである。受光部１６１の奇数
番目の画素に蓄積された電荷は、トランスファーゲート
１６２により奇数画素用の各ＣＣＤシフトレジスタ１６
４に転送され、他方、受光部１６１の偶数番目の画素に
蓄積された電荷は、トランスファーゲート１６３により
偶数画素用の各ＣＣＤシフトレジスタ１６４に転送され
る。
【０００６】ＣＣＤシフトレジスタ１６４，１６５は受
光部１６１側から送り込まれてきた電荷を出力部へＣＣ
Ｄ転送で完全転送し、奇数画素用の駆動クロックφ
1（φ1R、φ1FR、φ1G、φ1FG、φ1B、φ1FB）と、偶数
画素用の駆動クロックφ2（φ2R、φ2FR、φ2G、
φ2FG、φ2B、φ2FB）とにより２相駆動される。
光部１６１側から送り込まれてきた電荷を出力部へＣＣ
Ｄ転送で完全転送し、奇数画素用の駆動クロックφ
1（φ1R、φ1FR、φ1G、φ1FG、φ1B、φ1FB）と、偶数
画素用の駆動クロックφ2（φ2R、φ2FR、φ2G、
φ2FG、φ2B、φ2FB）とにより２相駆動される。
【０００７】また、１６６は出力ゲートであり、画像電
荷を各ＣＣＤレジスタ１６４，１６５から出力容量部１
６７ａ，１６７ｂに送り込むものである。また、出力容
量部１６７ａ，１６７ｂは転送されてきた電荷を電圧に
変換するものである。１６８ａ，１６８ｂは２段のソー
スホロワアンプであって、出力インピーダンスを下げ
て、出力信号にノイズが乗らないようにするものであ
る。出力容量部１６７ａ，１６７ｂとソースホロワアン
プ１６８ａ，１６８ｂによりＦＤＡ（Floating Diffusi
on Amplifier）を構成している。
荷を各ＣＣＤレジスタ１６４，１６５から出力容量部１
６７ａ，１６７ｂに送り込むものである。また、出力容
量部１６７ａ，１６７ｂは転送されてきた電荷を電圧に
変換するものである。１６８ａ，１６８ｂは２段のソー
スホロワアンプであって、出力インピーダンスを下げ
て、出力信号にノイズが乗らないようにするものであ
る。出力容量部１６７ａ，１６７ｂとソースホロワアン
プ１６８ａ，１６８ｂによりＦＤＡ（Floating Diffusi
on Amplifier）を構成している。
【０００８】また、信号出力端子ＯＳＢＲはＲの奇数画
素の検出信号端子であり、信号出力端子ＯＳＡＲはＲの
偶数画素の検出信号端子である。同様に、信号出力端子
ＯＳＢＧ，ＯＳＡＧ，ＯＳＢＢ，ＯＳＡＢはＧ，Ｂの奇
数，偶数画素の検出信号端子である。また、φＲＢＲ，
φＲＡＲ，φＲＢＧ，φＲＡＧ，φＲＢＢ，φＲＡＢは
リセットパルス端子であり、φ１Ｒ，φ１Ｇ，φ１Ｂ，
φ２Ｒ，φ２Ｇ，φ２ＢはＣＣＤシフトレジスタのクロ
ック端子であり、φＴＧＲ，φＴＧＧ，φＴＧＢはトラ
ンスファーゲートのクロック端子であり、ＯＤＲ，ＯＤ
Ｇ，ＯＤＢはソースホロワアンプのドレイン端子であ
る。
素の検出信号端子であり、信号出力端子ＯＳＡＲはＲの
偶数画素の検出信号端子である。同様に、信号出力端子
ＯＳＢＧ，ＯＳＡＧ，ＯＳＢＢ，ＯＳＡＢはＧ，Ｂの奇
数，偶数画素の検出信号端子である。また、φＲＢＲ，
φＲＡＲ，φＲＢＧ，φＲＡＧ，φＲＢＢ，φＲＡＢは
リセットパルス端子であり、φ１Ｒ，φ１Ｇ，φ１Ｂ，
φ２Ｒ，φ２Ｇ，φ２ＢはＣＣＤシフトレジスタのクロ
ック端子であり、φＴＧＲ，φＴＧＧ，φＴＧＢはトラ
ンスファーゲートのクロック端子であり、ＯＤＲ，ＯＤ
Ｇ，ＯＤＢはソースホロワアンプのドレイン端子であ
る。
【０００９】上記のように構成されたカラーイメージセ
ンサ１６０１において、受光部１６１に入射された光
は、光量に比例した電荷に変換され、この電荷はトラン
スファーゲートのクロックパルスφＴＧによりＣＣＤシ
フトレジスタ１６４，１６５へ奇数画素、偶数画素別に
転送することにより、１系統で処理しようとする場合の
処理時間に対して、信号処理速度を向上することができ
るようになり、次に、駆動クロックφ１，φ２に従っ
て、ＣＣＤ画素の１ビットずつ出力ゲート１６６を介し
てＦＤＡの出力容量部１６７ａ，１６７ｂに出力され、
その出力容量部１６７ａ，１６７ｂによって電荷出力が
電圧に変換され、続いて、２段のソースホロワアンプ１
６８ａ，１６８ｂ及び各出力端子ＯＳＢ，ＯＳＡを介し
て出力される。以上のように、高密度のＣＣＤラインセ
ンサをＯＤＤ（奇数番目）とＥＶＥＮ（偶数番目）の画
素群の２つに分けて読み出すことで、画素のリセット時
間を削減し、信号処理時間を削減している。
ンサ１６０１において、受光部１６１に入射された光
は、光量に比例した電荷に変換され、この電荷はトラン
スファーゲートのクロックパルスφＴＧによりＣＣＤシ
フトレジスタ１６４，１６５へ奇数画素、偶数画素別に
転送することにより、１系統で処理しようとする場合の
処理時間に対して、信号処理速度を向上することができ
るようになり、次に、駆動クロックφ１，φ２に従っ
て、ＣＣＤ画素の１ビットずつ出力ゲート１６６を介し
てＦＤＡの出力容量部１６７ａ，１６７ｂに出力され、
その出力容量部１６７ａ，１６７ｂによって電荷出力が
電圧に変換され、続いて、２段のソースホロワアンプ１
６８ａ，１６８ｂ及び各出力端子ＯＳＢ，ＯＳＡを介し
て出力される。以上のように、高密度のＣＣＤラインセ
ンサをＯＤＤ（奇数番目）とＥＶＥＮ（偶数番目）の画
素群の２つに分けて読み出すことで、画素のリセット時
間を削減し、信号処理時間を削減している。
【００１０】つぎに、上述のカラーＣＣＤリニアイメー
ジセンサから出力されたＯＤＤとＥＶＥＮの画像信号を
デジタル変換に至るまでの信号処理について説明する。
図２、図４を参照して信号処理について説明する。この
従来例では図２に示すように、ＣＣＤセンサー３７から
の出力信号を受けて、Ａ／Ｄ変換器３９へ出力するまで
のアナログ信号処理系３８は、相関二重サンプリング回
路４０，４１、増幅器５８，５９および、マルチプレク
サ回路６０で構成されている。ＣＣＤセンサー３７より
出力される同相な２つの出力信号（ＯＤＤ信号：ＣＣＤ
センサーの奇数画素の出力信号、ＥＶＥＮ信号：ＣＣＤ
センサーの偶数画素の出力信号）は、マルチプレクサ回
路６０によって順次、セレクトされ、合成されるまでは
各々、独立、かつ同一のアナログ信号処理が行われる。
この為、ＯＤＤ信号を処理する回路を例に、その信号処
理動作について説明する。
ジセンサから出力されたＯＤＤとＥＶＥＮの画像信号を
デジタル変換に至るまでの信号処理について説明する。
図２、図４を参照して信号処理について説明する。この
従来例では図２に示すように、ＣＣＤセンサー３７から
の出力信号を受けて、Ａ／Ｄ変換器３９へ出力するまで
のアナログ信号処理系３８は、相関二重サンプリング回
路４０，４１、増幅器５８，５９および、マルチプレク
サ回路６０で構成されている。ＣＣＤセンサー３７より
出力される同相な２つの出力信号（ＯＤＤ信号：ＣＣＤ
センサーの奇数画素の出力信号、ＥＶＥＮ信号：ＣＣＤ
センサーの偶数画素の出力信号）は、マルチプレクサ回
路６０によって順次、セレクトされ、合成されるまでは
各々、独立、かつ同一のアナログ信号処理が行われる。
この為、ＯＤＤ信号を処理する回路を例に、その信号処
理動作について説明する。
【００１１】図４に示すようにＣＣＤ出力信号９４は各
画素ごとにリセット期間８６、フィードスルー期間８
７、ＣＣＤクロック成分出力期間８８、信号成分出力期
間８９を有する。ＣＣＤセンサー３７はリセット電位９
０に対して、画素ごとに異なるオフセットを有する信号
を出力する。このオフセットを取り除き、信号成分を精
度良く抽出するための構成として、相関二重サンプリン
グ回路４０が用いられる。この相関二重サンプリング回
路４０は、フィードスルー期間８７に制御信号６１を入
力してサンプリングを行うサンプルホールド回路４６
と、信号成分出力期間８９に制御信号６２を入力してサ
ンプリングを行うサンプルホールド回路４９とＣＣＤセ
ンサー出力信号中のクロック成分９２が取り込まれ、後
段の増幅器等に伝達されることを防止する為の転送用の
サンプルホールド回路５３とを備えており、この二つの
期間にサンプリングされた信号の電位差を抽出する差動
回路５６を用いて、リセット時に発生する不要なオフセ
ットを取り除いた精度の良い信号を抽出している。
画素ごとにリセット期間８６、フィードスルー期間８
７、ＣＣＤクロック成分出力期間８８、信号成分出力期
間８９を有する。ＣＣＤセンサー３７はリセット電位９
０に対して、画素ごとに異なるオフセットを有する信号
を出力する。このオフセットを取り除き、信号成分を精
度良く抽出するための構成として、相関二重サンプリン
グ回路４０が用いられる。この相関二重サンプリング回
路４０は、フィードスルー期間８７に制御信号６１を入
力してサンプリングを行うサンプルホールド回路４６
と、信号成分出力期間８９に制御信号６２を入力してサ
ンプリングを行うサンプルホールド回路４９とＣＣＤセ
ンサー出力信号中のクロック成分９２が取り込まれ、後
段の増幅器等に伝達されることを防止する為の転送用の
サンプルホールド回路５３とを備えており、この二つの
期間にサンプリングされた信号の電位差を抽出する差動
回路５６を用いて、リセット時に発生する不要なオフセ
ットを取り除いた精度の良い信号を抽出している。
【００１２】そして、次段の増幅器５８では相関二重サ
ンプリング回路４０から出力される信号をＡ／Ｄ変換器
３９の入力レンジに適正な信号に増幅する。
ンプリング回路４０から出力される信号をＡ／Ｄ変換器
３９の入力レンジに適正な信号に増幅する。
【００１３】以上、ＯＤＤ信号を処理する回路を例に信
号処理動作について説明してきたが、ＥＶＥＮ信号にお
いても同様に信号処理が施される。
号処理動作について説明してきたが、ＥＶＥＮ信号にお
いても同様に信号処理が施される。
【００１４】そして、各々の増幅器から出力されたＯＤ
Ｄ信号およびＥＶＥＮ信号をマルチプレクサ回路６０で
各画素ごとにセレクトし、合成してＣＣＤラインイメー
ジセンサによって検出された一連の１ライン画像をＡ／
Ｄ変換器３９に出力する。この１ライン画像を順次画像
対象を移動することで、または対象図像を固定してＣＣ
Ｄラインイメージセンサを移動することで、エリアセン
サとして画像信号を得ることができる。
Ｄ信号およびＥＶＥＮ信号をマルチプレクサ回路６０で
各画素ごとにセレクトし、合成してＣＣＤラインイメー
ジセンサによって検出された一連の１ライン画像をＡ／
Ｄ変換器３９に出力する。この１ライン画像を順次画像
対象を移動することで、または対象図像を固定してＣＣ
Ｄラインイメージセンサを移動することで、エリアセン
サとして画像信号を得ることができる。
【００１５】
【発明が解決しようとする課題】ところが、ＯＤＤ信号
およびＥＶＥＮ信号が同相で出力されるＣＣＤセンサー
出力信号に対して、マルチプレクサ回路を用いて信号を
合成してＡ／Ｄ変換を行う構成では、ＯＤＤ信号および
ＥＶＥＮ信号の各々に対して同一のタイミングで信号を
セレクトできない点や、マルチプレクサ回路において合
成されたＯＤＤ信号成分とＥＶＥＮ信号成分のデューテ
ィ比を５０％に設定することが難しい点などの問題があ
った。
およびＥＶＥＮ信号が同相で出力されるＣＣＤセンサー
出力信号に対して、マルチプレクサ回路を用いて信号を
合成してＡ／Ｄ変換を行う構成では、ＯＤＤ信号および
ＥＶＥＮ信号の各々に対して同一のタイミングで信号を
セレクトできない点や、マルチプレクサ回路において合
成されたＯＤＤ信号成分とＥＶＥＮ信号成分のデューテ
ィ比を５０％に設定することが難しい点などの問題があ
った。
【００１６】本発明は、これらの問題点を解決するアナ
ログ信号回路を提案するものである。
ログ信号回路を提案するものである。
【００１７】
【課題を解決するための手段】本発明においては、相関
二重サンプリング回路において、フィードスルー期間の
信号を抽出するサンプルホールド回路、信号成分出力期
間の信号を抽出するサンプルホールド回路、ＣＣＤクロ
ック成分を除去するサンプルホールド回路に加えて、Ｏ
ＤＤ信号処理系もしくはＥＶＥＮ信号処理系のどちらか
一方にサンプルホールド回路を付加し、ＯＤＤ信号およ
びＥＶＥＮ信号の位相を互いに１８０度ずらすことを特
徴とするものである。
二重サンプリング回路において、フィードスルー期間の
信号を抽出するサンプルホールド回路、信号成分出力期
間の信号を抽出するサンプルホールド回路、ＣＣＤクロ
ック成分を除去するサンプルホールド回路に加えて、Ｏ
ＤＤ信号処理系もしくはＥＶＥＮ信号処理系のどちらか
一方にサンプルホールド回路を付加し、ＯＤＤ信号およ
びＥＶＥＮ信号の位相を互いに１８０度ずらすことを特
徴とするものである。
【００１８】より具体的に本発明は、ＣＣＤセンサーの
奇数画素信号（ＯＤＤ信号）と偶数画素信号（ＥＶＥＮ
信号）を分割し、同相で出力する２つの出力信号を１つ
のＡ／Ｄ変換器を用いてディジタル化するまでのアナロ
グ信号処理回路において、前記ＯＤＤ信号およびＥＶＥ
Ｎ信号を独立に受け入れるためのＯＤＤ信号およびＥＶ
ＥＮ信号入力部と、前記ＯＤＤ信号およびＥＶＥＶ信号
の入力部に供給されるＯＤＤ信号およびＥＶＥＮ信号の
フィードスルー期間の電位をそれぞれ抽出する第１のサ
ンプルホールド回路と、前記ＯＤＤ信号およびＥＶＥＮ
信号の入力部に供給されるＯＤＤ信号およびＥＶＥＮ信
号の信号成分出力期間の電位をそれぞれ抽出する第２の
サンプルホールド回路と、前記第２のサンプルホールド
回路から供給されるＯＤＤ信号およびＥＶＥＮ信号のク
ロック成分をそれぞれ除去する第３のサンプルホールド
回路と、前記第３のサンプルホールド回路から供給され
るＯＤＤ信号もしくはＥＶＥＮ信号のいずれか一方を１
８０度位相をずらす第４のサンプルホールド回路と、前
記ＯＤＤ信号およびＥＶＥＮ信号の前記フィードスルー
期間の電位と前記信号成分出力期間の電位の電位差をそ
れぞれ抽出する差動回路と、前記差動回路から供給され
るＯＤＤ信号およびＥＶＥＮ信号をそれぞれ増幅する増
幅回路と、前記増幅回路から供給されるＯＤＤ信号およ
びＥＶＥＮ信号を順次切り替えて合成信号を得るマルチ
プレクサ回路と、を備えることを特徴とする。
奇数画素信号（ＯＤＤ信号）と偶数画素信号（ＥＶＥＮ
信号）を分割し、同相で出力する２つの出力信号を１つ
のＡ／Ｄ変換器を用いてディジタル化するまでのアナロ
グ信号処理回路において、前記ＯＤＤ信号およびＥＶＥ
Ｎ信号を独立に受け入れるためのＯＤＤ信号およびＥＶ
ＥＮ信号入力部と、前記ＯＤＤ信号およびＥＶＥＶ信号
の入力部に供給されるＯＤＤ信号およびＥＶＥＮ信号の
フィードスルー期間の電位をそれぞれ抽出する第１のサ
ンプルホールド回路と、前記ＯＤＤ信号およびＥＶＥＮ
信号の入力部に供給されるＯＤＤ信号およびＥＶＥＮ信
号の信号成分出力期間の電位をそれぞれ抽出する第２の
サンプルホールド回路と、前記第２のサンプルホールド
回路から供給されるＯＤＤ信号およびＥＶＥＮ信号のク
ロック成分をそれぞれ除去する第３のサンプルホールド
回路と、前記第３のサンプルホールド回路から供給され
るＯＤＤ信号もしくはＥＶＥＮ信号のいずれか一方を１
８０度位相をずらす第４のサンプルホールド回路と、前
記ＯＤＤ信号およびＥＶＥＮ信号の前記フィードスルー
期間の電位と前記信号成分出力期間の電位の電位差をそ
れぞれ抽出する差動回路と、前記差動回路から供給され
るＯＤＤ信号およびＥＶＥＮ信号をそれぞれ増幅する増
幅回路と、前記増幅回路から供給されるＯＤＤ信号およ
びＥＶＥＮ信号を順次切り替えて合成信号を得るマルチ
プレクサ回路と、を備えることを特徴とする。
【００１９】また、上記アナログ信号処理回路におい
て、前記ＯＤＤ信号および前記ＥＶＥＮ信号の前記フィ
ードスルー期間の電位を抽出する前記第１のサンプルホ
ールド回路と前記信号成分出力期間の電位を抽出する前
記第２のサンプルホールド回路において、サンプルホー
ルド回路の数を同一にすることによりオフセットを防止
し、精度の良い信号が得られることを特徴とする。
て、前記ＯＤＤ信号および前記ＥＶＥＮ信号の前記フィ
ードスルー期間の電位を抽出する前記第１のサンプルホ
ールド回路と前記信号成分出力期間の電位を抽出する前
記第２のサンプルホールド回路において、サンプルホー
ルド回路の数を同一にすることによりオフセットを防止
し、精度の良い信号が得られることを特徴とする。
【００２０】さらに、ＣＣＤセンサーの奇数画素信号
（ＯＤＤ信号）と偶数画素信号（ＥＶＥＮ信号）を分割
し、同相で出力する２つの出力信号を１つのＡ／Ｄ変換
器を用いてディジタル化するまでのアナログ信号処理回
路において、前記ＯＤＤ信号およびＥＶＥＮ信号を独立
に受け入れるためのＯＤＤ信号およびＥＶＥＮ信号入力
部と、前記ＯＤＤ信号及びＥＶＥＮ信号をそれぞれ入力
する２重２段のサンプリング回路と一方にもう一段のサ
ンプリング回路と両段のサンプリング回路から差を取る
差動増幅手段とを具備する相関二重サンプリング回路
と、前記ＯＤＤ信号又はＥＶＥＮ信号のための相関二重
サンプリング回路の一方に前記ＯＤＤ信号とＥＶＥＮ信
号との間に１８０度位相をずらすための第４のサンプル
ホールド回路と、前記ＯＤＤ信号及びＥＶＥＮ信号のそ
れぞれの相関二重サンプリング回路の出力を交互に時系
列的に合成するマルチプレクサ回路とを備えたことを特
徴とする。また、上記アナログ信号処理回路において、
前記相関二重サンプリング回路は、前記ＯＤＤ信号およ
び前記ＥＶＥＮ信号のフィードスルー期間にサンプリン
グする第１サンプルホールド回路と、前記ＯＤＤ信号お
よび前記ＥＶＥＮ信号の信号成分期間にサンプリングす
る第２サンプルホールド回路と、前記ＯＤＤ信号および
前記ＥＶＥＮ信号のリセット期間にサンプリングする第
３サンプルホールド回路と、前記差動増幅手段を具備す
ることを特徴とする。
（ＯＤＤ信号）と偶数画素信号（ＥＶＥＮ信号）を分割
し、同相で出力する２つの出力信号を１つのＡ／Ｄ変換
器を用いてディジタル化するまでのアナログ信号処理回
路において、前記ＯＤＤ信号およびＥＶＥＮ信号を独立
に受け入れるためのＯＤＤ信号およびＥＶＥＮ信号入力
部と、前記ＯＤＤ信号及びＥＶＥＮ信号をそれぞれ入力
する２重２段のサンプリング回路と一方にもう一段のサ
ンプリング回路と両段のサンプリング回路から差を取る
差動増幅手段とを具備する相関二重サンプリング回路
と、前記ＯＤＤ信号又はＥＶＥＮ信号のための相関二重
サンプリング回路の一方に前記ＯＤＤ信号とＥＶＥＮ信
号との間に１８０度位相をずらすための第４のサンプル
ホールド回路と、前記ＯＤＤ信号及びＥＶＥＮ信号のそ
れぞれの相関二重サンプリング回路の出力を交互に時系
列的に合成するマルチプレクサ回路とを備えたことを特
徴とする。また、上記アナログ信号処理回路において、
前記相関二重サンプリング回路は、前記ＯＤＤ信号およ
び前記ＥＶＥＮ信号のフィードスルー期間にサンプリン
グする第１サンプルホールド回路と、前記ＯＤＤ信号お
よび前記ＥＶＥＮ信号の信号成分期間にサンプリングす
る第２サンプルホールド回路と、前記ＯＤＤ信号および
前記ＥＶＥＮ信号のリセット期間にサンプリングする第
３サンプルホールド回路と、前記差動増幅手段を具備す
ることを特徴とする。
【００２１】［作用］本発明によれば、ＯＤＤ信号およ
びＥＶＥＮ信号の位相を互いに１８０度ずらすことによ
り、各信号に対して同一のタイミングでセレクトできる
と共にマルチプレクサ回路で合成された信号のＯＤＤ信
号成分とＥＶＥＮ信号成分のデューティ比を５０％に設
定することを容易にする。
びＥＶＥＮ信号の位相を互いに１８０度ずらすことによ
り、各信号に対して同一のタイミングでセレクトできる
と共にマルチプレクサ回路で合成された信号のＯＤＤ信
号成分とＥＶＥＮ信号成分のデューティ比を５０％に設
定することを容易にする。
【００２２】
（第１の実施形態）以下、図１を参照して一実施形態に
ついて説明する。図１において、１はＣＣＤセンサー、
２はアナログ信号処理回路、３はＡ／Ｄ変換器、４はＯ
ＤＤ信号処理系、５はＥＶＥＮ信号処理系、８〜１１は
容量、１２〜２３はサンプルホールド回路、２９〜３５
は各サンプルホールド回路のサンプルおよびホールドの
モード切り替え制御信号、２４，２５は差動回路、２
６，２７は増幅器、２９はマルチプレクサ回路、３６は
その切り替え制御信号である。
ついて説明する。図１において、１はＣＣＤセンサー、
２はアナログ信号処理回路、３はＡ／Ｄ変換器、４はＯ
ＤＤ信号処理系、５はＥＶＥＮ信号処理系、８〜１１は
容量、１２〜２３はサンプルホールド回路、２９〜３５
は各サンプルホールド回路のサンプルおよびホールドの
モード切り替え制御信号、２４，２５は差動回路、２
６，２７は増幅器、２９はマルチプレクサ回路、３６は
その切り替え制御信号である。
【００２３】以下に回路動作について説明する。
【００２４】ＣＣＤセンサー１はセンサーの各画素を奇
数画素（ＯＤＤ信号）、および偶数画素（ＥＶＥＮ信
号）に分割し、シフトレジスタを介して２つの信号を同
相で出力する。ＣＣＤセンサ出力信号のＯＤＤ信号は２
つに分岐された後、容量８，９を介してサンプルホール
ド回路１２およびサンプルホールド回路１５にそれぞれ
入力される。一方、ＥＶＥＮ信号は２つに分岐された
後、容量１０，１１を介してサンプルホールド回路１３
およびサンプルホールド回路１７にそれぞれ入力され
る。ＯＤＤ信号、ＥＶＥＮ信号の各信号はマルチプレク
サ回路２８で１つの信号に合成されるまでそれぞれ独立
の信号処理系を通過する。
数画素（ＯＤＤ信号）、および偶数画素（ＥＶＥＮ信
号）に分割し、シフトレジスタを介して２つの信号を同
相で出力する。ＣＣＤセンサ出力信号のＯＤＤ信号は２
つに分岐された後、容量８，９を介してサンプルホール
ド回路１２およびサンプルホールド回路１５にそれぞれ
入力される。一方、ＥＶＥＮ信号は２つに分岐された
後、容量１０，１１を介してサンプルホールド回路１３
およびサンプルホールド回路１７にそれぞれ入力され
る。ＯＤＤ信号、ＥＶＥＮ信号の各信号はマルチプレク
サ回路２８で１つの信号に合成されるまでそれぞれ独立
の信号処理系を通過する。
【００２５】では、まずＯＤＤ信号を処理するＯＤＤ信
号処理系４について詳細に説明する。ＯＤＤ信号処理系
４の中には任意のタイミングで抽出される２つの信号の
電位差を抽出する相関二重サンプリング回路６と信号を
増幅する増幅器２６を含んでいる。この二重サンプリン
グ回路６はフィードスルー期間電位７３を抽出、転送す
るサンプルホールド回路１２，１４，１８、信号成分出
力期間電位７５を抽出、転送するサンプルホールド回路
１５，１９、およびフィードスルー期間電位７３と信号
成分出力期間電位７５の電位差を抽出する差動回路２４
から構成されている。
号処理系４について詳細に説明する。ＯＤＤ信号処理系
４の中には任意のタイミングで抽出される２つの信号の
電位差を抽出する相関二重サンプリング回路６と信号を
増幅する増幅器２６を含んでいる。この二重サンプリン
グ回路６はフィードスルー期間電位７３を抽出、転送す
るサンプルホールド回路１２，１４，１８、信号成分出
力期間電位７５を抽出、転送するサンプルホールド回路
１５，１９、およびフィードスルー期間電位７３と信号
成分出力期間電位７５の電位差を抽出する差動回路２４
から構成されている。
【００２６】これをふまえ、相関二重サンプリング回路
の動作を図３を用いて説明する。図３に示すようにＣＣ
Ｄ出力信号７６は各画素ごとにリセット期間６８、フィ
ードスルー期間６９、ＣＣＤクロック成分出力期間７
０、信号成分出力期間７１を有する。また、サンプルホ
ールド回路のモード切り替え制御信号はフィードスルー
期間６９にサンプリングパルスを設定した制御信号２
９、信号成分出力期間７１にサンプリングパルスを設定
した制御信号３０、制御信号３０のサンプリングパルス
間にサンプリングパルスを設定した制御信号３１を有す
る。制御信号２９はサンプルホールド回路１２、制御信
号３０はサンプルホールド回路１４，１５、制御信号３
１はサンプルホールド回路１８，１９に各々入力され
る。
の動作を図３を用いて説明する。図３に示すようにＣＣ
Ｄ出力信号７６は各画素ごとにリセット期間６８、フィ
ードスルー期間６９、ＣＣＤクロック成分出力期間７
０、信号成分出力期間７１を有する。また、サンプルホ
ールド回路のモード切り替え制御信号はフィードスルー
期間６９にサンプリングパルスを設定した制御信号２
９、信号成分出力期間７１にサンプリングパルスを設定
した制御信号３０、制御信号３０のサンプリングパルス
間にサンプリングパルスを設定した制御信号３１を有す
る。制御信号２９はサンプルホールド回路１２、制御信
号３０はサンプルホールド回路１４，１５、制御信号３
１はサンプルホールド回路１８，１９に各々入力され
る。
【００２７】まず、２つの分岐されたＯＤＤ信号はそれ
ぞれサンプルホールド回路１２、およびサンプルホール
ド回路１５に供給される（図３（ａ））。
ぞれサンプルホールド回路１２、およびサンプルホール
ド回路１５に供給される（図３（ａ））。
【００２８】サンプルホールド回路１２はフィードスル
ー期間６９に制御信号２９を入力し（図３（ｂ））、フ
ィードスルー期間の電位７３をサンプルホールドする
（図３（ｆ））。そして、サンプルホールド回路１４、
サンプルホールド回路１８の順に転送されて、差動回路
２４へ供給する。また、サンプルホールド回路１５は信
号成分出力期間７１に制御信号３０を入力し（図３
（ｃ））、信号成分出力期間の電位７５を信号波形８０
としてサンプルホールドする（図３（ｇ））。そして、
サンプルホールド回路１９に転送されて（図３
（ｈ））、差動回路２４へ供給する。ここで、サンプル
ホールド回路１８，１９はリセット期間６８に前段のサ
ンプルホールド回路１４，１５で取り込まれうるＣＣＤ
クロック成分等のノイズを除去するものである（図３
（ｄ））。そして、サンプルホールド回路１８，１９か
ら転送された２つの信号の電位差を差動回路２４で抽出
し、増幅器２６へ供給する。次段の増幅器２６はＥＶＥ
Ｎ信号に対してＯＤＤ信号に適正なゲインをかけてマル
チプレクサ回路２８に供給する。
ー期間６９に制御信号２９を入力し（図３（ｂ））、フ
ィードスルー期間の電位７３をサンプルホールドする
（図３（ｆ））。そして、サンプルホールド回路１４、
サンプルホールド回路１８の順に転送されて、差動回路
２４へ供給する。また、サンプルホールド回路１５は信
号成分出力期間７１に制御信号３０を入力し（図３
（ｃ））、信号成分出力期間の電位７５を信号波形８０
としてサンプルホールドする（図３（ｇ））。そして、
サンプルホールド回路１９に転送されて（図３
（ｈ））、差動回路２４へ供給する。ここで、サンプル
ホールド回路１８，１９はリセット期間６８に前段のサ
ンプルホールド回路１４，１５で取り込まれうるＣＣＤ
クロック成分等のノイズを除去するものである（図３
（ｄ））。そして、サンプルホールド回路１８，１９か
ら転送された２つの信号の電位差を差動回路２４で抽出
し、増幅器２６へ供給する。次段の増幅器２６はＥＶＥ
Ｎ信号に対してＯＤＤ信号に適正なゲインをかけてマル
チプレクサ回路２８に供給する。
【００２９】一方、ＥＶＥＮ信号処理系５は、サンプル
ホールド回路２０，２１と差動回路２５の間にサンプル
ホールド回路２２，２３が挿入されている点でＯＤＤ信
号処理系４と異なる。そして、ＯＤＤ信号処理系４と同
様にしてサンプルホールド回路２０，２１まで処理され
た信号はサンプルホールド回路２２，２３に入力され、
転送される。この時、サンプルホールド回路２２，２３
に入力される制御信号３５はサンプルホールド回路１
８，１９に入力される制御信号３１に対して１８０度、
位相をずらしたタイミングで入力する（図３（ｅ））。
この為、マルチプレクサ回路２８に入力されるＯＤＤ信
号処理系４の増幅器２６の出力信号（図３（ｈ））とＥ
ＶＥＮ信号処理系５の増幅器２７の出力信号（図３
（ｉ））とでは１８０度位相がずれた形態をとる。ここ
で、ＯＤＤ信号に対して１８０度位相がずれているの
で、マルチプレクサ回路２８の切り替え制御信号３６を
デューティ比５０％で切り換わるように入力する。この
マルチプレクサ回路２８の出力は、ＯＤＤ→ＥＶＥＮ→
ＯＤＤ→ＥＶＥＮと順次切り換え接続されて、一連のラ
インセンサによる画像信号を形成することができる。
ホールド回路２０，２１と差動回路２５の間にサンプル
ホールド回路２２，２３が挿入されている点でＯＤＤ信
号処理系４と異なる。そして、ＯＤＤ信号処理系４と同
様にしてサンプルホールド回路２０，２１まで処理され
た信号はサンプルホールド回路２２，２３に入力され、
転送される。この時、サンプルホールド回路２２，２３
に入力される制御信号３５はサンプルホールド回路１
８，１９に入力される制御信号３１に対して１８０度、
位相をずらしたタイミングで入力する（図３（ｅ））。
この為、マルチプレクサ回路２８に入力されるＯＤＤ信
号処理系４の増幅器２６の出力信号（図３（ｈ））とＥ
ＶＥＮ信号処理系５の増幅器２７の出力信号（図３
（ｉ））とでは１８０度位相がずれた形態をとる。ここ
で、ＯＤＤ信号に対して１８０度位相がずれているの
で、マルチプレクサ回路２８の切り替え制御信号３６を
デューティ比５０％で切り換わるように入力する。この
マルチプレクサ回路２８の出力は、ＯＤＤ→ＥＶＥＮ→
ＯＤＤ→ＥＶＥＮと順次切り換え接続されて、一連のラ
インセンサによる画像信号を形成することができる。
【００３０】この実施形態により、ＯＤＤ信号およびＥ
ＶＥＮ信号が同相で出力されるＣＣＤセンサー出力信号
に対して、マルチプレクサ回路を用いて信号を合成して
Ａ／Ｄ変換を行う構成で、ＯＤＤ信号およびＥＶＥＮ信
号の各々に対して同一のタイミングで信号をセレクトで
きるとともに、マルチプレクサ回路において合成された
ＯＤＤ信号成分とＥＶＥＮ信号成分のデューティ比を５
０％に設定することができる。
ＶＥＮ信号が同相で出力されるＣＣＤセンサー出力信号
に対して、マルチプレクサ回路を用いて信号を合成して
Ａ／Ｄ変換を行う構成で、ＯＤＤ信号およびＥＶＥＮ信
号の各々に対して同一のタイミングで信号をセレクトで
きるとともに、マルチプレクサ回路において合成された
ＯＤＤ信号成分とＥＶＥＮ信号成分のデューティ比を５
０％に設定することができる。
【００３１】（第２の実施形態）第１の実施形態におい
ては、各サンプルホールド回路にオフセットもしくはゲ
インエラーを有する場合、相関二重サンプリング回路よ
り出力される信号の精度は悪化する。図５に示すよう
に、制御信号１０４，１０５を固定して信号をスルーで
通過させるサンプルホールド回路１０２，１０３を付加
し、これらの回路を常にサンプリング状態にしておくこ
とによりオフセット、ゲインエラーによる精度の悪化を
防止することができる。具体的には、制御信号１０４，
１０５から図３の（ｂ）（ｃ）（ｄ）に示す制御信号を
合体したタイミング信号を出力し、サンプルホールド回
路１０２，１０３でその期間毎にサンプリングして次段
のサンプルホールド回路１５，１７に転送するので、相
関二重サンプリング回路の空き時間に生じるノイズ及び
そのノイズによるオフセットを削減でき、さらに相関二
重サンプリング回路の両方のサンプルホールド回路段数
を同一としているので、両者の減衰量を同一にできるの
で、ゲインを同一とすることができる。
ては、各サンプルホールド回路にオフセットもしくはゲ
インエラーを有する場合、相関二重サンプリング回路よ
り出力される信号の精度は悪化する。図５に示すよう
に、制御信号１０４，１０５を固定して信号をスルーで
通過させるサンプルホールド回路１０２，１０３を付加
し、これらの回路を常にサンプリング状態にしておくこ
とによりオフセット、ゲインエラーによる精度の悪化を
防止することができる。具体的には、制御信号１０４，
１０５から図３の（ｂ）（ｃ）（ｄ）に示す制御信号を
合体したタイミング信号を出力し、サンプルホールド回
路１０２，１０３でその期間毎にサンプリングして次段
のサンプルホールド回路１５，１７に転送するので、相
関二重サンプリング回路の空き時間に生じるノイズ及び
そのノイズによるオフセットを削減でき、さらに相関二
重サンプリング回路の両方のサンプルホールド回路段数
を同一としているので、両者の減衰量を同一にできるの
で、ゲインを同一とすることができる。
【００３２】
【発明の効果】以上、説明したように本発明によれば、
各信号に対して同一のタイミングでセレクトできると共
に、マルチプレクサ回路で合成された信号のＯＤＤ信号
成分とＥＶＥＮ信号成分のデューティ比を５０％に設定
することができる。
各信号に対して同一のタイミングでセレクトできると共
に、マルチプレクサ回路で合成された信号のＯＤＤ信号
成分とＥＶＥＮ信号成分のデューティ比を５０％に設定
することができる。
【図１】本発明の第１の実施形態にかかわるアナログ信
号処理回路を示すブロック図である。
号処理回路を示すブロック図である。
【図２】本発明の従来例にかかわるアナログ信号処理回
路を示すブロック図である。
路を示すブロック図である。
【図３】本発明の実施形態の動作説明に用いるタイミン
グ図である。
グ図である。
【図４】本発明の従来例の動作説明に用いるタイミング
図である。
図である。
【図５】本発明の第２の実施形態にかかわるアナログ信
号処理回路を示すブロック図である。
号処理回路を示すブロック図である。
【図６】本発明の基となるカラーＣＣＤイメージセンサ
の回路図である。
の回路図である。
１，３７ ＣＣＤセンサー ２，３８ アナログ信号処理回路 ３，３９ Ａ／Ｄ変換器 ８〜１１，４２〜４５ 容量 ６，７，４０，４１ 相関二重サンプリング回路 １２〜２３，４６〜５５，１０２，１０３ サンプル
ホールド回路 ２４，２５，５６，５７ 差動回路 ２６，２７，５８，５９ 増幅器 ２８，６０ マルチプレクサ回路
ホールド回路 ２４，２５，５６，５７ 差動回路 ２６，２７，５８，５９ 増幅器 ２８，６０ マルチプレクサ回路
Claims (4)
- 【請求項１】 ＣＣＤセンサーの奇数画素信号（ＯＤＤ
信号）と偶数画素信号（ＥＶＥＮ信号）を分割し、同相
で出力する２つの出力信号を１つのＡ／Ｄ変換器を用い
てディジタル化するまでのアナログ信号処理回路におい
て、 前記ＯＤＤ信号およびＥＶＥＮ信号を独立に受け入れる
ためのＯＤＤ信号およびＥＶＥＮ信号入力部と、 前記ＯＤＤ信号およびＥＶＥＶ信号の入力部に供給され
るＯＤＤ信号およびＥＶＥＮ信号のフィードスルー期間
の電位をそれぞれ抽出する第１のサンプルホールド回路
と、 前記ＯＤＤ信号およびＥＶＥＮ信号の入力部に供給され
るＯＤＤ信号およびＥＶＥＮ信号の信号成分出力期間の
電位をそれぞれ抽出する第２のサンプルホールド回路
と、 前記第２のサンプルホールド回路から供給されるＯＤＤ
信号およびＥＶＥＮ信号のクロック成分をそれぞれ除去
する第３のサンプルホールド回路と、 前記第３のサンプルホールド回路から供給されるＯＤＤ
信号もしくはＥＶＥＮ信号のいずれか一方を１８０度位
相をずらす第４のサンプルホールド回路と、 前記ＯＤＤ信号およびＥＶＥＮ信号の前記フィードスル
ー期間の電位と前記信号成分出力期間の電位の電位差を
それぞれ抽出する差動回路と、 前記差動回路から供給されるＯＤＤ信号およびＥＶＥＮ
信号をそれぞれ増幅する増幅回路と、 前記増幅回路から供給されるＯＤＤ信号およびＥＶＥＮ
信号を順次切り替えて合成信号を得るマルチプレクサ回
路と、を備えることを特徴とするアナログ信号処理回
路。 - 【請求項２】 請求項１に記載のアナログ信号処理回路
において、前記ＯＤＤ信号および前記ＥＶＥＮ信号の前
記フィードスルー期間の電位を抽出する前記第１のサン
プルホールド回路と前記信号成分出力期間の電位を抽出
する前記第２のサンプルホールド回路において、サンプ
ルホールド回路の数を同一にすることによりオフセット
を防止し、精度の良い信号が得られることを特徴とした
アナログ信号処理回路。 - 【請求項３】 ＣＣＤセンサーの奇数画素信号（ＯＤＤ
信号）と偶数画素信号（ＥＶＥＮ信号）を分割し、同相
で出力する２つの出力信号を１つのＡ／Ｄ変換器を用い
てディジタル化するまでのアナログ信号処理回路におい
て、 前記ＯＤＤ信号およびＥＶＥＮ信号を独立に受け入れる
ためのＯＤＤ信号およびＥＶＥＮ信号入力部と、前記Ｏ
ＤＤ信号及びＥＶＥＮ信号をそれぞれ入力する２重２段
のサンプリング回路と一方にもう一段のサンプリング回
路と両段のサンプリング回路から差を取る差動増幅手段
とを具備する相関二重サンプリング回路と、前記ＯＤＤ
信号又はＥＶＥＮ信号のための相関二重サンプリング回
路の一方に前記ＯＤＤ信号とＥＶＥＮ信号との間に１８
０度位相をずらすための第４のサンプルホールド回路
と、前記ＯＤＤ信号及びＥＶＥＮ信号のそれぞれの相関
二重サンプリング回路の出力を交互に時系列的に合成す
るマルチプレクサ回路とを備えたことを特徴とするアナ
ログ信号処理回路。 - 【請求項４】 請求項３に記載のアナログ信号処理回路
において、前記相関二重サンプリング回路は、前記ＯＤ
Ｄ信号および前記ＥＶＥＮ信号のフィードスルー期間に
サンプリングする第１サンプルホールド回路と、前記Ｏ
ＤＤ信号および前記ＥＶＥＮ信号の信号成分期間にサン
プリングする第２サンプルホールド回路と、前記ＯＤＤ
信号および前記ＥＶＥＮ信号のリセット期間にサンプリ
ングする第３サンプルホールド回路と、前記差動増幅手
段を具備することを特徴とするアナログ信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328396A JPH10173859A (ja) | 1996-12-09 | 1996-12-09 | アナログ信号処理回路 |
| US08/982,817 US6546150B2 (en) | 1996-12-09 | 1997-12-02 | Analogue signal processing circuit |
| EP97309883A EP0847189A3 (en) | 1996-12-09 | 1997-12-08 | Analog signal processing circuit for an image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328396A JPH10173859A (ja) | 1996-12-09 | 1996-12-09 | アナログ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173859A true JPH10173859A (ja) | 1998-06-26 |
Family
ID=18209795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328396A Pending JPH10173859A (ja) | 1996-12-09 | 1996-12-09 | アナログ信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6546150B2 (ja) |
| EP (1) | EP0847189A3 (ja) |
| JP (1) | JPH10173859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011019194A (ja) * | 2009-07-10 | 2011-01-27 | Canon Inc | 画像読取装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658342B2 (ja) * | 2000-05-30 | 2005-06-08 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
| JP2004153705A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置及びそれを用いた撮像システム |
| JP4299588B2 (ja) * | 2003-05-29 | 2009-07-22 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4819941B2 (ja) * | 2007-02-22 | 2011-11-24 | 富士通株式会社 | アナログ信号処理装置 |
| US7924062B2 (en) * | 2009-07-15 | 2011-04-12 | Mediatek Inc. | Sampling circuits |
| JP5886806B2 (ja) * | 2013-09-17 | 2016-03-16 | キヤノン株式会社 | 固体撮像装置 |
| CN108337455B (zh) | 2017-01-18 | 2022-03-11 | 三星电子株式会社 | 图像传感器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2304981A1 (fr) * | 1975-03-21 | 1976-10-15 | Thomson Brandt | Dispositif d'enregistrement optique d'informations |
| US4506300A (en) * | 1982-09-29 | 1985-03-19 | Eastman Kodak Company | Film video player with zoom, scan, and automatic border control |
| US4495516A (en) * | 1982-09-29 | 1985-01-22 | Eastman Kodak Company | Film video player having flash illuminated area image sensor and single frame CCD image sensor for use therewith |
| US4683498A (en) * | 1986-04-21 | 1987-07-28 | Rca Corporation | Compatible wide-screen television system camera |
| US5182622A (en) * | 1989-02-14 | 1993-01-26 | Sony Corporation | Charge coupled device imager having multichannel readout structure |
| JPH0722338B2 (ja) * | 1990-06-19 | 1995-03-08 | 富士ゼロックス株式会社 | 画像読取り装置 |
| JP2919110B2 (ja) | 1990-08-28 | 1999-07-12 | 池上通信機株式会社 | 固体撮像装置の出力信号処理回路 |
| JPH0724422B2 (ja) * | 1990-09-12 | 1995-03-15 | 池上通信機株式会社 | カラーテレビカメラの輝度信号作成回路 |
| EP0487084B1 (en) * | 1990-11-22 | 2002-01-30 | Canon Kabushiki Kaisha | Image forming method and apparatus |
| US5315262A (en) * | 1992-09-04 | 1994-05-24 | Motorola, Inc. | Demodulator alignment method and apparatus |
| JPH06133206A (ja) * | 1992-10-19 | 1994-05-13 | Canon Inc | 撮像装置のオートフォーカス方式 |
| DE69409139T2 (de) * | 1993-01-21 | 1998-07-30 | Sony Corp | Halbleiterbildaufnehmer mit hoher Taktgeschwindigkeit für verbesserte Bildqualität |
| WO1995007001A1 (fr) * | 1993-09-02 | 1995-03-09 | Sony Corporation | Dispositif d'imagerie a semi-conducteurs |
| JPH07262636A (ja) * | 1994-03-17 | 1995-10-13 | Pioneer Electron Corp | 光記録媒体再生装置 |
| JPH07288824A (ja) * | 1994-04-14 | 1995-10-31 | Asahi Optical Co Ltd | 輝度信号生成装置 |
| JP3840671B2 (ja) * | 1995-03-24 | 2006-11-01 | ソニー株式会社 | 撮像装置 |
| US5963344A (en) * | 1995-07-06 | 1999-10-05 | Konica Corporation | Image forming apparatus |
| US6151071A (en) * | 1996-02-29 | 2000-11-21 | Eastman Kodak Company | Circuit for generating control signals |
| JP3704238B2 (ja) * | 1997-03-31 | 2005-10-12 | 株式会社リコー | 撮像装置 |
| US6337713B1 (en) * | 1997-04-04 | 2002-01-08 | Asahi Kogaku Kogyo Kabushiki Kaisha | Processor for image-pixel signals derived from divided sections of image-sensing area of solid-type image sensor |
-
1996
- 1996-12-09 JP JP8328396A patent/JPH10173859A/ja active Pending
-
1997
- 1997-12-02 US US08/982,817 patent/US6546150B2/en not_active Expired - Fee Related
- 1997-12-08 EP EP97309883A patent/EP0847189A3/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011019194A (ja) * | 2009-07-10 | 2011-01-27 | Canon Inc | 画像読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020006232A1 (en) | 2002-01-17 |
| EP0847189A2 (en) | 1998-06-10 |
| US6546150B2 (en) | 2003-04-08 |
| EP0847189A3 (en) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| US5872470A (en) | Pipelined sample and hold circuit with correlated double sampling | |
| KR20060112223A (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| KR100321388B1 (ko) | 증폭형 고체 촬상장치 | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| JP6351252B2 (ja) | 光電変換装置の駆動方法 | |
| JPH10173859A (ja) | アナログ信号処理回路 | |
| US4661854A (en) | Transfer smear reduction for charge sweep device imagers | |
| JP2002344694A (ja) | 感光装置 | |
| JPH10304133A (ja) | 相関二重サンプリング回路 | |
| JP2005210335A (ja) | 相関二重サンプリング回路、信号処理回路及び固体撮像装置 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JPS6337995B2 (ja) | ||
| JP2994430B2 (ja) | 画像読取装置 | |
| JP3432002B2 (ja) | 撮像装置 | |
| JPH04246976A (ja) | カメラ装置 | |
| JPH04315359A (ja) | イメージセンサ | |
| JPH0287784A (ja) | 原稿読取装置 | |
| JPH11177766A (ja) | 撮像装置、撮像方法及び記憶媒体 | |
| JP3433518B2 (ja) | 読出回路 | |
| JP3038985B2 (ja) | イメージセンサ | |
| JPH11313256A (ja) | 増幅型固体撮像装置 | |
| JP3189887B2 (ja) | 固体撮像装置の出力回路 | |
| JPS63122356A (ja) | カラ−原稿読取装置 | |
| JPH0473913B2 (ja) |