JP3689656B2 - 電子放出素子及び電子源及び画像形成装置 - Google Patents
電子放出素子及び電子源及び画像形成装置 Download PDFInfo
- Publication number
- JP3689656B2 JP3689656B2 JP2001270703A JP2001270703A JP3689656B2 JP 3689656 B2 JP3689656 B2 JP 3689656B2 JP 2001270703 A JP2001270703 A JP 2001270703A JP 2001270703 A JP2001270703 A JP 2001270703A JP 3689656 B2 JP3689656 B2 JP 3689656B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- opening
- insulating layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧を印加することで電子の放出を行う電子放出素子及び電子源及び画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ，８，８９ （１９５６） あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒｔｉｅｓ ｏｆｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ．Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ ｅｌｅｃｔｒｏｎ ｅｍｉｓｓｉｏｎ ｆｒｏｍ ｎｏｎ−ｆｏｒｍｅｄ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ ｌｏｗ ｃｕｒｒｅｎｔ Ａｎｏｄｉｃ ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉ ｓｕｚｕｋｉ ｅｔａｌ“Ａｎ ＭＩＭ−Ｃａｔｈｏｄｅ Ａｒｒａｙ ｆｏｒ Ｃａｔｈｏｄｅ ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。
【０００７】
表面伝導型素子では、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．，５１９（１９８３））等が報告されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。
【０００９】
電子放出素子を画像形成装置に応用するには、蛍光体を十分な輝度で発光させる放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして、製造し易いという事が重要である。
【００１０】
従来のＦＥ型の例としてＳｐｉｎｄｔ型の電子放出素子を図１３に示す。図１３において、１は基板、４はカソード電極層（低電位電極）、３は絶縁層、２はゲート電極層（高電位電極）、５はマイクロチップ、６は等電位面である。
【００１１】
曲率ｒを有するマイクロチップ５とゲート電極層２間にバイアスすると、マイクロチップ５先端から電子が放出されアノードに向かう。放出電子の量は、ゲート電極層２とマイクロチップ５先端の距離ｄ、ゲート電圧Ｖｇ及び放出部材料の仕事関数により決定される。つまり、ゲート電極層２とマイクロチップ５間距離ｄを制御よく作製する事が素子の性能を決定する要素となる。
【００１２】
Ｓｐｉｎｄｔ型の電子放出素子の一般的な製造工程を図１４に示す。
【００１３】
この図に添って製造工程を説明すると、まず、ガラス等からなる基板１上に、Ｎｂ等からなるカソード電極層４、ＳｉＯ2等からなる絶縁層３、Ｎｂ等からなるゲート電極層２をこの順に積層する。その後、反応性イオンエッチング法により、ゲート電極層２及び絶縁層３を貫通する円形の開口部（微細孔）を形成する（図１４（ａ））。
【００１４】
その後、アルミニウム等からなる犠牲層７をゲート電極層２上に斜方蒸着等により成膜する（図１４（ｂ））。
【００１５】
このようにして形成した構造に、真空蒸着法によりモリブデン等のマイクロチップ材料８を堆積する。これによって、犠牲層７上の堆積物が堆積の進行とともに開口部の内部を塞いでいき、開口部内にマイクロチップ５が円錐状に形成される（図１４（ｃ））。
【００１６】
最後に犠牲層７を溶解する事により、マイクロチップ材料８をリフトオフして、素子を完成させる（図１４（ｄ））。
【００１７】
しかし、このような製造方法では上記距離ｄを再現よく制御する事が困難であり、素子ごとに放出電流量のバラツキが生じてしまう。また、リフトオフの際に生じた金属片等がマイクロチップ５とゲート電極層２を短絡するおそれがあり、この場合、駆動時にマイクロチップ５とゲート電極層２間に電圧を印加すると短絡部で熱が発生し、短絡部及びその周囲の破壊が起こってしまう。このため有効な放出領域が減少してしまう。
【００１８】
上記のような素子ごとによるバラツキは例えば画像形成装置として応用した場合に、輝度ムラを引き起こし、非常に目障りな物となる。
【００１９】
さらに、この例では、１放出点から電子が放出されるため、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部の熱的な破壊を誘起し、ＦＥ素子の寿命を制限することになる。また、真空中に存在するイオンがマイクロチップ先端を集中的にスパッタして、素子の寿命を縮める事もある。
【００２０】
なお、真空中に放出された電子は等電位面と直交して進行するが、図１３のような構成では、等電位面６はマイクロチップ５に沿って孔内に形成される事になるためマイクロチップ５先端から放出された電子は広がる傾向がある。
【００２１】
また、このように放出される電子に広がりが生ずると、放出された電子の一部はゲート電極層２に吸収され、アノードに到達する電子量が減少する。ゲート電極層２に吸収される電子量は、距離ｄを小さくすると増大する傾向にある。
【００２２】
このようなＦＥ素子の欠点を克服するために、個別の解決策として様々な例が提案されている。
【００２３】
電子ビームの広がりを防ぐ例としては、例えば図１５に示すように、電子放出部上方に収束電極９を配置した例がある。図１５は収束電極付きＦＥ型素子の構成図である。この例では放出された電子ビームを収束電極９の負電位により絞っているが、この例では上記のような製造工程よりもさらに複雑な工程が必要となり、製造コストの増大を招く。
【００２４】
収束電極を配置せずに電子ビーム径を小さくする例としては、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しない方法がある。たとえば、特開平８−０９６７０３号公報、特開平８−０９６７０４号公報、特開平８−２６４１０９号公報に開示された技術がある。
【００２５】
これらに開示された技術では、孔内に配置した薄膜から電子放出を行わせるため、電子放出面上に平坦な等電位面が形成されて、電子ビームの広がりが小さくなるという利点がある。
【００２６】
また、電子放出物質として低仕事関数の構成材料を使用することで、マイクロチップを形成しなくても電子放出が可能であり、低電圧での駆動を可能とし、また、製造方法が比較的に簡易であるという利点もある。
【００２７】
さらに、電子放出が面で行われるために、電界の集中がおきず、チップの破壊がおこらず、長寿命であるという利点もある。
【００２８】
しかし、これらの例では孔周辺には、孔深さとゲート電極層間距離に相関した電位分布が形成され、このためスピント型程ではないが、やはり放出された電子は広がる傾向にあり、放出された電子の一部はゲート電極層２に吸収もしくは散乱されるという問題は解決されていない。
【００２９】
電子放出効率を向上させる例としては、例えば、図１６に示すような特開平１０−２８９６５０号公報に開示された技術等がある。
【００３０】
この技術では、カソード電極層４に対して、両面側にそれぞれ絶縁層３を介して、ゲート電極層２および第２ゲート電極層１１を設けた構造としている。
【００３１】
そして、カソード電極層４に対し、ゲート電極層２および第２ゲート電極層１１に正の電位を印加（但し、０＜｜Ｖｇ１｜≦｜Ｖｇ２｜）する事によりカソード電極層４から放出される電子量を増大させているが、やはり放出された電子は広がる傾向にある。
【００３２】
一方、ＭＩＭ型は、図１７に示すように、下部電極（カソード電極層４）と上部電極（ゲート電極層２）の間に絶縁層３を配置し、両電極間に電圧を印加して電子を取り出す構造である。
【００３３】
この構造の場合には、内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層３と上部電極で電子の散乱が起こるために効率が悪いのが一般的である。
【００３４】
次に、これら電子放出素子を画像形成装置として応用した従来例について図１８を参照して説明する。図１８は従来技術に係る電子放出素子を画像形成装置に応用する場合の説明図である。
【００３５】
図示のように、ゲート電極層２のラインとカソード電極層４のラインがマトリクス状に配列され、両ラインの交差部に電子放出素子１４が配置され、情報信号に応じて、選択された交差部にある電子放出素子１４から電子が放出され、アノード１２の電圧により加速されて蛍光体１３に入射する、いわゆる３極デバイスを構成している。
【００３６】
以上のようなディスプレイ等の画像形成装置への応用を電界放出型電子放出素子で考えた場合には、
（１）電子ビーム径が小さいこと
（２）電子放出面積が大きいこと
（３）低電圧で高効率な電子放出が可能なこと
（４）製造プロセスが容易であること
が要求されるが、従来の電子放出素子ではこれらを同時に満たす事は困難であった。
【００３７】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電界放出型の電子放出素子及び電子源及び画像形成装置を提供することにある。
【００３８】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、ゲート電極及びカソード電極と、前記ゲート電極と前記カソード電極の間に挟まれた絶縁層と、前記ゲート電極および前記絶縁層を貫通するように設けられた開口部と、該開口部内に配置され、前記カソード電極に接続される電子放出材料とを有する電子放出素子であって、前記開口部内に、前記ゲート電極側の開口面積が、前記カソード電極側の開口面積よりも大きくなるようなテーパー形状の開口部を有し前記絶縁層とは異なる材料からなる絶縁部を備え、該絶縁部と前記カソード電極との間には、開口部を有する電極部が備えられ、該電極部の開口部内に、前記電子放出材料が配置されていることを特徴とする。
【００４１】
前記電子放出材料の表面は、前記絶縁部と前記電極部との境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする。
【００５１】
また、本発明の電子放出素子にあっては、ゲート電極及びカソード電極と、前記ゲート電極と前記カソード電極の間に配置された絶縁層と、前記ゲート電極に配置された第１の開口と、前記絶縁層に配置され、前記第１の開口と連通する第２の開口と、前記第２の開口内に配置され、前記カソード電極に接続される電子放出膜と、を備えた電子放出素子であって、前記第２の開口内に、前記ゲート電極側における開口面積が、前記カソード電極側における開口面積よりも大きくなるテーパー形状の第３の開口を有し前記絶縁層とは異なる材料からなる絶縁部を有し、前記絶縁部と前記カソード電極との間に、前記電子放出膜の外周が挟まれていることを特徴とする。
【００５２】
前記電子放出膜の前記第３の開口内に位置する表面は、前記絶縁部と前記電子放出膜とが接する境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする。
前記絶縁部の誘電率が、前記絶縁層の誘電率よりも大きいことを特徴とする。
また、本発明の電子源にあっては、上記の電子放出素子が複数個配置されることを特徴とする。
また、本発明の画像形成装置にあっては、上記の電子源と、該電子源から放出された電子が衝突されることで画像を形成する画像形成部材と、を備えることを特徴とする。
【００５４】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００５５】
図１〜図３を参照して、本発明の実施の形態に係る電子放出素子について説明する。図１は本発明の実施の形態に係る電子放出素子の模式的断面図であり、図２は本発明の実施の形態に係る電子放出素子の模式的平面図である。なお、図１は図２の平面図におけるＡ−Ａ’線での断面図に相当する。また、図３は本発明の素子に対向してアノードを配置して駆動させた時の様子を示す等電位線を含む模式図である。
【００５６】
図示のように、基板１上には、第１の電極層４２，第１の絶縁層４３，第２の電極層４４，第３の電極層４５及び第２の絶縁層４６が積層した構造となっている。
【００５７】
この積層構造について、更に詳しく説明すると、基板１上に第２の電極層４４が積層され、この第２の電極層４４上に開口部を有するように第１の絶縁層４３が積層され、更に、この第１の絶縁層４３上に同じく開口部を有する第１の電極層４２が積層される構造となっており、第１の絶縁層４３が、第１の電極層４２と第２の電極層４４の間に挟まれるようになっている。
【００５８】
そして、第１の電極層４２と第１の絶縁層４３を貫通するように設けられた開口部内に、第２の絶縁層４６を備えており、この第２の絶縁層４６には、第１の電極層４２側から第２の電極層４４側に向かうにつれて開口面積が徐々に小さくなるようなテーパーを有する開口部が設けられている。
【００５９】
この第２の絶縁層４６と第２の電極層４４の間に、第３の電極層４５が備えられている。この第３の電極層４５にも開口部が設けられており、この開口部内に、電子放出材料としての電子放出層（電子放出膜）１７を形成している。
【００６０】
ここで、第１の電極層４２は電子が放出されない層であり、第２の電極層４４，第３の電極層４５及び電子放出層１７とは、異なる導電材料を示すが、同じ材料であっても問題はない。また、電子放出材料は導電体が好ましいが，誘電体であっても効果がある。
【００６１】
また、図中、Ｗ１は第２の電極層４４及び電子放出層１７の幅を示し、Ｗ２は第１の電極層４２の幅を示し、Ｗ３は開口部の大きさ（円の場合は径，方形の場合は一辺の長さ）である。また、Ｄ１は第１の電極層４２の厚さ、Ｄ２は絶縁層４３の厚さ、Ｄ３はアノード１２と低電位電極となる第２の電極層４４の間の距離，Ｄ４は第２の電極層４４の厚さ、Ｄ５は第３の電極層４５の厚さである。
【００６２】
Ｖｇは第１の電極層４２と第２の電極層４４（電子放出層１７も含む）の間に印加される電圧である。Ｖａはアノード１２に印加される電位であり、典型的にはＧＮＤとアノード間に印加される電圧、または第２の電極層４４とアノード１２間に印加されている電圧となる。Ｉｅは電子放出電流である。また、ＥｈはＶｇにより形成される電界であり、６は等電位面である。
【００６３】
以上のような構成により、素子を駆動させるためにＶｇ，Ｖａを印加すると、電界Ｅｈが形成され、Ｖｇ，Ｄ２，Ｗ２，形状，絶縁層の誘電率等に基づいて開口部内部の等電位面６の形状が定められる。また、開口部の外では主にＤ３とＶａにより、ほぼ平行な等電位面となる。
【００６４】
そして、本発明の実施の形態に係る電子放出素子の構造・形状によると、図３に示すように等電位面が、電子放出膜１７表面上で凹状に形成される。
【００６５】
これは、主に、第２の絶縁層４６に設けられたテーパー形状の開口部と、第３の電極層４５による効果である。開口部の外側（第１の絶縁層内）における平行な等電位面が、第３の電極層４５及び第３の電極層を覆う絶縁層により持ち上がり、そして、真空に接するテーパー形状の絶縁層によって等電位面に傾きが形成されるからである。
【００６６】
ここで、テーパー形状の開口部を有する第２の絶縁層４６表面から真空領域に出る境界で、等電位面は下側に押さえつけられるために、その部分で等電位面は下に曲がり、結果として電子放出膜表面では等電位面は凹型にくびれた形となる。これは、真空の誘電率に対し、第２の絶縁層の誘電率が高いためである。
【００６７】
図４を参照して、本発明の実施の形態に係る電子放出素子から放出された電子の軌道について説明する。図４は電子放出素子における開口部の中において、放出された電子軌道をＳｉｍｕｌａｔｉｏｎした結果を示したものである。図４（ａ）は本実施の形態の構造の場合、図４（ｂ）は特開平０８−９６７０４号公報などに開示された電子放出素子における放出電子の軌道を比較の意味で示したものである。
【００６８】
図示のように、図４（ｂ）では等電位面は電子放出膜１７側からゲート電極４２側に向かって凸状になっており、真空に放出された電子は外側に軌道を取り、電子放出膜の周囲から放出した電子は、開口部の周囲の絶縁層や第１の電極層に衝突・散乱し、電子の軌道は大きく広がる。さらに、散乱されない電子においても外側に軌道が広がるため、ビーム径は大きくなる。
【００６９】
これに対し、図４（ａ）に示した本発明の素子おいては、電子放出膜１７上に凹状の等電位面が形成されるため、電子放出膜の周囲から放出された場合でも、開口部の周囲の第２の絶縁層や第１の電極層に衝突・散乱することなく開口部の外に出ることができることが分かる。このように、本発明の電子放出素子においては、電子ビームの集束効果を有するが、更に、第２の絶縁層４６の誘電率を第１の絶縁層４３の誘電率よりも大きいものに設定すれば、一層のビーム集束効果が得られる。
【００７０】
開口部から出た電子は、あとはＶａによりＹ方向が加速され蛍光板に衝突する。ビーム広がりに影響するＸ方向は開口部から出たときのＸ方向の初速度Ｖｘの等速度運動で近似できる。
【００７１】
ここで、ビーム径を小さくするのは、散乱成分を抑制すること及びＶｘを小さくすることが重要で、本発明の実施形態では散乱を抑制することができ、かつ、低Ｖｘが実現できる。
【００７２】
なお、その他ビームサイズは電界Ｅｈの増加、Ｖａの低下に伴い広がる傾向にあり、これらのパラメータは、電子放出素子の使用用途に好適な値を選択する設計事項となる。
【００７３】
このように、本発明の実施の形態に係る電子放出素子では、上述のように散乱を抑制して電子を取り出すことが可能なため、放出電子のほぼ全てがＩｅとなり、低電圧でも非常に効率が良い。
【００７４】
また、電子放出素子とアノードの間に歪みが少なく凹型の電位分布が形成されているために、真空中に放出された電子はそのままアノードに向かい、電子ビームの広がりが小さいので、電子ビーム径が小さい。さらに、放出された電子は凹型の電位分布に沿って進むため，周囲の壁に散乱することなく、電子ビームの広がりを設計どおりに抑制することができる。
【００７５】
また、本発明の実施の形態に係る電子放出素子上の電子放出面積は電子放出層１７表面全体であり、電子放出面積が広いために、真空中に存在するイオン衝撃に対して耐久性が良い。
【００７６】
さらに、アノードに向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していないために、放出電子のほぼ全てが電子放出電流となるので、低電圧で高効率な電子放出が可能となる。
【００７７】
さらには、本発明の実施の形態に係る電子放出素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【００７８】
このため、本発明の実施の形態のような電界放出型電子放出素子は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易であるので、ディスプレイ等の画像形成装置への応用が可能である。
【００７９】
尚、ここでは説明の都合上、絶縁層を第１の絶縁層４３と第２の絶縁層４６とで構成した例を説明したが、前述した効果を得る上で、第１の絶縁層の材料と第２の絶縁層の材料を別材料で構成する必要は必ずしもない。そのため、絶縁層を第１の絶縁層の作成プロセスと、第２の絶縁層の作成プロセスとに分ける場合があるが、必ずしも分ける必要はない。従って、第１の絶縁層と第２の絶縁層とが別部材として構成されるものに本発明は限定されない。
【００８０】
そのため、本発明の実施の形態に係る電子放出素子においては、図１等に示すように、開口を有する第１電極（ゲート電極）４２と、第２電極（カソード電極）４４との間に開口を有する絶縁層が配置されており、さらに、該絶縁層の開口が、前記第２の電極側における開口面積よりも大きい開口面積を前記第１の電極層側に有するテーパー形状となっており、そして前記絶縁層と前記第２の電極層との間に、前記電子放出膜の外周（あるいは前記電子放出膜の外周を取り巻く第３電極）が挟まれている構成を持っていれば良い。
【００８１】
そして、絶縁層を複数の絶縁層から構成するか否かは、用いる製造プロセスにより適宜選択すればよい。
【００８２】
また、前述したように電子ビームの集束効果を向上する目的で、第２の絶縁層４６の材料に、第１の絶縁層４３の材料の誘電率よりも高い材料を用いる場合などにおいては、作成プロセスの都合上、絶縁層を第１の絶縁層と第２の絶縁層に分けることが好ましい。この場合においては、構造上に明確な第１の絶縁層と第２の絶縁層との境界領域が形成される場合が多い。
【００８３】
次に、本発明の実施の形態に係る電子放出素子の製造方法の一例について、特に図５を参照して更に詳細に説明する。図５は本発明の実施の形態に係る電子放出素子の製造方法の一例を示す工程図である。なお、本発明はこの製造方法に限定されないことは言うまでも無い。特に、構造の違いによる堆積順序，エッチング方法に関しては実施例においても別途説明する。
【００８４】
まず予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上に第２の電極層４４を積層する。
【００８５】
第２の電極層４４は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。第２の電極層４４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。第２の電極層４４の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００８６】
ついで図５（ａ）に示すように第２の電極層４４に続いて第２の電極層４４上に第３の電極層４５と電子放出層１７を同材料として堆積する。
【００８７】
これら第３の電極層４５及び電子放出層１７は、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００８８】
第３の電極層４５及び電子放出層１７の材料は、例えば、ダイヤモンドを分散した炭素及び炭素化合物、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン等から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、ダイヤモンドライクカーボン等が良い。
【００８９】
第３の電極層４５及び電子放出層１７の膜厚としては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００９０】
なお、電子放出層１７と第２の電極層４４とを積層した後に、まとめてフォトリソグラフィー，エッチング工程を行ってもよい（図５（ｂ））し、それぞれ別々にこの工程を行っても良い。
【００９１】
また、第３の電極層４５及び電子放出層１７を同時に作成せずに、まず、電子放出層１７を堆積せずに第３の電極層４５のみを作成し、開口部を形成した後に第２の電極層４４上に、電子放出層１７として、ダイヤモンド薄膜、またはダイヤモンドライクカーボン等を選択的に堆積するようにしても良い。
【００９２】
ついで、絶縁層４３を堆積する。絶縁層４３は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。望ましい材料としてはＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦ，アンドープダイヤモンドなどの高電界に絶えられる耐圧の高い材料が望ましい。
【００９３】
更に、絶縁層４３に続き第１の電極層４２を堆積する。第１の電極層４２は、第２の電極層４４と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００９４】
第１の電極層４２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から適宜選択される。第１の電極層４２の厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎｍの範囲で選択される。
【００９５】
なお、第１の電極層４２と第２の電極層４４は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【００９６】
次に、図５（ｃ）に示すように、フォトリソグラフィー技術により開口部パターン１６を形成する。
【００９７】
そして、図５（ｄ）に示すように、第２の絶縁層を積層させたのちにエッチバック法により、開口部の周辺にテーパー形状を有する第２の絶縁層４６を形成して、素子が完成する。
【００９８】
エッチング工程は平滑かつ垂直なエッチング面が望ましく、それぞれの各層の材料に応じて、エッチング方法を選択すれば良い。ここで、テーパー形状はカソード側の第２の電極層４６に近い側で特に重要である、そのため、ゲート電極である第１の電極層４２に近い側で、第２の絶縁層４６が逆テーパー形状や垂直形状であったり、もしくはゲートである第１の電極層４２に近い側で第２の絶縁層４６が無い場合であっても、本発明の効果を損なわずに有効である。
【００９９】
電子放出層１７のエッチバックの際に、第２の電極層４４と比べてオーバーエッチングし、電子放出層１７の上面を第２の電極層４４の上面すなわち第２の絶縁層４６の下面よりも低くすることによって、さらに等電位面を凹型にすることが可能となり、より好ましい形態となる。
【０１００】
上述のように、最後に、第２の電極層４４に電子放出層１７を選択堆積する製法もある。このときは第３の電極層４５は第２の絶縁層４６の下にあらかじめ形成しておく必要がある。
【０１０１】
第２の電極層４４（電子放出層１７も含む）の幅Ｗ１は、素子を構成する材料や抵抗値、第２の電極層４４の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。通常、Ｗ１は数百ｎｍから数百μｍの範囲から選択される。
【０１０２】
第１の電極層４２の幅Ｗ２は、素子を構成する材料や抵抗値、電子放出素子の配置により適宜設定される。通常、Ｗ２は数百ｎｍから数百μｍの範囲から選択される。
【０１０３】
また、図６に示すように上記開口部を複数個並べて１画素を形成することもできる。
【０１０４】
開口部の大きさＷ３は、素子を構成する材料や抵抗値、電子放出素子の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。通常、Ｗ３は数百ｎｍから数十μｍの範囲から選択される。本発明の実施の形態では、ビーム径をより小さくすることに大きな効果があり、Ｗ１−Ｗ３が小さくなるほどその効果が大きくなる。
【０１０５】
次に、本発明の実施の形態に係る電子放出素子を適用した応用例について説明する。本発明の実施の形態に係る電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置を構成できる。
【０１０６】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。以下単純マトリクス配置について詳述する。
【０１０７】
以下、本発明の実施の形態に係る電子放出素子を複数配して得られる電子源について、図７を用いて説明する。
【０１０８】
図７において、９１は電子源基体であり、９２はＸ方向配線であり、９３はＹ方向配線であり、９４は本発明の実施の形態に係る電子放出素子であり、９５は結線である。
【０１０９】
ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線９２と同様に形成される。これらｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１１０】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線９２を形成した基体９１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線９２とＹ方向配線９３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線９２とＹ方向配線９３は、それぞれ外部端子として引き出されている。
【０１１１】
電子放出素子９４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配線９３と導電性金属等からなる結線９５によって電気的に接続されている。
【０１１２】
Ｘ方向配線９２とＹ方向配線９３を構成する材料、結線９５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極（第１の電極層４２，第２の電極層４４）の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【０１１３】
Ｘ方向配線９２には、Ｘ方向に配列した電子放出素子９４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線９３には、Ｙ方向に配列した電子放出素子９４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１１４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【０１１５】
次に、このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図８を用いて説明する。図８は、画像形成装置の表示パネルの一例を示す模式図である。
【０１１６】
図８において、９１は電子放出素子を複数配した電子源基体、１０１は電子源基体９１を固定したリアプレート、１０６はガラス基体１０３の内面に画像形成部材である蛍光体としての蛍光膜１０４とメタルバック１０５等が形成されたフェースプレートである。
【０１１７】
１０２は支持枠であり、支持枠１０２には、リアプレート１０１，フェースプレート１０６がフリットガラス等を用いて接続されている。１０７は外囲器であり、例えば、大気中あるいは窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【０１１８】
９４は、図１における電子放出素子に相当する。９２，９３は、電子放出素子の一対の素子電極（第１の電極層４２，第２の電極層４４）と接続されたＸ方向配線及びＹ方向配線である。
【０１１９】
外囲器１０７は、上述の如く、フェースプレート１０６、支持枠１０２、リアプレート１０１で構成される。ここで、リアプレート１０１は主に基体９１の強度を補強する目的で設けられるため、基体９１自体で十分な強度を持つ場合は別体のリアプレート１０１は不要とすることができる。即ち、基体９１に直接支持枠１０２を封着し、フェースプレート１０６、支持枠１０２及び基体９１で外囲器１０７を構成しても良い。
【０１２０】
一方、フェースプレート１０６とリアプレート１０１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１０７を構成することもできる。
【０１２１】
なお、本発明の実施の形態に係る電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して電子放出素子９４上部に蛍光体（蛍光膜１０４）をアライメントして配置する。
【０１２２】
図９は、本件のパネルに使用した蛍光膜１０４を示す模式図である。カラーの蛍光膜の場合は、蛍光体の配列により図９（ａ）に示すブラックストライプあるいは図９（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材１１１と蛍光体１１２とから構成した。
【０１２３】
ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体８５間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１０４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【０１２４】
ガラス基体１０３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。
【０１２５】
蛍光膜１０４の内面側には、通常、メタルバック１０５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート１０６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜１０４を保護すること等である。
【０１２６】
メタルバック１０５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを、真空蒸着等を用いて堆積させることで作製できる。
【０１２７】
フェースプレート１０６には、更に蛍光膜１０４の導電性を高めるため、蛍光膜１０４の外面側に透明電極（不図示）を設けてもよい。
【０１２８】
本発明の実施の形態においては、電子放出素子９４の直上に電子ビームが到達するため、電子放出素子９４の直上に蛍光膜１０４が配置されるように、位置合わせされて構成される。
【０１２９】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【０１３０】
真空封止工程は、外囲器（パネル）１０７を加熱して、８０〜２５０℃に保持しながら、イオンポンプやソープションポンプなどの排気装置によって、排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。
【０１３１】
外囲器１０７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。これは、外囲器１０７の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器１０７内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。
【０１３２】
ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器１０７内の雰囲気を維持するものである。
【０１３３】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１３４】
すなわち、高圧端子１１３を介してメタルバック１０５、あるいは透明電極（不図示）に高圧（Ｖａ）を印加して、電子ビームを加速する。
【０１３５】
加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【０１３６】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図１２を用いて説明する。
【０１３７】
図１２において、１２１は画像表示パネル、１２２は走査回路、１２３は制御回路、１２４はシフトレジスタである。また、１２５はラインメモリ、１２６は同期信号分離回路、１２７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１３８】
表示パネル１２１は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１３９】
端子Ｄｙ１乃至Ｄｙｎには、前記走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【０１４０】
走査回路１２２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１２１の端子Ｄｘ１ないしＤｘｍと電気的に接続される。
【０１４１】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１２３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合すことにより構成することができる。
【０１４２】
直流電圧源Ｖｘは、本例の場合には、電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するように設定されている。
【０１４３】
制御回路１２３は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる機能を有する。制御回路１２３は、同期信号分離回路１２６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１４４】
同期信号分離回路１２６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。
【０１４５】
同期信号分離回路１２６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１２４に入力される。
【０１４６】
シフトレジスタ１２４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１２３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１２４のシフトクロックであるということもできる。）。
【０１４７】
シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１２４より出力される。
【０１４８】
ラインメモリ１２５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１２３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変調信号発生器１２７に入力される。
【０１４９】
変調信号発生器１２７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応じて電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１２１内の電子放出素子に印加される。
【０１５０】
前述したように、本発明の実施の形態に係る電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。
【０１５１】
即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。
【０１５２】
このことから、本素子に電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、印加電圧Ｖｆを変化させる事により出力電子ビームの強度を制御することが可能である。また、本素子にパルス電圧を印加する場合、パルスの高さＰｈを変化させる事により電子ビーム強度を、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１５３】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１２７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１５４】
パルス幅変調方式を実施するに際しては、変調信号発生器１２７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１５５】
シフトレジスタ１２４やラインメモリ１２５は、デジタル信号式のものをもアナログ信号式のものをも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行われれば良いからである。
【０１５６】
デジタル信号式を用いる場合には、同期信号分離回路１２６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１２６の出力部にＡ／Ｄ変換器を設ければ良い。
【０１５７】
これに関連してラインメモリ１２５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１２７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１２７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。
【０１５８】
パルス幅変調方式の場合、変調信号発生器１２７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０１５９】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１２７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１６０】
このような構成をとり得る本発明の実施の形態に係る電子放出素子を適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１６１】
高圧端子Ｈｖを介してメタルバック１０５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【０１６２】
なお、ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。
【０１６３】
入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１６４】
また、本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０１６５】
【実施例】
以下、上記実施の形態に基づくより具体的な実施例を詳細に説明する。
【０１６６】
（実施例１）
本実施の形態における基本的な構成及び製造方法については、上述の説明で引用した図１，図２及び図５に示したものと同一である。以下に、本実施例に係わる電子放出素子の製造工程を詳細に説明する。
【０１６７】
（工程１）
まず、図５（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法により第２の電極層４４として厚さ５００ｎｍのＴａ、ＣＶＤ法により低抵抗のダイヤモンド膜を含むダイヤモンドライクカーボンの電子放出層１７（第３の電極層４５でもある）を第２の電極層４４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。
【０１６８】
（工程２）
次に、図５（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、電子放出層をＯ2でドライエッチングした後にＴａ電極層をＣＦ4系のガスでそれぞれドライエッチングした。
【０１６９】
（工程３）
絶縁層４３として厚さ５００ｎｍのＳｉＯ2、第１の電極層４２として厚さ１００ｎｍのＴａをこの順で堆積した。次いで工程２のフォトリソグラフィーと同様にパターニングし、開口部をドライエッチングで形成した。このとき絶縁分離も同様に行うため２回のフォトリソグラフィー＆エッチング工程を通した。
【０１７０】
（工程４）
そして、図５（ｄ）に示すように第２の絶縁層としてＳｉＯ2をＰ−ＣＶＤ法により２００ｎｍ堆積させた後にエッチバック法によりＡｒ／ＣＨＦ3／ＣＦ4系のガスで、６６．５Ｐａ、ＲＦパワー８００Ｗでエッチングした。
【０１７１】
以上のようにして作製した電子放出素子を、図３に示すようにＶａを印加して駆動した。
【０１７２】
駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、電子放出素子とアノード１２との距離Ｄ３を１ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径２００μｍとなった。
【０１７３】
ここでは、図２に示すように電子放出部をほぼ円形の開口部で記述しているが特に限定されず、例えば図１０の平面図に示すように、ライン状に形成しても構わない。
【０１７４】
断面形状は開口部の場合と同様であり、第２の絶縁層４６が周辺テーパー上に存在する。この時も同様な効果が得られ、ビーム径は小さくできた。作成方法はパターニング形状を変えるだけで、全く同様である。ラインパターンを複数並べることも可能で放出面積を大きくとることが可能となる。
【０１７５】
（実施例２）
実施例２として、第３の電極層４５と電子放出層１７を異なる材料としたときの構成及び作成方法について述べる。
【０１７６】
図１１に本実施例に係わる電子放出素子の製造方法の一例を示す。以下に、本実施例に係わる電子放出素子の製造工程を詳細に説明する。
【０１７７】
（工程１）
まず、図１１（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法により第２の電極層４４として厚さ５００ｎｍのＴｉ及び第３の電極層４５としてＴａを１００ｎｍ堆積させた。
【０１７８】
（工程２）
次に、図１１（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、Ｔａ電極層とＴｉ電極層をＣＦ4系のガスでそれぞれドライエッチングした。
【０１７９】
（工程３）
次に、図１１（ｃ）に示すように、絶縁層４３として厚さ５００ｎｍのＳｉＯ2、第１の電極層４２として厚さ１００ｎｍのＴａをこの順で堆積した。次いで工程２のフォトリソグラフィーと同様にパターニングし、開口部をドライエッチングで形成した。このとき絶縁分離も同様に行うため２回のフォトリソグラフィー＆エッチング工程を通した。
【０１８０】
（工程４）
次に、図１１（ｄ）に示すように第２の絶縁層４６としてＳｉＯ2をＰ−ＣＶＤ法によって２００ｎｍ堆積させた後に、エッチバック法によりＡｒ／ＣＨＦ3／ＣＦ4系のガスで、６６．５Ｐａ、ＲＦパワー８００Ｗでエッチングした。さらに第３の電極層４５であるＴｉ電極をエッチングして、下地Ｔａ層を開口部の中央に露出させた。
【０１８１】
（工程５）
次に、図１１（ｅ）に示すようにＣＶＤ法により低抵抗のダイヤモンド膜を含むダイヤモンドライクカーボンの電子放出層１７を第３の電極層４５上に５０ｎｍ程度選択堆積した。反応ガスはＣＨ4とＨ2の混合ガス及び酸素を用いた。
【０１８２】
以上のようにして作製した電子放出素子を、図３のように配置して、駆動した。駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、第２の電極層４４及び第３の電極層４５は０Ｖであり、電子放出層１７も０Ｖである。なお、電子放出層１７とアノード１２との距離Ｄ３を１ｍｍとした。
【０１８３】
ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径２００μｍとなった。
【０１８４】
また、下地電極である第２の電極層４４及び第３の電極層４５で低抵抗配線が実現できるため高速駆動が可能となった。
【０１８５】
（実施例３）
実施例３として、第２の絶縁層４６の部分の誘電率を、第１の絶縁層４３の部分の誘電率よりも高くした例を示す。
【０１８６】
本実施例では、第２の絶縁層４６をＳｉＮとすることによって、第１の絶縁層４３を形成しているＳｉＯ2の誘電率３．９と比べてＳｉＮは誘電率が７と大きく、電子放出膜１７表面の等電位面をより凹型に形成できた。なお、本実施例では実施例１と同様な作成方法で、第２の絶縁層４６の形成にプラズマＣＶＤによるＳｉＮを用いた。
【０１８７】
以上のようにして作製した電子放出素子を、図３のように配置して、駆動した。
【０１８８】
駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、電子放出層１７とアノード１２との距離Ｄ３を１ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径１８０μｍとなり，さらにビーム径を小さくすることができた。
【０１８９】
（実施例４）
実施例１〜３の電子放出素子で画像形成装置を作製した。一例として、実施例１の素子で作製した場合について示す。
【０１９０】
実施例１の素子を１０×１０のＭＴＸ状に配置した。配線は、図７に示すようにＸ側を第１の電極層４２にＹ側を第２の電極層４４に接続した。素子は、横３００μｍ、縦３００μｍのピッチで配置した。素子上部には蛍光体を配置した。この結果、マトリクス駆動が可能で高精細な画像形成装置が形成できた。
【０１９１】
【発明の効果】
以上説明したように、本発明は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電子放出素子を提供できる。
【０１９２】
また、このような電子放出素子を電子源や画像形成装置に適用すると、性能に優れた電子源及び画像形成装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電子放出素子の模式的断面図である。
【図２】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図３】本発明の実施の形態に係る電子放出素子を駆動させた時の様子を示す等電位線を含む模式図である。
【図４】放出された電子の電子軌道を示す模式図である。
【図５】本発明の実施の形態に係る電子放出素子の製造工程図である。
【図６】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図７】本発明の実施の形態に係る電子源の模式的平面図である。
【図８】本発明の実施の形態に係る画像形成装置の模式的（一部破断）斜視図である。
【図９】蛍光膜の一例を示す模式図である。
【図１０】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図１１】本発明の実施例２に係わる電子放出素子の製造工程図である。
【図１２】本発明の実施の形態に係る画像形成装置の駆動回路図である。
【図１３】従来技術に係る電子放出素子の模式的断面図である。
【図１４】従来技術に係る電子放出素子の製造工程図である。
【図１５】従来技術に係る（収束電極を備えた）電子放出素子の模式的断面図である。
【図１６】従来技術に係る電子放出素子の模式的断面図である。
【図１７】従来技術に係る（ＭＩＭ型）電子放出素子の模式的断面図である。
【図１８】従来技術に係る電子放出素子を画像形成装置に応用する場合の説明図である。
【符号の説明】
１ 基板
２ ゲート電極層
３ 絶縁層
４ カソード電極層
５ マイクロチップ
６ 等電位面
７ 犠牲層
８ マイクロチップ材料
９ 収束電極
１１ ゲート電極層
１２ アノード
１３ 蛍光体
１４ 電子放出素子
１６ 開口部パターン
１７ 電子放出層
４２ 第１の電極層
４３ 第１の絶縁層
４４ 第２の電極層
４５ 第３の電極層
４６ 第２の絶縁層
８５ 蛍光体
９１ 基体
９２ Ｘ方向配線
９３ Ｙ方向配線
９４ 電子放出素子
９５ 結線
１０１ リアプレート
１０２ 支持枠
１０３ ガラス基体
１０４ 蛍光膜
１０５ メタルバック
１０６ フェースプレート
１０７ 外囲器
１１１ 黒色導電材
１１２ 蛍光体
１１３ 高圧端子
１２１ 表示パネル
１２２ 走査回路
１２３ 制御回路
１２４ シフトレジスタ
１２５ ラインメモリ
１２６ 同期信号分離回路
１２７ 変調信号発生器
【発明の属する技術分野】
本発明は、電圧を印加することで電子の放出を行う電子放出素子及び電子源及び画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ，８，８９ （１９５６） あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒｔｉｅｓ ｏｆｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ．Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ ｅｌｅｃｔｒｏｎ ｅｍｉｓｓｉｏｎ ｆｒｏｍ ｎｏｎ−ｆｏｒｍｅｄ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ ｌｏｗ ｃｕｒｒｅｎｔ Ａｎｏｄｉｃ ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉ ｓｕｚｕｋｉ ｅｔａｌ“Ａｎ ＭＩＭ−Ｃａｔｈｏｄｅ Ａｒｒａｙ ｆｏｒ Ｃａｔｈｏｄｅ ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。
【０００７】
表面伝導型素子では、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．，５１９（１９８３））等が報告されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来技術の場合には、下記のような問題が生じていた。
【０００９】
電子放出素子を画像形成装置に応用するには、蛍光体を十分な輝度で発光させる放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして、製造し易いという事が重要である。
【００１０】
従来のＦＥ型の例としてＳｐｉｎｄｔ型の電子放出素子を図１３に示す。図１３において、１は基板、４はカソード電極層（低電位電極）、３は絶縁層、２はゲート電極層（高電位電極）、５はマイクロチップ、６は等電位面である。
【００１１】
曲率ｒを有するマイクロチップ５とゲート電極層２間にバイアスすると、マイクロチップ５先端から電子が放出されアノードに向かう。放出電子の量は、ゲート電極層２とマイクロチップ５先端の距離ｄ、ゲート電圧Ｖｇ及び放出部材料の仕事関数により決定される。つまり、ゲート電極層２とマイクロチップ５間距離ｄを制御よく作製する事が素子の性能を決定する要素となる。
【００１２】
Ｓｐｉｎｄｔ型の電子放出素子の一般的な製造工程を図１４に示す。
【００１３】
この図に添って製造工程を説明すると、まず、ガラス等からなる基板１上に、Ｎｂ等からなるカソード電極層４、ＳｉＯ2等からなる絶縁層３、Ｎｂ等からなるゲート電極層２をこの順に積層する。その後、反応性イオンエッチング法により、ゲート電極層２及び絶縁層３を貫通する円形の開口部（微細孔）を形成する（図１４（ａ））。
【００１４】
その後、アルミニウム等からなる犠牲層７をゲート電極層２上に斜方蒸着等により成膜する（図１４（ｂ））。
【００１５】
このようにして形成した構造に、真空蒸着法によりモリブデン等のマイクロチップ材料８を堆積する。これによって、犠牲層７上の堆積物が堆積の進行とともに開口部の内部を塞いでいき、開口部内にマイクロチップ５が円錐状に形成される（図１４（ｃ））。
【００１６】
最後に犠牲層７を溶解する事により、マイクロチップ材料８をリフトオフして、素子を完成させる（図１４（ｄ））。
【００１７】
しかし、このような製造方法では上記距離ｄを再現よく制御する事が困難であり、素子ごとに放出電流量のバラツキが生じてしまう。また、リフトオフの際に生じた金属片等がマイクロチップ５とゲート電極層２を短絡するおそれがあり、この場合、駆動時にマイクロチップ５とゲート電極層２間に電圧を印加すると短絡部で熱が発生し、短絡部及びその周囲の破壊が起こってしまう。このため有効な放出領域が減少してしまう。
【００１８】
上記のような素子ごとによるバラツキは例えば画像形成装置として応用した場合に、輝度ムラを引き起こし、非常に目障りな物となる。
【００１９】
さらに、この例では、１放出点から電子が放出されるため、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部の熱的な破壊を誘起し、ＦＥ素子の寿命を制限することになる。また、真空中に存在するイオンがマイクロチップ先端を集中的にスパッタして、素子の寿命を縮める事もある。
【００２０】
なお、真空中に放出された電子は等電位面と直交して進行するが、図１３のような構成では、等電位面６はマイクロチップ５に沿って孔内に形成される事になるためマイクロチップ５先端から放出された電子は広がる傾向がある。
【００２１】
また、このように放出される電子に広がりが生ずると、放出された電子の一部はゲート電極層２に吸収され、アノードに到達する電子量が減少する。ゲート電極層２に吸収される電子量は、距離ｄを小さくすると増大する傾向にある。
【００２２】
このようなＦＥ素子の欠点を克服するために、個別の解決策として様々な例が提案されている。
【００２３】
電子ビームの広がりを防ぐ例としては、例えば図１５に示すように、電子放出部上方に収束電極９を配置した例がある。図１５は収束電極付きＦＥ型素子の構成図である。この例では放出された電子ビームを収束電極９の負電位により絞っているが、この例では上記のような製造工程よりもさらに複雑な工程が必要となり、製造コストの増大を招く。
【００２４】
収束電極を配置せずに電子ビーム径を小さくする例としては、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しない方法がある。たとえば、特開平８−０９６７０３号公報、特開平８−０９６７０４号公報、特開平８−２６４１０９号公報に開示された技術がある。
【００２５】
これらに開示された技術では、孔内に配置した薄膜から電子放出を行わせるため、電子放出面上に平坦な等電位面が形成されて、電子ビームの広がりが小さくなるという利点がある。
【００２６】
また、電子放出物質として低仕事関数の構成材料を使用することで、マイクロチップを形成しなくても電子放出が可能であり、低電圧での駆動を可能とし、また、製造方法が比較的に簡易であるという利点もある。
【００２７】
さらに、電子放出が面で行われるために、電界の集中がおきず、チップの破壊がおこらず、長寿命であるという利点もある。
【００２８】
しかし、これらの例では孔周辺には、孔深さとゲート電極層間距離に相関した電位分布が形成され、このためスピント型程ではないが、やはり放出された電子は広がる傾向にあり、放出された電子の一部はゲート電極層２に吸収もしくは散乱されるという問題は解決されていない。
【００２９】
電子放出効率を向上させる例としては、例えば、図１６に示すような特開平１０−２８９６５０号公報に開示された技術等がある。
【００３０】
この技術では、カソード電極層４に対して、両面側にそれぞれ絶縁層３を介して、ゲート電極層２および第２ゲート電極層１１を設けた構造としている。
【００３１】
そして、カソード電極層４に対し、ゲート電極層２および第２ゲート電極層１１に正の電位を印加（但し、０＜｜Ｖｇ１｜≦｜Ｖｇ２｜）する事によりカソード電極層４から放出される電子量を増大させているが、やはり放出された電子は広がる傾向にある。
【００３２】
一方、ＭＩＭ型は、図１７に示すように、下部電極（カソード電極層４）と上部電極（ゲート電極層２）の間に絶縁層３を配置し、両電極間に電圧を印加して電子を取り出す構造である。
【００３３】
この構造の場合には、内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層３と上部電極で電子の散乱が起こるために効率が悪いのが一般的である。
【００３４】
次に、これら電子放出素子を画像形成装置として応用した従来例について図１８を参照して説明する。図１８は従来技術に係る電子放出素子を画像形成装置に応用する場合の説明図である。
【００３５】
図示のように、ゲート電極層２のラインとカソード電極層４のラインがマトリクス状に配列され、両ラインの交差部に電子放出素子１４が配置され、情報信号に応じて、選択された交差部にある電子放出素子１４から電子が放出され、アノード１２の電圧により加速されて蛍光体１３に入射する、いわゆる３極デバイスを構成している。
【００３６】
以上のようなディスプレイ等の画像形成装置への応用を電界放出型電子放出素子で考えた場合には、
（１）電子ビーム径が小さいこと
（２）電子放出面積が大きいこと
（３）低電圧で高効率な電子放出が可能なこと
（４）製造プロセスが容易であること
が要求されるが、従来の電子放出素子ではこれらを同時に満たす事は困難であった。
【００３７】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電界放出型の電子放出素子及び電子源及び画像形成装置を提供することにある。
【００３８】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、ゲート電極及びカソード電極と、前記ゲート電極と前記カソード電極の間に挟まれた絶縁層と、前記ゲート電極および前記絶縁層を貫通するように設けられた開口部と、該開口部内に配置され、前記カソード電極に接続される電子放出材料とを有する電子放出素子であって、前記開口部内に、前記ゲート電極側の開口面積が、前記カソード電極側の開口面積よりも大きくなるようなテーパー形状の開口部を有し前記絶縁層とは異なる材料からなる絶縁部を備え、該絶縁部と前記カソード電極との間には、開口部を有する電極部が備えられ、該電極部の開口部内に、前記電子放出材料が配置されていることを特徴とする。
【００４１】
前記電子放出材料の表面は、前記絶縁部と前記電極部との境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする。
【００５１】
また、本発明の電子放出素子にあっては、ゲート電極及びカソード電極と、前記ゲート電極と前記カソード電極の間に配置された絶縁層と、前記ゲート電極に配置された第１の開口と、前記絶縁層に配置され、前記第１の開口と連通する第２の開口と、前記第２の開口内に配置され、前記カソード電極に接続される電子放出膜と、を備えた電子放出素子であって、前記第２の開口内に、前記ゲート電極側における開口面積が、前記カソード電極側における開口面積よりも大きくなるテーパー形状の第３の開口を有し前記絶縁層とは異なる材料からなる絶縁部を有し、前記絶縁部と前記カソード電極との間に、前記電子放出膜の外周が挟まれていることを特徴とする。
【００５２】
前記電子放出膜の前記第３の開口内に位置する表面は、前記絶縁部と前記電子放出膜とが接する境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする。
前記絶縁部の誘電率が、前記絶縁層の誘電率よりも大きいことを特徴とする。
また、本発明の電子源にあっては、上記の電子放出素子が複数個配置されることを特徴とする。
また、本発明の画像形成装置にあっては、上記の電子源と、該電子源から放出された電子が衝突されることで画像を形成する画像形成部材と、を備えることを特徴とする。
【００５４】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００５５】
図１〜図３を参照して、本発明の実施の形態に係る電子放出素子について説明する。図１は本発明の実施の形態に係る電子放出素子の模式的断面図であり、図２は本発明の実施の形態に係る電子放出素子の模式的平面図である。なお、図１は図２の平面図におけるＡ−Ａ’線での断面図に相当する。また、図３は本発明の素子に対向してアノードを配置して駆動させた時の様子を示す等電位線を含む模式図である。
【００５６】
図示のように、基板１上には、第１の電極層４２，第１の絶縁層４３，第２の電極層４４，第３の電極層４５及び第２の絶縁層４６が積層した構造となっている。
【００５７】
この積層構造について、更に詳しく説明すると、基板１上に第２の電極層４４が積層され、この第２の電極層４４上に開口部を有するように第１の絶縁層４３が積層され、更に、この第１の絶縁層４３上に同じく開口部を有する第１の電極層４２が積層される構造となっており、第１の絶縁層４３が、第１の電極層４２と第２の電極層４４の間に挟まれるようになっている。
【００５８】
そして、第１の電極層４２と第１の絶縁層４３を貫通するように設けられた開口部内に、第２の絶縁層４６を備えており、この第２の絶縁層４６には、第１の電極層４２側から第２の電極層４４側に向かうにつれて開口面積が徐々に小さくなるようなテーパーを有する開口部が設けられている。
【００５９】
この第２の絶縁層４６と第２の電極層４４の間に、第３の電極層４５が備えられている。この第３の電極層４５にも開口部が設けられており、この開口部内に、電子放出材料としての電子放出層（電子放出膜）１７を形成している。
【００６０】
ここで、第１の電極層４２は電子が放出されない層であり、第２の電極層４４，第３の電極層４５及び電子放出層１７とは、異なる導電材料を示すが、同じ材料であっても問題はない。また、電子放出材料は導電体が好ましいが，誘電体であっても効果がある。
【００６１】
また、図中、Ｗ１は第２の電極層４４及び電子放出層１７の幅を示し、Ｗ２は第１の電極層４２の幅を示し、Ｗ３は開口部の大きさ（円の場合は径，方形の場合は一辺の長さ）である。また、Ｄ１は第１の電極層４２の厚さ、Ｄ２は絶縁層４３の厚さ、Ｄ３はアノード１２と低電位電極となる第２の電極層４４の間の距離，Ｄ４は第２の電極層４４の厚さ、Ｄ５は第３の電極層４５の厚さである。
【００６２】
Ｖｇは第１の電極層４２と第２の電極層４４（電子放出層１７も含む）の間に印加される電圧である。Ｖａはアノード１２に印加される電位であり、典型的にはＧＮＤとアノード間に印加される電圧、または第２の電極層４４とアノード１２間に印加されている電圧となる。Ｉｅは電子放出電流である。また、ＥｈはＶｇにより形成される電界であり、６は等電位面である。
【００６３】
以上のような構成により、素子を駆動させるためにＶｇ，Ｖａを印加すると、電界Ｅｈが形成され、Ｖｇ，Ｄ２，Ｗ２，形状，絶縁層の誘電率等に基づいて開口部内部の等電位面６の形状が定められる。また、開口部の外では主にＤ３とＶａにより、ほぼ平行な等電位面となる。
【００６４】
そして、本発明の実施の形態に係る電子放出素子の構造・形状によると、図３に示すように等電位面が、電子放出膜１７表面上で凹状に形成される。
【００６５】
これは、主に、第２の絶縁層４６に設けられたテーパー形状の開口部と、第３の電極層４５による効果である。開口部の外側（第１の絶縁層内）における平行な等電位面が、第３の電極層４５及び第３の電極層を覆う絶縁層により持ち上がり、そして、真空に接するテーパー形状の絶縁層によって等電位面に傾きが形成されるからである。
【００６６】
ここで、テーパー形状の開口部を有する第２の絶縁層４６表面から真空領域に出る境界で、等電位面は下側に押さえつけられるために、その部分で等電位面は下に曲がり、結果として電子放出膜表面では等電位面は凹型にくびれた形となる。これは、真空の誘電率に対し、第２の絶縁層の誘電率が高いためである。
【００６７】
図４を参照して、本発明の実施の形態に係る電子放出素子から放出された電子の軌道について説明する。図４は電子放出素子における開口部の中において、放出された電子軌道をＳｉｍｕｌａｔｉｏｎした結果を示したものである。図４（ａ）は本実施の形態の構造の場合、図４（ｂ）は特開平０８−９６７０４号公報などに開示された電子放出素子における放出電子の軌道を比較の意味で示したものである。
【００６８】
図示のように、図４（ｂ）では等電位面は電子放出膜１７側からゲート電極４２側に向かって凸状になっており、真空に放出された電子は外側に軌道を取り、電子放出膜の周囲から放出した電子は、開口部の周囲の絶縁層や第１の電極層に衝突・散乱し、電子の軌道は大きく広がる。さらに、散乱されない電子においても外側に軌道が広がるため、ビーム径は大きくなる。
【００６９】
これに対し、図４（ａ）に示した本発明の素子おいては、電子放出膜１７上に凹状の等電位面が形成されるため、電子放出膜の周囲から放出された場合でも、開口部の周囲の第２の絶縁層や第１の電極層に衝突・散乱することなく開口部の外に出ることができることが分かる。このように、本発明の電子放出素子においては、電子ビームの集束効果を有するが、更に、第２の絶縁層４６の誘電率を第１の絶縁層４３の誘電率よりも大きいものに設定すれば、一層のビーム集束効果が得られる。
【００７０】
開口部から出た電子は、あとはＶａによりＹ方向が加速され蛍光板に衝突する。ビーム広がりに影響するＸ方向は開口部から出たときのＸ方向の初速度Ｖｘの等速度運動で近似できる。
【００７１】
ここで、ビーム径を小さくするのは、散乱成分を抑制すること及びＶｘを小さくすることが重要で、本発明の実施形態では散乱を抑制することができ、かつ、低Ｖｘが実現できる。
【００７２】
なお、その他ビームサイズは電界Ｅｈの増加、Ｖａの低下に伴い広がる傾向にあり、これらのパラメータは、電子放出素子の使用用途に好適な値を選択する設計事項となる。
【００７３】
このように、本発明の実施の形態に係る電子放出素子では、上述のように散乱を抑制して電子を取り出すことが可能なため、放出電子のほぼ全てがＩｅとなり、低電圧でも非常に効率が良い。
【００７４】
また、電子放出素子とアノードの間に歪みが少なく凹型の電位分布が形成されているために、真空中に放出された電子はそのままアノードに向かい、電子ビームの広がりが小さいので、電子ビーム径が小さい。さらに、放出された電子は凹型の電位分布に沿って進むため，周囲の壁に散乱することなく、電子ビームの広がりを設計どおりに抑制することができる。
【００７５】
また、本発明の実施の形態に係る電子放出素子上の電子放出面積は電子放出層１７表面全体であり、電子放出面積が広いために、真空中に存在するイオン衝撃に対して耐久性が良い。
【００７６】
さらに、アノードに向かう電子の軌道を妨げる障害物および、障害となるような電位が存在していないために、放出電子のほぼ全てが電子放出電流となるので、低電圧で高効率な電子放出が可能となる。
【００７７】
さらには、本発明の実施の形態に係る電子放出素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【００７８】
このため、本発明の実施の形態のような電界放出型電子放出素子は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易であるので、ディスプレイ等の画像形成装置への応用が可能である。
【００７９】
尚、ここでは説明の都合上、絶縁層を第１の絶縁層４３と第２の絶縁層４６とで構成した例を説明したが、前述した効果を得る上で、第１の絶縁層の材料と第２の絶縁層の材料を別材料で構成する必要は必ずしもない。そのため、絶縁層を第１の絶縁層の作成プロセスと、第２の絶縁層の作成プロセスとに分ける場合があるが、必ずしも分ける必要はない。従って、第１の絶縁層と第２の絶縁層とが別部材として構成されるものに本発明は限定されない。
【００８０】
そのため、本発明の実施の形態に係る電子放出素子においては、図１等に示すように、開口を有する第１電極（ゲート電極）４２と、第２電極（カソード電極）４４との間に開口を有する絶縁層が配置されており、さらに、該絶縁層の開口が、前記第２の電極側における開口面積よりも大きい開口面積を前記第１の電極層側に有するテーパー形状となっており、そして前記絶縁層と前記第２の電極層との間に、前記電子放出膜の外周（あるいは前記電子放出膜の外周を取り巻く第３電極）が挟まれている構成を持っていれば良い。
【００８１】
そして、絶縁層を複数の絶縁層から構成するか否かは、用いる製造プロセスにより適宜選択すればよい。
【００８２】
また、前述したように電子ビームの集束効果を向上する目的で、第２の絶縁層４６の材料に、第１の絶縁層４３の材料の誘電率よりも高い材料を用いる場合などにおいては、作成プロセスの都合上、絶縁層を第１の絶縁層と第２の絶縁層に分けることが好ましい。この場合においては、構造上に明確な第１の絶縁層と第２の絶縁層との境界領域が形成される場合が多い。
【００８３】
次に、本発明の実施の形態に係る電子放出素子の製造方法の一例について、特に図５を参照して更に詳細に説明する。図５は本発明の実施の形態に係る電子放出素子の製造方法の一例を示す工程図である。なお、本発明はこの製造方法に限定されないことは言うまでも無い。特に、構造の違いによる堆積順序，エッチング方法に関しては実施例においても別途説明する。
【００８４】
まず予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上に第２の電極層４４を積層する。
【００８５】
第２の電極層４４は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。第２の電極層４４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。第２の電極層４４の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００８６】
ついで図５（ａ）に示すように第２の電極層４４に続いて第２の電極層４４上に第３の電極層４５と電子放出層１７を同材料として堆積する。
【００８７】
これら第３の電極層４５及び電子放出層１７は、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００８８】
第３の電極層４５及び電子放出層１７の材料は、例えば、ダイヤモンドを分散した炭素及び炭素化合物、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン等から適宜選択される。好ましくは仕事関数の低いダイヤモンド薄膜、ダイヤモンドライクカーボン等が良い。
【００８９】
第３の電極層４５及び電子放出層１７の膜厚としては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００９０】
なお、電子放出層１７と第２の電極層４４とを積層した後に、まとめてフォトリソグラフィー，エッチング工程を行ってもよい（図５（ｂ））し、それぞれ別々にこの工程を行っても良い。
【００９１】
また、第３の電極層４５及び電子放出層１７を同時に作成せずに、まず、電子放出層１７を堆積せずに第３の電極層４５のみを作成し、開口部を形成した後に第２の電極層４４上に、電子放出層１７として、ダイヤモンド薄膜、またはダイヤモンドライクカーボン等を選択的に堆積するようにしても良い。
【００９２】
ついで、絶縁層４３を堆積する。絶縁層４３は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。望ましい材料としてはＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦ，アンドープダイヤモンドなどの高電界に絶えられる耐圧の高い材料が望ましい。
【００９３】
更に、絶縁層４３に続き第１の電極層４２を堆積する。第１の電極層４２は、第２の電極層４４と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。
【００９４】
第１の電極層４２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から適宜選択される。第１の電極層４２の厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数ｎｍから数百ｎｍの範囲で選択される。
【００９５】
なお、第１の電極層４２と第２の電極層４４は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【００９６】
次に、図５（ｃ）に示すように、フォトリソグラフィー技術により開口部パターン１６を形成する。
【００９７】
そして、図５（ｄ）に示すように、第２の絶縁層を積層させたのちにエッチバック法により、開口部の周辺にテーパー形状を有する第２の絶縁層４６を形成して、素子が完成する。
【００９８】
エッチング工程は平滑かつ垂直なエッチング面が望ましく、それぞれの各層の材料に応じて、エッチング方法を選択すれば良い。ここで、テーパー形状はカソード側の第２の電極層４６に近い側で特に重要である、そのため、ゲート電極である第１の電極層４２に近い側で、第２の絶縁層４６が逆テーパー形状や垂直形状であったり、もしくはゲートである第１の電極層４２に近い側で第２の絶縁層４６が無い場合であっても、本発明の効果を損なわずに有効である。
【００９９】
電子放出層１７のエッチバックの際に、第２の電極層４４と比べてオーバーエッチングし、電子放出層１７の上面を第２の電極層４４の上面すなわち第２の絶縁層４６の下面よりも低くすることによって、さらに等電位面を凹型にすることが可能となり、より好ましい形態となる。
【０１００】
上述のように、最後に、第２の電極層４４に電子放出層１７を選択堆積する製法もある。このときは第３の電極層４５は第２の絶縁層４６の下にあらかじめ形成しておく必要がある。
【０１０１】
第２の電極層４４（電子放出層１７も含む）の幅Ｗ１は、素子を構成する材料や抵抗値、第２の電極層４４の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。通常、Ｗ１は数百ｎｍから数百μｍの範囲から選択される。
【０１０２】
第１の電極層４２の幅Ｗ２は、素子を構成する材料や抵抗値、電子放出素子の配置により適宜設定される。通常、Ｗ２は数百ｎｍから数百μｍの範囲から選択される。
【０１０３】
また、図６に示すように上記開口部を複数個並べて１画素を形成することもできる。
【０１０４】
開口部の大きさＷ３は、素子を構成する材料や抵抗値、電子放出素子の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。通常、Ｗ３は数百ｎｍから数十μｍの範囲から選択される。本発明の実施の形態では、ビーム径をより小さくすることに大きな効果があり、Ｗ１−Ｗ３が小さくなるほどその効果が大きくなる。
【０１０５】
次に、本発明の実施の形態に係る電子放出素子を適用した応用例について説明する。本発明の実施の形態に係る電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置を構成できる。
【０１０６】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。以下単純マトリクス配置について詳述する。
【０１０７】
以下、本発明の実施の形態に係る電子放出素子を複数配して得られる電子源について、図７を用いて説明する。
【０１０８】
図７において、９１は電子源基体であり、９２はＸ方向配線であり、９３はＹ方向配線であり、９４は本発明の実施の形態に係る電子放出素子であり、９５は結線である。
【０１０９】
ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線９２と同様に形成される。これらｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１１０】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線９２を形成した基体９１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線９２とＹ方向配線９３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線９２とＹ方向配線９３は、それぞれ外部端子として引き出されている。
【０１１１】
電子放出素子９４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配線９３と導電性金属等からなる結線９５によって電気的に接続されている。
【０１１２】
Ｘ方向配線９２とＹ方向配線９３を構成する材料、結線９５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極（第１の電極層４２，第２の電極層４４）の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【０１１３】
Ｘ方向配線９２には、Ｘ方向に配列した電子放出素子９４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線９３には、Ｙ方向に配列した電子放出素子９４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１１４】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【０１１５】
次に、このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図８を用いて説明する。図８は、画像形成装置の表示パネルの一例を示す模式図である。
【０１１６】
図８において、９１は電子放出素子を複数配した電子源基体、１０１は電子源基体９１を固定したリアプレート、１０６はガラス基体１０３の内面に画像形成部材である蛍光体としての蛍光膜１０４とメタルバック１０５等が形成されたフェースプレートである。
【０１１７】
１０２は支持枠であり、支持枠１０２には、リアプレート１０１，フェースプレート１０６がフリットガラス等を用いて接続されている。１０７は外囲器であり、例えば、大気中あるいは窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【０１１８】
９４は、図１における電子放出素子に相当する。９２，９３は、電子放出素子の一対の素子電極（第１の電極層４２，第２の電極層４４）と接続されたＸ方向配線及びＹ方向配線である。
【０１１９】
外囲器１０７は、上述の如く、フェースプレート１０６、支持枠１０２、リアプレート１０１で構成される。ここで、リアプレート１０１は主に基体９１の強度を補強する目的で設けられるため、基体９１自体で十分な強度を持つ場合は別体のリアプレート１０１は不要とすることができる。即ち、基体９１に直接支持枠１０２を封着し、フェースプレート１０６、支持枠１０２及び基体９１で外囲器１０７を構成しても良い。
【０１２０】
一方、フェースプレート１０６とリアプレート１０１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器１０７を構成することもできる。
【０１２１】
なお、本発明の実施の形態に係る電子放出素子を用いた画像形成装置では、放出した電子軌道を考慮して電子放出素子９４上部に蛍光体（蛍光膜１０４）をアライメントして配置する。
【０１２２】
図９は、本件のパネルに使用した蛍光膜１０４を示す模式図である。カラーの蛍光膜の場合は、蛍光体の配列により図９（ａ）に示すブラックストライプあるいは図９（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材１１１と蛍光体１１２とから構成した。
【０１２３】
ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体８５間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１０４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【０１２４】
ガラス基体１０３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。
【０１２５】
蛍光膜１０４の内面側には、通常、メタルバック１０５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート１０６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜１０４を保護すること等である。
【０１２６】
メタルバック１０５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを、真空蒸着等を用いて堆積させることで作製できる。
【０１２７】
フェースプレート１０６には、更に蛍光膜１０４の導電性を高めるため、蛍光膜１０４の外面側に透明電極（不図示）を設けてもよい。
【０１２８】
本発明の実施の形態においては、電子放出素子９４の直上に電子ビームが到達するため、電子放出素子９４の直上に蛍光膜１０４が配置されるように、位置合わせされて構成される。
【０１２９】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【０１３０】
真空封止工程は、外囲器（パネル）１０７を加熱して、８０〜２５０℃に保持しながら、イオンポンプやソープションポンプなどの排気装置によって、排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。
【０１３１】
外囲器１０７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。これは、外囲器１０７の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器１０７内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。
【０１３２】
ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器１０７内の雰囲気を維持するものである。
【０１３３】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１３４】
すなわち、高圧端子１１３を介してメタルバック１０５、あるいは透明電極（不図示）に高圧（Ｖａ）を印加して、電子ビームを加速する。
【０１３５】
加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【０１３６】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図１２を用いて説明する。
【０１３７】
図１２において、１２１は画像表示パネル、１２２は走査回路、１２３は制御回路、１２４はシフトレジスタである。また、１２５はラインメモリ、１２６は同期信号分離回路、１２７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１３８】
表示パネル１２１は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１３９】
端子Ｄｙ１乃至Ｄｙｎには、前記走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【０１４０】
走査回路１２２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１２１の端子Ｄｘ１ないしＤｘｍと電気的に接続される。
【０１４１】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１２３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合すことにより構成することができる。
【０１４２】
直流電圧源Ｖｘは、本例の場合には、電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するように設定されている。
【０１４３】
制御回路１２３は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる機能を有する。制御回路１２３は、同期信号分離回路１２６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１４４】
同期信号分離回路１２６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。
【０１４５】
同期信号分離回路１２６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１２４に入力される。
【０１４６】
シフトレジスタ１２４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１２３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１２４のシフトクロックであるということもできる。）。
【０１４７】
シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１２４より出力される。
【０１４８】
ラインメモリ１２５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１２３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変調信号発生器１２７に入力される。
【０１４９】
変調信号発生器１２７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応じて電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１２１内の電子放出素子に印加される。
【０１５０】
前述したように、本発明の実施の形態に係る電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。
【０１５１】
即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。
【０１５２】
このことから、本素子に電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、印加電圧Ｖｆを変化させる事により出力電子ビームの強度を制御することが可能である。また、本素子にパルス電圧を印加する場合、パルスの高さＰｈを変化させる事により電子ビーム強度を、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１５３】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１２７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１５４】
パルス幅変調方式を実施するに際しては、変調信号発生器１２７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１５５】
シフトレジスタ１２４やラインメモリ１２５は、デジタル信号式のものをもアナログ信号式のものをも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行われれば良いからである。
【０１５６】
デジタル信号式を用いる場合には、同期信号分離回路１２６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１２６の出力部にＡ／Ｄ変換器を設ければ良い。
【０１５７】
これに関連してラインメモリ１２５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１２７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１２７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。
【０１５８】
パルス幅変調方式の場合、変調信号発生器１２７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０１５９】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１２７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１６０】
このような構成をとり得る本発明の実施の形態に係る電子放出素子を適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１６１】
高圧端子Ｈｖを介してメタルバック１０５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜１０４に衝突し、発光が生じて画像が形成される。
【０１６２】
なお、ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。
【０１６３】
入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１６４】
また、本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０１６５】
【実施例】
以下、上記実施の形態に基づくより具体的な実施例を詳細に説明する。
【０１６６】
（実施例１）
本実施の形態における基本的な構成及び製造方法については、上述の説明で引用した図１，図２及び図５に示したものと同一である。以下に、本実施例に係わる電子放出素子の製造工程を詳細に説明する。
【０１６７】
（工程１）
まず、図５（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法により第２の電極層４４として厚さ５００ｎｍのＴａ、ＣＶＤ法により低抵抗のダイヤモンド膜を含むダイヤモンドライクカーボンの電子放出層１７（第３の電極層４５でもある）を第２の電極層４４上に１００ｎｍ程度堆積した。反応ガスはＣＨ4とＨ2の混合ガスを用いた。
【０１６８】
（工程２）
次に、図５（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、電子放出層をＯ2でドライエッチングした後にＴａ電極層をＣＦ4系のガスでそれぞれドライエッチングした。
【０１６９】
（工程３）
絶縁層４３として厚さ５００ｎｍのＳｉＯ2、第１の電極層４２として厚さ１００ｎｍのＴａをこの順で堆積した。次いで工程２のフォトリソグラフィーと同様にパターニングし、開口部をドライエッチングで形成した。このとき絶縁分離も同様に行うため２回のフォトリソグラフィー＆エッチング工程を通した。
【０１７０】
（工程４）
そして、図５（ｄ）に示すように第２の絶縁層としてＳｉＯ2をＰ−ＣＶＤ法により２００ｎｍ堆積させた後にエッチバック法によりＡｒ／ＣＨＦ3／ＣＦ4系のガスで、６６．５Ｐａ、ＲＦパワー８００Ｗでエッチングした。
【０１７１】
以上のようにして作製した電子放出素子を、図３に示すようにＶａを印加して駆動した。
【０１７２】
駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、電子放出素子とアノード１２との距離Ｄ３を１ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径２００μｍとなった。
【０１７３】
ここでは、図２に示すように電子放出部をほぼ円形の開口部で記述しているが特に限定されず、例えば図１０の平面図に示すように、ライン状に形成しても構わない。
【０１７４】
断面形状は開口部の場合と同様であり、第２の絶縁層４６が周辺テーパー上に存在する。この時も同様な効果が得られ、ビーム径は小さくできた。作成方法はパターニング形状を変えるだけで、全く同様である。ラインパターンを複数並べることも可能で放出面積を大きくとることが可能となる。
【０１７５】
（実施例２）
実施例２として、第３の電極層４５と電子放出層１７を異なる材料としたときの構成及び作成方法について述べる。
【０１７６】
図１１に本実施例に係わる電子放出素子の製造方法の一例を示す。以下に、本実施例に係わる電子放出素子の製造工程を詳細に説明する。
【０１７７】
（工程１）
まず、図１１（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法により第２の電極層４４として厚さ５００ｎｍのＴｉ及び第３の電極層４５としてＴａを１００ｎｍ堆積させた。
【０１７８】
（工程２）
次に、図１１（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、Ｔａ電極層とＴｉ電極層をＣＦ4系のガスでそれぞれドライエッチングした。
【０１７９】
（工程３）
次に、図１１（ｃ）に示すように、絶縁層４３として厚さ５００ｎｍのＳｉＯ2、第１の電極層４２として厚さ１００ｎｍのＴａをこの順で堆積した。次いで工程２のフォトリソグラフィーと同様にパターニングし、開口部をドライエッチングで形成した。このとき絶縁分離も同様に行うため２回のフォトリソグラフィー＆エッチング工程を通した。
【０１８０】
（工程４）
次に、図１１（ｄ）に示すように第２の絶縁層４６としてＳｉＯ2をＰ−ＣＶＤ法によって２００ｎｍ堆積させた後に、エッチバック法によりＡｒ／ＣＨＦ3／ＣＦ4系のガスで、６６．５Ｐａ、ＲＦパワー８００Ｗでエッチングした。さらに第３の電極層４５であるＴｉ電極をエッチングして、下地Ｔａ層を開口部の中央に露出させた。
【０１８１】
（工程５）
次に、図１１（ｅ）に示すようにＣＶＤ法により低抵抗のダイヤモンド膜を含むダイヤモンドライクカーボンの電子放出層１７を第３の電極層４５上に５０ｎｍ程度選択堆積した。反応ガスはＣＨ4とＨ2の混合ガス及び酸素を用いた。
【０１８２】
以上のようにして作製した電子放出素子を、図３のように配置して、駆動した。駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、第２の電極層４４及び第３の電極層４５は０Ｖであり、電子放出層１７も０Ｖである。なお、電子放出層１７とアノード１２との距離Ｄ３を１ｍｍとした。
【０１８３】
ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径２００μｍとなった。
【０１８４】
また、下地電極である第２の電極層４４及び第３の電極層４５で低抵抗配線が実現できるため高速駆動が可能となった。
【０１８５】
（実施例３）
実施例３として、第２の絶縁層４６の部分の誘電率を、第１の絶縁層４３の部分の誘電率よりも高くした例を示す。
【０１８６】
本実施例では、第２の絶縁層４６をＳｉＮとすることによって、第１の絶縁層４３を形成しているＳｉＯ2の誘電率３．９と比べてＳｉＮは誘電率が７と大きく、電子放出膜１７表面の等電位面をより凹型に形成できた。なお、本実施例では実施例１と同様な作成方法で、第２の絶縁層４６の形成にプラズマＣＶＤによるＳｉＮを用いた。
【０１８７】
以上のようにして作製した電子放出素子を、図３のように配置して、駆動した。
【０１８８】
駆動電圧は、Ｖｇ＝１０Ｖ、Ｖａ＝５ｋＶ、電子放出層１７とアノード１２との距離Ｄ３を１ｍｍとした。ここで、アノード１２として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体のピーク輝度の１０％の領域までのサイズとした。その結果、ビーム径１８０μｍとなり，さらにビーム径を小さくすることができた。
【０１８９】
（実施例４）
実施例１〜３の電子放出素子で画像形成装置を作製した。一例として、実施例１の素子で作製した場合について示す。
【０１９０】
実施例１の素子を１０×１０のＭＴＸ状に配置した。配線は、図７に示すようにＸ側を第１の電極層４２にＹ側を第２の電極層４４に接続した。素子は、横３００μｍ、縦３００μｍのピッチで配置した。素子上部には蛍光体を配置した。この結果、マトリクス駆動が可能で高精細な画像形成装置が形成できた。
【０１９１】
【発明の効果】
以上説明したように、本発明は、電子ビーム径が小さく、電子放出面積が大きく、低電圧で高効率な電子放出が可能で、製造プロセスが容易な電子放出素子を提供できる。
【０１９２】
また、このような電子放出素子を電子源や画像形成装置に適用すると、性能に優れた電子源及び画像形成装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電子放出素子の模式的断面図である。
【図２】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図３】本発明の実施の形態に係る電子放出素子を駆動させた時の様子を示す等電位線を含む模式図である。
【図４】放出された電子の電子軌道を示す模式図である。
【図５】本発明の実施の形態に係る電子放出素子の製造工程図である。
【図６】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図７】本発明の実施の形態に係る電子源の模式的平面図である。
【図８】本発明の実施の形態に係る画像形成装置の模式的（一部破断）斜視図である。
【図９】蛍光膜の一例を示す模式図である。
【図１０】本発明の実施の形態に係る電子放出素子の模式的平面図である。
【図１１】本発明の実施例２に係わる電子放出素子の製造工程図である。
【図１２】本発明の実施の形態に係る画像形成装置の駆動回路図である。
【図１３】従来技術に係る電子放出素子の模式的断面図である。
【図１４】従来技術に係る電子放出素子の製造工程図である。
【図１５】従来技術に係る（収束電極を備えた）電子放出素子の模式的断面図である。
【図１６】従来技術に係る電子放出素子の模式的断面図である。
【図１７】従来技術に係る（ＭＩＭ型）電子放出素子の模式的断面図である。
【図１８】従来技術に係る電子放出素子を画像形成装置に応用する場合の説明図である。
【符号の説明】
１ 基板
２ ゲート電極層
３ 絶縁層
４ カソード電極層
５ マイクロチップ
６ 等電位面
７ 犠牲層
８ マイクロチップ材料
９ 収束電極
１１ ゲート電極層
１２ アノード
１３ 蛍光体
１４ 電子放出素子
１６ 開口部パターン
１７ 電子放出層
４２ 第１の電極層
４３ 第１の絶縁層
４４ 第２の電極層
４５ 第３の電極層
４６ 第２の絶縁層
８５ 蛍光体
９１ 基体
９２ Ｘ方向配線
９３ Ｙ方向配線
９４ 電子放出素子
９５ 結線
１０１ リアプレート
１０２ 支持枠
１０３ ガラス基体
１０４ 蛍光膜
１０５ メタルバック
１０６ フェースプレート
１０７ 外囲器
１１１ 黒色導電材
１１２ 蛍光体
１１３ 高圧端子
１２１ 表示パネル
１２２ 走査回路
１２３ 制御回路
１２４ シフトレジスタ
１２５ ラインメモリ
１２６ 同期信号分離回路
１２７ 変調信号発生器
Claims (8)
- ゲート電極及びカソード電極と、
前記ゲート電極と前記カソード電極の間に挟まれた絶縁層と、
前記ゲート電極および前記絶縁層を貫通するように設けられた開口部と、
該開口部内に配置され、前記カソード電極に接続される電子放出材料とを有する電子放出素子であって、
前記開口部内に、前記ゲート電極側の開口面積が、前記カソード電極側の開口面積よりも大きくなるようなテーパー形状の開口部を有し前記絶縁層とは異なる材料からなる絶縁部を備え、
該絶縁部と前記カソード電極との間には、開口部を有する電極部が備えられ、該電極部の開口部内に、前記電子放出材料が配置されていることを特徴とする電子放出素子。 - 前記電子放出材料の表面は、前記絶縁部と前記電極部との境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする請求項１に記載の電子放出素子。
- ゲート電極及びカソード電極と、
前記ゲート電極と前記カソード電極の間に配置された絶縁層と、
前記ゲート電極に配置された第１の開口と、
前記絶縁層に配置され、前記第１の開口と連通する第２の開口と、
前記第２の開口内に配置され、前記カソード電極に接続される電子放出膜と、を備えた電子放出素子であって、
前記第２の開口内に、前記ゲート電極側における開口面積が、前記カソード電極側における開口面積よりも大きくなるテーパー形状の第３の開口を有し前記絶縁層とは異なる材料からなる絶縁部を有し、
前記絶縁部と前記カソード電極との間に、前記電子放出膜の外周が挟まれていることを特徴とする電子放出素子。 - 前記電子放出膜の前記第３の開口内に位置する表面は、前記絶縁部と前記電子放出膜とが接する境界面と同一面あるいは前記境界面より前記カソード電極側に位置することを特徴とする請求項３に記載の電子放出素子。
- 前記絶縁部の誘電率が、前記絶縁層の誘電率よりも大きいことを特徴とする請求項１〜４のいずれか一つに記載の電子放出素子。
- 請求項１〜５のいずれか一つに記載の電子放出素子が複数個配置されることを特徴とする電子源。
- 請求項６に記載の電子源と、
該電子源から放出された電子が衝突されることで画像を形成する画像形成部材と、を備えることを特徴とする画像形成装置。 - 画像形成装置を有するテレビジョンであって、
前記画像形成装置は、請求項７に記載される画像形成装置であることを特徴とするテレビジョン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001270703A JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
| US09/949,722 US6683408B2 (en) | 2000-09-14 | 2001-09-12 | Electron-emitting device, electron source and image-forming apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280353 | 2000-09-14 | ||
| JP2000-280353 | 2000-09-14 | ||
| JP2001270703A JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002163976A JP2002163976A (ja) | 2002-06-07 |
| JP3689656B2 true JP3689656B2 (ja) | 2005-08-31 |
Family
ID=26600023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001270703A Expired - Fee Related JP3689656B2 (ja) | 2000-09-14 | 2001-09-06 | 電子放出素子及び電子源及び画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6683408B2 (ja) |
| JP (1) | JP3689656B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3535871B2 (ja) * | 2002-06-13 | 2004-06-07 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法 |
| KR20040010026A (ko) * | 2002-07-25 | 2004-01-31 | 가부시키가이샤 히타치세이사쿠쇼 | 전계방출형 화상표시장치 |
| JP4154356B2 (ja) | 2003-06-11 | 2008-09-24 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及びテレビ |
| JP2006073516A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Sdi Co Ltd | 電子放出素子及びその製造方法 |
| JP4667031B2 (ja) | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法 |
| US8576211B2 (en) * | 2006-01-24 | 2013-11-05 | Ricoh Company, Ltd. | Electronic element, current control device, arithmetic device, and display device |
| KR100787235B1 (ko) * | 2006-05-19 | 2007-12-21 | 삼성에스디아이 주식회사 | 발광 장치와 이 발광 장치의 전자 방출 유닛 제조 방법 및이 발광 장치를 백 라이트 유닛으로 사용하는 액정 표시장치 |
| TW200829074A (en) * | 2006-12-29 | 2008-07-01 | Tatung Co Ltd | Field emitting display apparatus |
| JP5605754B2 (ja) * | 2010-09-01 | 2014-10-15 | 富士ゼロックス株式会社 | 帯電装置及び画像形成装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203731A (en) * | 1990-07-18 | 1993-04-20 | International Business Machines Corporation | Process and structure of an integrated vacuum microelectronic device |
| US5696028A (en) * | 1992-02-14 | 1997-12-09 | Micron Technology, Inc. | Method to form an insulative barrier useful in field emission displays for reducing surface leakage |
| US5572042A (en) * | 1994-04-11 | 1996-11-05 | National Semiconductor Corporation | Integrated circuit vertical electronic grid device and method |
| JP3409468B2 (ja) | 1994-09-28 | 2003-05-26 | ソニー株式会社 | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
| EP0690467B1 (en) | 1994-07-01 | 1999-11-10 | Sony Corporation | Fluorescent screen structure and field emission display and methods for manufacturing these |
| JPH0896704A (ja) | 1994-09-28 | 1996-04-12 | Sony Corp | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
| JPH08264109A (ja) | 1995-03-20 | 1996-10-11 | Sony Corp | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
| JP3097561B2 (ja) * | 1995-07-26 | 2000-10-10 | ヤマハ株式会社 | 電界放出陰極及び電界放出型素子の製造方法 |
| US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
| JPH10289650A (ja) | 1997-04-11 | 1998-10-27 | Sony Corp | 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置 |
| US6004830A (en) * | 1998-02-09 | 1999-12-21 | Advanced Vision Technologies, Inc. | Fabrication process for confined electron field emission device |
-
2001
- 2001-09-06 JP JP2001270703A patent/JP3689656B2/ja not_active Expired - Fee Related
- 2001-09-12 US US09/949,722 patent/US6683408B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002163976A (ja) | 2002-06-07 |
| US6683408B2 (en) | 2004-01-27 |
| US20020030436A1 (en) | 2002-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741764B2 (ja) | 電子放出素子 | |
| JP3969981B2 (ja) | 電子源の駆動方法、駆動回路、電子源および画像形成装置 | |
| KR100435018B1 (ko) | 전자빔 장치 | |
| JP3774682B2 (ja) | 電子放出素子、電子源および画像形成装置 | |
| US6278233B1 (en) | Image forming apparatus with spacer | |
| KR100211710B1 (ko) | 전자원 및 이를 사용하는 화상 형성 장치와 전자원의 제조 및 구동 방법 | |
| JP3689656B2 (ja) | 電子放出素子及び電子源及び画像形成装置 | |
| JP3969985B2 (ja) | 電子源及び画像形成装置の駆動方法、並びに画像形成装置 | |
| US20020003401A1 (en) | Image forming apparatus for forming image by electron irradiation | |
| US6847337B2 (en) | Driving apparatus and driving method for an electron source and driving method for an image-forming apparatus | |
| JP4810010B2 (ja) | 電子放出素子 | |
| JP2003016907A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
| JP2003016913A (ja) | 電子放出素子，電子源及び画像形成装置並びに電子放出素子の製造方法 | |
| JP2003092056A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JPH08162001A (ja) | 電子源基板、電子源、画像形成装置及びそれらの製造方法 | |
| JP2003016919A (ja) | 電子放出素子、電子源、電子源集合体および画像形成装置 | |
| JPH0883579A (ja) | 画像形成装置およびその製造方法 | |
| JP2002124176A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
| JP2003016909A (ja) | 電子放出素子、電子源および画像形成装置 | |
| JP2003016910A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
| JP3652159B2 (ja) | 画像形成装置 | |
| JPH0955161A (ja) | 表面伝導型電子放出素子、電子源基板および画像形成装置並びにそれらの製造方法 | |
| JP2003016906A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP3174482B2 (ja) | 電子放出素子を用いた画像形成装置の作製方法 | |
| JP2001297690A (ja) | 電子源及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |