JP2002056771A

JP2002056771A - 電子放出素子、電子源及び画像形成装置

Info

Publication number: JP2002056771A
Application number: JP2001149455A
Authority: JP
Inventors: Shin Kitamura; 伸北村; Yoshiyuki Osada; 芳幸長田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-05-30
Filing date: 2001-05-18
Publication date: 2002-02-22
Anticipated expiration: 2021-05-18
Also published as: KR100417153B1; US6933664B2; EP1160819A2; EP1160819B1; US20020047562A1; KR20010110131A; KR20030072265A; DE60134699D1; JP3658342B2; KR20030072264A; US6624589B2; EP1160819A3; US20030209992A1; KR100435013B1

Abstract

(57)【要約】【課題】電子ビーム径が小さく、電子放出面積が大き
く、低電圧で高効率な電子放出が可能で、製造プロセス
が容易な電界放出型の電子放出素子、電子源及び画像形
成装置を提供する。【解決手段】電子放出素子は、基板１上に配置された
ゲート電極２と、ゲート電極２上に配置された絶縁層３
と、絶縁層３上に配置されたカソード電極４と、を有
し、カソード電極４は、ゲート電極２と絶縁層３とが積
層される方向に対して実質的に垂直な、第１の面と第２
の面を有しており、そして、カソード電極４の前記第１
の面は、絶縁層３に接しており、カソード電極４に印加
する電位よりも高い電位をゲート電極２に印加すること
により、前記第２の面の電子放出層１７から電子を放出
することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、電
子源、画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型電子放出素子（以下、ＦＥ型と称する）や、
金属／絶縁層／金属型電子放出素子（以下、ＭＩＭ型と
称する）や、表面伝導型電子放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．ＥＤ
Ｃｏｎｆ．，５１９（１９８３））等が報告されてい
る。

【０００７】

【発明が解決しようとする課題】電子放出素子を画像形
成装置（特にはディスプレイ）に応用するには、蛍光体
を十分な輝度で発光させる放出電流を得る事が必要であ
る。また、ディスプレイの高精細化のためには蛍光体に
照射される電子ビームの径が小さいものである事が要求
される。そして製造し易いという事が重要である。

【０００８】従来のＦＥ型の例として所謂「Ｓｐｉｎｄ
ｔ型」の電子放出素子を図３９に示す。図３９におい
て、１は基板、４はカソード電極（カソード電極）の
層、３は絶縁層、２はゲート電極（高電位電極）の層、
５はマイクロチップ、６は等電位面である。曲率ｒを有
するマイクロチップ５とゲート電極２の層間にバイアス
すると、マイクロチップ５先端から電子が放出されアノ
ードに向かう。放出電子の量は、ゲート電極２の層とマ
イクロチップ５先端の距離ｄ、ゲート電極２の層とマイ
クロチップ５間の電圧Ｖｇ及び放出部材料（マイクロチ
ップ５）の仕事関数などにより決定される。つまり、ゲ
ート電極２の層とマイクロチップ５間の距離ｄを制御よ
く作製する事が素子の性能を決定する要素となる。

【０００９】Ｓｐｉｎｄｔ型の電子放出素子の一般的な
製造工程を図４０に示す。この図に沿って製造工程を説
明すると、まず、ガラス等からなる基板１上に、Ｎｂ等
からなるカソード電極４の層、ＳｉＯ₂等からなる絶縁
層３、Ｎｂ等からなるゲート電極２の層をこの順に積層
する。その後反応性イオンエッチング法により、ゲート
電極２の層及び絶縁層３を貫通する円形の微細孔を形成
する（図４０（ａ））。

【００１０】その後、アルミニウム等からなる犠牲層７
をゲート電極２の層上に斜方蒸着等により成膜する（図
４０（ｂ））。

【００１１】このようにして形成した構造に、真空蒸着
法によりモリブデン等のマイクロチップ材料８を堆積す
る。ここで犠牲層７上の堆積物が堆積の進行とともに微
細孔を塞いでいき、微細孔内にマイクロチップ５が円錐
状に形成される（図４０（ｃ））。

【００１２】最後に犠牲層７を溶解する事により、マイ
クロチップ材料８をリフトオフして、素子を完成させる
（図４０（ｄ））。

【００１３】しかし、このような製造方法では距離ｄを
再現よく制御する事が困難である。そのため、距離ｄが
ばらつくことにより、素子ごとの放出電流量のバラツキ
が生じる場合がある。また、リフトオフの際に生じた金
属片等がマイクロチップ５とゲート電極２の層との間を
短絡した状態で素子を駆動してしまうと、前記短絡部で
熱が発生し、短絡部及びその周囲の放電破壊が起こる場
合がある。その場合、有効な電子放出領域が減少してし
まう。上記のような放出電子量のバラツキを有する複数
の素子を用いた画像形成装置（特にはディスプレイ）
は、輝度ムラを引き起こし、ディスプレイとして低い性
能の物となる。

【００１４】さらに、Ｓｐｉｎｄｔ型の素子では、極め
て狭い領域から電子が放出されるために、蛍光体を発光
させるために放出電流密度を大きくすると、電子放出部
（マイクロチップ）の熱的な破壊を誘起し、素子の寿命
を制限する場合がある。また、真空中に存在するイオン
がマイクロチップ先端を集中的にスパッタし、素子の寿
命を縮める事もある。

【００１５】なお、真空中に放出された電子は等電位面
と直行して進行するが、図３９のような構成では、等電
位面６はマイクロチップ５の外周形状に沿って孔内に形
成される事になる。このためマイクロチップ５先端から
放出された電子は広がる傾向がある。放出された電子の
一部はゲート電極２の層に吸収され、アノードに到達す
る電子量が減少する。ゲート電極２の層に吸収される電
子量は、距離ｄを小さくすると増大する傾向にある。

【００１６】このような欠点を克服するために、様々な
例が提案されている。

【００１７】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極９を配置した例がある。図４１
は収束電極付きＦＥ型素子の構成図である。この例では
放出された電子ビームを収束電極９の電位により絞って
いるが、この例では上記のような製造工程よりもさらに
複雑な工程が必要となり、製造コストの増大を招く。

【００１８】収束電極を配置せずに電子ビーム径を小さ
くする例としては特開平８−２６４１０９号公報に記載
されたものがある。この構成を図４２に示す。この例は
孔内に配置した薄膜１０から電子放出を行なわせるた
め、電子放出面上に平坦な等電位面６ａが形成され電子
ビームの広がりが小さくなるというものである。しか
し、この例では孔内に電子放出部があり、従来通り電子
放出面上方にゲート電極２の層が存在するために、孔周
辺には、孔深さとゲート電極２の層間距離に相関した等
電位面６ｂの分布が形成される。このためスピント型程
ではないが、やはり放出された電子は広がる傾向にあ
り、放出された電子の一部はゲート電極２の層に吸収さ
れるという問題は解決されていない。

【００１９】電子放出効率を向上させる例としては特開
平１０−２８９６５０号公報記載のもの等がある。図４
３に構成を示す。カソード電極４の層に対し、ゲート電
極２の層および第２ゲート電極１１の層に正の電位を印
加（但し、０＜｜Ｖｇ１｜≦｜Ｖｇ２｜）する事により
カソード電極４の層から放出される電子量を増大させて
いるが、やはり放出された電子は広がる傾向にある。

【００２０】同じく電子放出効率を向上させる例として
は、Ａｌ陽極酸化により作製した微細孔内に針状電極を
配置する事で、カソード電極の密度を高くし、単位面積
あたりの電子放出量を大きくした報告がある（特開平０
５−２１１０２９号公報）。

【００２１】この例でも放出された電子は広がる傾向に
あり、微細孔内にカソード電極を配置するという複雑な
作製方法を必要とする。

【００２２】一方、ＭＩＭ型は、図４４のようにカソー
ド電極（下部電極）４とゲート電極（上部電極）２の間
に絶縁層３を配置し、両電極４，２間に電圧を印加して
電子を取り出す構造である。内部電界方向と放出される
電子の方向が一致し、かつ放出面での電位分布に歪みが
ないために、小さい電子ビーム径が実現できるが、絶縁
層３とゲート電極２で電子の散乱が起こるために効率が
悪いのが一般的である。

【００２３】従来の表面伝導型電子放出素子の例を図４
５に示す（これまでの電子放出素子は断面図で示してき
たが、この例は平面図で示した。）。図４５において、
１は基板、４はカソード電極（素子陰極）、２はゲート
電極（素子陽極）、２３は導電性膜、２４は電子放出部
である。表面伝導型電子放出素子においても、一般に電
子放出効率と電子ビーム径の関係はトレードオフであ
る。個別の解決策として、高効率化に関する提案（特開
平９−８２２１４号公報）および電子ビームの収束の提
案（特開平２−１１２１２５号公報）等がある。

【００２４】電子放出素子を画像形成装置として応用し
た例を図４６に示す。ゲート電極２のラインとカソード
電極４のラインがマトリクス状に配列され、両ラインの
交差部に電子放出素子１４が配置され、情報信号に応じ
て、選択された交差部にある電子放出素子１４から電子
が放出され、アノード１２の電圧により加速されて蛍光
体１３に入射する。いわゆる３極タイプのデバイスであ
る。

【００２５】また、図４７に示すように、電子放出素子
１４とアノード１２との間に、変調電極１５（グリッド
とも呼ぶ）を追加し、この電極に情報信号に応じた電圧
を印加し、電子放出素子１４からの電子流を制御する４
極タイプの構成もある。

【００２６】４極タイプには、変調電極１５を電子放出
素子１４に位置合わせして設置する煩わしさを改善する
ために、図４８，図４９（図４９は図４８のＡ−Ａ’断
面）のように電子放出素子１４に対し、絶縁層３を介し
て裏側に変調電極１５を配置した提案もある（例えば特
開平３−２０９４１号公報）。

【００２７】以上のような電子放出素子をディスプレイ
等の画像形成装置に応用する事を考えた場合には、
（１）電子ビーム径が小さい、（２）電子放出面積が大
きい、（３）低電圧で高効率な電子放出が可能、（４）
製造プロセスが容易である事、が必要であるが、従来の
電子放出素子ではこれらの課題を同時に満たす事は困難
であった。

【００２８】本発明は上記の課題を解決するためになさ
れたもので、その目的とするところは、電子ビーム径が
小さく、電子放出面積が大きく、低電圧で高効率な電子
放出が可能で、製造プロセスが容易な電界放出型の電子
放出素子、電子源及び画像形成装置を提供することにあ
る。

【００２９】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子放出素子にあっては、基板上に配置され
た第１の電極と、前記第１の電極上に配置された絶縁層
と、前記絶縁層上に配置された第２の電極と、を有する
電子放出素子であって、前記第２の電極は、前記第１の
電極と前記絶縁層とが積層される方向に対して実質的に
垂直な、第１の面と第２の面とを有しており、前記第２
の電極の前記第１の面は、前記絶縁層に接しており、前
記第２の電極に印加する電位よりも高い電位を前記第１
の電極に印加することにより、前記第２の面から電子を
放出することを特徴とするものである。

【００３０】また、上記目的を達成するために本発明の
電子放出素子にあっては、基板上に配置された第１の電
極と、前記第１の電極上に配置された絶縁層と、前記絶
縁層上に配置された第２の電極と、を有する電子放出素
子であって、前記第２の電極は、前記絶縁層に接する第
１の面と、該第１の面に対向する第２の面と、を有して
おり、前記第２の電極に印加する電位よりも高い電位を
前記第１の電極に印加することにより、前記第２の面か
ら電子を放出することを特徴とするものである。

【００３１】したがって、本発明の電子放出素子と対向
してアノードを配置することで、電子放出装置あるいは
画像形成装置を作成した場合には、電子放出素子とアノ
ードの間に歪みが少なく平坦な電位分布が形成される。
そのため、真空中に放出された電子はそのままアノード
に向かい、電子ビームの広がりを抑えることができ、そ
の結果、電子ビーム径を小さくすることができる。

【００３２】また、電子放出面積が低電位が印加される
カソード電極のアノード側表面全体であるために、電子
放出面積が大きく、真空中に存在するイオン衝撃に対し
て耐久性が良い。

【００３３】さらに、アノードに向かう電子の軌道を妨
げる障害物および、障害となるような電位が存在してい
ないために、放出電子のほぼ全てが電子放出電流となる
ので、低電圧で高効率な電子放出が可能となる。

【００３４】そして、基板上に、高電位が印加されるゲ
ート電極、絶縁層、低電位が印加されるカソード電極の
順で積層を繰り返した非常に単純な構成であり、製造プ
ロセスが容易である。

【００３５】このため、本発明の特徴を備えた電界放出
型電子放出素子は、電子ビーム径が小さく、電子放出面
積が大きく、低電圧で高効率な電子放出が可能で、製造
プロセスが容易であるので、ディスプレイ等の画像形成
装置への応用が可能である。

【００３６】したがって、本発明の電子放出素子を応用
した電子放出装置、電子源及び画像形成装置は高性能化
が図れる。

【００３７】

【発明の実施の形態】以下に図面を参照して、本発明の
電子放出素子の形態の一例を説明する。ただし、この実
施の形態に記載されている構成部品の寸法、材質、形
状、その相対配置などは、特に特定的な記載がない限り
は、この発明の範囲をそれらのみに限定する趣旨のもの
ではない。

【００３８】本発明の電子放出素子は、基板上に、ゲー
ト電極、絶縁層、カソード電極の順で積層した構造を有
する。また、本発明の電子放出素子を用いた電子放出装
置、画像形成装置においては、本発明の素子が配置され
た基板と対向し、そして前記基板と間隔を置いて配置さ
れたアノード電極（あるいはアノード電極上の画像形成
部材）に、素子から放出した電子を照射するものであ
る。

【００３９】図１は本発明の最も基本的な構成の電子放
出素子を示す平面的模式図であり、図２は図１における
Ａ−Ａ’線での断面図である。また、図３はこの素子を
電子放出装置や画像形成装置に用いた時に、該装置を駆
動させた状態（電子を放出させた状態）を示す模式図で
ある。

【００４０】図１、図２及び図３において、１は基板、
２は駆動時（電子放出させる時）に高電位が印加される
ゲート電極（第１の電極）、３は絶縁層、４は駆動時に
前記ゲート電極２よりも低電位が印加されるカソード電
極（第２の電極）である。１７はカソード電極４上に配
置された、電子放出部材を含む電子放出層である。ま
た、本発明の電子放出素子において、カソード電極（第
２の電極）４と電子放出層１７とを合わせて、「カソー
ド電極」と呼ぶ場合もある。

【００４１】カソード電極（第２の電極）４は、電子放
出層１７に電子を供給するために配置された電極であ
り、ここでは電子放出層１７とは別部材を用いた。しか
しながら、電子放出層１７自体が十分な導電性を有する
場合には、カソード電極４を用いずに、絶縁層３上に直
接、電子放出層１７を配置することで、電子放出層１７
自体に上述したカソード電極の機能も兼ねさせる事もで
きる。そのため、この様に、電子放出層１７にカソード
電極の機能を持たせた際には、電子放出層１７をカソー
ド電極（第２の電極）と呼ぶ場合もある。

【００４２】また、図１〜図３に示した構造の電子放出
素子においては、Ｗ１はカソード電極４の幅であり、Ｄ
１はカソード電極４の厚みと電子放出層１７の厚みを足
した厚さ、Ｄ２は絶縁層３の厚さ、Ｄ３はアノード１２
と電子放出層１７との間の距離である。

【００４３】尚、前述した様に、カソード電極４を用い
ずに、電子放出層１７を直接、絶縁層３上に配置した構
造の電子放出素子の場合には、前記Ｗ１は電子放出層１
７の幅であり、Ｄ１は電子放出層１７の厚みとなる。

【００４４】Ｖｇは、電子放出させる際に、ゲート電極
２とカソード電極４の間に印加される電圧である。ま
た、Ｖａは、電子放出させる際に、カソード電極４とア
ノード１２との間に印加される電圧である。そして、Ｉ
ｅは、電子放出層１７からアノード１２に到達した放出
電流である。

【００４５】Ｅｈは上記Ｖｇを印加した際にカソード電
極４の電位とゲート電極２間の電位によって形成される
電界である。６は本発明の電子放出素子を用いた電子放
出装置（画像形成装置）を駆動した際に基板１とアノー
ド１２との間に形成される等電位面である。

【００４６】本発明の電子放出素子から電子を放出させ
る際に印加される、Ｖａ，Ｖｇ，および素子の形状であ
る、Ｄ２，Ｗ１，Ｄ１などにより、等電位面６の形状お
よび電界Ｅｈが定められる。

【００４７】図５〜図７に本発明の素子から放出された
電子がアノード１２に形成する電子ビームのサイズを示
した。電子ビームサイズは電界Ｅｈの増加、およびある
いは、Ｖａの低下に伴い広がる傾向にある。これらのパ
ラメータは任意に変化させる事ができ、電子放出素子の
使用用途に好適な値を選択する事ができる。

【００４８】上述のような原理に基づいて、アノード１
２側に面している電子放出層１７から電子が真空中に放
出される。

【００４９】即ち、本発明の電子放出素子では、基本的
に、カソード電極４（電子放出層１７）とゲート電極２
との間で形成される電界Ｅｈによって（Ｖｇによって）
アノード１２に面する電子放出層１７から電子が真空中
に放出される。本発明の素子においては、前記アノード
１２に対向し、前記アノード１２の面に実質的に平行な
前記電子放出層（第２の電極）１７の面から電子が放出
される。前記アノード１２の面に実質的に平行な前記電
子放出層（第２の電極）１７の面から放出される電子
は、電子放出層（第２の電極）１７の前記幅方向におけ
る端部（外周）から強く放射される。本発明の素子にお
いては、カソード電極４とゲート電極２との間に印加さ
れる電圧により、アノード１２に面する電子放出層（第
２の電極）１７の表面の全て（ほぼ全て）の領域から放
出される場合、および電子放出層（第２の電極）１７の
表面の一部（特には電子放出層（第２の電極）１７の前
記幅方向における端部（外周））に近い領域ほど強く電
子が放出される場合とがある。

【００５０】本発明の素子では、ゲート電極２を電子放
出層１７のアノード１２側と反対側に配置しているため
に、電子放出層１７とアノード１２の間に、アノード１
２に向かう電子の軌道を妨げる障害物および、障害とな
るような電位が存在していない。このため、放出電子の
ほぼ全てがＩｅとなり、低電圧でも非常に効率が良い。

【００５１】また、本発明の素子における電子放出面積
は、最もその面積が広い場合には、電子放出層１７のア
ノード１２側表面全体であり、その場合には電子放出面
積が広いために、真空中に存在するイオン衝撃に対して
耐久性が良い。

【００５２】本発明の素子では、電子放出層１７の表面
とアノード１２の間に歪みが少なく平坦な電位分布が形
成されているために、真空中に放出された電子はそのま
まアノード１２に向かい、電子ビームの広がりも小さ
い。即ち、電子ビーム径が小さい。

【００５３】また、ここでは、図２に示した様に、電子
放出層１７の幅とカソード電極４の幅を等しいものとし
たが、図８（ａ）に示す様に、カソード電極４の幅より
も電子放出層１７の幅を狭くする場合もある。換言する
と、電子放出層１７の端部（側面）をカソード電極４の
端部（側面）よりも内側に配置する。この様な形態とす
れば、電子放出層１７から放出された電子がゲート電極
２に流れることに起因する「無効電流」を抑制すること
ができる。また、図８（ａ）に示した形態であれば、電
子放出層１７の端部近傍における等電位面もアノード１
２と平行に近いため、電子ビームの広がりを抑制するこ
とができる。

【００５４】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。

【００５５】さらには、本発明の電子放出素子において
は、図１〜図３に示した構成に加え、少なくとも電子放
出層１７（およびカソード電極４）に孔（開口）を設け
ることで、放出された電子の電子ビーム径を一層小さく
する事ができる。

【００５６】このような孔（開口）を有する形態の例を
図２９〜図３２を用いて以下に説明する。

【００５７】図２９は、上記した開口部を有する電子放
出素子を示す平面的模式図であり、図３０は図２９にお
けるＡ−Ａ’線での断面図である。また、図３１はこの
素子を用いた電子放出装置（画像形成装置）を駆動（電
子放出）させた際の様子を示す模式図、図３２は素子の
孔（開口）２７周辺の拡大模式図である。

【００５８】図２９〜図３２において、１は基板、２は
ゲート電極（第１の電極）、３は絶縁層、４はカソード
電極（第２の電極）である。１７は電子放出層である。
また、図２９の形態の電子放出素子においても、カソー
ド電極（第２の電極）４と電子放出層１７とを合わせ
て、「カソード電極」と呼ぶ場合もある。

【００５９】ここで示した例においては、カソード電極
（第２の電極）４は、電子放出層１７に電子を供給する
ために配置された電極であり、電子放出層１７とは別部
材を用いた。しかしながら、既に述べた様に、電子放出
層１７自体が十分な導電性を有する場合には、カソード
電極４を用いずに、絶縁層３上に直接、電子放出層１７
を配置することで、電子放出層１７自体に上述したカソ
ード電極の機能も兼ねさせる事もできる。そのため、こ
の様に、電子放出層１７にカソード電極の機能を持たせ
た際には、電子放出層１７をカソード電極（第２の電
極）と呼ぶ場合もある。

【００６０】図３２に示す様に、図２９に示した素子に
おいては、電子放出層１７、カソード電極４、及び絶縁
層３を貫通する孔（開口）２７が設けられている。ま
た、孔２７は複数設けられる。

【００６１】図２９〜図３２において、Ｗ１はカソード
電極４（電子放出層１７）の幅であり、Ｌ１はカソード
電極４の長さである。Ｗｈは孔（開口）２７の直径であ
り、Ｗｍｉｎは隣接する孔（開口）２７間の最も小さい
距離である。Ｄ１はカソード電極４の厚みと電子放出層
１７の厚みを足した厚さであり、Ｄ２は絶縁層３の厚さ
であり、Ｄ３はアノード１２と電子放出層１７の表面と
の間の距離である。

【００６２】尚、前述した様に、カソード電極４を用い
ずに、電子放出層１７を直接、絶縁層３上に配置した構
造の電子放出素子の場合には、前記Ｗ１は電子放出層１
７の幅であり、Ｄ１は電子放出層１７の厚みとなる。

【００６３】Ｖｇは、電子放出をさせる際に、ゲート電
極２とカソード電極４（電子放出層１７）の間に印加さ
れる電圧である。また、Ｖａは、電子放出装置（画像形
成装置）をさせる際に、カソード電極４（電子放出層１
７）とアノード１２間に印加される電圧である。Ｉｅは
電子放出層１７から放出され、アノード１２に到達した
放出電流である。

【００６４】図２９〜図３２に示した形態の素子では、
電子放出層１７、カソード電極４、及び絶縁層３を貫通
した孔（開口）２７により、ゲート電極２をアノード１
２側に露出させている。

【００６５】このため、ゲート電極２の電位の影響によ
り、図３１に示すように、電子放出層１７の表面近傍に
形成される等電位面６は、図１に示した形態の素子の電
子放出層１７の表面近傍に形成される等電位面よりも平
坦なものとなる。その結果、本形態の素子の電子放出層
１７から放出された電子ビームがアノード１２上で形成
するビームスポットは、図１に示した形態の素子から放
出される電子ビームがアノード１２上で形成するビーム
スポットよりも、小さくする事ができる。

【００６６】尚、図２９〜図３２に示した形態の素子に
おいては、より好ましい形態として孔（開口）２７が電
子放出層１７（およびカソード電極４）に加えて、絶縁
層３をも貫通する形態を示した。しかし、孔（開口）２
７は必ずしも絶縁層３を貫通している必要はない。つま
り、ゲート電極２の電位の影響が孔（開口）２７によ
り、電子放出層１７の表面に及ぼされる形態になってい
ればよい。このためには、少なくとも、孔２７は、電子
放出層１７（およびカソード電極４）を貫通して絶縁層
３を露出させる構成である必要がある。

【００６７】次に、図１〜図３に示した形態の本発明の
電子放出素子の製造方法の一例について、図４を参照し
て説明する。

【００６８】（工程Ａ）予め、その表面を十分に洗浄し
た、石英ガラス、Ｎａ等の不純物含有量を減少させたガ
ラス、青板ガラス、シリコン基板等にスパッタ法等によ
りＳｉＯ₂を積層した積層体、アルミナ等セラミックス
の絶縁性基板のうち、いずれか一つを基板１として用
い、基板１の表面上にゲート電極（第１の電極）２を積
層する。ゲート電極２は、基板１に接する第１の面と、
該第１の面と対向する第２の面とを有する。

【００６９】ゲート電極（第１の電極）２は導電性を有
しており、蒸着法、スパッタ法等の一般的真空成膜技
術、フォトリソグラフィー技術などにより形成される。
ゲート電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚ
ｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎ
ｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、
ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭
化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、ＹＢ₄，
ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化
物、Ｓｉ，Ｇｅ等の半導体等から適宜選択される。ゲー
ト電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で
設定され、好ましくは数百ｎｍから数μｍの範囲で選択
される。

【００７０】（工程Ｂ）次に、ゲート電極２に続いて絶
縁層３を堆積する。絶縁層３は、スパッタ法等の一般的
な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その
厚さとしては、数ｎｍから数μｍの範囲で設定され、好
ましくは数十ｎｍから数百ｎｍの範囲から選択される。
望ましい材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，Ｃ
ａＦ，アンドープダイヤモンドなどの高電界に絶えられ
る耐圧の高い材料が望ましい。絶縁層３は、ゲート電極
２の第２の面と接する第１の面と、該第１の面と対向す
る第２の面とを有する。

【００７１】（工程Ｃ）更に、絶縁層３に続きカソード
電極（第２の電極）４を堆積する。カソード電極４は、
ゲート電極２と同様に導電性を有しており、蒸着法、ス
パッタ法等の一般的真空成膜技術、フォトリソグラフィ
ー技術により形成される。カソード電極４は、前記絶縁
層３の第２の面に接する第１の面と、該第１の面と対向
する第２の面とを有する。

【００７２】カソード電極４の材料は、例えば、Ｂｅ，
Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，
Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属ま
たは合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，Ｓｉ
Ｃ，ＷＣ等の炭化物、ＨｆＢ ₂，ＺｒＢ₂，ＬａＢ₆，Ｃ
ｅＢ₆、ＹＢ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子
材料等から適宜選択される。カソード電極４の厚さとし
ては、数ｎｍから数μｍの範囲で設定され、好ましくは
数ｎｍから数百ｎｍの範囲で選択される。

【００７３】なお、電極２，４は、同一材料でも異種材
料でも良く、また、同一形成方法でも異種方法でも良
い。

【００７４】また、カソード電極４の材料は、次の工程
で形成する電子放出層１７を構成する材料よりも仕事関
数の高い材料を用いることが好ましい。

【００７５】（工程Ｄ）次に、図４（ａ）に示すよう
に、カソード電極４上（カソード電極４の第２の面上）
に電子放出層１７を堆積する。電子放出層１７は蒸着
法、スパッタ法等の一般的真空成膜技術、フォトリソグ
ラフィー技術により電子放出部材をカソード電極４上に
配置することにより形成される。

【００７６】電子放出層１７を構成する電子放出部材
は、例えば、カーボンナノチューブや、グラファイトナ
ノファイバーや、ダイアモンドファイバーなどのカーボ
ンファイバー、アモルファスカーボン，グラファイト，
ダイヤモンドライクカーボン，ダイヤモンド、あるいは
これらを分散した炭素及び炭素化合物等から適宜選択さ
れる。

【００７７】前記電子放出層１７として、特に、カーボ
ンナノチューブ、グラファイトナノファイバーなどの導
電性のカーボンファイバー、グラファイト、導電性ダイ
アモンドから選ばれた部材を主成分とする「導電性カー
ボン層」を用いれば、良好な電子放出特性が得られるの
で好ましい。

【００７８】また、上記「導電性カーボン層」は、カー
ボンナノチューブ、グラファイトナノファイバーなどの
導電性のカーボンファイバー、グラファイト、導電性ダ
イアモンドから選ばれた２種類以上の部材の混合物が主
成分であっても良好な電子放出特性が得られるので好ま
しい。

【００７９】また、更には、上記「導電性カーボン層」
には、アモルファスカーボン、テトラヘデラルアモルフ
ァスカーボン、金属、半導体、ダイアモンド、ダイアモ
ンドファイバーから選ばれた少なくとも１つ以上の部材
が混合されたものであっても高い電子放出特性が得られ
るので好ましい。

【００８０】電子放出層１７の膜厚としては、数ｎｍか
ら数百ｎｍの範囲で設定され、好ましくは数ｎｍから数
十ｎｍの範囲で選択される。

【００８１】また、この工程で電子放出層１７を堆積せ
ずに、次工程のエッチング工程（工程Ｅおよび工程Ｆ）
を施し積層構造を形成した後、カソード電極４の一部ま
たは全面に、上記電子放出層１７を選択的に堆積する場
合もある。

【００８２】（工程Ｅ）次に、図４（ｂ）に示すよう
に、フォトリソグラフィー技術によりマスクパターン１
６を形成する。

【００８３】（工程Ｆ）そして、上記マスクパターン１
６が形成された構造体にエッチング処理を施す。その結
果、図４（ｃ）に示すように、各絶縁層３，カソード電
極４，及び電子放出層１７の一部がゲート電極２上から
取り除かれた、積層構造が形成される。ただし、本エッ
チング工程は、ゲート電極２上で停止しても良いし、ゲ
ート電極２の一部がエッチングされても良い。

【００８４】エッチング工程は平滑かつ垂直なエッチン
グ面が望ましく、絶縁層３、カソード電極４及び電子放
出層１７の材料に応じて、エッチング方法を選択すれば
良い。

【００８５】ここで、図８（ｂ）に示した様に、カソー
ド電極４及び電子放出層１７の端部（側面）を絶縁層３
の端部（側面）に比べてオーバーエッチングし、カソー
ド電極４及び電子放出層１７の端部（側面）を絶縁層３
の端部（側面）よりも後退させる（カソード電極４及び
電子放出層１７の幅を絶縁層３の幅よりも狭くする）場
合もある。このようにすれば、駆動時にカソード電極４
（電子放出層１７）とゲート電極２との間を流れる「無
効電流」を防止することができるので好ましい。

【００８６】また、さらに、図８（ｂ）の形態に加え、
カソード電極４と電子放出層１７との関係だけを、既に
述べた図８（ａ）のような関係にすることで、駆動時の
「無効電流」をさらに抑制することができる。

【００８７】また、カソード電極４及び電子放出層１７
の端部（側面）にＳｉＯ₂等の誘電体を蒸着して隣接
し、駆動時の「無効電流」を抑制することもできる。

【００８８】（工程Ｇ）最後に、図４（ｄ）に示すよう
に、マスクパターン１６を剥離して本発明の電子放出素
子が完成する。このようにして形成された本発明の電子
放出素子においては、ゲート電極２、絶縁層３及びカソ
ード電極４の各々の第１の面及び第２の面は、実質的に
平行である。そして、ゲート電極２、絶縁層３及びカソ
ード電極４の各々の第１の面及び第２の面は、前記基板
１の表面に対しても実質的に平行である。また、ゲート
電極２、絶縁層３及びカソード電極４の各々の第１の面
及び第２の面は、前記基板１に対してゲート電極２、絶
縁層３及びカソード電極４を積層する方向に対して実質
的に垂直となる。

【００８９】また、（工程Ｄ）では電子放出層１７を形
成せずに、（工程Ｇ）で示したマスクパターン１６の除
去の後に、カソード電極４上に電子放出層１７を選択堆
積する場合もある。例えば、電子放出層１７にカーボン
ナノチューブなどのカーボンファイバーを用いる場合に
は、カソード電極４上にカーボンの成長を促進する機能
を有する材料（例えばＦｅ、Ｎｉ、Ｐｄ）から選択され
た触媒粒子を配置した後、メタンなどの炭素化合物を用
いたＣＶＤ法などを行う。

【００９０】また、電子放出層１７の電子放出領域を限
定する処理を施す場合がある。例えば電子放出層１７の
一部に凹部を作製し、該凹部による形状効果を利用する
等して放出領域を限定することもできる。

【００９１】カソード電極４の幅Ｗ１は、素子を構成す
る材料や抵抗値、カソード電極４の材料の仕事関数と駆
動電圧Ｖｇ、必要とする電子放出ビームの形状により適
宜設定される。通常、Ｗ１は数百ｎｍから数十μｍの範
囲から選択される。電極長さＬ１は、素子を構成する材
料や抵抗値、電子放出素子の配置により適宜設定され
る。通常、Ｌ１は数μｍから数百μｍの範囲から選択さ
れる。

【００９２】また、ここでは、電子放出層１７とカソー
ド電極（第２の電極）４とを別部材（２層構造）として
形成した例を示した。しかしながら、十分な導電性を与
えることができれば、カソード電極（第２の電極）４を
用いずに、電子放出層１７に第２の電極としての機能を
併せ持たせることも可能である。このように、電子放出
層１７にカソード電極としての機能を持たせられれば、
作成プロセスもより簡易になり好ましい。

【００９３】次に、前述した図２９〜図３２に示した構
成の電子放出素子を作成する方法の一例について、図３
３を用いて以下に説明する。

【００９４】図２９〜図３２に示した構成の電子放出素
子においても、前述の（工程Ａ）から（工程Ｄ）までは
同様であるので、ここでは前述の（工程Ｅ）〜（工程
Ｇ）と異なる工程である、（工程Ｅ１）〜（工程Ｉ１）
のみについて図３３を用いて説明する。また、図２９〜
図３２に示した構成の電子放出素子の各構成部材につい
ては、図１〜図３に示した構成の電子放出素子の各構成
部材を同様に適用することができる。

【００９５】（工程Ｅ１）電子放出層１７の一部に、陽
極酸化可能である材料で被陽極酸化層２６を堆積する。
被陽極酸化層２６は蒸着法、スパッタ法等の一般的真空
成膜技術、フォトリソグラフィー技術により形成され
る。被陽極酸化層２６の堆積領域は後に電子放出領域と
なり、必要に応じて適宜設定される。被陽極酸化層２６
の材料は、例えば、陽極酸化可能であるＡｌ，Ｔａ，Ｎ
ｂ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｉ等の金属、半導体が用いら
れる。被陽極酸化層２６の膜厚は陽極酸化による細孔が
形成される範囲で任意に設定され、好ましくは数ｎｍか
ら数百ｎｍの範囲で設定される。

【００９６】次に、フォトリソグラフィー技術によりマ
スクパターン１６を形成し、被陽極酸化層２６の陽極酸
化を施す部分を露出させる（図３３（ａ））。

【００９７】（工程Ｆ１）次に、図３３（ｂ）に示すよ
うに、露出させた被陽極酸化層２６に陽極酸化を施し、
被陽極酸化層２６を貫通する孔（開口）２７を形成す
る。具体的には被陽極酸化層２６を陽極として電解液中
で陽極酸化を行う。電解液は、例えばＡｌ等の金属で
は、硫酸，スルファミン酸，リン酸等の無機酸、シュウ
酸，マロン酸，コハク酸等の有機酸の水溶液であるが、
さらに、溶媒として加えられる物質としては、エチレン
グリコール，グリセリン，デキストリン等の多価アルコ
ールがある。

【００９８】一方、被陽極酸化層２６の材料としてＳｉ
を用いた場合にはＨＦ水溶液が電解液として用いられ
る。

【００９９】上記陽極酸化によって形成される孔２７間
の間隔は、陽極酸化電圧により制御できる。また、孔２
７の深さは、陽極酸化時間により制御できる。また、孔
２７の径は、電解液組成，電圧，電流等の条件で制御で
きる。

【０１００】（工程Ｇ１）次に、被陽極酸化層２６を形
成した基板を、ワイドニング工程と呼ばれる工程を施
す。具体的には、孔２７が形成された図３３（ｂ）に示
した構造体をリン酸などの酸溶液中に浸透し、孔２７の
直径を調整する（広げる）工程を施す。このワイドニン
グ工程を経た後、図３３（ｂ）に示した構造体を十分に
洗浄し、乾燥を行う。

【０１０１】ここで陽極酸化により形成する孔２７の径
は数十ｎｍから数百ｎｍであり、孔２７の密度は、１０
⁶〜１０⁷個／ｃｍ²である。

【０１０２】（工程Ｈ１）次に、マスクパターン１６を
剥離し、孔２７をマスクとして、電子放出層１７、カソ
ード電極４及び絶縁層３にエッチングを施し、電子放出
層１７、カソード電極４及び絶縁層３を貫通する孔２７
を形成する（図３３（ｃ））。

【０１０３】ただし、本エッチング工程は、ゲート電極
２上で停止しても良いし、ゲート電極２の一部がエッチ
ングされても良い。

【０１０４】尚、ここでは、電子放出層１７、カソード
電極（第２の電極）４および絶縁層３を貫通する孔（開
口）２７を形成した例を示した。しかしながら孔２７
は、少なくとも、前記電子放出層１７およびカソード電
極（第２の電極）４を貫くものであれば良い。

【０１０５】しかし、好ましくは、絶縁層３による容量
成分を減らすため、および電子放出層１７の電子放出領
域周辺に形成される等電位面６をより一層平坦にするた
めにも、前記電子放出層１７及びカソード電極４を貫く
孔２７の開口に連通する開口部を絶縁層にも設けること
が好ましい。

【０１０６】そして、さらに電子放出領域周辺に形成さ
れる等電位面６を平坦にするためには、上記絶縁層３に
形成される孔２７が、前記ゲート電極（第１の電極）２
が露出するように、前記絶縁層３を貫通するものである
ことが好ましい。

【０１０７】そして、また、前述の電子放出層１７の電
子放出領域周辺に形成される等電位面６をより一層平坦
にするためにも、また、電子放出量を多くするために
も、上記孔２７は複数設けられることが好ましい。

【０１０８】また、本形態の電子放出素子においても、
既に図８（ａ）を用いて説明した様に、カソード電極４
の外周よりも、電子放出層１７の外周を内側に配置する
ことで、電子放出素子を駆動した時の無効電流をさらに
抑制することが好ましい。

【０１０９】（工程Ｉ１）最後に、図３３（ｄ）に示す
ように、マスクとして用いた被陽極酸化層２６を剥離し
て本発明の素子が完成する。

【０１１０】また、ここでは、電子放出層１７とカソー
ド電極（第２の電極）４とを別部材（２層構造）として
形成した例を示した。しかしながら、本形態の電子放出
素子においても、図１に示した素子において説明したの
と同様に、電子放出層１７が十分な導電性を有していれ
ば、カソード電極４を用いずに、絶縁層３上に直接、電
子放出層１７を配置することで、電子放出層１７自体に
上述したカソード電極の機能も兼ねさせる事もできる。

【０１１１】本発明の電子放出素子の応用例について以
下に述べる。本発明の電子放出素子の複数個を基体上に
配列し、例えば電子源、あるいは画像形成装置が構成で
きる。

【０１１２】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について詳述す
る。

【０１１３】以下、本発明を適用可能な電子放出素子を
複数配して得られる電子源について、図９を用いて説明
する。図９において、９１は電子源基体、９２はＸ方向
配線、９３はＹ方向配線である。９４は本発明の電子放
出素子、９５は結線である。

【０１１４】ｍ本のＸ方向配線９２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線９３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線９２と同様に形成される。これ
らｍ本のＸ方向配線９２とｎ本のＹ方向配線９３との間
には、不図示の層間絶縁層が設けられており、両者を電
気的に分離している（ｍ，ｎは、共に正の整数）。

【０１１５】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成
される。例えば、Ｘ方向配線９２を形成した基体９１の
全面或いは一部に所望の形状で形成され、特に、Ｘ方向
配線９２とＹ方向配線９３の交差部の電位差に耐え得る
ように、膜厚、材料、製法が適宜設定される。Ｘ方向配
線９２とＹ方向配線９３は、それぞれ外部端子として引
き出されている。

【０１１６】電子放出素子９４を構成する一対の電極
（不図示）は、ｍ本のＸ方向配線９２とｎ本のＹ方向配
線９３と導電性金属等からなる結線９５によって電気的
に接続されている。

【０１１７】Ｘ方向配線９２とＹ方向配線９３を構成す
る材料、結線９５を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なってもよい。これら材
料は、例えば前述の素子電極（電極２，４）の材料より
適宜選択される。素子電極を構成する材料と配線材料が
同一である場合には、素子電極に接続した配線は素子電
極ということもできる。

【０１１８】Ｘ方向配線９２には、Ｘ方向に配列した電
子放出素子９４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Ｙ
方向配線９３には、Ｙ方向に配列した電子放出素子９４
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子９４に印
加される駆動電圧は、当該素子に印加される走査信号と
変調信号の差電圧として供給される。

【０１１９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図１０を用
いて説明する。図１０は、画像形成装置の表示パネルの
一例を示す模式図である。

【０１２０】図１０において、９１は電子放出素子を複
数配した電子源基体、１０１は電子源基体９１を固定し
たリアプレート、１０６はガラス基体１０３の内面に画
像形成部材である蛍光体としての蛍光膜１０４とメタル
バック１０５等が形成されたフェースプレートである。
１０２は支持枠であり、支持枠１０２には、リアプレー
ト１０１、フェースプレート１０６がフリットガラス等
を用いて接続されている。１０７は外囲器であり、例え
ば大気中あるいは、窒素中で、４００〜５００度の温度
範囲で１０分以上焼成することで、封着して構成され
る。

【０１２１】９４は、図１における電子放出素子に相当
する。９２，９３は、電子放出素子の一対の素子の電極
２，４と接続されたＸ方向配線及びＹ方向配線である。

【０１２２】外囲器１０７は、上述の如く、フェースプ
レート１０６、支持枠１０２及びリアプレート１０１で
構成される。リアプレート１０１は主に基体９１の強度
を補強する目的で設けられるため、基体９１自体で十分
な強度を持つ場合は別体のリアプレート１０１は不要と
することができる。即ち、基体９１に直接支持枠１０２
を封着し、フェースプレート１０６、支持枠１０２及び
基体９１で外囲器１０７を構成しても良い。一方、フェ
ースプレート１０６、リアプレート１０１間に、スペー
サーとよばれる不図示の支持体を設置することにより、
大気圧に対して十分な強度をもつ外囲器１０７を構成す
ることもできる。

【０１２３】なお、本発明の電子放出素子を用いた画像
形成装置では、放出した電子軌道を考慮して電子放出素
子９４上部に蛍光体（蛍光膜１０４）をアライメントし
て配置する。図１１は、本件のパネルに使用した蛍光膜
１０４を示す模式図である。カラーの蛍光膜の場合は、
蛍光体の配列により図１１（ａ）に示すブラックストラ
イプあるいは図１１（ｂ）に示すブラックマトリクスな
どと呼ばれる黒色導電材１１１と蛍光体１１２とから構
成した。

【０１２４】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。

【０１２５】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１２６】［実施例１］図１に本実施例により作製し
た電子放出素子の平面図、及び図２に断面図の一例を、
図４に本実施例の電子放出素子の製造方法の一例を示し
た。以下に、本実施例の電子放出素子の製造工程を詳細
に説明する。

【０１２７】（工程１）まず、図４（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりゲート電極２として厚さ３００ｎｍのＴａ、
絶縁層３として厚さ１００ｎｍのＳｉＯ₂、カソード電
極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆
積した。続いてＣＶＤ法によりダイヤモンド膜の電子放
出層１７をカソード電極４上に１００ｎｍ程度堆積し
た。反応ガスはＣＨ₄とＨ₂の混合ガスを用いた。

【０１２８】（工程２）次に、図４（ｂ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン１６を形成した。

【０１２９】（工程３）図４（ｃ）に示すように、マス
クパターン１６をマスクとして、カソード電極４上のダ
イヤモンド膜の電子放出層１７をＯ₂で、Ｔａのカソー
ド電極４及び絶縁層３をＣＦ₄ガスを用いてそれぞれド
ライエッチングし、ゲート電極２で停止させ、幅Ｗ１が
２μｍ、長さＬ１が５０μｍの積層構造を形成した。

【０１３０】（工程４）図４（ｄ）に示すように、マス
クとして用いたマスクパターン１６を完全に除去し、本
実施例の電子放出素子を完成させた。

【０１３１】以上のようにして作製した電子放出素子
を、図３のように配置して、駆動した。駆動電圧は、Ｖ
ｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、電子放出素子とアノード
１２との距離Ｄ３を２ｍｍとした。ここで、アノード１
２として蛍光体を塗布した電極を用い、電子ビームのサ
イズを観察した。ここで言う電子ビームサイズとは、発
光した蛍光体のピーク輝度の１０％の領域までのサイズ
とした。その結果、ビーム径２００μｍ／１８０μｍ
（ｘ／ｙ）となった。

【０１３２】［実施例２］実施例２として、絶縁層３及
びカソード電極４の側面に比して電子放出層１７の側面
を後退させ、電子放出層１７を絶縁層３及びカソード電
極４の内側領域に設けた例を示す。

【０１３３】図１２に実施例２により作製した電子放出
素子の平面図、及び図１３に断面図の一例を、図１４に
本発明の電子放出素子の製造方法の一例を示した。以下
に、本実施例の電子放出素子の製造工程を詳細に説明す
る。

【０１３４】（工程１）まず、図１４（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりゲート電極２として厚さ３００ｎｍのＴａ、
絶縁層３として厚さ１００ｎｍのＳｉＯ₂、カソード電
極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆
積した。続いてＣＶＤ法によりダイヤモンド膜の電子放
出層１７をカソード電極４上に１００ｎｍ程度堆積し
た。反応ガスはＣＨ₄とＨ₂の混合ガスを用いた。さらに
その上に犠牲層１８としてＡｌを１００ｎｍ堆積した。

【０１３５】（工程２）次に、図１４（ｂ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光、現像し、マスクパ
ターン１６を形成した。そして、パターニングしたマス
クパターン１６をマスクとし、リン酸とシュウ酸、及び
酢酸の混合液によりＡｌの犠牲層１８をウェットエッチ
ングし、フォトレジストのマスクパターン１６をＡｌの
犠牲層１８に転写した。

【０１３６】（工程３）図１４（ｃ）に示すように、Ａ
ｌの犠牲層１８をマスクとして、ダイヤモンド膜の電子
放出層１７をＯ₂ガスを用いて、実施例１に比較してＯ₂
ガスの圧力を高くしてドライエッチングし、Ａｌの犠牲
層１８よりもダイヤモンド膜の電子放出層１７の側面が
後退するようにエッチングした。

【０１３７】（工程４）続いて、図１４（ｄ）に示すよ
うに、実施例１と同様な方法で、カソード電極４及び絶
縁層３をＣＦ₄ガスを用いてそれぞれドライエッチング
し、ゲート電極２で停止させ、幅Ｗ１が２μｍ、長さＬ
１が５０μｍの積層構造を形成した。

【０１３８】（工程５）図１４（ｅ）に示すように、マ
スクとして用いた、Ａｌの犠牲層１８を完全に除去し、
素子を完成させた。

【０１３９】以上のようにして作製した素子では、Ｖｇ
＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動す
ると、カソード電極４の側面よりも電子放出層１７の側
面が後退して、電子放出層１７が絶縁層３及びカソード
電極４の内側領域に設けられているために、駆動時にカ
ソード電極４とゲート電極２の間で発生する無効電流を
抑制でき、放出された電子のほとんどがアノードに向か
う。これにより、実施例１よりもさらに効率良い放出電
流Ｉｅが得られた。

【０１４０】本実施例の素子においては、電子放出層１
７の端部がカソード電極４の端部よりも内側に配置され
る。そのため、カソード電極４端部近傍に形成される急
峻な等電位面の影響が電子放出層１７の端部周辺の等電
位面に及ぶのを低減することができる。その結果、本実
施例の素子においては、図６に示したような特徴をも
つ。即ち、カソード電極４の幅Ｗ１がある点において極
小値をとることができた。

【０１４１】［実施例３］本実施例では、図８（ａ）で
示した構成の電子放出素子を作成した。電子放出層１７
の材料を変えた以外は、実施例２と同様の構成である。

【０１４２】本実施例の電子放出層１７としてカーボン
ナノチューブを主成分とする層で形成した。カーボンナ
ノチューブは、カソード電極４上から基板１表面（ゲー
ト電極２表面）に対して実質的に垂直な方向に配向する
様形成した。

【０１４３】具体的には、基板１上に、厚み２００ｎｍ
のＴａからなるゲート電極２、ＳｉＯ₂からなる絶縁層
３、厚み１５ｎｍのＴａからなるカソード電極４を積層
し、図８に示すパターンにエッチング処理を行う事で電
子放出層１７以外の構造を作成した。

【０１４４】次に、カソード電極４上にＦｅ粒子を複数
配置し、メタン雰囲気中で加熱することでカソード電極
上にカーボンナノチューブを高密度に配置した。

【０１４５】本実施例では、Ｆｅ粒子をカソード電極４
の端（側面あるいは外周部）よりも内側に配置した。そ
のため、図８に示す様にカーボンナノチューブを主成分
とする電子放出層１７が、カソード電極４の端（側面あ
るいは外周部）よりも内側に配置することができた。

【０１４６】本実施例で作成した素子を図３に示した様
に駆動したところ、低電圧で電子放出することができ、
また、無効電流もほとんどなく、非常に安定した電子放
出特性を得ることができた。

【０１４７】［実施例４］実施例４として、絶縁層３の
側面に比してカソード電極４及び電子放出層１７の側面
を後退させ、電子放出層１７及びカソード電極４を絶縁
層３の内側領域に設けた例を示す。

【０１４８】図１５に実施例４により作製した電子放出
素子の平面図、及び図１６に断面図の一例を、図１７に
本実施例の電子放出素子の製造方法の一例を示した。以
下に、本実施例の電子放出素子の製造工程を詳細に説明
する。

【０１４９】（工程１）まず、図１７（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりゲート電極２として厚さ３００ｎｍのＴａ、
絶縁層３として厚さ１００ｎｍのＳｉＯ₂、カソード電
極４として厚さ２０ｎｍのＴａをこの順で基板１上に堆
積した。続いてＣＶＤ法によりダイヤモンド膜の電子放
出層１７をカソード電極４上に１００ｎｍ程度堆積し
た。反応ガスはＣＨ₄とＨ₂の混合ガスを用いた。さらに
その上に犠牲層１８としてＡｌを１００ｎｍ堆積した。

【０１５０】（工程２）次に、図１７（ｂ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光、現像し、マスクパ
ターン１６を形成した。そして、パターニングしたマス
クパターン１６をマスクとし、リン酸とシュウ酸、及び
酢酸の混合液によりＡｌの犠牲層１８をウェットエッチ
ングし、フォトレジストのマスクパターン１６をＡｌの
犠牲層１８に転写した。

【０１５１】（工程３）図１７（ｃ）に示すように、Ａ
ｌの犠牲層１８をマスクとして、ダイヤモンド膜の電子
放出層１７をＯ₂ガスを用いて、実施例１に比較してＯ₂
ガスの圧力を高くしてドライエッチングした。続いて、
Ａｌの犠牲層１８をマスクとして、Ｔａのカソード電極
４をＫＯＨを用いてウェットエッチングし、Ａｌの犠牲
層１８のマスクよりも、ダイヤモンド膜の電子放出層１
７及びＴａのカソード電極４の側面を後退させた。

【０１５２】（工程４）続いて、図１７（ｄ）に示すよ
うに、実施例１と同様な方法で、絶縁層３をＣＦ₄ガス
を用いてドライエッチングし、ゲート電極２上で停止さ
せた。

【０１５３】（工程５）図１７（ｅ）に示すように、マ
スクとして用いたＡｌの犠牲層１８を完全に除去し、幅
Ｗ１が２μｍ、長さＬ１が５０μｍの素子を完成させ
た。

【０１５４】以上のようにして作製した素子では、Ｖｇ
＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動す
ると、絶縁層３よりも電子放出層１７及びカソード電極
４の側面が後退して、電子放出層１７及びカソード電極
４が絶縁層３の内側領域に設けられているために、駆動
時にカソード電極４とゲート電極２の間で発生する無効
電流をさらに抑制できた。

【０１５５】［実施例５］実施例５として、カソード電
極４及び電子放出層１７の側壁に隣接させて誘電体を配
置した例を示す。

【０１５６】図１８は実施例５の電子放出素子の平面
図、図１９は断面図である。以下本実施例の素子の製造
方法を図２０に沿って説明する。

【０１５７】（工程１）まず、図２０（ａ）に示すよう
に、実施例１の工程１と同様にして、ゲート電極２とし
て厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎ
ｍのＳｉＯ₂、カソード電極４として厚さ２０ｎｍのＴ
ａをこの順で基板上１に堆積した。続いてＣＶＤ法によ
りダイヤモンド膜の電子放出層１７をカソード電極４上
に１００ｎｍ程度堆積した。

【０１５８】（工程２）次に、図２０（ｂ）に示すよう
に、実施例１の工程２と同様にして、ダイヤモンド膜の
電子放出層１７上にマスクパターン１６を形成した。

【０１５９】（工程３）図２０（ｃ）に示すように、マ
スクパターン１６をマスクとして、カソード電極４のダ
イヤモンド膜の電子放出層１７をＯ₂で、Ｔａのカソー
ド電極４及び絶縁層３をＣＦ₄ガスを用いてそれぞれド
ライエッチングし、ゲート電極２上で停止させ、幅Ｗ１
が２μｍ、長さＬ１が５０μｍの積層構造を形成した。

【０１６０】（工程４）続いて、図２０（ｄ）に示すよ
うに、前工程で作製した積層構造の側面に、誘電体２５
としてＳｉＯ₂を斜め蒸着した。

【０１６１】（工程５）図２０（ｅ）に示すように、マ
スクとして用いたマスクパターン１６を完全に除去し、
素子を完成させた。

【０１６２】以上のようにして作製した素子では、Ｖｇ
＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとして駆動す
ると、電子放出層１７及びカソード電極４の側面に隣接
して誘電体が配置されているために、駆動時にカソード
電極４とゲート電極２の間で発生する無効電流をさらに
抑制できた。

【０１６３】［実施例６］実施例６として、電子放出層
１７の一部に凹部を形成することによって凸部１７ａを
設け、電子放出領域を凸部１７ａ領域に限定した例につ
いて示す。

【０１６４】図２１は実施例６の電子放出素子の平面
図、図２２は断面図である。以下本実施例の素子の製造
方法を図２３に沿って説明する。

【０１６５】（工程１）まず、図２３（ａ）に示すよう
に、実施例１の工程２と同様にして、基板１上にゲート
電極２として厚さ３００ｎｍのＴａ、絶縁層３として厚
さ１００ｎｍのＳｉＯ₂、カソード電極４として２０ｎ
ｍのＴａ、電子放出層１７としてダイヤモンド膜１００
ｎｍをこの順に積層した。その後、フォトリソグラフィ
ー行程で、ポジ型フォトレジスト（ＡＺ１５００／クラ
リアント社製）のスピンコーティング、フォトマスクパ
ターンを露光、現像し、図のようにマスクパターン１６
を形成した。ここでパターン１６の幅Ｗは４μｍとし
た。

【０１６６】（工程２）次に、図２３（ｂ）に示すよう
に、実施例１の工程３と同様方法で、電子放出層１７を
Ｏ₂ガスにより、カソード電極４及び絶縁層３をＣＦ₄ガ
スによりドライエッチングして、ゲート電極２で停止さ
せ、幅Ｗ１が４μｍ、長さＬ１が５０μｍの積層構造を
形成した。

【０１６７】（工程３）図２３（ｃ）に示すように、マ
スクパターン１６を剥離した後、再びレジストパターン
２０のパターニングを行ないダイヤモンド膜の電子放出
層１７上の一部のみを露出させた。ここで露出領域の幅
Ｗ２は２μ、長さＬ２は１０μｍとした。露出部に対
し、Ｏ₂ガスによりドライエッチングを行なった。ドラ
イエッチングによりダイヤモンド膜表面を荒らし、直径
１０〜５０ｎｍ（先端は数ｎｍ）、高さ数十ｎｍ程の凸
部１７ａを備えた針状構造が形成された。

【０１６８】（工程４）図２３（ｄ）に示すように、レ
ジストパターン２０を剥離し、最終的に幅Ｗ１が４μ
ｍ、素子長さＬ１が５０μｍ、電子放出部幅Ｗ２が２μ
ｍ、電子放出長Ｌ２が１０μｍの素子が作製された。

【０１６９】以上のようにして作製した電子放出素子で
は、Ｖｇ＝１５Ｖ、Ｖａ＝１０ｋＶ、Ｈ＝２ｍｍとして
駆動すると、ダイヤモンド膜の電子放出層１７上の針状
凸部１７ａでは形状効果により、フラットな部分に比べ
て電界が強まり、針状凸部１７ａのみから電子が真空中
に放出される。そして放出された電子は、針状凸部１７
ａ周囲に負電位が形成されているために、電子ビームが
広がらずにアノードに到達した。

【０１７０】［実施例７］実施例７として、ゲート電極
２上にカソード電極４及び絶縁層３を３つストライプ状
に並べた積層構造で中央のカソード電極４上の電子放出
部としての電子放出層１７のみから電子放出した例につ
いて示す。

【０１７１】図２４は実施例７の電子放出素子の平面
図、図２５は断面図である。以下本実施例の素子の製造
方法を図２６に沿って説明する。

【０１７２】（工程１）まず、図２６（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりゲート電極２として厚さ３００ｎｍのＴａ、
絶縁層３として厚さ１００ｎｍのＳｉＯ₂、カソード電
極４として厚さ２０ｎｍのＰｔをこの順で基板１上に堆
積した。その後、フォトリソグラフィーによりマスク
（不図示）を形成し、カソード電極４上にダイヤモンド
核発生層１９としてＴｉを形成した。

【０１７３】（工程２）次に、図２６（ｂ）に示すよう
に、その後、フォトリソグラフィー行程で、ポジ型フォ
トレジスト（（ＡＺ１５００／クラリアント社製）のス
ピンコーティング、フォトマスクパターンを露光、現像
し、図のようにマスクパターン１６を形成した。

【０１７４】（工程３）図２６（ｃ）に示すように、マ
スクパターン１６をマスクとして、Ｐｔのカソード電極
４及びＳｉＯ₂の絶縁層３をＣＦ₄によりドライエッチン
グして、ゲート電極２で停止させ、幅Ｗ１が４μｍ、並
列するカソード電極４の積層構造間距離Ｗ３が１μｍ、
長さＬ１が５０μｍのゲート電極２上にカソード電極４
及び絶縁層３が３つ並列する積層構造を形成した。

【０１７５】（工程４）図２６（ｄ）に示すように、Ｃ
ＶＤ法により、Ｔｉのダイヤモンド核発生層１９上のみ
ダイヤモンド膜の電子放出層１７を堆積した。最終的
に、Ｗ１幅４μｍの積層構造が３つ並列し、積層構造間
距離Ｗ３は２μｍであり、長さＬ１が５０μｍの素子構
成が形成された。

【０１７６】以上のようにして作製した電子放出素子で
は、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとし
て駆動すると、中央のカソード電極４上のダイヤモンド
膜の電子放出層１７からのみ電子が真空中に放出される
（Ｐｔのカソード電極４上では、この程度の電界では電
界放出が起こらない。）。本実施例のようにカソード電
極４及び絶縁層３を並列させると、中央のカソード電極
４上（放出部にあたる。）にはより平坦な電位分布が形
成され、かつ並列する両側のカソード電極４に負電位が
形成されているために、より電子ビームが広がらずにア
ノードに到達した。

【０１７７】［実施例８］実施例８として、ゲート電極
２上にカソード電極４及び絶縁層３を３つストライプ状
に並べた積層構造で中央のカソード電極４上の電子放出
層１７のみから電子放出させ、かつ両端のカソード電極
４には中央のカソード電極４に比べ低い電位を印加した
例について示す。

【０１７８】（工程１）実施例７の工程１から工程４と
同様にして、幅４μｍのカソード電極４及び絶縁層３の
積層構造が３つ並列し、積層構造間距離は２μｍであ
り、長さ５０μｍの素子構成を形成した。

【０１７９】（工程２）３つのカソード電極４のうち、
中央のカソード電極４と、両端のカソード電極４とをそ
れぞれ独立に配線した。

【０１８０】以上のようにして作製した電子放出素子
を、中央のカソード電極４とゲート電極２との間Ｖｆ１
＝３０Ｖ、両端のカソード電極４とゲート電極２との間
Ｖｆ２＝６０Ｖ、Ｖａ＝５ｋＶ、Ｈ＝２ｍｍとして駆動
すると、中央の電子放出層１７から放出された電子は、
並列するカソード電極４に低い電位が印加されているた
めに、電子ビームが収束されてアノードに到達する。本
実施例では実施例７よりもさらに小さいビーム径が得ら
れた。

【０１８１】［実施例９］実施例１〜８の電子放出素子
で画像形成装置を作製した。ここでは、一例として、実
施例１の素子を用いて画像形成装置を作製した場合につ
いて示す。

【０１８２】図２７は本実施例の素子を上から見たとき
の構成図、図２８は図２７におけるＡ−Ａ’線での断面
図である。この場合の電子放出素子は、図に示すよう
に、電子放出に関係するゲート電極以外の領域の絶縁層
を絶縁層２１のように１μｍと厚く設計し寄生容量を低
減し、マトリクス駆動中に発生する信号遅延を防止し
た。また、絶縁層２１上に設けられたカソード電極４上
に配線２２を堆積し、電圧降下が生じるのを防止した。

【０１８３】実施例１の素子を１０×１０のＭＴＸ状に
配置した。配線は、図９のようにＸ側をゲート電極２に
Ｙ側をカソード電極４に接続した。素子は、横１５０μ
ｍ、縦３００μｍのピッチで配置した。素子上部には蛍
光体を配置した。この結果、容量成分の低減効果による
マトリクス駆動が可能で高精細な画像形成装置が形成で
きた。

【０１８４】［実施例１０］図２９に実施例１０により
作製した電子放出素子の平面図、及び図３０に断面図の
一例を、図３３に本発明の電子放出素子の製造方法の一
例を示した。以下に、本実施例の電子放出素子の製造工
程を詳細に説明する。

【０１８５】（工程１）まず、図３３（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりゲート電極２として厚さ３００ｎｍのＴａ、
絶縁層３として厚さ１００ｎｍのＳｉＯ₂、カソード電
極４として厚さ５０ｎｍのＴｉをこの順で基板１に堆積
した。続いてＣＶＤ法によりダイヤモンド膜の電子放出
層１７をカソード電極４上に１００ｎｍ程度堆積した。
反応ガスはＣＨ₄とＨ₂の混合ガスを用いた。さらにダイ
ヤモンド膜の電子放出層１７の一部に被陽極酸化層２６
としてＡｌを１００ｎｍ堆積した。被陽極酸化層２６の
堆積領域は図２９のＷ１＝４μｍ、Ｌ１＝４０μｍとし
た。

【０１８６】次に、フォトリソグラフィーで、ポジ型フ
ォトレジスト（ＡＺ１５００／クラリアント社製）のス
ピンコーティング、フォトマスクパターンを露光、現像
し、被陽極酸化層２６が露出するようにマスクパターン
１６を形成した。

【０１８７】（工程２）次に、図３３（ｂ）に示すよう
に、露出させた被陽極酸化層２６に陽極酸化を施す。電
解液としてシュウ酸３０ｇ／ｌの水溶液を、電解用の陰
極としてＰｔ電極を用いて、被陽極酸化層２６を陽極と
して電解を行った。陰極と陽極間には定電圧で４５Ｖを
印加した。

【０１８８】陽極酸化を施した後に、リン酸水溶液中に
浸し、更に十分に水洗した後、真空中で乾燥を行った。

【０１８９】以上の陽極酸化工程により被陽極酸化層２
６の露出部に被陽極酸化層２６を貫通する孔２７が形成
された。

【０１９０】（工程３）次に、図３３（ｃ）に示すよう
に、マスクパターン１６を剥離後、孔２７が貫通した被
陽極酸化層２６をマスクとして、ダイヤモンド膜からな
る電子放出層１７をＯ₂ガスでドライエッチングした。
また、カソード電極４及び絶縁層３をＣＦ₄によりドラ
イエッチングした。ドライエッチングは、ゲート電極２
で停止させ、ダイヤモンド膜からなる電子放出層１７、
カソード電極４及び絶縁層３の幅Ｗ１が４μｍ、長さＬ
１が４０μｍの積層構造と、同時に孔２７をこの電子放
出層１７、カソード電極４及び絶縁層３を貫通させた。

【０１９１】（工程４）図３３（ｄ）に示すように、マ
スクとして用いた被陽極酸化層２６を完全に除去し、素
子を完成させた。

【０１９２】以上のようにして作製した素子を、図３１
のように配置して、駆動した。駆動電圧は、Ｖｇ＝３０
Ｖ、Ｖａ＝１０ｋＶ、電子放出素子とアノード１２との
距離Ｄ３を２ｍｍとした。ここで、アノード１２として
蛍光体を塗布した電極を用い、電子ビームのサイズを観
察した。ここで言う電子ビームサイズとは、発光した蛍
光体のピーク輝度の１０％の領域までのサイズとした。
その結果、ビーム径１００μｍ／２００μｍ（ｘ／ｙ）
となった。

【０１９３】［実施例１１］実施例１１として、絶縁層
３及びカソード電極４に形成された孔２７に比較して、
電子放出層１７には若干径の大きい孔２７を形成し、無
効電流の発生要因をさらに排除した例を示す。

【０１９４】図３４は実施例１１の電子放出素子の平面
図、及び図３５に断面図の一例を、図３６に本発明の電
子放出素子の製造方法の一例を示した。以下に、本実施
例の素子の製造方法を図３６に沿って説明する。

【０１９５】（工程１）まず、図３６（ａ）に示すよう
に、実施例１０の工程１と同様に、ゲート電極２として
厚さ３００ｎｍのＴａ、絶縁層３として厚さ１００ｎｍ
のＳｉＯ₂、カソード電極４として厚さ５０ｎｍのＴ
ｉ、電子放出層１７として厚さ１００ｎｍのダイヤモン
ド膜、ダイヤモンド膜からなる電子放出層１７の一部に
被陽極酸化層２６として１００ｎｍのＡｌをこの順で基
板１上に堆積した。被陽極酸化層２６の堆積領域は図４
６のＷ１＝４μｍ、Ｌ１＝４０μｍとした。

【０１９６】次に、フォトリソグラフィーで、ポジ型フ
ォトレジスト（ＡＺ１５００／クラリアント社製）のス
ピンコーティング、フォトマスクパターンを露光、現像
し、マスクパターン１６を形成した。

【０１９７】（工程２）図３６（ｂ）に示すように、実
施例９の工程２と同様にして、露出させた被陽極酸化層
２６に陽極酸化を施し、被陽極酸化層２６の露出部に被
陽極酸化層２６を貫通する孔２７を形成した。

【０１９８】（工程３）次に、図３６（ｃ）に示すよう
に、マスクパターン１６を剥離後、孔２７が貫通した被
陽極酸化層２６をマスクとして、ダイヤモンド膜からな
る電子放出層１７をＯ₂ガスを用い、実施例９に比較し
てＯ₂ガスの圧力を高くしてドライエッチングし、被陽
極酸化層２６の陽極酸化孔マスクよりも若干径を大きく
孔２７をダイアモンド膜からなる電子放出層１７に貫通
させた。

【０１９９】（工程４）続いて、図３６（ｄ）に示すよ
うに、実施例９と同様に、被陽極酸化層２６の陽極酸化
孔をマスクにしてＣＦ₄ガスによりカソード電極４及び
絶縁層３をドライエッチングし積層構造及び、カソード
電極４及び絶縁層３を貫通する孔２７を形成した。

【０２００】（工程５）図３６（ｅ）に示すように、マ
スクとして用いた被陽極酸化層２６を完全に除去し、素
子を完成させた。

【０２０１】以上のようにして作製した電子放出素子で
は、Ｖｇ＝３０Ｖ、Ｖａ＝１０ｋＶ、Ｄ３＝２ｍｍとし
て駆動すると、カソード電極４上のダイヤモンド膜から
なる電子放出層１７から電子が真空中に放出され、孔２
７の開孔部において、ダイヤモンド膜からなる電子放出
層１７の側面が、カソード電極４の側面よりも内側とな
り、電子放出層１７が絶縁層３及びカソード電極４の内
側領域に設けられているので、放出された電子のほとん
どがアノードに向かう。これにより、実施例９よりもさ
らに効率良い放出電流（Ｉｅ）が得られた。

【０２０２】［実施例１２］本実施例では、実施例１０
の電子放出素子で画像形成装置を作製した。

【０２０３】図３７は本実施例の素子を上から見たとき
の構成図、図３８は図３７におけるＡ−Ａ’線での断面
図である。この場合の電子放出素子は、図に示すよう
に、電子放出に関係するゲート電極２以外の領域の絶縁
層を絶縁層２１のように１μｍと厚く設計し寄生容量を
低減し、マトリクス駆動中に発生する信号遅延を抑制し
た。また、絶縁層２１上に設けられたカソード電極４上
に配線２２を堆積し、電圧降下が生じるのを抑制した。

【０２０４】本実施例では、実施例１０の素子を縦方向
に１０素子、横方向に１０素子、合計１００素子をマト
リクス状に配置した。各素子間は、配線は、図９のよう
にＸ側をゲート電極２に接続し、Ｙ側をカソード電極４
に接続した。素子は、横１５０μｍ、縦３００μｍのピ
ッチで配置した。素子上部には蛍光体を配置した。この
結果、容量成分の低減効果によるマトリクス駆動が可能
で高精細な画像形成装置が形成できた。

【０２０５】

【発明の効果】以上説明したように、本発明は、電子ビ
ーム径が小さく、電子放出面積が大きく、低電圧で高効
率な電子放出が可能で、製造プロセスが容易な電子放出
素子を提供できる。

【０２０６】また、このような電子放出素子を電子源や
画像形成装置に適用すると、性能に優れた電子源及び画
像形成装置を実現できる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の構成を示す平面図
である。

【図２】本発明に係る電子放出素子の構成を示す断面図
である。

【図３】本発明に係る電子放出素子を駆動させた様子を
示す図である。

【図４】本発明に係る電子放出素子の製造方法の一例を
示す図である。

【図５】電子ビームサイズの電界Ｅｈ依存を示す図であ
る。

【図６】電子ビームサイズのＷ１依存を示す図である。

【図７】電子ビームサイズのＶａ依存を示す図である。

【図８】本発明の電子放出素子のより好ましい形態の一
例を示す模式図である。

【図９】本発明に係る単純マトリクス配置の電子源を示
す概略構成図である。

【図１０】本発明に係る単純マトリクス配置の電子源を
用いた画像形成装置を示す概略構成図である。

【図１１】本発明に係る画像形成装置における蛍光膜を
示す図である。

【図１２】実施例２に係る電子放出素子を示す平面図で
ある。

【図１３】実施例２に係るの電子放出素子を示す断面図
である。

【図１４】実施例２に係る電子放出素子の製造方法の一
例を示した図である。

【図１５】実施例４に係る電子放出素子を示す平面図で
ある。

【図１６】実施例４に係る電子放出素子を示す断面図で
ある。

【図１７】実施例４に係る電子放出素子の製造方法の一
例を示した図である。

【図１８】実施例５に係る電子放出素子を示す平面図で
ある。

【図１９】実施例５に係る電子放出素子を示す断面図で
ある。

【図２０】実施例５に係る電子放出素子を示す製造方法
の一例を示した図である。

【図２１】実施例６に係る電子放出素子を示す平面図で
ある。

【図２２】実施例６に係る電子放出素子を示す断面図で
ある。

【図２３】実施例６に係る電子放出素子の製造方法の一
例を示した図である。

【図２４】実施例７に係る電子放出素子を示す平面図で
ある。

【図２５】実施例７に係る電子放出素子を示す断面図で
ある。

【図２６】実施例７に係る電子放出素子の製造方法の一
例を示した図である。

【図２７】実施例９に係る画像形成装置を作製した際に
用いた電子放出素子の平面図である。

【図２８】実施例９に係る画像形成装置を作製した際に
用いた電子放出素子の断面図である。

【図２９】本発明に係る電子放出素子の別形態の構成を
示す平面図である。

【図３０】本発明に係る電子放出素子の別形態の構成を
示す断面図である。

【図３１】本発明に係る電子放出素子の別形態を駆動さ
せた様子を示す図である。

【図３２】本発明に係る電子放出素子の別形態の断面を
拡大して示す図である。

【図３３】本発明に係る電子放出素子の別形態の製造方
法の一例を示す図である。

【図３４】実施例１１に係る電子放出素子を示す平面図
である。

【図３５】実施例１１に係るの電子放出素子を示す断面
図である。

【図３６】実施例１１に係る電子放出素子の製造方法の
一例を示した図である。

【図３７】実施例１２に係る画像形成装置を作製した際
に用いた電子放出素子の平面図である。

【図３８】実施例１２に係る画像形成装置を作製した際
に用いた電子放出素子の断面図である。

【図３９】従来のＳｐｉｎｄｔ型電子放出素子の一例を
模式的に示した断面図である。

【図４０】従来のＳｐｉｎｄｔ型電子放出素子の製造方
法の一例を示した図である。

【図４１】従来の収束電極付きＳｐｉｎｄｔ型電子放出
素子の一例を模式的に示した断面図である。

【図４２】従来の電子放出素子の一例を模式的に示した
断面図である。

【図４３】従来の電子放出素子の一例を模式的に示した
断面図である。

【図４４】従来のＭＩＭ型電子放出素子の一例を模式的
に示した断面図である。

【図４５】従来の表面伝導型電子放出素子の一例を模式
的に示した平面図である。

【図４６】従来の電子放出素子を用いた３極構成による
画像形成装置の一例を模式的に示した図である。

【図４７】従来の電子放出素子を用いた４極構成による
画像形成装置の一例を模式的に示した図である。

【図４８】変調電極を電子放出素子の裏側に配置した４
極構成による画像形成装置の一例を模式的に示した図で
ある。

【図４９】変調電極を電子放出素子の裏側に配置した４
極構成による画像形成装置の一例を模式的に示した断面
図である。

【符号の説明】

１基板２ゲート電極３絶縁層４カソード電極６等電位面１２アノード１６マスクパターン１７電子放出層１７ａ針状凸部１８犠牲層１９ダイヤモンド核発生層２０レジストパターン２１絶縁層２２配線２５誘電体２６被陽極酸化層２７孔９１電子源基体９２Ｘ方向配線９３Ｙ方向配線９４電子放出素子９５結線１０１リアプレート１０２支持枠１０３ガラス基体１０４蛍光膜１０５メタルバック１０６フェースプレート１０７外囲器１１１黒色導電材１１２蛍光体

Claims

【特許請求の範囲】

【請求項１】基板上に配置された第１の電極と、前記第１の電極上に配置された絶縁層と、前記絶縁層上に配置された第２の電極と、を有する電子
放出素子であって、前記第２の電極は、前記第１の電極と前記絶縁層とが積
層される方向に対して実質的に垂直な、第１の面と第２
の面とを有しており、前記第２の電極の前記第１の面は、前記絶縁層に接して
おり、前記第２の電極に印加する電位よりも高い電位を前記第
１の電極に印加することにより、前記第２の面から電子
を放出することを特徴とする電子放出素子。
【請求項２】基板上に配置された第１の電極と、前記第１の電極上に配置された絶縁層と、前記絶縁層上に配置された第２の電極と、を有する電子
放出素子であって、前記第２の電極は、前記絶縁層に接する第１の面と、該
第１の面に対向する第２の面と、を有しており、前記第２の電極に印加する電位よりも高い電位を前記第
１の電極に印加することにより、前記第２の面から電子
を放出することを特徴とする電子放出素子。
【請求項３】前記第２の電極は、前記第２の面に、導電
性カーボンを含むことを特徴とする請求項１又は２に記
載の電子放出素子。
【請求項４】前記第２の電極は、前記第２の面に、ダイ
アモンドを含むことを特徴とする請求項１又は２に記載
の電子放出素子。
【請求項５】前記第２の電極は、前記第２の面に、カー
ボンナノチューブを含むことを特徴とする請求項１又は
２に記載の電子放出素子。
【請求項６】前記第２の電極は、前記第２の面に、カー
ボンファイバーを含むことを特徴とする請求項１又は２
に記載の電子放出素子。
【請求項７】前記カーボンファイバーは、カーボンナノ
チューブ、グラファイトナノファイバー、ダイアモンド
ファイバーから選択された少なくとも１つを含むことを
特徴とする請求項６に記載の電子放出素子。
【請求項８】前記第２の電極は、前記第１の電極と前記
絶縁層とが積層される方向に、積層されてなる複数の導
電層から構成されることを特徴とする請求項１乃至７の
いずれか１項に記載の電子放出素子。
【請求項９】前記複数の導電層の各々は、互いに主成分
が異なることを特徴とする請求項８に記載の電子放出素
子。
【請求項１０】前記複数の導電層の中で、前記基板から
最も離れて配置されている導電層が導電性カーボン層で
あることを特徴とする請求項８又は９に記載の電子放出
素子。
【請求項１１】前記導電性カーボン層は、カーボンファ
イバーを含むことを特徴とする請求項１０に記載の電子
放出素子。
【請求項１２】前記カーボンファイバーは、カーボンナ
ノチューブ、グラファイトナノファイバー、ダイアモン
ドファイバーから選択された少なくとも１つを含むこと
を特徴とする請求項１１に記載の電子放出素子。
【請求項１３】前記導電性カーボン層は、カーボンナノ
チューブ、グラファイトナノファイバー、グラファイ
ト、導電性ダイアモンドから選択された少なくとも１つ
を含むことを特徴とする請求項１０、１１又は１２に記
載の電子放出素子。
【請求項１４】前記導電性カーボン層は、アモルファス
カーボン、テトラヘデラルアモルファスカーボン、ダイ
アモンド、金属、半導体から選択された少なくとも１つ
を含むことを特徴とする請求項１０乃至１３のいずれか
１項に記載の電子放出素子。
【請求項１５】前記第１の電極と前記絶縁層と前記第２
の電極とが積層された方向に対して実質的に垂直な方向
において、前記複数の導電層の中で、前記基板から最も
離れて配置されている導電層の幅が、他の導電層の幅よ
りも小さいことを特徴とする請求項１乃至１４のいずれ
か１項に記載の電子放出素子。
【請求項１６】前記第２の電極は、複数の開口を有する
ことを特徴とする請求項１乃至１５のいずれか１項に記
載の電子放出素子。
【請求項１７】前記複数の開口は、前記絶縁層を露出す
るものであることを特徴とする請求項１６に記載の電子
放出素子。
【請求項１８】前記複数の開口は、前記絶縁層および前
記第１の電極を露出するものであることを特徴とする請
求項１６に記載の電子放出素子。
【請求項１９】電子放出素子を複数配列した電子源であ
って、前記電子放出素子が請求項１乃至１８のいずれか
１項に記載の電子放出素子であることを特徴とする電子
源。
【請求項２０】前記電子放出素子がマトリクス配線され
てなることを特徴とする請求項１９に記載の電子源。
【請求項２１】電子源と、画像形成部材と、該画像形成
部材に前記電子源から放出された電子を照射するための
アノードと、を有する画像形成装置であって、前記電子
源が請求項１９又は２０に記載の電子源であることを特
徴とする画像形成装置。
【請求項２２】前記画像形成部材は、電子の衝突によっ
て発光する蛍光体であることを特徴とする請求項２１に
記載の画像形成装置。