JP3559743B2 - 位相周波数同期回路および光受信回路 - Google Patents
位相周波数同期回路および光受信回路 Download PDFInfo
- Publication number
- JP3559743B2 JP3559743B2 JP35853199A JP35853199A JP3559743B2 JP 3559743 B2 JP3559743 B2 JP 3559743B2 JP 35853199 A JP35853199 A JP 35853199A JP 35853199 A JP35853199 A JP 35853199A JP 3559743 B2 JP3559743 B2 JP 3559743B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- phase
- input data
- clock signal
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 27
- 230000000630 rising effect Effects 0.000 claims description 6
- 239000013307 optical fiber Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光伝送システムに関わり、特に光ファイバ伝送に用いる位相同期回路に関する。
【０００２】
【従来の技術】
光伝送システムでは、光受信信号を受光素子で光電変換し電気信号に変換する。この変換された電気信号を等価増幅し、２値化したＮＲＺ符号のデータは、光受信レベルが大きいとジッタが小さく、光受信レベルが小さくなるに従いジッタが増加し、光信号が無い場合は雑音出力となりジッタ無限大に相当する。また、光送信回路及び光受信回路によりこのデータにはパルス幅歪みが生じる。
【０００３】
このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図１に示す。位相比較器１０は、入力データとクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する。周波数比較器２０は、入力データの伝送速度を基準としたクロック信号の周波数の大小を出力し、入力データとクロック信号が同期して所定位相差以内になると周波数の大小を出力しない。位相比較器１０の出力と周波数比較器２０の出力を重ね合わせ器８０を介してループフィルタ４０に入力する。ＶＣＯ（電圧制御発振器以下ＶＣＯと言う）５０はループフィルタ４０の出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、例えば１９９２ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ ＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ ｐ．１６２「ＴＰ１０．３：Ａ ８Ｇｂ／ｓ Ｓｉ Ｂｉｐｏｌａｒ Ｐｈａｓｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ ＩＣ ｆｏｒ Ｃｌｏｃｋ Ｅｘｔｒａｃｔｉｏｎ」や、特開平６−２１６７６６号公報に記載されている。
【０００４】
また、ディスクを使用したファイル装置では、ディスクの回転むら等の原因でデータ速度の１％程度のゆれが存在し、光受信回路からのデータ信号からみてファイル装置からのデータ信号はジッタおよびパルス幅歪みが小さい。このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図２に示す。第１位相比較器１０−１は、入力データとクロック信号の位相差に応じたパルス幅の電圧を出力する。周波数比較器２０は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することでクロックの周波数がデータの周波数に対して高いか低いかを判別し出力する。
【０００５】
第２位相比較器１０−２は、入力とクロック信号の位相差を全て位相進みまたは位相遅れとして、入力とクロック信号の位相差に応じたパルス幅の電圧を出力する。第２位相比較器１０−２は、入力データとクロック信号と周波数比較器２０出力を入力として、周波数比較器２０出力に応じて入力データとクロック信号の位相差が進みあるいは遅れのどちらかの位相差を出力する。同期判定器は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することで、同期か非同期かを判定する。スイッチ１は第１位相比較器出力と第１ループフィルタ４０−１の間にあり同期判定器出力の同期信号に閉じて非同期信号により開く。スイッチ１は第２位相比較器出力と第２ループフィルタ４０−２の間にあり同期判定器出力の非同期信号に閉じて同期信号により開く。第１ループフィルタ４０−１と第２ループフィルタ４０−２を加算器を介してＶＣＯ５０に入力する。ＶＣＯ５０は加算器出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、特開平９−２８４２６９号公報に記載されている。
【０００６】
【発明が解決しようとする課題】
図１の位相周波数同期回路において、ループフィルタ定数は同期状態である位相比較器１０とループフィルタ４０とＶＣＯ５０からなるループ特性により決定する。非同期状態では周波数比較器２０とループフィルタ４０とＶＣＯ５０からなるループであるが、非同期状態に対応したループフィルタ定数に選べないため、非同期状態から同期するまでの時間は長くなる問題がある。
【０００７】
図２の位相周波数同期回路において、スイッチ１が開いてスイッチ２が閉じている非同期状態からデータとクロックの周波数が近づき同期判定回路３０が同期判定信号を出力する状態を考える。同期判定信号を出力する時は、第１ループフィルタ出力と第２ループフィルタ出力を加算した加算器出力がＶＣＯ５０の発振周波数からみて所定の値に近づいた状態であって、第１位相比較器出力と第１ループフィルタ出力に電圧レベルの差があることが想定される。スイッチ１が閉じてスイッチ２が開いた時、第１位相比較器１０−１の出力と第１ループフィルタ４０−１の出力の電圧レベルの差により加算器９０の出力に急激な変化が起こり、位相周波数同期回路が不安定となる可能性がある。従って、図２の位相周波数同期回路は、２つのループフィルタを備えて周波数の引き込み特性と位相の引き込み特性を個別に設定できるが、周波数引き込みモードから位相引き込みモード切り替え時に位相周波数同期回路が不安定となる問題がある。
【０００８】
また、図１で、微弱な光信号を等価増幅し２値化した大きいジッタのあるデータを、位相周波数同期回路に入力した場合を考える。図１の位相周波数同期回路で位相同期が取れている状態においても、入力ジッタが瞬間的に所定の位相差を超えて周波数比較器１０が動作し、クロックジッタが瞬間的に増大する問題がある。図２の位相周波数同期回路では、入力ジッタが瞬間的に所定の位相差を超えると同期判定器３０が非同期と誤判定し位相同期モードから周波数同期モードに切り替わりクロック信号のジッタが増加する問題がある。光受信回路にクロック信号のジッタが増加する特性の位相周波数同期回路を用いると急激な誤り率増大を起こす問題がある。
また、一般に、入力データがＮＲＺ符号でパルス幅歪みがある場合、入力データの立ち上がりと立ち下がりの両エッジを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器は、異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力する問題がある。位相比較器とフィルタとＶＣＯからなる位相比較モードのループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、ループ帯域内の位相比較器出力のランダム成分がクロックジッタの増加を引き起こす。周波数比較器とフィルタとＶＣＯからなるループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、周波数比較判定の間隔が入力データ幅の整数倍とならず周波数比較判定の精度が低下する。位相同期モードで引き込める周波数まで周波数同期モードで引き込めないと、位相周波数同期回路は誤同期する問題がある。
【０００９】
以上、本発明の目的は、同期状態は位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態同期では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くする位相周波数同期回路を提供することである。
【００１０】
本発明の他の目的は、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない位相周波数同期回路を提供することである。
【００１１】
本発明の他の目的は、入力データがＮＲＺ符号でパルス幅歪みがある場合、ＮＲＺ符号のランダム成分によるジッタ増加を防止でき、また、ＮＲＺ符号でパルス幅歪みがある場合では、周波数比較間隔が入力データの整数倍となり、周波数比較器の周波数比較精度低下を防止できる位相周波数同期回路を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器と、位相比較器出力を入力とし同期判定器が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器出力を入力とし同期判定器が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタと、ループフィルタ出力に基づき周波数を可変してクロック信号を出力するＶＣＯとを設けたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、発明の実施の形態を図を用いて説明する。
図３は、本発明による位相周波数同期回路の一実施例ある。
本発明の位相周波数同期回路は、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器１０と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器２０と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器３０と、位相比較器１０の出力を入力とし同期判定器３０が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器２０の出力を入力とし同期判定器３０が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタ４０と、ループフィルタ４０の出力に基づき周波数を可変してクロック信号を出力するＶＣＯ５０で構成されている。
【００１４】
同期判定器３０は、入力データとＶＣＯ出力であるクロック信号とが同期か非同期か判定する。同期と判定するとＳＷ１を閉じてＳＷ２を開け、位相比較器１０、抵抗Ｒ１とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。非同期と判定するとＳＷ１を開けてＳＷ２を閉じ、周波数比較器２０、抵抗Ｒ２とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。入力ジッタが増大して周波数比較器２０が動作しても同期判定器３０が同期と判定すると周波数比較器２０がループ外となり、クロックジッタの増加を防止する。非同期状態では、不安定動作する位相比較器１０がループ外となるので誤同期しない。また、同期状態のフィルタ特性を維持したままで非同期状態に対応したループフィルタ特性を抵抗Ｒ２にて実現できるので、非同期状態から同期するまでの時間を短くした最適特性が実現できる。
【００１５】
図４は、本発明を用いた同期判定器の実施例を示すものである。
本発明による同期判定器３０は、クロック信号の位相を９０°シフトする９０°移相器３１と、入力データと９０°移相器３１の出力を入力とし入力データを基準としたクロック信号の位相差がー９０°〜＋９０°の時ハイレベルを出力し、クロック信号の位相差がー１８０°〜−９０°またはが＋９０°〜＋１８０°の時ローレベルを出力する第２の位相比較器３２と、第２の位相比較器３２の出力を入力とし所定の帯域の低域通過フィルタ３３と、低域通過フィルタ３３の出力を入力とし第２の位相比較器３２の出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器３５で構成されている。
【００１６】
次に本発明による同期判定器３０の詳細な動作を説明する。
第２の位相比較器３２は、入力データと９０°位相のずれたクロック信号である移相器３１出力の位相差に応じた波高値の電圧を出力し入力データとクロック信号の位相差が０の時、最大値（又は最小値、以下最大値の場合を記す）を出力する。一方、入力データとクロック信号に位相差が生じた場合、第２位相比較器３２出力は、入力データ伝送速度とクロック信号周波数の位相差に応じた位相のビート信号となる。
【００１７】
第２の位相比較器３２出力は低域通過フィルタ３３を介してヒステリシス付き比較器３５に入力する。ヒステリシス付き比較器３５の閾値は、第２の位相比較器３２出力のローレベルを０基準としてハイレベルを１とすると０．７５のレベル近傍に設定する。低域通過フィルタ３３の帯域以上のビート信号となる程、入力データとクロック信号の位相差が大きい場合は、低域通過フィルタ３３出力は０．５のレベル近傍となり、ヒステリシス付き比較器３５出力は、非同期判定を出力する。入力データとクロック信号の周波数が一致している場合は、第２の位相比較器３２は最大値近傍の電圧となり、低域通過フィルタ３３出力は１のレベル近傍となり、ヒステリシス付き比較器３５出力は同期判定を出力する。
【００１８】
低域通過フィルタ３３を用いれば、ジッタの大きい入力データの場合に第２の位相比較器３２で出力する瞬間的な非同期信号を抑圧するので、入力データのジッタ増加でも正しく同期判定を行うことができる。
【００１９】
ヒステリシス付き比較器３５は、非同期状態から同期状態へ遷移する過程で低域通過フィルタ３３の不安定な変動で同期判定出力がばたつくのを防止する。
【００２０】
この時、同期判定器３０は、同期状態の位相比較器１０とフィルタ４０とＶＣＯ５０からなるループ構成のジッタを伝達するジッタトランスファ帯域をｆｔｃとすると、入力データの伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期と判断するものである。位相比較器１０とフィルタ４０とＶＣＯ５０からなる位相引き込みループは、入力データとクロック信号の位相差を小さくする制御を通して、入力データの伝送速度とクロック信号周波数の周波数差を小さくする制御を行う。クロック信号周波数の周波数ずれ量をｆ（ｔ）とし、初期値をΔｆとすると、位相引き込みループのｆ（ｔ）は数（１）で表せる。
【００２１】
【数１】
【００２２】
数（１）のｔ＝０→∞での位相シフトをΔθとすると、Δθは数（２）で表せる。
【００２３】
【数２】
【００２４】
Δθが数πとなると位相比較器出力が進み及び遅れを数回発生させ、位相引き込みループは不安定となると考え、Δθ＝πが位相引き込みループの安定ポイントとする。
【００２５】
これより、Δｆ＝π＊ｆｔｃとなり、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で位相引き込みループは安定動作する。非同期状態から同期する過程で、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期判定回路３０が同期信号を出力することにより、位相引き込みループは安定動作で周波数引き込みを行い誤同期を防止できる。
【００２６】
図５は、本発明を用いた具体的な構成例を示すもので、図に示す周波数比較器２０と同期判定器３０の具体的な構成例は図６に示す。なお、ＶＣＯ５１は、クロック信号と９０°位相シフトしたクロック信号をそれぞれ差動で出力する構成のものである。
【００２７】
図５のスイッチ付位相比較器１１は、入力データとクロック信号の位相差に応じたパルス幅の電圧をＮＡＮＤ１が出力し、ＮＡＮＤ１の出力がある時のみ固定パルスをＮＡＮＤ２が出力する。バイポーラトランジスタＴ１００からＴ１０３で構成する回路はＮＡＮＤ１及びＮＡＮＤ２の電圧信号を電流信号に変換する。入力データとクロック信号の位相差が無い場合は、スイッチ付位相比較器１１の平均電流出力が０となる様ＮＡＮＤ２の固定パルス幅を設定している。ＭＯＳトランジスタＭ１及びＭ２は、同期状態では同期判定器３０正相出力がハイレベルとなってスイッチ付位相位相比較器１１を動作させ、非同期状態では同期判定器３０正相出力がローレベルとなってスイッチ付位相位相比較器１１の出力を停止する。スイッチ付位相位相比較器１１出力をループフィルタ４０のＲ１に接続し、スイッチＳＷ２を介して周波数比較器２０出力をループフィルタ４０のＲ２に接続する。本構成により、同期時はスイッチ付位相位相比較器１１と、Ｒ１とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となり、非同期時は周波数比較器２０と、Ｒ２とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となる。ＶＣＯ５１の平均した発振周波数は、Ｃ１の電位で制御しており、ループ切り替え前後におけるＶＣＯ５１の平均した発振周波数変化はない。また、Ｒ２は同期時のループに含まないことにより非同期のループ特性だけで最適化できるため、非同期状態から同期するまでの時間を短くすることができる。また、スイッチ付位相位相比較器１１が誤動作するほど周波数がずれている非同期状態の場合でも、スイッチ付位相位相比較器１１をループに含まないため誤同期を防止できる。
【００２８】
図６は、図５に示す周波数比較器２０と同期判定器３０の具体的な構成例を示し、周波数比較器２０と同期判定器３０に用いた第２位相比較器３２を共通化した例である。クロック信号は２値のデジタル信号とし、周波数比較器２０と同期判定器３０はアナログでなくデジタルで動作する場合を説明する。
【００２９】
周波数比較器２０は、位相比較器２１と第２の位相比較器３２とロジック回路２２からなる。位相比較器２１および第２の位相比較器３２は、クロックＴの立ち上がりエッジでデータＤのレベルを保持するフリップフロップ回路である。位相比較器２１は、入力データをフリップフロップ回路のクロックＴへ接続しクロック信号をフリップフロップ回路のデータＤへ接続して、入力データとクロック信号の位相差０のタイミングを図７ａに示す状態とする。
【００３０】
これより、位相比較器２１は、入力データの立ち上がりエッジを基準としてクロック信号の位相が−π〜０と進んでいる場合にローレベルを出力しクロック信号の位相が０〜＋πと遅れている場合はハイレベルを出力する。第２の位相比較器３２は、入力データをフリップフロップ回路のクロックＴへ接続し９０°クロック信号をフリップフロップ回路のデータＤへ接続するので、入力データの立ち上がりエッジ基準としてクロック信号の位相が−０．５π〜＋０．５πと位相差が小さい場合はハイレベルを出力し、クロック信号の位相が−π〜−０．５π又は＋０．５π〜＋πと位相差が大きい場合はローレベルを出力する。
【００３１】
入力データ信号に対してクロック信号の周波数が低い場合のタイミングチャートを図７ｃに示す。ロジック回路内Ｔ２１：エミッタは図７ｃの第２位相比較器出力ＱのＶ点を取り込み、ロジック回路内Ｔ２３：エミッタは図７ｃの第２の位相比較器出力ＱのＶＶ点を取り込む。周波数比較器２０出力は、周波数判定ができない状態では出力振幅の中点レベルを出力し、クロック周波数が低いと判定できたポイントでローレベルを出力している。なお、クロック周波数が高いと判定できたポイントではハイレベルを出力する。
【００３２】
同期判定器３０は、第２の位相比較器３２と低周波数帯域増幅器３４とヒステリシス付比較器３５からなる。図７ｃに示すタイミングチャートの第２の位相比較器３２出力は、入力データ信号とクロック信号の周波数差に応じたパルスがする。低周波数帯域増幅器３４が狭帯域であると実線で示す波形となり、ヒステリシス付比較器３５の閾値を一点鎖線に示すように設定するとタイミングチャート上の期間でヒステリシス付比較器３５出力は常時ローレベルとなり、非同期状態を示す。低周波数帯域増幅器３４が広帯域であると点線で示す波形となり、ヒステリシス付比較器３５の閾値以上となるポイントが生じ、ヒステリシス付比較器３５出力は間欠的に同期状態を示すハイレベルを出力する。低周波数帯域増幅器３４は、入力データ信号とクロック信号の周波数差が大きい状態で同期判定器３０が間欠的に同期信号を出力する事を防止する機能がある。低周波数帯域増幅器３４は、ジッタの大きい入力データの場合に第２位相比較器３２で発生する瞬間的な非同期信号を抑圧する効果もある。
【００３３】
図７ｃは、入力データが１０繰り返しの時であるが、入力データがランダムパターンになると誤検出するパターンが存在し、平均的に周波数判定を行う必要があり、その動作をループフィルタのＲ２とＣ１が行う。入力データがランダムパターンの場合にこの回路を実験評価すると、入力データ伝送速度を基準としてクロック信号周波数が−８５〜＋１１５％近傍を超えると周波数比較器として誤判定する。これより、ＶＣＯ５１のクロック信号の周波数範囲は入力データ伝送速度を基準として−９０〜＋１１０％と設定している。
【００３４】
図８は、本発明を用いた別の位相周波数同期回路の実施例を示すものである。ＶＣＯ−Ａ，ＶＣＯ−Ｂ，ＶＣＯ−Ｃは、クロック信号周波数が異なり異なる入力データ速度に対応する。モードセレクタ信号で選択されたＶＣＯだけが発振し、セレクタ６０を介して位相周波数ループを形成する。モードセレクタ信号で選択されないＶＣＯの消費電流は零となり、本発明による消費電力増加はない。本発明は、数種類の入力データ速度ごとに製造した位相周波数同期回路を１種類の位相周波数同期回路にする技術であり、１品種大量生産するＩＣ化に適している。位相周波数同期回路１００は、３種類の入力データ速度に対応できる例であり、本発明では、クロック信号周波数が異なるＶＣＯを搭載した分の種類の入力データ速度に対応できる。
【００３５】
図９は、本発明を用いた光受信回路の実施例を示すものである。本発明を用いた位相周波数同期回路１００に、受光素子２００、前置増幅器３００、後段増幅器４００、識別器５００を備えて光受信回路を構成している。
【００３６】
入力データとクロック信号が同期している時の低域通過フィルタ出力は、入力データを基準としたクロック信号の位相差がー１８０°からー９０°または＋９０°から＋１８０°となる場合の発生確率を表しており、入力データのジッタが増加するとこの発生確率は上昇する。低域通過フィルタ３３の正規化した出力電圧を入力データのジッタから換算したデータ誤り率の計算結果を図１０に示す。
【００３７】
第２のヒステリシス付比較器７１のアラーム発出する閾値を第２のヒステリシス付比較器正規化値０．８５Ｖ、アラーム解除する閾値を第２のヒステリシス付比較器正規化値０．９５Ｖと設定すれば、データの誤り率１０−１から１０−３でアラームを発出及び解除することができる。
【００３８】
データ誤り率が１０−１から１０−３で発出するアラームを構成する場合、従来は光受信回路の信号電力を検出する方法でアラーム機能を実現していた。近年の特徴である光増幅器を介した光受信信号の場合、光受信回路で発生する雑音電力に比べて光雑音電力が無視できず、光受信回路の信号電力を検出する方式では正しくアラーム発生できない。上記のように設定すれば、光受信回路で発生する雑音電力に比べて光雑音電力が無視できない場合でも所定のデータ誤り率でアラームを発生できる。
【００３９】
【発明の効果】
以上、説明したように本発明によれば、位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くできる効果がある。
【００４０】
また、本発明によれば、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない効果がある。
【００４１】
また、本発明によれば、入力データがＮＲＺ符号でパルス幅歪みがある場合、位相比較器が検出した入力データとクロック信号の位相差がパルス幅歪みの有無で変化しない効果がある。
【００４２】
また、本発明によれば、同期状態において抵抗とコンデンサの直列接続からなるループフィルタが、ループフィルタのコンデンサ端子電圧によりループフィルタの抵抗で発生する電圧が変化せず高周波ループ特性が一定となる効果がある。
【図面の簡単な説明】
【図１】関連する位相周波数同期回路ブロック図を示す。
【図２】関連する位相周波数同期回路ブロック図を示す。
【図３】本発明を用いた位相周波数同期回路ブロック図を示す。
【図４】本発明を用いた同期判定器のブロック図を示す。
【図５】本発明を用いた請求項２の具体的な構成例を示すで、９０°位相器を用いず９０°位相シフトしたクロック信号をＶＣＯから取り出し、周波数比較器と同期判定器を一体化した位相周波数同期回路図を示す。
【図６】図５に示した一体化した周波数比較器と同期判定器の具体的な構成例を示す回路図を示す。
【図７】図５から図７の同期判定回路及び周波数比較器の動作を説明するタイムチャート図を示す。
【図８】本発明を用いた位相周波数同期回路ブロック図を示す。
【図９】本発明を用いた光受信回路ブロック図を示す。
【図１０】本発明を用いた光受信回路の正規化したフィルタ出力電圧と出力データの誤り率の関係を示す図を示す。
【符号の説明】
１０、１０−１、１０−２…位相比較器、１１…スイッチ内蔵位相比較器、
２０…周波数比較器、
２１…位相比較器、
２２…ロジック回路、
３０…同期判定器、
３１…９０°移相器、
３２…第２の位相比較器、
３３…低域通過フィルタ、３４…低周波数帯域増幅器、
３５…ヒステリシス付比較器、
４０、４０−１、４０−２…ループフィルタ、
５０、５１…電圧制御発振器（ＶＣＯ）、
６０…セレクタ、
７０…アラーム発生器、
７１…第２のヒステリシス付比較器、
８０…重ね合わせ器、
９０…加算器、
１００…本発明の位相周波数同期回路、
２００…受光素子、
３００…前置増幅器、
４００…後段増幅器、
５００…識別器、
Ｃ１…容量、
Ｒ１，Ｒ２…抵抗、
ＳＷ１，ＳＷ２…スイッチ。
【発明の属する技術分野】
本発明は、光伝送システムに関わり、特に光ファイバ伝送に用いる位相同期回路に関する。
【０００２】
【従来の技術】
光伝送システムでは、光受信信号を受光素子で光電変換し電気信号に変換する。この変換された電気信号を等価増幅し、２値化したＮＲＺ符号のデータは、光受信レベルが大きいとジッタが小さく、光受信レベルが小さくなるに従いジッタが増加し、光信号が無い場合は雑音出力となりジッタ無限大に相当する。また、光送信回路及び光受信回路によりこのデータにはパルス幅歪みが生じる。
【０００３】
このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図１に示す。位相比較器１０は、入力データとクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する。周波数比較器２０は、入力データの伝送速度を基準としたクロック信号の周波数の大小を出力し、入力データとクロック信号が同期して所定位相差以内になると周波数の大小を出力しない。位相比較器１０の出力と周波数比較器２０の出力を重ね合わせ器８０を介してループフィルタ４０に入力する。ＶＣＯ（電圧制御発振器以下ＶＣＯと言う）５０はループフィルタ４０の出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、例えば１９９２ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ ＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ ｐ．１６２「ＴＰ１０．３：Ａ ８Ｇｂ／ｓ Ｓｉ Ｂｉｐｏｌａｒ Ｐｈａｓｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ ＩＣ ｆｏｒ Ｃｌｏｃｋ Ｅｘｔｒａｃｔｉｏｎ」や、特開平６−２１６７６６号公報に記載されている。
【０００４】
また、ディスクを使用したファイル装置では、ディスクの回転むら等の原因でデータ速度の１％程度のゆれが存在し、光受信回路からのデータ信号からみてファイル装置からのデータ信号はジッタおよびパルス幅歪みが小さい。このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図２に示す。第１位相比較器１０−１は、入力データとクロック信号の位相差に応じたパルス幅の電圧を出力する。周波数比較器２０は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することでクロックの周波数がデータの周波数に対して高いか低いかを判別し出力する。
【０００５】
第２位相比較器１０−２は、入力とクロック信号の位相差を全て位相進みまたは位相遅れとして、入力とクロック信号の位相差に応じたパルス幅の電圧を出力する。第２位相比較器１０−２は、入力データとクロック信号と周波数比較器２０出力を入力として、周波数比較器２０出力に応じて入力データとクロック信号の位相差が進みあるいは遅れのどちらかの位相差を出力する。同期判定器は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することで、同期か非同期かを判定する。スイッチ１は第１位相比較器出力と第１ループフィルタ４０−１の間にあり同期判定器出力の同期信号に閉じて非同期信号により開く。スイッチ１は第２位相比較器出力と第２ループフィルタ４０−２の間にあり同期判定器出力の非同期信号に閉じて同期信号により開く。第１ループフィルタ４０−１と第２ループフィルタ４０−２を加算器を介してＶＣＯ５０に入力する。ＶＣＯ５０は加算器出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、特開平９−２８４２６９号公報に記載されている。
【０００６】
【発明が解決しようとする課題】
図１の位相周波数同期回路において、ループフィルタ定数は同期状態である位相比較器１０とループフィルタ４０とＶＣＯ５０からなるループ特性により決定する。非同期状態では周波数比較器２０とループフィルタ４０とＶＣＯ５０からなるループであるが、非同期状態に対応したループフィルタ定数に選べないため、非同期状態から同期するまでの時間は長くなる問題がある。
【０００７】
図２の位相周波数同期回路において、スイッチ１が開いてスイッチ２が閉じている非同期状態からデータとクロックの周波数が近づき同期判定回路３０が同期判定信号を出力する状態を考える。同期判定信号を出力する時は、第１ループフィルタ出力と第２ループフィルタ出力を加算した加算器出力がＶＣＯ５０の発振周波数からみて所定の値に近づいた状態であって、第１位相比較器出力と第１ループフィルタ出力に電圧レベルの差があることが想定される。スイッチ１が閉じてスイッチ２が開いた時、第１位相比較器１０−１の出力と第１ループフィルタ４０−１の出力の電圧レベルの差により加算器９０の出力に急激な変化が起こり、位相周波数同期回路が不安定となる可能性がある。従って、図２の位相周波数同期回路は、２つのループフィルタを備えて周波数の引き込み特性と位相の引き込み特性を個別に設定できるが、周波数引き込みモードから位相引き込みモード切り替え時に位相周波数同期回路が不安定となる問題がある。
【０００８】
また、図１で、微弱な光信号を等価増幅し２値化した大きいジッタのあるデータを、位相周波数同期回路に入力した場合を考える。図１の位相周波数同期回路で位相同期が取れている状態においても、入力ジッタが瞬間的に所定の位相差を超えて周波数比較器１０が動作し、クロックジッタが瞬間的に増大する問題がある。図２の位相周波数同期回路では、入力ジッタが瞬間的に所定の位相差を超えると同期判定器３０が非同期と誤判定し位相同期モードから周波数同期モードに切り替わりクロック信号のジッタが増加する問題がある。光受信回路にクロック信号のジッタが増加する特性の位相周波数同期回路を用いると急激な誤り率増大を起こす問題がある。
また、一般に、入力データがＮＲＺ符号でパルス幅歪みがある場合、入力データの立ち上がりと立ち下がりの両エッジを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器は、異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力する問題がある。位相比較器とフィルタとＶＣＯからなる位相比較モードのループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、ループ帯域内の位相比較器出力のランダム成分がクロックジッタの増加を引き起こす。周波数比較器とフィルタとＶＣＯからなるループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、周波数比較判定の間隔が入力データ幅の整数倍とならず周波数比較判定の精度が低下する。位相同期モードで引き込める周波数まで周波数同期モードで引き込めないと、位相周波数同期回路は誤同期する問題がある。
【０００９】
以上、本発明の目的は、同期状態は位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態同期では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くする位相周波数同期回路を提供することである。
【００１０】
本発明の他の目的は、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない位相周波数同期回路を提供することである。
【００１１】
本発明の他の目的は、入力データがＮＲＺ符号でパルス幅歪みがある場合、ＮＲＺ符号のランダム成分によるジッタ増加を防止でき、また、ＮＲＺ符号でパルス幅歪みがある場合では、周波数比較間隔が入力データの整数倍となり、周波数比較器の周波数比較精度低下を防止できる位相周波数同期回路を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器と、位相比較器出力を入力とし同期判定器が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器出力を入力とし同期判定器が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタと、ループフィルタ出力に基づき周波数を可変してクロック信号を出力するＶＣＯとを設けたことを特徴とする。
【００１３】
【発明の実施の形態】
以下、発明の実施の形態を図を用いて説明する。
図３は、本発明による位相周波数同期回路の一実施例ある。
本発明の位相周波数同期回路は、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器１０と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器２０と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器３０と、位相比較器１０の出力を入力とし同期判定器３０が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器２０の出力を入力とし同期判定器３０が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタ４０と、ループフィルタ４０の出力に基づき周波数を可変してクロック信号を出力するＶＣＯ５０で構成されている。
【００１４】
同期判定器３０は、入力データとＶＣＯ出力であるクロック信号とが同期か非同期か判定する。同期と判定するとＳＷ１を閉じてＳＷ２を開け、位相比較器１０、抵抗Ｒ１とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。非同期と判定するとＳＷ１を開けてＳＷ２を閉じ、周波数比較器２０、抵抗Ｒ２とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。入力ジッタが増大して周波数比較器２０が動作しても同期判定器３０が同期と判定すると周波数比較器２０がループ外となり、クロックジッタの増加を防止する。非同期状態では、不安定動作する位相比較器１０がループ外となるので誤同期しない。また、同期状態のフィルタ特性を維持したままで非同期状態に対応したループフィルタ特性を抵抗Ｒ２にて実現できるので、非同期状態から同期するまでの時間を短くした最適特性が実現できる。
【００１５】
図４は、本発明を用いた同期判定器の実施例を示すものである。
本発明による同期判定器３０は、クロック信号の位相を９０°シフトする９０°移相器３１と、入力データと９０°移相器３１の出力を入力とし入力データを基準としたクロック信号の位相差がー９０°〜＋９０°の時ハイレベルを出力し、クロック信号の位相差がー１８０°〜−９０°またはが＋９０°〜＋１８０°の時ローレベルを出力する第２の位相比較器３２と、第２の位相比較器３２の出力を入力とし所定の帯域の低域通過フィルタ３３と、低域通過フィルタ３３の出力を入力とし第２の位相比較器３２の出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器３５で構成されている。
【００１６】
次に本発明による同期判定器３０の詳細な動作を説明する。
第２の位相比較器３２は、入力データと９０°位相のずれたクロック信号である移相器３１出力の位相差に応じた波高値の電圧を出力し入力データとクロック信号の位相差が０の時、最大値（又は最小値、以下最大値の場合を記す）を出力する。一方、入力データとクロック信号に位相差が生じた場合、第２位相比較器３２出力は、入力データ伝送速度とクロック信号周波数の位相差に応じた位相のビート信号となる。
【００１７】
第２の位相比較器３２出力は低域通過フィルタ３３を介してヒステリシス付き比較器３５に入力する。ヒステリシス付き比較器３５の閾値は、第２の位相比較器３２出力のローレベルを０基準としてハイレベルを１とすると０．７５のレベル近傍に設定する。低域通過フィルタ３３の帯域以上のビート信号となる程、入力データとクロック信号の位相差が大きい場合は、低域通過フィルタ３３出力は０．５のレベル近傍となり、ヒステリシス付き比較器３５出力は、非同期判定を出力する。入力データとクロック信号の周波数が一致している場合は、第２の位相比較器３２は最大値近傍の電圧となり、低域通過フィルタ３３出力は１のレベル近傍となり、ヒステリシス付き比較器３５出力は同期判定を出力する。
【００１８】
低域通過フィルタ３３を用いれば、ジッタの大きい入力データの場合に第２の位相比較器３２で出力する瞬間的な非同期信号を抑圧するので、入力データのジッタ増加でも正しく同期判定を行うことができる。
【００１９】
ヒステリシス付き比較器３５は、非同期状態から同期状態へ遷移する過程で低域通過フィルタ３３の不安定な変動で同期判定出力がばたつくのを防止する。
【００２０】
この時、同期判定器３０は、同期状態の位相比較器１０とフィルタ４０とＶＣＯ５０からなるループ構成のジッタを伝達するジッタトランスファ帯域をｆｔｃとすると、入力データの伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期と判断するものである。位相比較器１０とフィルタ４０とＶＣＯ５０からなる位相引き込みループは、入力データとクロック信号の位相差を小さくする制御を通して、入力データの伝送速度とクロック信号周波数の周波数差を小さくする制御を行う。クロック信号周波数の周波数ずれ量をｆ（ｔ）とし、初期値をΔｆとすると、位相引き込みループのｆ（ｔ）は数（１）で表せる。
【００２１】
【数１】
数（１）のｔ＝０→∞での位相シフトをΔθとすると、Δθは数（２）で表せる。
【００２３】
【数２】
Δθが数πとなると位相比較器出力が進み及び遅れを数回発生させ、位相引き込みループは不安定となると考え、Δθ＝πが位相引き込みループの安定ポイントとする。
【００２５】
これより、Δｆ＝π＊ｆｔｃとなり、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で位相引き込みループは安定動作する。非同期状態から同期する過程で、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期判定回路３０が同期信号を出力することにより、位相引き込みループは安定動作で周波数引き込みを行い誤同期を防止できる。
【００２６】
図５は、本発明を用いた具体的な構成例を示すもので、図に示す周波数比較器２０と同期判定器３０の具体的な構成例は図６に示す。なお、ＶＣＯ５１は、クロック信号と９０°位相シフトしたクロック信号をそれぞれ差動で出力する構成のものである。
【００２７】
図５のスイッチ付位相比較器１１は、入力データとクロック信号の位相差に応じたパルス幅の電圧をＮＡＮＤ１が出力し、ＮＡＮＤ１の出力がある時のみ固定パルスをＮＡＮＤ２が出力する。バイポーラトランジスタＴ１００からＴ１０３で構成する回路はＮＡＮＤ１及びＮＡＮＤ２の電圧信号を電流信号に変換する。入力データとクロック信号の位相差が無い場合は、スイッチ付位相比較器１１の平均電流出力が０となる様ＮＡＮＤ２の固定パルス幅を設定している。ＭＯＳトランジスタＭ１及びＭ２は、同期状態では同期判定器３０正相出力がハイレベルとなってスイッチ付位相位相比較器１１を動作させ、非同期状態では同期判定器３０正相出力がローレベルとなってスイッチ付位相位相比較器１１の出力を停止する。スイッチ付位相位相比較器１１出力をループフィルタ４０のＲ１に接続し、スイッチＳＷ２を介して周波数比較器２０出力をループフィルタ４０のＲ２に接続する。本構成により、同期時はスイッチ付位相位相比較器１１と、Ｒ１とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となり、非同期時は周波数比較器２０と、Ｒ２とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となる。ＶＣＯ５１の平均した発振周波数は、Ｃ１の電位で制御しており、ループ切り替え前後におけるＶＣＯ５１の平均した発振周波数変化はない。また、Ｒ２は同期時のループに含まないことにより非同期のループ特性だけで最適化できるため、非同期状態から同期するまでの時間を短くすることができる。また、スイッチ付位相位相比較器１１が誤動作するほど周波数がずれている非同期状態の場合でも、スイッチ付位相位相比較器１１をループに含まないため誤同期を防止できる。
【００２８】
図６は、図５に示す周波数比較器２０と同期判定器３０の具体的な構成例を示し、周波数比較器２０と同期判定器３０に用いた第２位相比較器３２を共通化した例である。クロック信号は２値のデジタル信号とし、周波数比較器２０と同期判定器３０はアナログでなくデジタルで動作する場合を説明する。
【００２９】
周波数比較器２０は、位相比較器２１と第２の位相比較器３２とロジック回路２２からなる。位相比較器２１および第２の位相比較器３２は、クロックＴの立ち上がりエッジでデータＤのレベルを保持するフリップフロップ回路である。位相比較器２１は、入力データをフリップフロップ回路のクロックＴへ接続しクロック信号をフリップフロップ回路のデータＤへ接続して、入力データとクロック信号の位相差０のタイミングを図７ａに示す状態とする。
【００３０】
これより、位相比較器２１は、入力データの立ち上がりエッジを基準としてクロック信号の位相が−π〜０と進んでいる場合にローレベルを出力しクロック信号の位相が０〜＋πと遅れている場合はハイレベルを出力する。第２の位相比較器３２は、入力データをフリップフロップ回路のクロックＴへ接続し９０°クロック信号をフリップフロップ回路のデータＤへ接続するので、入力データの立ち上がりエッジ基準としてクロック信号の位相が−０．５π〜＋０．５πと位相差が小さい場合はハイレベルを出力し、クロック信号の位相が−π〜−０．５π又は＋０．５π〜＋πと位相差が大きい場合はローレベルを出力する。
【００３１】
入力データ信号に対してクロック信号の周波数が低い場合のタイミングチャートを図７ｃに示す。ロジック回路内Ｔ２１：エミッタは図７ｃの第２位相比較器出力ＱのＶ点を取り込み、ロジック回路内Ｔ２３：エミッタは図７ｃの第２の位相比較器出力ＱのＶＶ点を取り込む。周波数比較器２０出力は、周波数判定ができない状態では出力振幅の中点レベルを出力し、クロック周波数が低いと判定できたポイントでローレベルを出力している。なお、クロック周波数が高いと判定できたポイントではハイレベルを出力する。
【００３２】
同期判定器３０は、第２の位相比較器３２と低周波数帯域増幅器３４とヒステリシス付比較器３５からなる。図７ｃに示すタイミングチャートの第２の位相比較器３２出力は、入力データ信号とクロック信号の周波数差に応じたパルスがする。低周波数帯域増幅器３４が狭帯域であると実線で示す波形となり、ヒステリシス付比較器３５の閾値を一点鎖線に示すように設定するとタイミングチャート上の期間でヒステリシス付比較器３５出力は常時ローレベルとなり、非同期状態を示す。低周波数帯域増幅器３４が広帯域であると点線で示す波形となり、ヒステリシス付比較器３５の閾値以上となるポイントが生じ、ヒステリシス付比較器３５出力は間欠的に同期状態を示すハイレベルを出力する。低周波数帯域増幅器３４は、入力データ信号とクロック信号の周波数差が大きい状態で同期判定器３０が間欠的に同期信号を出力する事を防止する機能がある。低周波数帯域増幅器３４は、ジッタの大きい入力データの場合に第２位相比較器３２で発生する瞬間的な非同期信号を抑圧する効果もある。
【００３３】
図７ｃは、入力データが１０繰り返しの時であるが、入力データがランダムパターンになると誤検出するパターンが存在し、平均的に周波数判定を行う必要があり、その動作をループフィルタのＲ２とＣ１が行う。入力データがランダムパターンの場合にこの回路を実験評価すると、入力データ伝送速度を基準としてクロック信号周波数が−８５〜＋１１５％近傍を超えると周波数比較器として誤判定する。これより、ＶＣＯ５１のクロック信号の周波数範囲は入力データ伝送速度を基準として−９０〜＋１１０％と設定している。
【００３４】
図８は、本発明を用いた別の位相周波数同期回路の実施例を示すものである。ＶＣＯ−Ａ，ＶＣＯ−Ｂ，ＶＣＯ−Ｃは、クロック信号周波数が異なり異なる入力データ速度に対応する。モードセレクタ信号で選択されたＶＣＯだけが発振し、セレクタ６０を介して位相周波数ループを形成する。モードセレクタ信号で選択されないＶＣＯの消費電流は零となり、本発明による消費電力増加はない。本発明は、数種類の入力データ速度ごとに製造した位相周波数同期回路を１種類の位相周波数同期回路にする技術であり、１品種大量生産するＩＣ化に適している。位相周波数同期回路１００は、３種類の入力データ速度に対応できる例であり、本発明では、クロック信号周波数が異なるＶＣＯを搭載した分の種類の入力データ速度に対応できる。
【００３５】
図９は、本発明を用いた光受信回路の実施例を示すものである。本発明を用いた位相周波数同期回路１００に、受光素子２００、前置増幅器３００、後段増幅器４００、識別器５００を備えて光受信回路を構成している。
【００３６】
入力データとクロック信号が同期している時の低域通過フィルタ出力は、入力データを基準としたクロック信号の位相差がー１８０°からー９０°または＋９０°から＋１８０°となる場合の発生確率を表しており、入力データのジッタが増加するとこの発生確率は上昇する。低域通過フィルタ３３の正規化した出力電圧を入力データのジッタから換算したデータ誤り率の計算結果を図１０に示す。
【００３７】
第２のヒステリシス付比較器７１のアラーム発出する閾値を第２のヒステリシス付比較器正規化値０．８５Ｖ、アラーム解除する閾値を第２のヒステリシス付比較器正規化値０．９５Ｖと設定すれば、データの誤り率１０−１から１０−３でアラームを発出及び解除することができる。
【００３８】
データ誤り率が１０−１から１０−３で発出するアラームを構成する場合、従来は光受信回路の信号電力を検出する方法でアラーム機能を実現していた。近年の特徴である光増幅器を介した光受信信号の場合、光受信回路で発生する雑音電力に比べて光雑音電力が無視できず、光受信回路の信号電力を検出する方式では正しくアラーム発生できない。上記のように設定すれば、光受信回路で発生する雑音電力に比べて光雑音電力が無視できない場合でも所定のデータ誤り率でアラームを発生できる。
【００３９】
【発明の効果】
以上、説明したように本発明によれば、位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くできる効果がある。
【００４０】
また、本発明によれば、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない効果がある。
【００４１】
また、本発明によれば、入力データがＮＲＺ符号でパルス幅歪みがある場合、位相比較器が検出した入力データとクロック信号の位相差がパルス幅歪みの有無で変化しない効果がある。
【００４２】
また、本発明によれば、同期状態において抵抗とコンデンサの直列接続からなるループフィルタが、ループフィルタのコンデンサ端子電圧によりループフィルタの抵抗で発生する電圧が変化せず高周波ループ特性が一定となる効果がある。
【図面の簡単な説明】
【図１】関連する位相周波数同期回路ブロック図を示す。
【図２】関連する位相周波数同期回路ブロック図を示す。
【図３】本発明を用いた位相周波数同期回路ブロック図を示す。
【図４】本発明を用いた同期判定器のブロック図を示す。
【図５】本発明を用いた請求項２の具体的な構成例を示すで、９０°位相器を用いず９０°位相シフトしたクロック信号をＶＣＯから取り出し、周波数比較器と同期判定器を一体化した位相周波数同期回路図を示す。
【図６】図５に示した一体化した周波数比較器と同期判定器の具体的な構成例を示す回路図を示す。
【図７】図５から図７の同期判定回路及び周波数比較器の動作を説明するタイムチャート図を示す。
【図８】本発明を用いた位相周波数同期回路ブロック図を示す。
【図９】本発明を用いた光受信回路ブロック図を示す。
【図１０】本発明を用いた光受信回路の正規化したフィルタ出力電圧と出力データの誤り率の関係を示す図を示す。
【符号の説明】
１０、１０−１、１０−２…位相比較器、１１…スイッチ内蔵位相比較器、
２０…周波数比較器、
２１…位相比較器、
２２…ロジック回路、
３０…同期判定器、
３１…９０°移相器、
３２…第２の位相比較器、
３３…低域通過フィルタ、３４…低周波数帯域増幅器、
３５…ヒステリシス付比較器、
４０、４０−１、４０−２…ループフィルタ、
５０、５１…電圧制御発振器（ＶＣＯ）、
６０…セレクタ、
７０…アラーム発生器、
７１…第２のヒステリシス付比較器、
８０…重ね合わせ器、
９０…加算器、
１００…本発明の位相周波数同期回路、
２００…受光素子、
３００…前置増幅器、
４００…後段増幅器、
５００…識別器、
Ｃ１…容量、
Ｒ１，Ｒ２…抵抗、
ＳＷ１，ＳＷ２…スイッチ。
Claims (14)
- 入力データとクロック信号とを入力とし該入力データを基準とした該クロック信号との位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器と、
上記入力データと上記クロック信号とを入力とし該入力データの伝送速度を基準とした該クロック信号の周波数の大小を判定し２値信号を出力する周波数比較器と、
上記入力データと上記クロック信号とを入力として位相及び周波数の同期判定を行う同期判定器と、
上記位相比較器出力を入力とし、上記同期判定器が同期と判定した場合に閉じて、非同期と判定した場合に開く第１のスイッチと、
上記周波数比較器出力を入力とし、上記同期判定器が同期と判定した場合に開いて、非同期と判定した場合に閉じる第２のスイッチと、
上記第１のスイッチ出力と上記第２のスイッチ出力を入力とするループフィルタと、
上記ループフィルタ出力に基づき周波数を可変して上記クロック信号を出力する電圧制御発振器とから成る位相周波数同期回路であって、
前記同期判定器は、
前記クロック信号の位相を９０°シフトする９０°移相器と、
前記入力データと上記９０°移相器出力とを入力とし、該入力データを基準とした上記クロック信号の位相差がー９０°から＋９０°の時ハイレベルを出力し、該クロック信号との位相差がー１８０°から−９０°、または、＋９０°から＋１８０°の時ローレベルを出力する第２の位相比較器と、
上記第２の位相比較器出力を入力とし所定の帯域を有する低域通過フィルタと、
上記低域通過フィルタ出力を入力とし上記第２の位相比較器出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器を設けて、上記入力データの伝送速度と上記クロック信号の周波数差が上記低域通過フィルタで決まる帯域以上の場合、周波数同期していないと判断して該入力データと該クロック信号との位相差に関係なく非同期信号を上記ヒステリシス付比較器が出力し、上記入力データの伝送速度と上記クロック信号の周波数差が上記低域通過フィルタで決まる帯域以下の場合、上記ヒステリシス付比較器の閾値に基づいた上記入力データと上記クロックの比較結果を上記低域通過フィルタで平均化した平均位相差が所定以内の時、上記ヒステリシス付比較器が同期信号を出力し、上記平均位相差が所定以外の時、上記ヒステリシス付比較器が非同期信号を出力することを特徴とする位相周波数同期回路。 - 前記の同期判定器は、
同期状態の前記位相比較器と前記ループフィルタと前記ＶＣＯからなるループ構成のジッタトランスファ帯域をｆｔｃとすると、前記入力データの伝送速度と前記クロック信号の周波数差がｆｔｃのπ倍以上で周波数非同期と判断することを特徴とする請求項１に記載の位相周波数同期回路。 - 前記位相比較器と前記第２の位相比較器は、前記入力データの立ち上がり又は立ち下がりのどちらか一方のエッジを基準とした前記クロック信号の位相差に応じた波高値またはパルス幅の電圧を出力することを特徴とする請求項１に記載の位相周波数同期回路。
- 前記位相比較器と前記第２の位相比較器は、前記入力データの立ち上がり又は立ち下がりのどちらか一方のエッジを基準とした前記クロック信号の位相差に応じた波高値またはパルス幅の電圧を出力することを特徴とする請求項２に記載の位相周波数同期回路。
- 前記低域通過フィルタ出力を入力とし前記ヒステリシス付比較器と異なる閾値とした第２のヒステリシス付比較器を設けて、前記入力データのジッタが上記第２のヒステリシス付比較器で決まる入力データのジッタ閾値より大きい場合に上記第２のヒステリシス付比較器がアラームを出力することを特徴とする請求項１に記載の位相周波数同期回路。
- 前記低域通過フィルタ出力を入力とし前記ヒステリシス付比較器と異なる閾値とした第２のヒステリシス付比較器を設けて、前記入力データのジッタが上記第２のヒステリシス付比較器で決まる入力データのジッタ閾値より大きい場合に上記第２のヒステリシス付比較器がアラームを出力することを特徴とする請求項２に記載の位相周波数同期回路。
- 前記低域通過フィルタ出力を入力とし前記ヒステリシス付比較器と異なる閾値とした第２のヒステリシス付比較器を設けて、前記入力データのジッタが上記第２のヒステリシス付比較器で決まる入力データのジッタ閾値より大きい場合に上記第２のヒステリシス付比較器がアラームを出力することを特徴とする請求項３に記載の位相周波数同期回路。
- 前記低域通過フィルタ出力を入力とし前記ヒステリシス付比較器と異なる閾値とした第２のヒステリシス付比較器を設けて、前記入力データのジッタが上記第２のヒステリシス付比較器で決まる入力データのジッタ閾値より大きい場合に上記第２のヒステリシス付比較器がアラームを出力することを特徴とする請求項４に記載の位相周波数同期回路。
- 光信号を受信し光電変換する受光素子と、上記光電変換された信号を増幅し前記入力データを出力する増幅器と、上記入力データを入力とし前記クロック信号を出力する請求項５記載の位相周波数同期回路と、上記入力データと上記クロック信号を入力とし識別再生する識別器とを含む光受信回路であって、前記第２ヒステリシス付比較器で決まる入力データのジッタ閾値をデータ誤り率が１０−１から１０−３となるように設定したことを特徴とする光受信回路。
- 光信号を受信し光電変換する受光素子と、上記光電変換された信号を増幅し前記入力データを出力する増幅器と、上記入力データを入力とし前記クロック信号を出力する請求項６記載の位相周波数同期回路と、上記入力データと上記クロック信号を入力とし識別再生する識別器とを含む光受信回路であって、前記第２ヒステリシス付比較器で決まる入力データのジッタ閾値をデータ誤り率が１０−１から１０−３となるように設定したことを特徴とする光受信回路。
- 光信号を受信し光電変換する受光素子と、上記光電変換された信号を増幅し前記入力データを出力する増幅器と、上記入力データを入力とし前記クロック信号を出力する請求項７記載の位相周波数同期回路と、上記入力データと上記クロック信号を入力とし識別再生する識別器とを含む光受信回路であって、前記第２ヒステリシス付比較器で決まる入力データのジッタ閾値をデータ誤り率が１０−１から１０−３となるように設定したことを特徴とする光受信回路。
- 光信号を受信し光電変換する受光素子と、上記光電変換された信号を増幅し前記入力データを出力する増幅器と、上記入力データを入力とし前記クロック信号を出力する請求項８記載の位相周波数同期回路と、上記入力データと上記クロック信号を入力とし識別再生する識別器とを含む光受信回路であって、前記第２ヒステリシス付比較器で決まる入力データのジッタ閾値をデータ誤り率が１０−１から１０−３となるように設定したことを特徴とする光受信回路。
- 複数の請求項１１記載の光受信回路と複数の光送信回路との間を複数の光ファイバでそれぞれ接続し光伝送の経路を複数有する光伝送システムであって、前記第２のヒステリシス付比較器が出力するアラームを光伝送の経路切り替え情報の１つとしたことを特徴とする光伝送システム。
- 複数の請求項１２記載の光受信回路と複数の光送信回路との間を複数の光ファイバでそれぞれ接続し光伝送の経路を複数有する光伝送システムであって、前記第２のヒステリシス付比較器が出力するアラームを光伝送の経路切り替え情報の１つとしたことを特徴とする光伝送システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35853199A JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
| US09/517,942 US6600797B1 (en) | 1999-12-17 | 2000-03-03 | Phase frequency synchronism circuit and optical receiver |
| US10/436,802 US7099407B2 (en) | 1999-12-17 | 2003-05-12 | Phase frequency synchronism circuitry and optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35853199A JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004110644A Division JP3799357B2 (ja) | 2004-04-05 | 2004-04-05 | 位相周波数同期回路、同期判定回路および光受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177397A JP2001177397A (ja) | 2001-06-29 |
| JP3559743B2 true JP3559743B2 (ja) | 2004-09-02 |
Family
ID=18459813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35853199A Expired - Lifetime JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6600797B1 (ja) |
| JP (1) | JP3559743B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
| EP1213840A1 (en) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Radio transceiver having a phase-locked loop circuit |
| JP2002198810A (ja) * | 2000-12-25 | 2002-07-12 | Fujitsu Ltd | 光受信機の入力断検出回路 |
| JP4098572B2 (ja) | 2002-07-09 | 2008-06-11 | パイオニア株式会社 | 記録用クロック信号発生装置およびその方法 |
| US6784647B2 (en) * | 2002-07-15 | 2004-08-31 | Intel Corporation | Method and apparatus for operating a voltage regulator based on operation of a timer |
| US6836167B2 (en) * | 2002-07-17 | 2004-12-28 | Intel Corporation | Techniques to control signal phase |
| JP4093826B2 (ja) * | 2002-08-27 | 2008-06-04 | 富士通株式会社 | クロック発生装置 |
| US7200451B2 (en) * | 2003-07-16 | 2007-04-03 | Dell Products L.P. | Method for consistent on/off object to control radios and other interfaces |
| EP1717954B1 (en) * | 2004-02-16 | 2012-06-13 | Nippon Telegraph And Telephone Corporation | Bit rate determination circuit based on low bit rate signal |
| US20080233869A1 (en) * | 2007-03-19 | 2008-09-25 | Thomas Baker | Method and system for a single-chip fm tuning system for transmit and receive antennas |
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
| US8369713B2 (en) * | 2010-03-18 | 2013-02-05 | Nippon Telegraph And Telephone Corporation | Bit-rate discrimination method and its apparatus |
| JPWO2012143970A1 (ja) * | 2011-04-19 | 2014-07-28 | 三菱電機株式会社 | 周波数シンセサイザ |
| US9325490B2 (en) * | 2014-03-20 | 2016-04-26 | Stmicroelectronics International N.V. | Referenceless clock and data recovery circuit |
| JP6512011B2 (ja) | 2015-07-22 | 2019-05-15 | 富士通株式会社 | 受信回路 |
| KR101766055B1 (ko) * | 2015-10-30 | 2017-08-09 | 인하대학교 산학협력단 | 양방향성 주파수 검출기를 이용한 기준신호를 사용하지 않는 광대역 클락 및 데이터 복원회로 및 그 동작 방법 |
| JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Ｃｄｒ回路及び受信回路 |
| JP6978852B2 (ja) * | 2017-05-10 | 2021-12-08 | キヤノン株式会社 | 同期信号出力装置、制御方法、及び、プログラム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
| US4682116A (en) * | 1983-03-11 | 1987-07-21 | General Signal Corporation | High speed phase locked loop filter circuit |
| KR900002386B1 (ko) * | 1984-10-23 | 1990-04-13 | 니뽕 빅터 가부시끼가이샤 | 칼라 촬상장치 |
| US4942370A (en) * | 1988-04-08 | 1990-07-17 | Ricoh Company, Ltd. | PLL circuit with band width varying in accordance with the frequency of an input signal |
| EP0357080B1 (en) | 1988-09-02 | 1994-05-11 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| JPH0752918B2 (ja) | 1988-09-02 | 1995-06-05 | 三洋電機株式会社 | 水平位相同期回路 |
| JPH0520679A (ja) | 1991-07-15 | 1993-01-29 | Konica Corp | 磁気記録媒体 |
| JP3014566B2 (ja) | 1992-06-22 | 2000-02-28 | 松下電器産業株式会社 | Ｐｌｌ回路 |
| KR940005459A (ko) | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| JP3201043B2 (ja) | 1993-01-13 | 2001-08-20 | 住友電気工業株式会社 | 位相周波数比較回路 |
| JP2710215B2 (ja) | 1994-09-22 | 1998-02-10 | 日本電気株式会社 | 画像読取装置および画像読取方法 |
| KR970003097B1 (ko) * | 1994-12-02 | 1997-03-14 | 양승택 | 다단 제어구조를 갖는 고속 비트동기 장치 |
| US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
| JP2800772B2 (ja) | 1996-04-19 | 1998-09-21 | 日本電気株式会社 | クロック抽出回路 |
-
1999
- 1999-12-17 JP JP35853199A patent/JP3559743B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-03 US US09/517,942 patent/US6600797B1/en not_active Expired - Fee Related
-
2003
- 2003-05-12 US US10/436,802 patent/US7099407B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030202804A1 (en) | 2003-10-30 |
| US6600797B1 (en) | 2003-07-29 |
| US7099407B2 (en) | 2006-08-29 |
| JP2001177397A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3559743B2 (ja) | 位相周波数同期回路および光受信回路 | |
| EP0614283B1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| JPWO2004088913A1 (ja) | 位相比較回路及びクロックリカバリ回路 | |
| JP6772477B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| JP2010509817A (ja) | 装置、位相ロック・ループ・システム及び位相ロック・ループを動作させるための方法 | |
| JP6724619B2 (ja) | 信号再生回路、電子装置及び信号再生方法 | |
| JP3649194B2 (ja) | Ｐｌｌ回路および光通信受信装置 | |
| CN100583731C (zh) | 时钟数据再生电路 | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| JP3327249B2 (ja) | Ｐｌｌ回路 | |
| JP6582771B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| US6959061B1 (en) | Phase comparator circuit | |
| JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP2000040960A (ja) | ビットレート可変光受信器及び可変光送受信システム | |
| JP4259683B2 (ja) | 位相比較回路 | |
| JP4882693B2 (ja) | ルビジウム原子発振器 | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| JP3377057B2 (ja) | 位相同期回路 | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| JP5672931B2 (ja) | クロック再生回路及びクロックデータ再生回路 | |
| JP2002198810A (ja) | 光受信機の入力断検出回路 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3559743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |