JP3623948B2 - ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 - Google Patents
ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 Download PDFInfo
- Publication number
- JP3623948B2 JP3623948B2 JP2002187169A JP2002187169A JP3623948B2 JP 3623948 B2 JP3623948 B2 JP 3623948B2 JP 2002187169 A JP2002187169 A JP 2002187169A JP 2002187169 A JP2002187169 A JP 2002187169A JP 3623948 B2 JP3623948 B2 JP 3623948B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- input
- result
- voltage control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000011084 recovery Methods 0.000 title description 3
- 230000003111 delayed effect Effects 0.000 claims description 34
- 239000000872 buffer Substances 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 238000012358 sourcing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はバーストモード受信装置に係り、特に、ノイズに強いバーストモード受信装置とそのクロック信号及びデータの復元方法に関する。
【０００２】
【従来の技術】
一般に、通信システムの受信装置は、クロック信号及びデータを復元するために位相同期ループ（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を採用している。このＰＬＬは、ジッタや外部の影響による入力信号のエッジの揺らぎを最小化させるので、受信装置は最適決定タイミングを有するクロック信号を復元可能である。
【０００３】
しかしながら、通常の通信システムで使用される受信装置とは異なり、バーストモード受信装置は、ＰＬＬを用いてクロック信号及びデータを復元することが困難である。なぜならば、入力信号の周波数がバーストモード受信装置自体において用いられるシステムクロック信号の周波数とは異なっているのみならず、入力信号が何時入力されるか分からないので、各バーストセル間の間隔がシステムクロック信号とは無関係に一定に数えられるビット数ではないからである。もし、従来のバーストモード受信装置がＰＬＬを採択するならば、ＰＬＬがロッキングされた後に入力信号がトラッキング範囲内において少しずつ変わる状況には適応可能であるものの、現在のセルと次のセルとの間の間隔が現在セルにおいて復元されたクロック信号と大きな位相差を有する場合、ＰＬＬがロック状態から外れれば、ＰＬＬがさらにロッキングされるために必要な時間が要求される。このため、クロック信号を迅速に復元するよう設計されたバーストモード受信装置では、ＰＬＬを利用することはできない。
【０００４】
一方、ＰＬＬを用いずにクロック信号及びデータを復元する従来のバーストモード受信装置は、入力信号を遅延したり、クロック信号を入力データが入力し始める時に生成したりすることで、入力信号とクロック信号との間の位相を合わせる方法を用いるか、あるいは入力信号よりも早いクロック信号又は多重位相クロック信号のうち入力信号と始まりが同じクロック信号を選択する方法を用いる。特に、多重位相クロック信号のうち所望のクロック信号を選択する方法が採用されることが多い。この時、入力信号の受信率を正確に把握することができないため、従来のバーストモード受信装置は、自ら生成するシステムクロック信号をそのまま用いる。したがって、入力信号が連続的に０又は１として入力される時に連続するビットの数を誤って認識するおそれがあり、クロック信号の復元に際しては少なくとも３ビット以上の遅延が生じるという問題点がある。
【０００５】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする技術的課題は、ノイズによる影響を最小化しつつ高速でクロック信号及びデータが復元可能なノイズに強いバーストモード受信装置を提供することである。
【０００６】
本発明が解決しようとする他の技術的課題は、前記バーストモード受信装置において用いられるクロック信号及びデータ復元方法を提供することである。
【０００７】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明によるノイズに強いバーストモード受信装置は、システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する電圧制御信号発生部と、パケット単位に不規則的に入力される入力信号を前記電圧制御信号に応答して遅延し、遅延された結果及び前記入力信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号として出力するリセット信号発生部と、前記リセット信号及び前記電圧制御信号に応答して、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成し、前記復元されたクロック信号を出力するクロック信号発生部と、前記入力信号をバッファリングし、バッファリングされた結果を前記復元されたクロック信号に応答して復元されたデータとして出力する出力バッファとを備え、前記クロック信号発生部は、前記復元されたクロック信号を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第２遅延部と、前記第２遅延部から入力した前記遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択的に出力する第１選択部と、前記第１選択部において選択された結果を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第３遅延部と、前記復元されたクロック信号を反転し、反転された結果を出力する第１反転部と、前記第１反転部から入力した前記反転された結果及び前記第３遅延部から入力した前記遅延された結果のうち一つを前記リセット信号に応答して選択的に出力する第２選択部と、前記第２選択部において選択された結果を反転し、反転された結果を前記復元されたクロック信号として出力する第２反転部とを備えることを特徴とする。
【０００８】
前記他の技術的課題を達成するために、本発明によるノイズに強いバーストモード受信装置のクロック信号及びデータ復元方法は、システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する段階と、パケット単位に不規則的に与えられる入力信号を前記電圧制御信号を用いて遅延し、遅延された結果及び前記入力信号を排他的論理和演算してリセット信号を求める段階と、前記リセット信号及び前記電圧制御信号を用い、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成する段階と、前記入力信号をバッファリングし、前記復元されたクロック信号を用いてバッファリングされた結果から復元されたデータを求める段階とを備え、前記復元されたクロック信号として生成する段階は、すでに前記クロック信号として復元された信号を前記電圧制御信号に応答して遅延させ、その遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択することで第１クロック信号を生成し、前記復元されたクロック信号を反転した第２クロック信号を生成し、前記第１クロック信号を前記電圧制御信号に応答して遅延させた第３クロック信号を生成し、さらに、前記第２クロック信号及び前記第３クロック信号のうち一つを前記リセット信号に応答して選択することで第４クロック信号を生成し、前記第４クロック信号を反転させることで前記復元されたクロック信号を生成することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき、本発明によるノイズに強いバーストモード受信装置の構成及び動作とその装置において用いられる本発明によるクロック信号及びデータの復元方法を説明する。
【００１０】
図１は、本発明によるバーストモード受信装置のブロック図である。図１に示すように、本発明によるバーストモード受信装置は、電圧制御信号発生部１０、リセット信号発生部１２、クロック信号発生部１４及び出力バッファ１６を含む。
【００１１】
図２は、図１に示す装置において用いられる本発明によるクロック信号及びデータ復元方法を説明するためのフローチャートである。図２に示すように、本発明によるクロック信号及びデータ復元方法は、電圧制御信号及びリセット信号を生成する段階（第３０段階及び第３２段階）及び復元されたクロック信号及び復元されたデータを求める段階（第３４段階及び第３６段階）を含む。
【００１２】
図１に示された電圧制御信号発生部１０は、外部から入力されたシステムクロック信号ＣＬＫの周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号Ｖｃを生成し、生成した電圧制御信号Ｖｃをリセット信号発生部１２及びクロック信号発生部１４に各々出力する（第３０段階）。ここで、システムクロック信号ＣＬＫは、例えば１５５ＭＨｚの周波数を有し、本発明によるバーストモード受信装置自体において生成しても良く、光信号を伝送するもの、例えば図示しない端末装置から送られてきても良い。
【００１３】
以下、本発明の望ましい一実施の形態による電圧制御信号発生部１０の構成及び動作を、図３を参照しつつ説明する。
【００１４】
図３は、本発明の一実施形態としての電圧制御信号発生部１０Ａ（図１の１０に相当）のブロック図である。図３に示すように、本発明による電圧制御信号発生部１０Ａは、位相差検出部５０、電荷ポンプ５２、ループフィルタ５４、電圧制御発振部５６及び分周部５８を含む。
【００１５】
前記位相差検出部５０は、外部から入力されたシステムクロック信号ＣＬＫ及び分周部５８外部から入力された分周信号間の位相差を検出し、検出された位相差を電荷ポンプ５２に出力する。この時、電荷ポンプ５２は位相差検出部５０の出力した位相差に応じた電荷をソーシング又はシンキングする。
【００１６】
前記ループフィルタ５４は、電荷ポンプ５２においてソーシング又はシンキングされた電荷に対応する電圧を低域通過フィルタリングし、低域通過フィルタリングされた結果を電圧制御信号Ｖｃとして電圧制御発振部５６、リセット信号発生部１２及びクロック信号発生部１４に各々出力する。
【００１７】
前記電圧制御発振部５６は、ループフィルター５４から入力した電圧制御信号Ｖｃに応答して発振する周波数を有する発振信号を分周部５８に出力する。
【００１８】
前記分周部５８は、電圧制御発振部５６から入力した発振信号を分周し、分周された結果を分周信号として位相差検出部５０に出力する。ここで、分周部５８において発振信号を分周した分だけ電圧制御信号Ｖｃのレベルが変わる。例えば、電圧制御信号発生部１０Ａがシステムクロック信号ＣＬＫを多く逓倍するほどループフィルタ５４から出力される電圧制御信号Ｖｃのレベルは上がる。この時、外部から入力されるシステムクロック信号ＣＬＫの周波数は様々な値を有し、電圧制御信号発生部１０Ａは、たとえシステムクロック信号ＣＬＫの周波数が低いとしても、分周部５８によりシステムクロック信号ＣＬＫの周波数を逓倍することができる。
【００１９】
一方、第３０段階後に、リセット信号発生部１２は入力端子ＩＮ１を介してパケット単位に不規則に入力した信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果及び入力端子ＩＮ１から入力した信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号ＲＳＴとしてクロック信号発生部１４に出力する（第３２段階）。
【００２０】
ここで、リセット信号発生部１２に入力される入力信号を生成する図１に示すバーストモード受信装置の構成と動作を、図４を主に参照しながら説明する。
【００２１】
図４は、入力信号を生成する本発明によるバーストモード受信装置のブロック図である。本発明によるバーストモード受信装置は、光検出部７０、前置増幅器７２及びオフセット補償部７４を含む。
【００２２】
前記光検出部７０は、入力端子ＩＮ２を介してパケット単位に入力される光をダイナミックに検出し、検出された光を電気的な信号に変換し、変換された電気的な信号を前置増幅器７２に出力する。
【００２３】
前記前置増幅器７２は、光検出部７０外部から入力された電気的な信号を増幅し、増幅した結果をオフセット補償部７４に出力する。この時、オフセット補償部７４は前置増幅器７２において増幅された結果のオフセットを補償し、オフセットを補償した結果を入力信号として出力端子ＯＵＴ１を介してリセット信号発生部（図１の１２）に出力する。
【００２４】
次に、本発明の望ましい実施形態によるリセット信号発生部（図１の１２）の構成及び動作を、主に図５及び図６を参照しながら説明する。
【００２５】
図５は、本発明の望ましい実施形態によるリセット信号発生部１２Ａの回路図である。図５に示すように、本発明によるリセット信号発生部１２Ａは、第１遅延部９０及び排他的論理和演算部９２を含む。
【００２６】
前記第１遅延部９０は、入力端子ＩＮ１を介して入力した信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃのレベルに応答して遅延し、遅延された結果を排他的論理和演算部９２に出力する。この時、排他的論理和演算部９２は、第１遅延部９０から入力した遅延された結果及び入力端子ＩＮ１から入力した信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号ＲＳＴとして図１のクロック信号発生部１４に出力する。
【００２７】
入力信号のパケットに含まれるビット各々の中間点Ｔ’がＴ／２（ここで、Ｔは入力信号のパケットに含まれる各ビットの長さである。）であると仮定して、前記リセット信号発生部１２Ａの動作を、図５及び図６を主に参照しながら説明する。
【００２８】
図６は、図５に示す前記リセット信号発生部１２Ａの各構成部分の波形図であり、（ａ）は入力信号ＩＮ１の波形図であり、（ｂ）は遅延された入力信号の波形図であり、（ｃ）はリセット信号ＲＳＴの波形図である。
【００２９】
前記リセット信号発生部１２Ａの第１遅延器９０は、入力端子ＩＮ１を介して入力した図６（ａ）の如き波形を有する入力信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答してＴ／２だけ遅延し、図６（ｂ）のように遅延された結果を排他的論理和演算部９２に出力する。すると、前記排他的論理和演算部９２は、図６（ａ）に示される入力信号及び図６（ｂ）に示される遅延結果を排他的論理和演算し、排他的論理和演算した結果であるリセット信号ＲＳＴを図６（ｃ）に示されるように出力する。
【００３０】
一方、第３２段階後に、クロック信号発生部（図１の１４）は、リセット信号発生部（図１の１２）から入力したリセット信号ＲＳＴ及び電圧制御信号発生部（図１の１０）から入力した電圧制御信号Ｖｃに応答して、パケットに含まれる各ビットの中間点Ｔ’において遷移されるレベルを有する信号を復元されたクロック信号ＣＬＫ’として生成し、復元されたクロック信号ＣＬＫ’を出力バッファ１６及び外部に出力する（第３４段階）。前記クロック信号発生部１４は、リセット信号ＲＳＴの立ち下がりエッジにおいて立ち上がりエッジ又は立ち下がりエッジを有する復元されたクロック信号ＣＬＫ’を生成する。
【００３１】
以下、添付した図面に基づき、本発明に望ましい実施の形態によるクロック信号発生部（図１の１４）構成及び動作を下記の通り説明する。
【００３２】
図７は、本発明の望ましい実施形態によるクロック信号発生部１４のブロック図である。図７に示すように、本発明によるクロック信号発生部１４は、第２遅延部１１０、第３遅延部１１４、第１選択部１１２、第２選択部１１８、第１反転部１１６、及び第２反転部１２０を含む。
【００３３】
図８は、Ｔ’＝Ｔ／２であると仮定した場合の、図７に示す各構成部分の動作を説明するための入力信号、リセット信号、復元されたクロック信号、及び第１ないし第４クロック信号の波形図である。
【００３４】
図８に示すように、前記第２遅延部１１０は、復元されたクロック信号ＣＬＫ’を電圧制御信号発生部１０から出力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果を第１選択部１１２に出力する。
【００３５】
前記第１選択部１１２は、第２遅延部１１０から入力した遅延された結果及び復元されたクロック信号ＣＬＫ’のうちいずれか一つをリセット信号発生部１２から入力したリセット信号ＲＳＴに応答して選択し、選択された結果を第１クロック信号として第３遅延部１１４に出力する。具体的には、このような第１選択部１１２は、第２遅延部１１０から入力した遅延された結果を‘０’入力端子に入力し、復元されたクロック信号ＣＬＫ’を‘１’入力端子に入力し、リセット信号発生部１２から出力されるリセット信号ＲＳＴを選択端子Ｓを介して入力し、入力した信号のうちの一つをリセット信号ＲＳＴに応答して選択し、選択された結果を第３遅延部１１４に第１クロック信号として出力するマルチプレクサ１４０により実現可能である。ここで、前記マルチプレクサ１４０は、リセット信号ＲＳＴが“ロー”論理レベルであれば第２遅延部１１０において遅延された結果を選択し、リセット信号ＲＳＴが“ハイ”論理レベルであれば復元されたクロック信号ＣＬＫ’を選択する。
【００３６】
この時、第１反転部１１６は、復元されたクロック信号ＣＬＫ’を反転し、反転された結果を図８に示す第２クロック信号として第２選択部１１８に出力する。ここで、第１反転部１１６はインバータ（図示せず）により実現可能である。第３遅延部１１４は、第１選択部１１２において選択された結果である第１クロック信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果を図８に示す第３クロック信号として第２選択部１１８に出力する。前記第２選択部１１８は、第１反転部１１６から入力した反転結果である第２クロック信号及び第３遅延部１１４から入力した遅延結果である第３クロック信号のうちのいずれか一つをリセット信号発生部１２外部から入力したリセット信号ＲＳＴに応答して選択し、選択された結果を図８に示す第４クロック信号として第２反転部１２０に出力する。ここで、第２選択部１１８は第３遅延部１１４から入力した第３クロック信号を‘０’入力端子に入力し、第１反転部１１６から入力した第２クロック信号を‘１’入力端子に入力し、リセット信号発生部１２から出力されるリセット信号ＲＳＴを選択端子Ｓを介して入力し、入力した信号のうち一つをリセット信号ＲＳＴに応答して選択し、選択された結果を第２反転部１２０に出力するマルチプレクサ１４２により実現可能である。このため、マルチプレクサ１４２はリセット信号ＲＳＴが“ロー”論理レベルであれば第３遅延部１１４から出力される第３クロック信号を選択し、リセット信号ＲＳＴが“ハイ”論理レベルであれば第１反転部１１６から出力される第２クロック信号を選択する。例えば、リセット信号ＲＳＴが“ロー”論理レベルから“ハイ”論理レベルへと遷移した後に第４クロック信号はＴ／２の間に“ロー”論理レベルを保ち、リセット信号ＲＳＴが“ハイ”論理レベルから“ロー”論理レベルへと遷移する時に第４クロック信号は“ロー”論理レベルから“ハイ”論理レベルへと遷移してＴ／２の間に“ハイ”論理レベルを保つ。
【００３７】
前記第２反転部１２０は、第２選択部１１８において選択された結果を反転し、反転された結果を復元されたクロック信号ＣＬＫ’として出力バッファ１６に出力する。ここで、第２反転部１２０はインバータ（図示せず）により実現可能である。
【００３８】
また、前述した第１遅延部（図５の９０）、第２及び第３遅延部（図７の１１０及び１１４）の各々は偶数個のインバータ（図示せず）により実現可能であり、各インバータから入力した信号を反転する時間は電圧制御信号Ｖｃに基づき決まる。例えば、電圧制御信号Ｖｃのレベルが高いほどこれらの第１、第２及び第３遅延部９０、１１０及び１１４の各々の遅延時間は長くなる。
【００３９】
ここで、図７に示されたクロック信号発生部は、図３に示された電圧制御発振部５６としても使用可能である。もし、図７に示すクロック信号発生部が電圧制御発振部５６として用いられる場合、図７に示すリセット信号ＲＳＴの代わりに“ロー”論理レベルの信号が第１及び第２選択部１１２及び１１８に各々入力される。
【００４０】
第３４段階後に、出力バッファ１６は入力端子ＩＮ１を介して入力した信号をバッファリングし、バッファリングされた結果をクロック信号発生部１４から入力した復元されたクロック信号ＣＬＫ’に応答して復元されたデータＤＡＴＡとして出力する（第３６段階）。したがって、出力バッファ１６は入力端子ＩＮ１を介して入力信号を入力するデータ入力端子Ｄ、復元されたクロック信号ＣＬＫ’を入力するクロック端子ＣＫ及び復元されたデータＤＡＴＡを出力する正の出力端子Ｑを有するＤフリップフロップ２０により実現可能である。
【００４１】
以下、添付した図面に基づき、入力端子ＩＮ１を介して入力される信号がジッタを有する場合に、本発明によるバーストモード受信装置において用いられるクロック信号復元方法によりクロック信号ＣＬＫ’を復元する過程を、入力信号のパケット中に含まれる各ビットの中間点Ｔ’がＴ／２であると仮定して説明する。
【００４２】
図９は、リセット信号発生部（図５の１２Ａ）の各構成部分及び復元されたクロック信号ＣＬＫ’の波形図であり、（ａ）が入力信号の波形図、（ｂ）がＴ／２だけ遅延された入力信号の波形図、（ｃ）がリセット信号ＲＳＴの波形図、（ｄ）が復元されたクロック信号ＣＬＫ’の波形図を示す。
【００４３】
まず、入力信号が図９（ａ）に示すように、ジッタを有さずに正常に入力される場合（２００参照）、本発明によるクロック信号復元方法によると、図９（ｃ）に示すリセット信号ＲＳＴの立ち下がりエッジにおいて立ち上がりエッジを有する復元されたクロック信号ＣＬＫ’を生成する。この時、復元されたクロック信号ＣＬＫ’は入力信号の中間点、すなわち、Ｔ／２に正確に整列される。
【００４４】
次に、入力信号が図９（ａ）に示すように、ジッタにより左側にシフト（３００参照）している場合（２０２参照）、本発明によるクロック信号復元方法は、図９（ａ）に示す入力信号が左側にシフトした分に見合う分だけリセット信号を左側にシフトし、シフトしたリセット信号（図９の（ｃ）参照）から復元したクロック信号ＣＬＫ’（図９（ｄ）参照）を生成する。従って、前記復元されたクロック信号ＣＬＫ’は前記入力信号の中間点のＴ／２に正確に整列可能になる。
【００４５】
最後に、入力信号が図９（ａ）に示すように、ジッタにより右側にシフト（３０２参照）している場合（２０４参照）、本発明によるクロック信号復元方法は、図９ａの入力信号が右側にシフトした分に見合う分だけリセット信号を右側にシフトし、シフトした図９（ｃ）のリセット信号から復元されたクロック信号ＣＬＫ’（図９（ｄ）参照）を生成する。従って、復元されたクロック信号ＣＬＫ’（図９（ｄ）参照）は、図９（ａ）の入力信号の中間点であるＴ／２に正確に整列可能である。
【００４６】
結局、図１に示す本発明によるバーストモード受信装置及び方法はジッタを含む入力信号と連動してリセット信号ＲＳＴを生成し、生成されたリセット信号ＲＳＴの制御下で各ビットの中間点Ｔ’において立ち上がり又は立ち下がりエッジを有するクロック信号ＣＬＫ’を復元し、復元されたクロック信号ＣＬＫ’を用いて入力信号からデータＤＡＴＡを復元可能である。
【００４７】
【発明の効果】
以上述べたように、本発明によるノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法は、入力信号の各ビットの中間点において復元されたクロック信号のレベルを遷移させることから、ジッタを含む入力信号が入力されるなどの要因によって入力信号にエラーが生じたりしても、クロック信号及びデータを安定的に復元可能である。さらに、従来の多重−位相方式が３ビット以内にロッキングされるのに対し、１ビット以内にロッキング可能であることから、クロック信号及びデータを高速で復元可能になる。
【図面の簡単な説明】
【図１】本発明によるバーストモード受信装置のブロック図である。
【図２】図１に示すバーストモード受信装置において用いられる本発明によるクロック信号及びデータの復元方法を説明するためのフローチャートである。
【図３】図１に示す本発明の実施形態による電圧制御信号発生部のブロック図である。
【図４】入力信号を生成する本発明によるバーストモード受信装置のブロック図である。
【図５】図１に示す本発明の実施形態によるリセット信号発生部の回路図である。
【図６】図５に示すリセット信号発生部の各構成部分の波形図である。
【図７】図１に示す本発明の実施形態によるクロック信号発生部のブロック図である。
【図８】Ｔ’＝Ｔ／２である仮定する時、図７に示す各構成部分の動作を説明するための波形図である。
【図９】図５に示すリセット信号発生部の各構成部分及び復元されたクロック信号の波形図である。
【符号の説明】
１６ 出力バッファ
ＩＮ１ 入力端子
ＣＬＫ システムクロック信号
Ｖｃ 電圧制御信号
ＲＳＴ リセット信号
【発明の属する技術分野】
本発明はバーストモード受信装置に係り、特に、ノイズに強いバーストモード受信装置とそのクロック信号及びデータの復元方法に関する。
【０００２】
【従来の技術】
一般に、通信システムの受信装置は、クロック信号及びデータを復元するために位相同期ループ（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を採用している。このＰＬＬは、ジッタや外部の影響による入力信号のエッジの揺らぎを最小化させるので、受信装置は最適決定タイミングを有するクロック信号を復元可能である。
【０００３】
しかしながら、通常の通信システムで使用される受信装置とは異なり、バーストモード受信装置は、ＰＬＬを用いてクロック信号及びデータを復元することが困難である。なぜならば、入力信号の周波数がバーストモード受信装置自体において用いられるシステムクロック信号の周波数とは異なっているのみならず、入力信号が何時入力されるか分からないので、各バーストセル間の間隔がシステムクロック信号とは無関係に一定に数えられるビット数ではないからである。もし、従来のバーストモード受信装置がＰＬＬを採択するならば、ＰＬＬがロッキングされた後に入力信号がトラッキング範囲内において少しずつ変わる状況には適応可能であるものの、現在のセルと次のセルとの間の間隔が現在セルにおいて復元されたクロック信号と大きな位相差を有する場合、ＰＬＬがロック状態から外れれば、ＰＬＬがさらにロッキングされるために必要な時間が要求される。このため、クロック信号を迅速に復元するよう設計されたバーストモード受信装置では、ＰＬＬを利用することはできない。
【０００４】
一方、ＰＬＬを用いずにクロック信号及びデータを復元する従来のバーストモード受信装置は、入力信号を遅延したり、クロック信号を入力データが入力し始める時に生成したりすることで、入力信号とクロック信号との間の位相を合わせる方法を用いるか、あるいは入力信号よりも早いクロック信号又は多重位相クロック信号のうち入力信号と始まりが同じクロック信号を選択する方法を用いる。特に、多重位相クロック信号のうち所望のクロック信号を選択する方法が採用されることが多い。この時、入力信号の受信率を正確に把握することができないため、従来のバーストモード受信装置は、自ら生成するシステムクロック信号をそのまま用いる。したがって、入力信号が連続的に０又は１として入力される時に連続するビットの数を誤って認識するおそれがあり、クロック信号の復元に際しては少なくとも３ビット以上の遅延が生じるという問題点がある。
【０００５】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする技術的課題は、ノイズによる影響を最小化しつつ高速でクロック信号及びデータが復元可能なノイズに強いバーストモード受信装置を提供することである。
【０００６】
本発明が解決しようとする他の技術的課題は、前記バーストモード受信装置において用いられるクロック信号及びデータ復元方法を提供することである。
【０００７】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明によるノイズに強いバーストモード受信装置は、システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する電圧制御信号発生部と、パケット単位に不規則的に入力される入力信号を前記電圧制御信号に応答して遅延し、遅延された結果及び前記入力信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号として出力するリセット信号発生部と、前記リセット信号及び前記電圧制御信号に応答して、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成し、前記復元されたクロック信号を出力するクロック信号発生部と、前記入力信号をバッファリングし、バッファリングされた結果を前記復元されたクロック信号に応答して復元されたデータとして出力する出力バッファとを備え、前記クロック信号発生部は、前記復元されたクロック信号を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第２遅延部と、前記第２遅延部から入力した前記遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択的に出力する第１選択部と、前記第１選択部において選択された結果を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第３遅延部と、前記復元されたクロック信号を反転し、反転された結果を出力する第１反転部と、前記第１反転部から入力した前記反転された結果及び前記第３遅延部から入力した前記遅延された結果のうち一つを前記リセット信号に応答して選択的に出力する第２選択部と、前記第２選択部において選択された結果を反転し、反転された結果を前記復元されたクロック信号として出力する第２反転部とを備えることを特徴とする。
【０００８】
前記他の技術的課題を達成するために、本発明によるノイズに強いバーストモード受信装置のクロック信号及びデータ復元方法は、システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する段階と、パケット単位に不規則的に与えられる入力信号を前記電圧制御信号を用いて遅延し、遅延された結果及び前記入力信号を排他的論理和演算してリセット信号を求める段階と、前記リセット信号及び前記電圧制御信号を用い、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成する段階と、前記入力信号をバッファリングし、前記復元されたクロック信号を用いてバッファリングされた結果から復元されたデータを求める段階とを備え、前記復元されたクロック信号として生成する段階は、すでに前記クロック信号として復元された信号を前記電圧制御信号に応答して遅延させ、その遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択することで第１クロック信号を生成し、前記復元されたクロック信号を反転した第２クロック信号を生成し、前記第１クロック信号を前記電圧制御信号に応答して遅延させた第３クロック信号を生成し、さらに、前記第２クロック信号及び前記第３クロック信号のうち一つを前記リセット信号に応答して選択することで第４クロック信号を生成し、前記第４クロック信号を反転させることで前記復元されたクロック信号を生成することを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき、本発明によるノイズに強いバーストモード受信装置の構成及び動作とその装置において用いられる本発明によるクロック信号及びデータの復元方法を説明する。
【００１０】
図１は、本発明によるバーストモード受信装置のブロック図である。図１に示すように、本発明によるバーストモード受信装置は、電圧制御信号発生部１０、リセット信号発生部１２、クロック信号発生部１４及び出力バッファ１６を含む。
【００１１】
図２は、図１に示す装置において用いられる本発明によるクロック信号及びデータ復元方法を説明するためのフローチャートである。図２に示すように、本発明によるクロック信号及びデータ復元方法は、電圧制御信号及びリセット信号を生成する段階（第３０段階及び第３２段階）及び復元されたクロック信号及び復元されたデータを求める段階（第３４段階及び第３６段階）を含む。
【００１２】
図１に示された電圧制御信号発生部１０は、外部から入力されたシステムクロック信号ＣＬＫの周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号Ｖｃを生成し、生成した電圧制御信号Ｖｃをリセット信号発生部１２及びクロック信号発生部１４に各々出力する（第３０段階）。ここで、システムクロック信号ＣＬＫは、例えば１５５ＭＨｚの周波数を有し、本発明によるバーストモード受信装置自体において生成しても良く、光信号を伝送するもの、例えば図示しない端末装置から送られてきても良い。
【００１３】
以下、本発明の望ましい一実施の形態による電圧制御信号発生部１０の構成及び動作を、図３を参照しつつ説明する。
【００１４】
図３は、本発明の一実施形態としての電圧制御信号発生部１０Ａ（図１の１０に相当）のブロック図である。図３に示すように、本発明による電圧制御信号発生部１０Ａは、位相差検出部５０、電荷ポンプ５２、ループフィルタ５４、電圧制御発振部５６及び分周部５８を含む。
【００１５】
前記位相差検出部５０は、外部から入力されたシステムクロック信号ＣＬＫ及び分周部５８外部から入力された分周信号間の位相差を検出し、検出された位相差を電荷ポンプ５２に出力する。この時、電荷ポンプ５２は位相差検出部５０の出力した位相差に応じた電荷をソーシング又はシンキングする。
【００１６】
前記ループフィルタ５４は、電荷ポンプ５２においてソーシング又はシンキングされた電荷に対応する電圧を低域通過フィルタリングし、低域通過フィルタリングされた結果を電圧制御信号Ｖｃとして電圧制御発振部５６、リセット信号発生部１２及びクロック信号発生部１４に各々出力する。
【００１７】
前記電圧制御発振部５６は、ループフィルター５４から入力した電圧制御信号Ｖｃに応答して発振する周波数を有する発振信号を分周部５８に出力する。
【００１８】
前記分周部５８は、電圧制御発振部５６から入力した発振信号を分周し、分周された結果を分周信号として位相差検出部５０に出力する。ここで、分周部５８において発振信号を分周した分だけ電圧制御信号Ｖｃのレベルが変わる。例えば、電圧制御信号発生部１０Ａがシステムクロック信号ＣＬＫを多く逓倍するほどループフィルタ５４から出力される電圧制御信号Ｖｃのレベルは上がる。この時、外部から入力されるシステムクロック信号ＣＬＫの周波数は様々な値を有し、電圧制御信号発生部１０Ａは、たとえシステムクロック信号ＣＬＫの周波数が低いとしても、分周部５８によりシステムクロック信号ＣＬＫの周波数を逓倍することができる。
【００１９】
一方、第３０段階後に、リセット信号発生部１２は入力端子ＩＮ１を介してパケット単位に不規則に入力した信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果及び入力端子ＩＮ１から入力した信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号ＲＳＴとしてクロック信号発生部１４に出力する（第３２段階）。
【００２０】
ここで、リセット信号発生部１２に入力される入力信号を生成する図１に示すバーストモード受信装置の構成と動作を、図４を主に参照しながら説明する。
【００２１】
図４は、入力信号を生成する本発明によるバーストモード受信装置のブロック図である。本発明によるバーストモード受信装置は、光検出部７０、前置増幅器７２及びオフセット補償部７４を含む。
【００２２】
前記光検出部７０は、入力端子ＩＮ２を介してパケット単位に入力される光をダイナミックに検出し、検出された光を電気的な信号に変換し、変換された電気的な信号を前置増幅器７２に出力する。
【００２３】
前記前置増幅器７２は、光検出部７０外部から入力された電気的な信号を増幅し、増幅した結果をオフセット補償部７４に出力する。この時、オフセット補償部７４は前置増幅器７２において増幅された結果のオフセットを補償し、オフセットを補償した結果を入力信号として出力端子ＯＵＴ１を介してリセット信号発生部（図１の１２）に出力する。
【００２４】
次に、本発明の望ましい実施形態によるリセット信号発生部（図１の１２）の構成及び動作を、主に図５及び図６を参照しながら説明する。
【００２５】
図５は、本発明の望ましい実施形態によるリセット信号発生部１２Ａの回路図である。図５に示すように、本発明によるリセット信号発生部１２Ａは、第１遅延部９０及び排他的論理和演算部９２を含む。
【００２６】
前記第１遅延部９０は、入力端子ＩＮ１を介して入力した信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃのレベルに応答して遅延し、遅延された結果を排他的論理和演算部９２に出力する。この時、排他的論理和演算部９２は、第１遅延部９０から入力した遅延された結果及び入力端子ＩＮ１から入力した信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号ＲＳＴとして図１のクロック信号発生部１４に出力する。
【００２７】
入力信号のパケットに含まれるビット各々の中間点Ｔ’がＴ／２（ここで、Ｔは入力信号のパケットに含まれる各ビットの長さである。）であると仮定して、前記リセット信号発生部１２Ａの動作を、図５及び図６を主に参照しながら説明する。
【００２８】
図６は、図５に示す前記リセット信号発生部１２Ａの各構成部分の波形図であり、（ａ）は入力信号ＩＮ１の波形図であり、（ｂ）は遅延された入力信号の波形図であり、（ｃ）はリセット信号ＲＳＴの波形図である。
【００２９】
前記リセット信号発生部１２Ａの第１遅延器９０は、入力端子ＩＮ１を介して入力した図６（ａ）の如き波形を有する入力信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答してＴ／２だけ遅延し、図６（ｂ）のように遅延された結果を排他的論理和演算部９２に出力する。すると、前記排他的論理和演算部９２は、図６（ａ）に示される入力信号及び図６（ｂ）に示される遅延結果を排他的論理和演算し、排他的論理和演算した結果であるリセット信号ＲＳＴを図６（ｃ）に示されるように出力する。
【００３０】
一方、第３２段階後に、クロック信号発生部（図１の１４）は、リセット信号発生部（図１の１２）から入力したリセット信号ＲＳＴ及び電圧制御信号発生部（図１の１０）から入力した電圧制御信号Ｖｃに応答して、パケットに含まれる各ビットの中間点Ｔ’において遷移されるレベルを有する信号を復元されたクロック信号ＣＬＫ’として生成し、復元されたクロック信号ＣＬＫ’を出力バッファ１６及び外部に出力する（第３４段階）。前記クロック信号発生部１４は、リセット信号ＲＳＴの立ち下がりエッジにおいて立ち上がりエッジ又は立ち下がりエッジを有する復元されたクロック信号ＣＬＫ’を生成する。
【００３１】
以下、添付した図面に基づき、本発明に望ましい実施の形態によるクロック信号発生部（図１の１４）構成及び動作を下記の通り説明する。
【００３２】
図７は、本発明の望ましい実施形態によるクロック信号発生部１４のブロック図である。図７に示すように、本発明によるクロック信号発生部１４は、第２遅延部１１０、第３遅延部１１４、第１選択部１１２、第２選択部１１８、第１反転部１１６、及び第２反転部１２０を含む。
【００３３】
図８は、Ｔ’＝Ｔ／２であると仮定した場合の、図７に示す各構成部分の動作を説明するための入力信号、リセット信号、復元されたクロック信号、及び第１ないし第４クロック信号の波形図である。
【００３４】
図８に示すように、前記第２遅延部１１０は、復元されたクロック信号ＣＬＫ’を電圧制御信号発生部１０から出力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果を第１選択部１１２に出力する。
【００３５】
前記第１選択部１１２は、第２遅延部１１０から入力した遅延された結果及び復元されたクロック信号ＣＬＫ’のうちいずれか一つをリセット信号発生部１２から入力したリセット信号ＲＳＴに応答して選択し、選択された結果を第１クロック信号として第３遅延部１１４に出力する。具体的には、このような第１選択部１１２は、第２遅延部１１０から入力した遅延された結果を‘０’入力端子に入力し、復元されたクロック信号ＣＬＫ’を‘１’入力端子に入力し、リセット信号発生部１２から出力されるリセット信号ＲＳＴを選択端子Ｓを介して入力し、入力した信号のうちの一つをリセット信号ＲＳＴに応答して選択し、選択された結果を第３遅延部１１４に第１クロック信号として出力するマルチプレクサ１４０により実現可能である。ここで、前記マルチプレクサ１４０は、リセット信号ＲＳＴが“ロー”論理レベルであれば第２遅延部１１０において遅延された結果を選択し、リセット信号ＲＳＴが“ハイ”論理レベルであれば復元されたクロック信号ＣＬＫ’を選択する。
【００３６】
この時、第１反転部１１６は、復元されたクロック信号ＣＬＫ’を反転し、反転された結果を図８に示す第２クロック信号として第２選択部１１８に出力する。ここで、第１反転部１１６はインバータ（図示せず）により実現可能である。第３遅延部１１４は、第１選択部１１２において選択された結果である第１クロック信号を電圧制御信号発生部１０から入力した電圧制御信号Ｖｃに応答して遅延し、遅延された結果を図８に示す第３クロック信号として第２選択部１１８に出力する。前記第２選択部１１８は、第１反転部１１６から入力した反転結果である第２クロック信号及び第３遅延部１１４から入力した遅延結果である第３クロック信号のうちのいずれか一つをリセット信号発生部１２外部から入力したリセット信号ＲＳＴに応答して選択し、選択された結果を図８に示す第４クロック信号として第２反転部１２０に出力する。ここで、第２選択部１１８は第３遅延部１１４から入力した第３クロック信号を‘０’入力端子に入力し、第１反転部１１６から入力した第２クロック信号を‘１’入力端子に入力し、リセット信号発生部１２から出力されるリセット信号ＲＳＴを選択端子Ｓを介して入力し、入力した信号のうち一つをリセット信号ＲＳＴに応答して選択し、選択された結果を第２反転部１２０に出力するマルチプレクサ１４２により実現可能である。このため、マルチプレクサ１４２はリセット信号ＲＳＴが“ロー”論理レベルであれば第３遅延部１１４から出力される第３クロック信号を選択し、リセット信号ＲＳＴが“ハイ”論理レベルであれば第１反転部１１６から出力される第２クロック信号を選択する。例えば、リセット信号ＲＳＴが“ロー”論理レベルから“ハイ”論理レベルへと遷移した後に第４クロック信号はＴ／２の間に“ロー”論理レベルを保ち、リセット信号ＲＳＴが“ハイ”論理レベルから“ロー”論理レベルへと遷移する時に第４クロック信号は“ロー”論理レベルから“ハイ”論理レベルへと遷移してＴ／２の間に“ハイ”論理レベルを保つ。
【００３７】
前記第２反転部１２０は、第２選択部１１８において選択された結果を反転し、反転された結果を復元されたクロック信号ＣＬＫ’として出力バッファ１６に出力する。ここで、第２反転部１２０はインバータ（図示せず）により実現可能である。
【００３８】
また、前述した第１遅延部（図５の９０）、第２及び第３遅延部（図７の１１０及び１１４）の各々は偶数個のインバータ（図示せず）により実現可能であり、各インバータから入力した信号を反転する時間は電圧制御信号Ｖｃに基づき決まる。例えば、電圧制御信号Ｖｃのレベルが高いほどこれらの第１、第２及び第３遅延部９０、１１０及び１１４の各々の遅延時間は長くなる。
【００３９】
ここで、図７に示されたクロック信号発生部は、図３に示された電圧制御発振部５６としても使用可能である。もし、図７に示すクロック信号発生部が電圧制御発振部５６として用いられる場合、図７に示すリセット信号ＲＳＴの代わりに“ロー”論理レベルの信号が第１及び第２選択部１１２及び１１８に各々入力される。
【００４０】
第３４段階後に、出力バッファ１６は入力端子ＩＮ１を介して入力した信号をバッファリングし、バッファリングされた結果をクロック信号発生部１４から入力した復元されたクロック信号ＣＬＫ’に応答して復元されたデータＤＡＴＡとして出力する（第３６段階）。したがって、出力バッファ１６は入力端子ＩＮ１を介して入力信号を入力するデータ入力端子Ｄ、復元されたクロック信号ＣＬＫ’を入力するクロック端子ＣＫ及び復元されたデータＤＡＴＡを出力する正の出力端子Ｑを有するＤフリップフロップ２０により実現可能である。
【００４１】
以下、添付した図面に基づき、入力端子ＩＮ１を介して入力される信号がジッタを有する場合に、本発明によるバーストモード受信装置において用いられるクロック信号復元方法によりクロック信号ＣＬＫ’を復元する過程を、入力信号のパケット中に含まれる各ビットの中間点Ｔ’がＴ／２であると仮定して説明する。
【００４２】
図９は、リセット信号発生部（図５の１２Ａ）の各構成部分及び復元されたクロック信号ＣＬＫ’の波形図であり、（ａ）が入力信号の波形図、（ｂ）がＴ／２だけ遅延された入力信号の波形図、（ｃ）がリセット信号ＲＳＴの波形図、（ｄ）が復元されたクロック信号ＣＬＫ’の波形図を示す。
【００４３】
まず、入力信号が図９（ａ）に示すように、ジッタを有さずに正常に入力される場合（２００参照）、本発明によるクロック信号復元方法によると、図９（ｃ）に示すリセット信号ＲＳＴの立ち下がりエッジにおいて立ち上がりエッジを有する復元されたクロック信号ＣＬＫ’を生成する。この時、復元されたクロック信号ＣＬＫ’は入力信号の中間点、すなわち、Ｔ／２に正確に整列される。
【００４４】
次に、入力信号が図９（ａ）に示すように、ジッタにより左側にシフト（３００参照）している場合（２０２参照）、本発明によるクロック信号復元方法は、図９（ａ）に示す入力信号が左側にシフトした分に見合う分だけリセット信号を左側にシフトし、シフトしたリセット信号（図９の（ｃ）参照）から復元したクロック信号ＣＬＫ’（図９（ｄ）参照）を生成する。従って、前記復元されたクロック信号ＣＬＫ’は前記入力信号の中間点のＴ／２に正確に整列可能になる。
【００４５】
最後に、入力信号が図９（ａ）に示すように、ジッタにより右側にシフト（３０２参照）している場合（２０４参照）、本発明によるクロック信号復元方法は、図９ａの入力信号が右側にシフトした分に見合う分だけリセット信号を右側にシフトし、シフトした図９（ｃ）のリセット信号から復元されたクロック信号ＣＬＫ’（図９（ｄ）参照）を生成する。従って、復元されたクロック信号ＣＬＫ’（図９（ｄ）参照）は、図９（ａ）の入力信号の中間点であるＴ／２に正確に整列可能である。
【００４６】
結局、図１に示す本発明によるバーストモード受信装置及び方法はジッタを含む入力信号と連動してリセット信号ＲＳＴを生成し、生成されたリセット信号ＲＳＴの制御下で各ビットの中間点Ｔ’において立ち上がり又は立ち下がりエッジを有するクロック信号ＣＬＫ’を復元し、復元されたクロック信号ＣＬＫ’を用いて入力信号からデータＤＡＴＡを復元可能である。
【００４７】
【発明の効果】
以上述べたように、本発明によるノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法は、入力信号の各ビットの中間点において復元されたクロック信号のレベルを遷移させることから、ジッタを含む入力信号が入力されるなどの要因によって入力信号にエラーが生じたりしても、クロック信号及びデータを安定的に復元可能である。さらに、従来の多重−位相方式が３ビット以内にロッキングされるのに対し、１ビット以内にロッキング可能であることから、クロック信号及びデータを高速で復元可能になる。
【図面の簡単な説明】
【図１】本発明によるバーストモード受信装置のブロック図である。
【図２】図１に示すバーストモード受信装置において用いられる本発明によるクロック信号及びデータの復元方法を説明するためのフローチャートである。
【図３】図１に示す本発明の実施形態による電圧制御信号発生部のブロック図である。
【図４】入力信号を生成する本発明によるバーストモード受信装置のブロック図である。
【図５】図１に示す本発明の実施形態によるリセット信号発生部の回路図である。
【図６】図５に示すリセット信号発生部の各構成部分の波形図である。
【図７】図１に示す本発明の実施形態によるクロック信号発生部のブロック図である。
【図８】Ｔ’＝Ｔ／２である仮定する時、図７に示す各構成部分の動作を説明するための波形図である。
【図９】図５に示すリセット信号発生部の各構成部分及び復元されたクロック信号の波形図である。
【符号の説明】
１６ 出力バッファ
ＩＮ１ 入力端子
ＣＬＫ システムクロック信号
Ｖｃ 電圧制御信号
ＲＳＴ リセット信号
Claims (8)
- システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する電圧制御信号発生部と、
パケット単位に不規則的に入力される入力信号を前記電圧制御信号に応答して遅延し、遅延された結果及び前記入力信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号として出力するリセット信号発生部と、
前記リセット信号及び前記電圧制御信号に応答して、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成し、前記復元されたクロック信号を出力するクロック信号発生部と、
前記入力信号をバッファリングし、バッファリングされた結果を前記復元されたクロック信号に応答して復元されたデータとして出力する出力バッファとを備え、
前記クロック信号発生部は、
前記復元されたクロック信号を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第２遅延部と、
前記第２遅延部から入力した前記遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択的に出力する第１選択部と、
前記第１選択部において選択された結果を前記電圧制御信号に応答して遅延し、遅延された結果を出力する第３遅延部と、
前記復元されたクロック信号を反転し、反転された結果を出力する第１反転部と、
前記第１反転部から入力した前記反転された結果及び前記第３遅延部から入力した前記遅延された結果のうち一つを前記リセット信号に応答して選択的に出力する第２選択部と、
前記第２選択部において選択された結果を反転し、反転された結果を前記復元されたクロック信号として出力する第２反転部とを備えることを特徴とするノイズに強いバーストモード受信装置。 - 前記バーストモード受信装置は、
前記パケット単位にダイナミックに光を検出し、検出された前記光を電気的な信号に変換して出力する光検出部と、
前記光検出部から入力した前記電気的な信号を増幅する前置増幅器と、
前記前置増幅器において増幅された結果のオフセットを補償し、オフセットの補償された結果を前記入力信号として出力するオフセット補償部とをさらに備えることを特徴とする請求項１に記載のノイズに強いバーストモード受信装置。 - 前記電圧制御信号発生部は、
前記システムクロック信号及び分周信号の位相差を検出する位相差検出部と、
前記位相差検出部から入力した前記位相差に応答して電荷をソーシング又はシンキングする電荷ポンプと、
前記ソーシング又はシンキングされた電荷に対応する電圧を低域通過フィルタリングし、低域通過フィルタリングされた結果を前記電圧制御信号として出力するループフィルタと、
前記電圧制御信号に応答して発振する周波数を有する発振信号を出力する電圧制御発振部と、
前記発振信号を分周し、分周された結果を前記分周信号として前記位相差検出部に出力する分周部とを備えることを特徴とする請求項１に記載のノイズに強いバーストモード受信装置。 - 前記リセット信号発生部は、
前記入力信号を前記電圧制御信号のレベルに応答して遅延し、遅延された結果を出力する第１遅延部と、
前記第１遅延部から入力した前記遅延された結果及び前記入力信号を排他的論理和演算し、排他的論理和演算された結果をリセット信号として出力する排他的論理和演算部とを備えることを特徴とする請求項１に記載のノイズに強いバーストモード受信装置。 - 前記電圧制御発振部は、
前記第２遅延部、前記第１選択部、前記第３遅延部、前記第１反転部、前記第２選択部及び前記第２反転部を備え、
前記第１選択部が前記第２遅延部から入力した前記遅延された結果を選択し、前記第２選択部が前記第３遅延部から入力した前記遅延された結果を選択するように前記リセット信号は所定論理レベルに固定されることを特徴とする請求項３に記載のノイズに強いバーストモード受信装置。 - 前記出力バッファは、
前記入力信号を入力するデータ入力端子、前記復元されたクロック信号を入力するクロック端子及び前記復元されたデータを出力する出力端子を有するＤフリップフロップを備えることを特徴とする請求項１に記載のノイズに強いバーストモード受信装置。 - 前記中間点は中間（Ｔ／２）を意味し、前記リセット信号発生部は前記入力信号を前記電圧制御信号に応答して前記Ｔ／２だけ遅延し、前記クロック信号発生部は前記復元されたクロック信号を前記リセット信号の立ち下がりエッジから立ち上げることを特徴とする請求項１に記載のノイズに強いバーストモード受信装置。
- システムクロック信号の周波数を逓倍し、逓倍した周波数に対応するレベルの電圧制御信号を生成する段階と、
パケット単位に不規則に入力される入力信号を前記電圧制御信号を用いて遅延し、遅延された結果及び前記入力信号を排他的論理和演算してリセット信号を求める段階と、
前記リセット信号及び前記電圧制御信号を用い、前記パケットに含まれたビットＴの各々の中間点において遷移されるレベルを有する信号を復元されたクロック信号として生成する段階と、
前記入力信号をバッファリングし、前記復元されたクロック信号を用いてバッファリングされた結果から復元されたデータを求める段階とを備え、
前記復元されたクロック信号として生成する段階は、
すでに前記クロック信号として復元された信号を前記電圧制御信号に応答して遅延させ、その遅延された結果及び前記復元されたクロック信号のうち一つを前記リセット信号に応答して選択することで第１クロック信号を生成し、前記復元されたクロック信号を反転した第２クロック信号を生成し、前記第１クロック信号を前記電圧制御信号に応答して遅延させた第３クロック信号を生成し、さらに、前記第２クロック信号及び前記第３クロック信号のうち一つを前記リセット信号に応答して選択することで第４クロック信号を生成し、前記第４クロック信号を反転させることで前記復元されたクロック信号を生成することを特徴とするノイズに強いバーストモード受信装置のクロック信号及びデータ復元方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-37050 | 2001-06-27 | ||
| KR10-2001-0037050A KR100400225B1 (ko) | 2001-06-27 | 2001-06-27 | 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003032233A JP2003032233A (ja) | 2003-01-31 |
| JP3623948B2 true JP3623948B2 (ja) | 2005-02-23 |
Family
ID=36580462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187169A Expired - Fee Related JP3623948B2 (ja) | 2001-06-27 | 2002-06-27 | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7177381B2 (ja) |
| EP (1) | EP1271785B1 (ja) |
| JP (1) | JP3623948B2 (ja) |
| KR (1) | KR100400225B1 (ja) |
| CN (1) | CN1224178C (ja) |
| DE (1) | DE60205541T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467322B1 (ko) * | 2002-09-18 | 2005-01-24 | 한국전자통신연구원 | 버스트 모드 클럭신호 재생장치 및 방법 |
| KR100601048B1 (ko) | 2004-04-22 | 2006-07-14 | 한국전자통신연구원 | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 |
| GB2416968A (en) * | 2004-07-30 | 2006-02-08 | Hewlett Packard Development Co | Clock circuit for RFID tag which forces a change in oscillator state in response to transition in received signal to achieve immediate synchronisation |
| KR100748093B1 (ko) * | 2005-12-08 | 2007-08-09 | 한국전자통신연구원 | 이더넷 수동형 광가입자망에서의 버스트 데이터 수신 처리방법 및 장치 |
| US7733886B2 (en) | 2005-12-08 | 2010-06-08 | Electronics And Telecommunications Research Institute | Burst data reception method and apparatus in EPON |
| US20080300528A1 (en) | 2007-05-29 | 2008-12-04 | Creativasc Medical Llc | Arteriovenous access valve system and process |
| TW201015282A (en) * | 2008-10-09 | 2010-04-16 | Realtek Semiconductor Corp | Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit |
| KR101145792B1 (ko) * | 2010-03-29 | 2012-05-16 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
| KR101811630B1 (ko) * | 2011-12-22 | 2017-12-27 | 에스케이하이닉스 주식회사 | 신호 송수신 시스템 |
| CN103713194B (zh) * | 2012-10-08 | 2016-08-03 | 富士通株式会社 | 一种用于时钟恢复的相位检测方法和装置 |
| KR101704600B1 (ko) * | 2014-10-31 | 2017-02-08 | 한국전기연구원 | 홀센서 글리치 제거 장치 |
| TWI646779B (zh) * | 2017-07-21 | 2019-01-01 | 義隆電子股份有限公司 | 重置信號的處理電路 |
| KR20210057416A (ko) * | 2019-11-12 | 2021-05-21 | 삼성전자주식회사 | 무선 통신 장치 및 방법 |
| CN113381754A (zh) * | 2020-03-10 | 2021-09-10 | 意法半导体国际有限公司 | 用于芯片复位架构的时钟延迟电路 |
| CN112416848B (zh) * | 2020-11-18 | 2023-10-20 | 海光信息技术股份有限公司 | 源芯片、目的芯片、数据传输方法及处理器*** |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4513427A (en) * | 1982-08-30 | 1985-04-23 | Xerox Corporation | Data and clock recovery system for data communication controller |
| EP0643890A1 (en) | 1992-06-02 | 1995-03-22 | Telefonaktiebolaget Lm Ericsson | Clock extraction circuit for fiber optical receivers |
| US5319266A (en) * | 1993-02-24 | 1994-06-07 | Antel Optronics Inc. | Differential boxcar integrator with auto-zero function |
| US5399995A (en) * | 1994-04-08 | 1995-03-21 | Raytheon Company | CMOS circuit providing 90 degree phase delay |
| EP0758171A3 (en) * | 1995-08-09 | 1997-11-26 | Symbios Logic Inc. | Data sampling and recovery |
| US5982834A (en) * | 1997-05-09 | 1999-11-09 | Sun Microsystems, Incorporated | Clock recovery system for high speed small amplitude data stream |
| JP3039466B2 (ja) * | 1997-08-12 | 2000-05-08 | 日本電気株式会社 | クロックリカバリ回路 |
| US6236697B1 (en) * | 1998-05-28 | 2001-05-22 | Integrated Device Technology, Inc. | Clock recovery for multiple frequency input data |
| US6150889A (en) * | 1998-08-03 | 2000-11-21 | Motorola, Inc. | Circuit and method for minimizing recovery time |
| DE69927601T2 (de) * | 1998-11-24 | 2006-06-22 | Giga A/S | Ein verfahren und eine schaltung zur wiedergewinnung eines digitalen signales und taktes aus einem empfangenen datensignal |
-
2001
- 2001-06-27 KR KR10-2001-0037050A patent/KR100400225B1/ko not_active IP Right Cessation
-
2002
- 2002-06-26 DE DE60205541T patent/DE60205541T2/de not_active Expired - Fee Related
- 2002-06-26 US US10/179,400 patent/US7177381B2/en not_active Expired - Fee Related
- 2002-06-26 EP EP02254456A patent/EP1271785B1/en not_active Expired - Fee Related
- 2002-06-27 CN CNB021437106A patent/CN1224178C/zh not_active Expired - Fee Related
- 2002-06-27 JP JP2002187169A patent/JP3623948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001709A (ko) | 2003-01-08 |
| US7177381B2 (en) | 2007-02-13 |
| EP1271785A1 (en) | 2003-01-02 |
| DE60205541T2 (de) | 2006-06-29 |
| CN1224178C (zh) | 2005-10-19 |
| US20030026373A1 (en) | 2003-02-06 |
| EP1271785B1 (en) | 2005-08-17 |
| JP2003032233A (ja) | 2003-01-31 |
| CN1404231A (zh) | 2003-03-19 |
| DE60205541D1 (de) | 2005-09-22 |
| KR100400225B1 (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
| JP3327256B2 (ja) | クロックリカバリ回路及び位相比較方法 | |
| US7920665B1 (en) | Symmetrical range controller circuit and method | |
| EP0709966B1 (en) | Phase detector with ternary output | |
| EP3954045A1 (en) | Measurement and correction of multiphase clock duty cycle and skew | |
| US7450677B2 (en) | Clock and data recovery apparatus and method thereof | |
| JPH11168376A (ja) | 連続的に調整可能な遅延ロック・ループ | |
| JP3630092B2 (ja) | 位相周波数比較回路 | |
| WO2008044407A1 (fr) | Dispositif de récupération de données d'horloge | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| JP4020701B2 (ja) | データ復元回路及び方法 | |
| JP3109588B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
| JP3077661B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| JP3109587B2 (ja) | オーバーサンプリング型クロックリカバリ回路 | |
| US6636090B2 (en) | Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JP2005086789A (ja) | クロックデータリカバリ回路 | |
| US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal | |
| JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| JP4956989B2 (ja) | クロック同期方法およびクロック同期回路 | |
| JP5515920B2 (ja) | Ｄｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040506 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |