JP2002198810A - 光受信機の入力断検出回路 - Google Patents
光受信機の入力断検出回路Info
- Publication number
- JP2002198810A JP2002198810A JP2000393082A JP2000393082A JP2002198810A JP 2002198810 A JP2002198810 A JP 2002198810A JP 2000393082 A JP2000393082 A JP 2000393082A JP 2000393082 A JP2000393082 A JP 2000393082A JP 2002198810 A JP2002198810 A JP 2002198810A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- optical
- optical receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/691—Arrangements for optimizing the photodetector in the receiver
- H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】ＰＬＬ回路の同期・非同期状態を基にした入力
断検出について、同期ノイズの影響による誤同期を回避
した回路構成を実現して正確な入力断検出を可能にした
光受信機の入力断検出回路を提供する。 【解決手段】本発明による光受信機の入力断検出回路
は、ＰＬＬ回路の同期状態を基に入力断検出を行う回路
構成について、ＰＬＬ回路が非同期となる周波数成分を
持った非同期ノイズを、ＰＬＬ回路の位相比較器５に入
力される信号に重畳するノイズ重畳部２０を設けたもの
である。これにより、光信号の入力断時、ＰＬＬ回路が
同期ノイズの影響を受け難くなり、非同期ノイズの影響
により非同期状態となるため正確な入力断検出が可能に
なる。
断検出について、同期ノイズの影響による誤同期を回避
した回路構成を実現して正確な入力断検出を可能にした
光受信機の入力断検出回路を提供する。 【解決手段】本発明による光受信機の入力断検出回路
は、ＰＬＬ回路の同期状態を基に入力断検出を行う回路
構成について、ＰＬＬ回路が非同期となる周波数成分を
持った非同期ノイズを、ＰＬＬ回路の位相比較器５に入
力される信号に重畳するノイズ重畳部２０を設けたもの
である。これにより、光信号の入力断時、ＰＬＬ回路が
同期ノイズの影響を受け難くなり、非同期ノイズの影響
により非同期状態となるため正確な入力断検出が可能に
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信に使用する
光受信機の入力断検出回路に関し、特に、位相同期ルー
プ（ＰＬＬ）回路の同期・非同期状態に基づいて光信号
の入力断を検出する光受信機の入力断検出回路に関す
る。
光受信機の入力断検出回路に関し、特に、位相同期ルー
プ（ＰＬＬ）回路の同期・非同期状態に基づいて光信号
の入力断を検出する光受信機の入力断検出回路に関す
る。
【０００２】
【従来の技術】光通信に使用する光受信機では、伝送路
等を介して入力される光信号の受信状態に応じて光入力
断を検出する入力断検出回路を備えた構成が一般的であ
る。従来の入力断検出回路としては、例えば、特開昭５
９−１１４９２５号公報等に記載されているように、受
信した光信号を基にタイミング信号（クロック信号）を
生成する位相同期ループ（ＰＬＬ）回路の同期・非同期
状態に基づいて光信号の入力断を検出する構成などがあ
る。
等を介して入力される光信号の受信状態に応じて光入力
断を検出する入力断検出回路を備えた構成が一般的であ
る。従来の入力断検出回路としては、例えば、特開昭５
９−１１４９２５号公報等に記載されているように、受
信した光信号を基にタイミング信号（クロック信号）を
生成する位相同期ループ（ＰＬＬ）回路の同期・非同期
状態に基づいて光信号の入力断を検出する構成などがあ
る。
【０００３】図２２は、上記のような従来の入力断検出
回路を備えた光受信機の構成例を示すブロック図であ
る。図２２の構成例では、外部の伝送路等を介して光受
信機に入力される光信号が、受光素子１で受光されて電
気信号に変換され、プリアンプ２で増幅される。プリア
ンプ２の出力信号は、さらにメインアンプ３およびリミ
ットアンプ４で所要のレベルまで増幅された後に、位相
比較器５に入力される。位相比較器５は、チャージポン
プ６、ローパスフィルタ（ＬＰＦ）７および電圧制御発
振器（ＶＣＯ）８とともにＰＬＬ回路を構成するもので
ある。この位相比較器５では、リミットアンプ４からの
出力信号Ｑおよび反転出力信号／Ｑと電圧制御発振器８
からの出力信号との位相比較が行われ、位相差に応じた
信号がチャージポンプ６およびローパスフィルタ７を介
して電圧制御発振器８に送られることで、電圧制御発振
器８の発振周波数が可変制御される。そして、電圧制御
発振器８の出力信号は、クロック信号ＣＬＫとしてフリ
ップフロップ回路（Ｆ／Ｆ）９に送られ、該クロック信
号ＣＬＫに従って、位相比較器５を通過した光受信信号
のデータ識別処理が実行されて、識別結果を示すデータ
信号およびクロック信号ＣＬＫが、フリップフロップ回
路９からデータ出力端子ＯＵＴDATAおよびクロック出力
端子ＯＵＴ CLKをそれぞれ介して外部に出力される。ま
た、ＰＬＬ回路の同期・非同期状態は、例えば、ローパ
スフィルタ７から出力される信号を用いてロック検出器
１０で監視され、ＰＬＬ回路の非同期状態が検出される
と、光信号の入力断が入力断検出回路１１で判断され
て、入力断検出アラーム信号がアラーム出力端子ＯＵＴ
ALMから外部に出力される。このようなＰＬＬ回路の同
期・非同期状態を基に入力断検出を行う構成は、回路の
小規模化や低電力化などを可能にするという点で有効で
ある。
回路を備えた光受信機の構成例を示すブロック図であ
る。図２２の構成例では、外部の伝送路等を介して光受
信機に入力される光信号が、受光素子１で受光されて電
気信号に変換され、プリアンプ２で増幅される。プリア
ンプ２の出力信号は、さらにメインアンプ３およびリミ
ットアンプ４で所要のレベルまで増幅された後に、位相
比較器５に入力される。位相比較器５は、チャージポン
プ６、ローパスフィルタ（ＬＰＦ）７および電圧制御発
振器（ＶＣＯ）８とともにＰＬＬ回路を構成するもので
ある。この位相比較器５では、リミットアンプ４からの
出力信号Ｑおよび反転出力信号／Ｑと電圧制御発振器８
からの出力信号との位相比較が行われ、位相差に応じた
信号がチャージポンプ６およびローパスフィルタ７を介
して電圧制御発振器８に送られることで、電圧制御発振
器８の発振周波数が可変制御される。そして、電圧制御
発振器８の出力信号は、クロック信号ＣＬＫとしてフリ
ップフロップ回路（Ｆ／Ｆ）９に送られ、該クロック信
号ＣＬＫに従って、位相比較器５を通過した光受信信号
のデータ識別処理が実行されて、識別結果を示すデータ
信号およびクロック信号ＣＬＫが、フリップフロップ回
路９からデータ出力端子ＯＵＴDATAおよびクロック出力
端子ＯＵＴ CLKをそれぞれ介して外部に出力される。ま
た、ＰＬＬ回路の同期・非同期状態は、例えば、ローパ
スフィルタ７から出力される信号を用いてロック検出器
１０で監視され、ＰＬＬ回路の非同期状態が検出される
と、光信号の入力断が入力断検出回路１１で判断され
て、入力断検出アラーム信号がアラーム出力端子ＯＵＴ
ALMから外部に出力される。このようなＰＬＬ回路の同
期・非同期状態を基に入力断検出を行う構成は、回路の
小規模化や低電力化などを可能にするという点で有効で
ある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の入力断検出回路では、周辺回路等からのノ
イズの影響を受けてＰＬＬ回路が誤同期してしまうと、
所望の光信号の入力が途絶えた場合でも入力断検出アラ
ーム信号が出力されないという欠点があった。一般に、
光通信システムでは、図２２に示したような光受信機の
出力信号が当該ビットレートの１／２N（Ｎ＝２,３,４,
…）に周波数分離されて利用される場合が多いので、Ｐ
ＬＬ回路が同期する周波数成分を持ったデータ信号やク
ロック信号が光受信機の周辺に多く存在することにな
り、このような信号がノイズとして光受信機に漏れてく
る可能性は非常に高い。このため、ＰＬＬ回路が同期す
る周波数成分を持ったノイズ（以下、同期ノイズとす
る）の影響を受けてＰＬＬ回路が誤同期することによ
り、誤った入力断検出が行われてしまうという問題があ
った。
ような従来の入力断検出回路では、周辺回路等からのノ
イズの影響を受けてＰＬＬ回路が誤同期してしまうと、
所望の光信号の入力が途絶えた場合でも入力断検出アラ
ーム信号が出力されないという欠点があった。一般に、
光通信システムでは、図２２に示したような光受信機の
出力信号が当該ビットレートの１／２N（Ｎ＝２,３,４,
…）に周波数分離されて利用される場合が多いので、Ｐ
ＬＬ回路が同期する周波数成分を持ったデータ信号やク
ロック信号が光受信機の周辺に多く存在することにな
り、このような信号がノイズとして光受信機に漏れてく
る可能性は非常に高い。このため、ＰＬＬ回路が同期す
る周波数成分を持ったノイズ（以下、同期ノイズとす
る）の影響を受けてＰＬＬ回路が誤同期することによ
り、誤った入力断検出が行われてしまうという問題があ
った。
【０００５】本発明は上記の点に着目してなされたもの
で、ＰＬＬ回路の同期・非同期状態を基にした入力断検
出について、同期ノイズの影響による誤同期を回避した
回路構成を実現して正確な入力断検出を可能にした光受
信機の入力断検出回路を提供することを目的とする。
で、ＰＬＬ回路の同期・非同期状態を基にした入力断検
出について、同期ノイズの影響による誤同期を回避した
回路構成を実現して正確な入力断検出を可能にした光受
信機の入力断検出回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、第１の発明による光受信機の入力断検出回路は、光
受信信号を用いてタイミング信号を生成する位相同期ル
ープ（ＰＬＬ）回路の同期・非同期状態に基づいて、光
信号の入力断を検出する光受信機の入力断検出回路にお
いて、ＰＬＬ回路が非同期となる周波数成分を持った非
同期ノイズを、ＰＬＬ回路の位相比較器に入力される信
号に重畳するノイズ重畳部を備えて構成されるものであ
る。なお、上記非同期ノイズのレベルは、誤動作を防止
したい同期ノイズのレベルより大きく設定することが好
ましい。
め、第１の発明による光受信機の入力断検出回路は、光
受信信号を用いてタイミング信号を生成する位相同期ル
ープ（ＰＬＬ）回路の同期・非同期状態に基づいて、光
信号の入力断を検出する光受信機の入力断検出回路にお
いて、ＰＬＬ回路が非同期となる周波数成分を持った非
同期ノイズを、ＰＬＬ回路の位相比較器に入力される信
号に重畳するノイズ重畳部を備えて構成されるものであ
る。なお、上記非同期ノイズのレベルは、誤動作を防止
したい同期ノイズのレベルより大きく設定することが好
ましい。
【０００７】かかる構成では、ＰＬＬ回路を非同期状態
する非同期ノイズを位相比較器の入力信号に重畳するよ
うにしたことで、光信号の入力断時、ＰＬＬ回路が同期
ノイズの影響を受け難く、非同期ノイズの影響により非
同期状態となる。これにより、ＰＬＬ回路の同期・非同
期状態に基づいて光信号の入力断が正確に検出されるよ
うになる。
する非同期ノイズを位相比較器の入力信号に重畳するよ
うにしたことで、光信号の入力断時、ＰＬＬ回路が同期
ノイズの影響を受け難く、非同期ノイズの影響により非
同期状態となる。これにより、ＰＬＬ回路の同期・非同
期状態に基づいて光信号の入力断が正確に検出されるよ
うになる。
【０００８】また、第２の発明による光受信機の入力断
検出回路は、光受信信号を用いてタイミング信号を生成
するＰＬＬ回路の同期・非同期状態に基づいて、光信号
の入力断を検出する光受信機の入力断検出回路におい
て、ＰＬＬ回路の位相比較器の感度を調整する感度制御
部を備えて構成されるものである。かかる構成では、例
えば、同期ノイズの振幅に応じて位相比較器の感度が低
くなるような制御を行うことで、光信号の入力断時で
も、ＰＬＬ回路が同期ノイズによって誤同期しなくなる
ため、ＰＬＬ回路の同期・非同期状態に基づいて光信号
の入力断が正確に検出されるようになる。
検出回路は、光受信信号を用いてタイミング信号を生成
するＰＬＬ回路の同期・非同期状態に基づいて、光信号
の入力断を検出する光受信機の入力断検出回路におい
て、ＰＬＬ回路の位相比較器の感度を調整する感度制御
部を備えて構成されるものである。かかる構成では、例
えば、同期ノイズの振幅に応じて位相比較器の感度が低
くなるような制御を行うことで、光信号の入力断時で
も、ＰＬＬ回路が同期ノイズによって誤同期しなくなる
ため、ＰＬＬ回路の同期・非同期状態に基づいて光信号
の入力断が正確に検出されるようになる。
【０００９】また、第３の発明による光受信機の入力断
検出回路は、光受信信号を用いてタイミング信号を生成
するＰＬＬ回路の同期・非同期状態に基づいて、光信号
の入力断を検出する光受信機の入力断検出回路におい
て、ＰＬＬ回路の位相比較器に入力される信号のデュー
ティ比を制御するデューティ制御部を備えて構成される
ものである。
検出回路は、光受信信号を用いてタイミング信号を生成
するＰＬＬ回路の同期・非同期状態に基づいて、光信号
の入力断を検出する光受信機の入力断検出回路におい
て、ＰＬＬ回路の位相比較器に入力される信号のデュー
ティ比を制御するデューティ制御部を備えて構成される
ものである。
【００１０】かかる構成では、例えば、位相比較器への
入力信号のデューティ比を同期ノイズのスペクトルに応
じて制御するようにしたことで、上記入力信号の中心周
波数成分のパワーが小さくなり、光信号の入力断時にお
いてもＰＬＬ回路が同期ノイズによって誤同期しなくな
るため、ＰＬＬ回路の同期・非同期状態に基づいて光信
号の入力断が正確に検出されるようになる。
入力信号のデューティ比を同期ノイズのスペクトルに応
じて制御するようにしたことで、上記入力信号の中心周
波数成分のパワーが小さくなり、光信号の入力断時にお
いてもＰＬＬ回路が同期ノイズによって誤同期しなくな
るため、ＰＬＬ回路の同期・非同期状態に基づいて光信
号の入力断が正確に検出されるようになる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、本発明にかかる光受信機の
入力断検出回路の基本構成について説明する。図１は、
本発明の第１の基本構成を備えた光受信機の一例を示す
ブロック図である。なお、上述の図２２に示した従来の
構成と同様の部分には同一の符号が付してある。
に基づいて説明する。まず、本発明にかかる光受信機の
入力断検出回路の基本構成について説明する。図１は、
本発明の第１の基本構成を備えた光受信機の一例を示す
ブロック図である。なお、上述の図２２に示した従来の
構成と同様の部分には同一の符号が付してある。
【００１２】図１において、本発明の第１の基本構成
は、ＰＬＬ回路の同期・非同期状態を基に入力断検出を
行う回路構成について、位相比較器５に入力される信号
に対し、ＰＬＬ回路が非同期となる周波数成分を持った
ノイズ（以下、非同期ノイズとする）を重畳するノイズ
重畳部２０を設けたことを特徴とし、また、重畳するノ
イズのレベルは、望ましくは、誤動作を防止したい同期
ノイズのレベルよりも大きくなるように設定される。
は、ＰＬＬ回路の同期・非同期状態を基に入力断検出を
行う回路構成について、位相比較器５に入力される信号
に対し、ＰＬＬ回路が非同期となる周波数成分を持った
ノイズ（以下、非同期ノイズとする）を重畳するノイズ
重畳部２０を設けたことを特徴とし、また、重畳するノ
イズのレベルは、望ましくは、誤動作を防止したい同期
ノイズのレベルよりも大きくなるように設定される。
【００１３】ノイズ重畳部２０は、例えば、リミットア
ンプ４から位相比較器５に送られる出力信号Ｑおよび反
転出力信号／Ｑに対して非同期ノイズを重畳する。な
お、非同期ノイズの重畳位置は、リミットアンプ４と位
相比較器５の間に限られるものではなく、受光素子１か
ら位相比較器５までの間で光受信信号に非同期ノイズを
重畳できる任意の位置とすることが可能である。また、
非同期ノイズのレベルは、光受信信号のレベルよりも十
分に小さくなるように設定することが望ましい。
ンプ４から位相比較器５に送られる出力信号Ｑおよび反
転出力信号／Ｑに対して非同期ノイズを重畳する。な
お、非同期ノイズの重畳位置は、リミットアンプ４と位
相比較器５の間に限られるものではなく、受光素子１か
ら位相比較器５までの間で光受信信号に非同期ノイズを
重畳できる任意の位置とすることが可能である。また、
非同期ノイズのレベルは、光受信信号のレベルよりも十
分に小さくなるように設定することが望ましい。
【００１４】受光素子１は、外部の伝送路等を介して光
受信機に入力される光信号を受光して電気信号に変換す
るものであって、例えば、アバランシェフォトダイオー
ド（ＡＰＤ）やＰＩＮフォトダイオードなどを使用する
ことが可能である。ここでは、受光素子１に印加される
逆バイアスをＶPDとすることにする。プリアンプ２は、
受光素子１で発生する電流信号を電圧信号に変換して所
要のレベルまで増幅して出力する公知の前置増幅器であ
る。メインアンプ３は、プリアンプ２から出力される信
号をリファレンス電圧ＶREFに従って所定のレベルまで
増幅して出力する。また、リミットアンプ４は、メイン
アンプ３から出力される信号を更に増幅して、出力信号
Ｑおよび反転出力信号／ＱをＰＬＬ回路の位相比較器５
に送る。
受信機に入力される光信号を受光して電気信号に変換す
るものであって、例えば、アバランシェフォトダイオー
ド（ＡＰＤ）やＰＩＮフォトダイオードなどを使用する
ことが可能である。ここでは、受光素子１に印加される
逆バイアスをＶPDとすることにする。プリアンプ２は、
受光素子１で発生する電流信号を電圧信号に変換して所
要のレベルまで増幅して出力する公知の前置増幅器であ
る。メインアンプ３は、プリアンプ２から出力される信
号をリファレンス電圧ＶREFに従って所定のレベルまで
増幅して出力する。また、リミットアンプ４は、メイン
アンプ３から出力される信号を更に増幅して、出力信号
Ｑおよび反転出力信号／ＱをＰＬＬ回路の位相比較器５
に送る。
【００１５】ＰＬＬ回路は、位相比較器５、チャージポ
ンプ６、ローパスフィルタ（ＬＰＦ）７および電圧制御
発振器（ＶＣＯ）８から構成され、リミットアンプ４か
ら出力される信号Ｑ，／Ｑと電圧制御発振器８からの出
力信号との位相比較が位相比較器５で行われ、その位相
差に応じた信号がチャージポンプ６およびローパスフィ
ルタ７を介して電圧制御発振器８に送られることで、電
圧制御発振器８の発振周波数が可変制御される。
ンプ６、ローパスフィルタ（ＬＰＦ）７および電圧制御
発振器（ＶＣＯ）８から構成され、リミットアンプ４か
ら出力される信号Ｑ，／Ｑと電圧制御発振器８からの出
力信号との位相比較が位相比較器５で行われ、その位相
差に応じた信号がチャージポンプ６およびローパスフィ
ルタ７を介して電圧制御発振器８に送られることで、電
圧制御発振器８の発振周波数が可変制御される。
【００１６】フリップフロップ回路（Ｆ／Ｆ）９は、電
圧制御発振器８から出力されるクロック信号ＣＬＫに従
って、位相比較器５を通過した受信信号のデータ識別処
理を実行し、その識別結果を示すデータ信号およびクロ
ック信号ＣＬＫをデータ出力端子ＯＵＴDATAおよびクロ
ック出力端子ＯＵＴCLKを介して外部にそれぞれ出力す
る。
圧制御発振器８から出力されるクロック信号ＣＬＫに従
って、位相比較器５を通過した受信信号のデータ識別処
理を実行し、その識別結果を示すデータ信号およびクロ
ック信号ＣＬＫをデータ出力端子ＯＵＴDATAおよびクロ
ック出力端子ＯＵＴCLKを介して外部にそれぞれ出力す
る。
【００１７】ロック検出器１０は、例えば、ローパスフ
ィルタ７から出力される信号を用いてＰＬＬ回路の同期
・非同期状態を監視するものである。例えば、ローパス
フィルタ７の出力信号レベルが所定の範囲外となった場
合に非同期と判定する。なお、同期・非同期状態の判定
に用いられる前記所定の範囲は、例えば、ＰＬＬ回路が
所望の信号に同期している時にローパスフィルタ７が出
力する信号のレベルの近傍等の範囲に設定することが可
能である。
ィルタ７から出力される信号を用いてＰＬＬ回路の同期
・非同期状態を監視するものである。例えば、ローパス
フィルタ７の出力信号レベルが所定の範囲外となった場
合に非同期と判定する。なお、同期・非同期状態の判定
に用いられる前記所定の範囲は、例えば、ＰＬＬ回路が
所望の信号に同期している時にローパスフィルタ７が出
力する信号のレベルの近傍等の範囲に設定することが可
能である。
【００１８】入力断検出回路１１は、ロック検出器１０
でＰＬＬ回路の非同期状態が検出されると、光信号の入
力断を判断して、入力断検出アラーム信号をアラーム出
力端子ＯＵＴALMを介して外部に出力する。上記のよう
な第１の基本構成を備えた光受信機では、光信号の入力
が途絶えた場合、ＰＬＬ回路が同期する周波数成分を持
つ同期ノイズとノイズ重畳部２０からの非同期ノイズと
が位相比較器５の入力信号として送られ、電圧制御発振
器８からのフィードバック信号との位相比較が行われ
る。このとき、非同期ノイズのレベルが同期ノイズのレ
ベルよりも大きければ、ＰＬＬ回路は非同期ノイズによ
って非同期状態となり、同期ノイズの影響を受けて誤同
期してしまう状態が回避される。これにより、ＰＬＬ回
路の非同期状態がロック検出器１０で検出され、光信号
の入力断が入力断検出回路１１で判断されて入力断検出
アラーム信号がアラーム出力端子ＯＵＴALMを介して外
部に出力されるようになる。一方、光信号が光受信機に
入力されている状態では、位相比較器５に入力される光
受信信号のレベルに比べて非同期ノイズのレベルが十分
に小さくなるように設定されていれば、ＰＬＬ回路は光
受信信号により同期状態となって所望の周波数のクロッ
ク信号ＣＬＫが生成される。
でＰＬＬ回路の非同期状態が検出されると、光信号の入
力断を判断して、入力断検出アラーム信号をアラーム出
力端子ＯＵＴALMを介して外部に出力する。上記のよう
な第１の基本構成を備えた光受信機では、光信号の入力
が途絶えた場合、ＰＬＬ回路が同期する周波数成分を持
つ同期ノイズとノイズ重畳部２０からの非同期ノイズと
が位相比較器５の入力信号として送られ、電圧制御発振
器８からのフィードバック信号との位相比較が行われ
る。このとき、非同期ノイズのレベルが同期ノイズのレ
ベルよりも大きければ、ＰＬＬ回路は非同期ノイズによ
って非同期状態となり、同期ノイズの影響を受けて誤同
期してしまう状態が回避される。これにより、ＰＬＬ回
路の非同期状態がロック検出器１０で検出され、光信号
の入力断が入力断検出回路１１で判断されて入力断検出
アラーム信号がアラーム出力端子ＯＵＴALMを介して外
部に出力されるようになる。一方、光信号が光受信機に
入力されている状態では、位相比較器５に入力される光
受信信号のレベルに比べて非同期ノイズのレベルが十分
に小さくなるように設定されていれば、ＰＬＬ回路は光
受信信号により同期状態となって所望の周波数のクロッ
ク信号ＣＬＫが生成される。
【００１９】このように本発明の第１の基本構成によれ
ば、ノイズ重畳部２０を設けて、位相比較器５に入力さ
れる信号に非同期ノイズを重畳するようにしたことで、
光信号の入力断時、ＰＬＬ回路が同期ノイズの影響を受
け難く、非同期ノイズの影響により非同期状態となるた
め、ＰＬＬ回路の同期・非同期状態に基づいて光信号の
入力断を正確に検出することが可能になる。また、非同
期ノイズのレベルを調整することによって、入力断検出
アラーム信号が発出される入力光レベルを適宜に設定す
ることも可能になる。
ば、ノイズ重畳部２０を設けて、位相比較器５に入力さ
れる信号に非同期ノイズを重畳するようにしたことで、
光信号の入力断時、ＰＬＬ回路が同期ノイズの影響を受
け難く、非同期ノイズの影響により非同期状態となるた
め、ＰＬＬ回路の同期・非同期状態に基づいて光信号の
入力断を正確に検出することが可能になる。また、非同
期ノイズのレベルを調整することによって、入力断検出
アラーム信号が発出される入力光レベルを適宜に設定す
ることも可能になる。
【００２０】なお、上記図１に示した第１の基本構成で
は、非同期ノイズが重畳された受信信号が位相比較器５
を介してフリップフロップ９に送られることになるた
め、データの識別処理等において非同期ノイズが主信号
に与える影響を考慮する必要が生じる場合もある。この
ような場合に対処した第１の基本構成の変形例を、図２
のブロック図に示す。
は、非同期ノイズが重畳された受信信号が位相比較器５
を介してフリップフロップ９に送られることになるた
め、データの識別処理等において非同期ノイズが主信号
に与える影響を考慮する必要が生じる場合もある。この
ような場合に対処した第１の基本構成の変形例を、図２
のブロック図に示す。
【００２１】図２の変形例では、メインアンプ３の出力
信号が２つの経路に分岐され、一方の経路を伝わる信号
はリミットアンプ４を介してフリップフロップ９に送ら
れ、他方の経路を伝わる信号はリミットアンプ４’を介
して位相比較器５に送られる。このように、ＰＬＬ回路
に送る受信信号をデータ識別処理が行われる主信号系の
経路から分離して、非同期ノイズを重畳するようにすれ
ば、非同期ノイズの影響を受けることなく受信信号のデ
ータ識別処理を行うことが可能になる。
信号が２つの経路に分岐され、一方の経路を伝わる信号
はリミットアンプ４を介してフリップフロップ９に送ら
れ、他方の経路を伝わる信号はリミットアンプ４’を介
して位相比較器５に送られる。このように、ＰＬＬ回路
に送る受信信号をデータ識別処理が行われる主信号系の
経路から分離して、非同期ノイズを重畳するようにすれ
ば、非同期ノイズの影響を受けることなく受信信号のデ
ータ識別処理を行うことが可能になる。
【００２２】ここで、上記のような第１の基本構成を適
用した具体的な実施形態について説明する。図３は、第
１の基本構成を適用した光受信機の実施形態１−１の構
成を示すブロック図である。図３において、実施形態１
−１の光受信機は、前述の図１に示した第１の基本構成
におけるノイズ重畳部２０の具体的な回路構成として、
レベル検出回路２１および逆バイアス制御回路２２を設
けたものである。なお、ここでは、受光素子１としてＡ
ＰＤを使用する。
用した具体的な実施形態について説明する。図３は、第
１の基本構成を適用した光受信機の実施形態１−１の構
成を示すブロック図である。図３において、実施形態１
−１の光受信機は、前述の図１に示した第１の基本構成
におけるノイズ重畳部２０の具体的な回路構成として、
レベル検出回路２１および逆バイアス制御回路２２を設
けたものである。なお、ここでは、受光素子１としてＡ
ＰＤを使用する。
【００２３】レベル検出回路２１は、例えば、リミット
アンプ４から位相比較器５に送られる信号のレベルを検
出して、その結果を逆バイアス制御回路２２に伝える。
逆バイアス制御回路２２は、レベル検出回路２１の検出
結果に応じて、受光素子（ＡＰＤ）１に与える逆バイア
スＶPDを制御する。具体的には、レベル検出回路２１の
検出結果を基に、本光受信機に入力される光信号のレベ
ルが入力断に相当するレベルまで小さくなったことを判
断すると、逆バイアスＶPDの値を大きくして受光素子
（ＡＰＤ）１の増倍率Ｍを大きくする。これにより、受
光素子（ＡＰＤ）１で発生する暗電流による雑音が増加
し、この暗電流による雑音が前述した非同期ノイズとし
て受光素子１から出力され、プリアンプ２、メインアン
プ３およびリミットアンプ４で順に増幅されて位相比較
器５に入力される。なお、入力光レベルが入力断に相当
するレベルになったときの逆バイアスＶPDは、受光素子
（ＡＰＤ）１で発生する暗電流を各アンプ２〜４で増幅
した後のレベルが、誤動作を防ぎたい対象の同期ノイズ
のレベルよりも大きくなるような受光素子（ＡＰＤ）１
の増倍率Ｍに対応させて設定することが望ましい。
アンプ４から位相比較器５に送られる信号のレベルを検
出して、その結果を逆バイアス制御回路２２に伝える。
逆バイアス制御回路２２は、レベル検出回路２１の検出
結果に応じて、受光素子（ＡＰＤ）１に与える逆バイア
スＶPDを制御する。具体的には、レベル検出回路２１の
検出結果を基に、本光受信機に入力される光信号のレベ
ルが入力断に相当するレベルまで小さくなったことを判
断すると、逆バイアスＶPDの値を大きくして受光素子
（ＡＰＤ）１の増倍率Ｍを大きくする。これにより、受
光素子（ＡＰＤ）１で発生する暗電流による雑音が増加
し、この暗電流による雑音が前述した非同期ノイズとし
て受光素子１から出力され、プリアンプ２、メインアン
プ３およびリミットアンプ４で順に増幅されて位相比較
器５に入力される。なお、入力光レベルが入力断に相当
するレベルになったときの逆バイアスＶPDは、受光素子
（ＡＰＤ）１で発生する暗電流を各アンプ２〜４で増幅
した後のレベルが、誤動作を防ぎたい対象の同期ノイズ
のレベルよりも大きくなるような受光素子（ＡＰＤ）１
の増倍率Ｍに対応させて設定することが望ましい。
【００２４】これにより、光信号の入力断時には、受光
素子（ＡＰＤ）１の暗電流を用いた非同期ノイズにより
ＰＬＬ回路が非同期状態となり易く、同期ノイズの影響
による誤同期が回避されて正確な入力断検出が可能にな
る。なお、上記の実施形態１−１では、前述の図１に示
した回路構成に対応させた具体例を示したが、図２に示
したような非同期ノイズが主信号に与える影響を考慮し
た回路構成についても同様にして適用することが可能で
ある。この場合の具体的な回路構成を図４のブロック図
に示しておく。図４では、例えば、リミットアンプ４’
から位相比較器５に送られる信号のレベルがレベル検出
回路２１で検出されるような回路構成としている。
素子（ＡＰＤ）１の暗電流を用いた非同期ノイズにより
ＰＬＬ回路が非同期状態となり易く、同期ノイズの影響
による誤同期が回避されて正確な入力断検出が可能にな
る。なお、上記の実施形態１−１では、前述の図１に示
した回路構成に対応させた具体例を示したが、図２に示
したような非同期ノイズが主信号に与える影響を考慮し
た回路構成についても同様にして適用することが可能で
ある。この場合の具体的な回路構成を図４のブロック図
に示しておく。図４では、例えば、リミットアンプ４’
から位相比較器５に送られる信号のレベルがレベル検出
回路２１で検出されるような回路構成としている。
【００２５】図５は、第１の基本構成を適用した光受信
機の実施形態１−２の構成を示すブロック図である。図
５において、実施形態１−２の光受信機は、前述の図１
に示した第１の基本構成におけるノイズ重畳部２０の具
体的な回路構成として、増幅器２３を設けたものであ
る。この増幅器２３は、フリップフロップ９から出力さ
れるクロック信号ＣＬＫを分岐して所要のレベルまで増
幅し、その増幅したクロック信号ＣＬＫ’を非同期ノイ
ズとして、リミットアンプ４から位相比較器５に送られ
る出力信号Ｑおよび反転出力信号／Ｑにそれぞれ重畳す
る。増幅器２３の増幅動作は、クロック信号ＣＬＫ’の
レベルが誤動作の影響を防止したい同期ノイズのレベル
よりも大きくなるように設定することが望ましい。
機の実施形態１−２の構成を示すブロック図である。図
５において、実施形態１−２の光受信機は、前述の図１
に示した第１の基本構成におけるノイズ重畳部２０の具
体的な回路構成として、増幅器２３を設けたものであ
る。この増幅器２３は、フリップフロップ９から出力さ
れるクロック信号ＣＬＫを分岐して所要のレベルまで増
幅し、その増幅したクロック信号ＣＬＫ’を非同期ノイ
ズとして、リミットアンプ４から位相比較器５に送られ
る出力信号Ｑおよび反転出力信号／Ｑにそれぞれ重畳す
る。増幅器２３の増幅動作は、クロック信号ＣＬＫ’の
レベルが誤動作の影響を防止したい同期ノイズのレベル
よりも大きくなるように設定することが望ましい。
【００２６】フリップフロップ９から出力されるクロッ
ク信号ＣＬＫは、受信した光信号のビットレートに対応
した周波数を持ち、この周波数はＰＬＬ回路の同期周波
数の２倍に相当するため、ＰＬＬ回路を非同期状態にす
る。従って、増幅したクロック信号ＣＬＫ’が、位相比
較器５への入力信号に重畳されることで、光信号の入力
断時には、上記クロック信号ＣＬＫ’によりＰＬＬ回路
が非同期状態となり易く、同期ノイズの影響による誤同
期が回避されて正確な入力断検出が可能になる。
ク信号ＣＬＫは、受信した光信号のビットレートに対応
した周波数を持ち、この周波数はＰＬＬ回路の同期周波
数の２倍に相当するため、ＰＬＬ回路を非同期状態にす
る。従って、増幅したクロック信号ＣＬＫ’が、位相比
較器５への入力信号に重畳されることで、光信号の入力
断時には、上記クロック信号ＣＬＫ’によりＰＬＬ回路
が非同期状態となり易く、同期ノイズの影響による誤同
期が回避されて正確な入力断検出が可能になる。
【００２７】なお、上記の実施形態１−２では、前述の
図１に示した回路構成に対応させた具体例を示したが、
図２に示したような非同期ノイズが主信号に与える影響
を考慮した回路構成についても同様にして適用すること
が可能である。この場合の具体的な回路構成を図６のブ
ロック図に示しておく。図６では、増幅器２３で所要の
レベルまで増幅されたクロック信号ＣＬＫ’が、リミッ
トアンプ４’から位相比較器５に送られる出力信号Ｑお
よび反転出力信号／Ｑにそれぞれ重畳されるような回路
構成としている。また、図６の回路構成の変形例とし
て、増幅器２３で増幅されたクロック信号ＣＬＫ’を、
リミットアンプ４’のリファレンス信号として与えるこ
とにより、リミットアンプ４’から出力される各信号
Ｑ，／Ｑに非同期ノイズを重畳させるようにしもてよ
い。この場合の回路構成を図７のブロック図に示してお
く。
図１に示した回路構成に対応させた具体例を示したが、
図２に示したような非同期ノイズが主信号に与える影響
を考慮した回路構成についても同様にして適用すること
が可能である。この場合の具体的な回路構成を図６のブ
ロック図に示しておく。図６では、増幅器２３で所要の
レベルまで増幅されたクロック信号ＣＬＫ’が、リミッ
トアンプ４’から位相比較器５に送られる出力信号Ｑお
よび反転出力信号／Ｑにそれぞれ重畳されるような回路
構成としている。また、図６の回路構成の変形例とし
て、増幅器２３で増幅されたクロック信号ＣＬＫ’を、
リミットアンプ４’のリファレンス信号として与えるこ
とにより、リミットアンプ４’から出力される各信号
Ｑ，／Ｑに非同期ノイズを重畳させるようにしもてよ
い。この場合の回路構成を図７のブロック図に示してお
く。
【００２８】次に、本発明にかかる光受信機の入力断検
出回路の第２の基本構成について説明する。図８は、本
発明の第２の基本構成を示すブロック図である。図８に
おいて、本発明の第２の基本構成は、上述の図２２に示
した従来の場合と同様の回路構成について、同期ノイズ
の振幅に応じて位相比較器５の感度を低くする感度制御
部３０を設けたことを特徴とする。ここで、位相比較器
５の感度とは、ＰＬＬ回路を同期状態にすることが可能
な入力信号の最小振幅を意味するものであり、同期ノイ
ズの振幅に応じて位相比較器５の感度を低くすれば、位
相比較器５についての同期可能な入力信号の最小振幅が
大きくなり、ＰＬＬ回路が同期ノイズによっては同期し
難くなる。
出回路の第２の基本構成について説明する。図８は、本
発明の第２の基本構成を示すブロック図である。図８に
おいて、本発明の第２の基本構成は、上述の図２２に示
した従来の場合と同様の回路構成について、同期ノイズ
の振幅に応じて位相比較器５の感度を低くする感度制御
部３０を設けたことを特徴とする。ここで、位相比較器
５の感度とは、ＰＬＬ回路を同期状態にすることが可能
な入力信号の最小振幅を意味するものであり、同期ノイ
ズの振幅に応じて位相比較器５の感度を低くすれば、位
相比較器５についての同期可能な入力信号の最小振幅が
大きくなり、ＰＬＬ回路が同期ノイズによっては同期し
難くなる。
【００２９】なお、感度制御部３０によって制御される
位相比較器５の感度は、光受信信号の入力によりＰＬＬ
回路が同期可能な感度以上に設定されているものとす
る。言い換えれば、位相比較器５についての同期可能な
入力信号の最小振幅が、光受信信号の振幅よりも小さく
なるように設定されていることになる。また、感度制御
部３０以外の他の部分の構成は、第１の基本構成の場合
と同様であるためここでの説明を省略する。
位相比較器５の感度は、光受信信号の入力によりＰＬＬ
回路が同期可能な感度以上に設定されているものとす
る。言い換えれば、位相比較器５についての同期可能な
入力信号の最小振幅が、光受信信号の振幅よりも小さく
なるように設定されていることになる。また、感度制御
部３０以外の他の部分の構成は、第１の基本構成の場合
と同様であるためここでの説明を省略する。
【００３０】上記のような第２の基本構成を備えた光受
信機では、光信号の入力が途絶えた場合、位相比較器５
にはＰＬＬ回路が同期可能な周波数成分を持つ同期ノイ
ズが入力されることになる。しかし、この同期ノイズの
振幅に対して、位相比較器５についての同期可能な入力
信号の最小振幅が大きければ、ＰＬＬ回路は非同期状態
となり、同期ノイズの影響を受けて誤同期してしまう状
態が回避される。これにより、ＰＬＬ回路の非同期状態
がロック検出器１０で検出され、光信号の入力断が入力
断検出回路１１で判断されて入力断検出アラーム信号が
アラーム出力端子ＯＵＴALMを介して外部に出力される
ようになる。一方、光信号が光受信機に入力されている
状態では、位相比較器５に入力される光受信信号に対し
て位相比較器５が十分な感度を持つように設定されてい
るため、ＰＬＬ回路は光受信信号により同期状態となっ
て所望の周波数のクロック信号ＣＬＫが生成されるよう
になる。
信機では、光信号の入力が途絶えた場合、位相比較器５
にはＰＬＬ回路が同期可能な周波数成分を持つ同期ノイ
ズが入力されることになる。しかし、この同期ノイズの
振幅に対して、位相比較器５についての同期可能な入力
信号の最小振幅が大きければ、ＰＬＬ回路は非同期状態
となり、同期ノイズの影響を受けて誤同期してしまう状
態が回避される。これにより、ＰＬＬ回路の非同期状態
がロック検出器１０で検出され、光信号の入力断が入力
断検出回路１１で判断されて入力断検出アラーム信号が
アラーム出力端子ＯＵＴALMを介して外部に出力される
ようになる。一方、光信号が光受信機に入力されている
状態では、位相比較器５に入力される光受信信号に対し
て位相比較器５が十分な感度を持つように設定されてい
るため、ＰＬＬ回路は光受信信号により同期状態となっ
て所望の周波数のクロック信号ＣＬＫが生成されるよう
になる。
【００３１】このように本発明の第２の基本構成によれ
ば、感度制御部３０を設け、位相比較器５の感度を調整
可能としたので、光信号の入力断時にＰＬＬ回路が同期
ノイズに誤同期し易い場合には、感度制御部３０により
位相比較器５の感度を下げる方向に調整し、誤同期を回
避することができる。なお、感度を下げるほど、所望の
光受信信号に対するＰＬＬの同期の保証が不確かなもの
に近づくが、同期ノイズの影響度に応じて感度を個別に
調整可能としているので、所望の光受信信号に対するＰ
ＬＬの同期が一律に影響を受けてしまうことはない。ま
た、位相比較器５の感度を調整することによって、入力
断検出アラーム信号が発出される入力光レベルを適宜に
設定することも可能になる。
ば、感度制御部３０を設け、位相比較器５の感度を調整
可能としたので、光信号の入力断時にＰＬＬ回路が同期
ノイズに誤同期し易い場合には、感度制御部３０により
位相比較器５の感度を下げる方向に調整し、誤同期を回
避することができる。なお、感度を下げるほど、所望の
光受信信号に対するＰＬＬの同期の保証が不確かなもの
に近づくが、同期ノイズの影響度に応じて感度を個別に
調整可能としているので、所望の光受信信号に対するＰ
ＬＬの同期が一律に影響を受けてしまうことはない。ま
た、位相比較器５の感度を調整することによって、入力
断検出アラーム信号が発出される入力光レベルを適宜に
設定することも可能になる。
【００３２】なお、上記第２の基本構成についても、前
述の図２に示した場合と同様に、ＰＬＬ回路に送る受信
信号をデータ識別処理が行われる主信号系の経路から分
離するようにしてもよい。図９のブロック図には、この
ような第２の基本構成の変形例を示しておく。ここで、
上記のような第２の基本構成を適用した具体的な実施形
態について説明する。
述の図２に示した場合と同様に、ＰＬＬ回路に送る受信
信号をデータ識別処理が行われる主信号系の経路から分
離するようにしてもよい。図９のブロック図には、この
ような第２の基本構成の変形例を示しておく。ここで、
上記のような第２の基本構成を適用した具体的な実施形
態について説明する。
【００３３】図１０は、第２の基本構成を適用した光受
信機の実施形態２−１の構成を示すブロック図である。
図１０において、実施形態２−１の光受信機は、前述の
図８に示した第２の基本構成における感度制御部３０の
具体的な回路構成として、オフセット制御回路３１、抵
抗３２，３３およびコンデンサ３４，３５を設けたもの
である。
信機の実施形態２−１の構成を示すブロック図である。
図１０において、実施形態２−１の光受信機は、前述の
図８に示した第２の基本構成における感度制御部３０の
具体的な回路構成として、オフセット制御回路３１、抵
抗３２，３３およびコンデンサ３４，３５を設けたもの
である。
【００３４】オフセット制御回路３１は、レベル可変な
オフセット電圧を発生し、該オフセット電圧を抵抗３
２，３３を介して位相比較器５の各入力ノードにそれぞ
れ印加する。オフセット電圧の各印加点とリミットアン
プ４の各出力端子との間にはコンデンサ３４，３５がそ
れぞれ挿入されていて、リミットアンプ４から出力され
る各信号Ｑ，／Ｑの交流成分が位相比較器５に伝達され
る。
オフセット電圧を発生し、該オフセット電圧を抵抗３
２，３３を介して位相比較器５の各入力ノードにそれぞ
れ印加する。オフセット電圧の各印加点とリミットアン
プ４の各出力端子との間にはコンデンサ３４，３５がそ
れぞれ挿入されていて、リミットアンプ４から出力され
る各信号Ｑ，／Ｑの交流成分が位相比較器５に伝達され
る。
【００３５】上記のような回路構成では、位相比較器５
の各入力ノードにオフセット電圧を印加することによ
り、位相比較器５への入力信号の有効振幅が小さくな
る。具体的には、例えば図１１の上段に示すように、オ
フセット電圧を印加する前の位相比較器５の入力信号
は、位相比較を行うための有効振幅Ａとして、リミット
アンプ４から出力される各信号Ｑ，／Ｑのハイおよびロ
ーのレベル差に対応した振幅が確保される。一方、図１
１の下段に示すように、オフセット電圧を印加した後の
位相比較器５の入力信号は、各信号Ｑ，／Ｑの直流電圧
レベルがオフセット電圧により相反する方向へそれぞれ
シフトするため、有効振幅がＡからＡ’に小さくなる。
このオフセット電圧の印加により有効振幅が小さくなる
という作用は、位相比較器５に入力される光受信信号お
よび同期ノイズの双方に働くことになる。従って、位相
比較器５に入力される光受信信号および同期ノイズの各
々の有効振幅が小さくなるということは、相対的に、位
相比較器５についての同期可能な入力信号の最小振幅が
大きくなることになる。
の各入力ノードにオフセット電圧を印加することによ
り、位相比較器５への入力信号の有効振幅が小さくな
る。具体的には、例えば図１１の上段に示すように、オ
フセット電圧を印加する前の位相比較器５の入力信号
は、位相比較を行うための有効振幅Ａとして、リミット
アンプ４から出力される各信号Ｑ，／Ｑのハイおよびロ
ーのレベル差に対応した振幅が確保される。一方、図１
１の下段に示すように、オフセット電圧を印加した後の
位相比較器５の入力信号は、各信号Ｑ，／Ｑの直流電圧
レベルがオフセット電圧により相反する方向へそれぞれ
シフトするため、有効振幅がＡからＡ’に小さくなる。
このオフセット電圧の印加により有効振幅が小さくなる
という作用は、位相比較器５に入力される光受信信号お
よび同期ノイズの双方に働くことになる。従って、位相
比較器５に入力される光受信信号および同期ノイズの各
々の有効振幅が小さくなるということは、相対的に、位
相比較器５についての同期可能な入力信号の最小振幅が
大きくなることになる。
【００３６】ここでは、位相比較器５についての同期可
能な入力信号の最小振幅が一定の値に設定されていると
すると、その最小振幅の値がオフセット電圧印加後の光
受信信号の有効振幅よりも小さくなるように、オフセッ
ト電圧を調整するようにする。これにより、光信号の入
力が継続している間は、ＰＬＬ回路が光受信信号により
同期状態となり、光信号の入力が途絶えると、ＰＬＬ回
路は同期ノイズでは誤同期し難くなり非同期状態が実現
され、ＰＬＬ回路の同期・非同期状態に基づいた正確な
入力断検出が可能な調整を行うことができる。
能な入力信号の最小振幅が一定の値に設定されていると
すると、その最小振幅の値がオフセット電圧印加後の光
受信信号の有効振幅よりも小さくなるように、オフセッ
ト電圧を調整するようにする。これにより、光信号の入
力が継続している間は、ＰＬＬ回路が光受信信号により
同期状態となり、光信号の入力が途絶えると、ＰＬＬ回
路は同期ノイズでは誤同期し難くなり非同期状態が実現
され、ＰＬＬ回路の同期・非同期状態に基づいた正確な
入力断検出が可能な調整を行うことができる。
【００３７】なお、上記の実施形態２−１では、前述の
図８に示した回路構成に対応させた具体例を示したが、
図９に示したようなＰＬＬ回路に送る受信信号を主信号
系の経路から分離した回路構成についても同様にして適
用することが可能である。この場合の具体的な回路構成
を図１２のブロック図に示しておく。図１２の回路構成
においても、オフセット制御回路３１で発生するオフセ
ット電圧が、各抵抗３２,３３を介して、リミットアン
プ４’後段の各コンデンサ３４，３５と位相比較器５の
各入力端子との間のノードに印加される。
図８に示した回路構成に対応させた具体例を示したが、
図９に示したようなＰＬＬ回路に送る受信信号を主信号
系の経路から分離した回路構成についても同様にして適
用することが可能である。この場合の具体的な回路構成
を図１２のブロック図に示しておく。図１２の回路構成
においても、オフセット制御回路３１で発生するオフセ
ット電圧が、各抵抗３２,３３を介して、リミットアン
プ４’後段の各コンデンサ３４，３５と位相比較器５の
各入力端子との間のノードに印加される。
【００３８】図１３は、第２の基本構成を適用した光受
信機の実施形態２−２の構成を示すブロック図である。
図１３において、実施形態２−２の光受信機は、前述の
図１０に示した実施形態２−１の回路構成について、リ
ミットアンプ４から出力される各信号Ｑ，／Ｑのレベル
を検出するレベル検出回路３６を設け、該レベル検出回
路３６の検出結果に応じて、オフセット制御回路３１で
発生するオフセット電圧を自動制御するようにしたもの
である。具体的には、オフセット制御回路３１が、レベ
ル検出回路３６の検出結果を基に、本光受信機に入力さ
れる光信号のレベルが入力断に相当するレベルまで小さ
くなったことを判断すると、オフセット電圧が大きくな
るように制御する。これにより、位相比較器への入力信
号の有効振幅が小さくなるため、位相比較器５の感度が
光信号の入力有りのときよりも相対的に低くなり、同期
ノイズによるＰＬＬ回路の誤同期が回避されて正確な入
力断検出が可能になる。
信機の実施形態２−２の構成を示すブロック図である。
図１３において、実施形態２−２の光受信機は、前述の
図１０に示した実施形態２−１の回路構成について、リ
ミットアンプ４から出力される各信号Ｑ，／Ｑのレベル
を検出するレベル検出回路３６を設け、該レベル検出回
路３６の検出結果に応じて、オフセット制御回路３１で
発生するオフセット電圧を自動制御するようにしたもの
である。具体的には、オフセット制御回路３１が、レベ
ル検出回路３６の検出結果を基に、本光受信機に入力さ
れる光信号のレベルが入力断に相当するレベルまで小さ
くなったことを判断すると、オフセット電圧が大きくな
るように制御する。これにより、位相比較器への入力信
号の有効振幅が小さくなるため、位相比較器５の感度が
光信号の入力有りのときよりも相対的に低くなり、同期
ノイズによるＰＬＬ回路の誤同期が回避されて正確な入
力断検出が可能になる。
【００３９】このように、光受信信号のレベルを検出し
てオフセット電圧を自動的に制御するようにすれば、例
えば各々のアンプ２〜４の動作点が変動等しても適切な
オフセット電圧を印加することができるようになるた
め、光信号の入力断検出を安定して行うことが可能であ
る。なお、上記の実施形態２−２の回路構成は、前述の
図１２に示したＰＬＬ回路に送る受信信号を主信号系の
経路から分離した回路構成についても同様にして適用す
ることが可能である。この場合の具体的な回路構成を図
１４のブロック図に示しておく。図１４では、例えば、
メインアンプ３からリミットアンプ４に出力される信号
のレベルがレベル検出回路３６で検出され、該検出結果
がオフセット制御回路３１に伝えられるようにしてい
る。
てオフセット電圧を自動的に制御するようにすれば、例
えば各々のアンプ２〜４の動作点が変動等しても適切な
オフセット電圧を印加することができるようになるた
め、光信号の入力断検出を安定して行うことが可能であ
る。なお、上記の実施形態２−２の回路構成は、前述の
図１２に示したＰＬＬ回路に送る受信信号を主信号系の
経路から分離した回路構成についても同様にして適用す
ることが可能である。この場合の具体的な回路構成を図
１４のブロック図に示しておく。図１４では、例えば、
メインアンプ３からリミットアンプ４に出力される信号
のレベルがレベル検出回路３６で検出され、該検出結果
がオフセット制御回路３１に伝えられるようにしてい
る。
【００４０】また、上述した実施形態２−１，２−２で
は、リミットアンプ４と位相比較器５の間でオフセット
電圧を印加するようにしたが、オフセット電圧の印加位
置はこれに限られるものではなく、位相比較器５よりも
前段側の任意の位置でオフセット電圧を印加することが
可能である。次に、本発明にかかる光受信機の入力断検
出回路の第３の基本構成について説明する。
は、リミットアンプ４と位相比較器５の間でオフセット
電圧を印加するようにしたが、オフセット電圧の印加位
置はこれに限られるものではなく、位相比較器５よりも
前段側の任意の位置でオフセット電圧を印加することが
可能である。次に、本発明にかかる光受信機の入力断検
出回路の第３の基本構成について説明する。
【００４１】図１５は、本発明の第３の基本構成を示す
ブロック図である。図１５において、本発明の第３の基
本構成は、上述の図２２に示した従来の場合と同様の回
路構成について、位相比較器５に入力される信号のデュ
ーティ比を制御するデューティ制御部４０を設けたこと
を特徴とする。このデューティ制御部４０は、例えば、
メインアンプ３等のリファレンス電圧ＶREFを調整する
ことによって位相比較器５に入力される信号のデューテ
ィ比を可変制御するものとし、具体的には、本光受信機
に入力される光信号のデューティ比が１００％に設定さ
れているとすると、メインアンプ３のリファレンス電圧
ＶREFを受信データの中心電圧値よりも少しずらすこと
で、メインアンプ３から出力される信号のデューティ比
が小さくなるように設定する。なお、ここでのデューテ
ィ比は、入力される光信号について１タイムスロット内
でデータがハイレベル（光信号がオン）になる割合を示
すものである。
ブロック図である。図１５において、本発明の第３の基
本構成は、上述の図２２に示した従来の場合と同様の回
路構成について、位相比較器５に入力される信号のデュ
ーティ比を制御するデューティ制御部４０を設けたこと
を特徴とする。このデューティ制御部４０は、例えば、
メインアンプ３等のリファレンス電圧ＶREFを調整する
ことによって位相比較器５に入力される信号のデューテ
ィ比を可変制御するものとし、具体的には、本光受信機
に入力される光信号のデューティ比が１００％に設定さ
れているとすると、メインアンプ３のリファレンス電圧
ＶREFを受信データの中心電圧値よりも少しずらすこと
で、メインアンプ３から出力される信号のデューティ比
が小さくなるように設定する。なお、ここでのデューテ
ィ比は、入力される光信号について１タイムスロット内
でデータがハイレベル（光信号がオン）になる割合を示
すものである。
【００４２】このように相比較器５に入力される信号の
デューティ比を小さくすると、その入力信号の中心周波
数成分のパワーを小さくすることが可能になる。すなわ
ち、例えば図１６に示すように、デューティ比をＡ％か
らＢ％に制御した場合（Ａ＞Ｂ）、入力信号のスペクト
ルを考えると中心周波数ｆ0成分のパワーレベルがＰ0 A
からＰ0Bに減少するようになる。このデューティ比の制
御により中心周波数ｆ0成分のパワーが小さくなるとい
う作用は、位相比較器５に入力される光受信信号および
同期ノイズの双方に働くことになる。
デューティ比を小さくすると、その入力信号の中心周波
数成分のパワーを小さくすることが可能になる。すなわ
ち、例えば図１６に示すように、デューティ比をＡ％か
らＢ％に制御した場合（Ａ＞Ｂ）、入力信号のスペクト
ルを考えると中心周波数ｆ0成分のパワーレベルがＰ0 A
からＰ0Bに減少するようになる。このデューティ比の制
御により中心周波数ｆ0成分のパワーが小さくなるとい
う作用は、位相比較器５に入力される光受信信号および
同期ノイズの双方に働くことになる。
【００４３】従って、位相比較器５の入力信号につい
て、ＰＬＬ回路が同期可能な周波数成分の最小パワーが
所定の値に設定されているとすると、その最小パワーの
値が、デューティ比調整後の光受信信号についての中心
周波数ｆ0成分パワーよりも小さくなる範囲でデューテ
ィ比を制御することによって、光信号の入力断時でも、
ＰＬＬ回路は同期ノイズに関係なく非同期状態となる。
て、ＰＬＬ回路が同期可能な周波数成分の最小パワーが
所定の値に設定されているとすると、その最小パワーの
値が、デューティ比調整後の光受信信号についての中心
周波数ｆ0成分パワーよりも小さくなる範囲でデューテ
ィ比を制御することによって、光信号の入力断時でも、
ＰＬＬ回路は同期ノイズに関係なく非同期状態となる。
【００４４】このように本発明の第３の基本構成によれ
ば、デューティ制御部４０を設け、位相比較器５への入
力信号のデューティ比を同期ノイズのスペクトルに応じ
て制御するようにしたことで、光信号の入力断時にＰＬ
Ｌ回路が同期ノイズによって誤同期し難くすることがで
き、ＰＬＬ回路の同期・非同期状態に基づいて光信号の
入力断を正確に検出することが可能になる。また、位相
比較器５への入力信号のデューティ比を調整することに
よって、入力断検出アラーム信号が発出される入力光レ
ベルを適宜に設定することも可能になる。
ば、デューティ制御部４０を設け、位相比較器５への入
力信号のデューティ比を同期ノイズのスペクトルに応じ
て制御するようにしたことで、光信号の入力断時にＰＬ
Ｌ回路が同期ノイズによって誤同期し難くすることがで
き、ＰＬＬ回路の同期・非同期状態に基づいて光信号の
入力断を正確に検出することが可能になる。また、位相
比較器５への入力信号のデューティ比を調整することに
よって、入力断検出アラーム信号が発出される入力光レ
ベルを適宜に設定することも可能になる。
【００４５】なお、上記第３の基本構成についても、前
述の図２に示した場合と同様に、ＰＬＬ回路に送る受信
信号をデータ識別処理が行われる主信号系の経路から分
離するようにしてもよい。図１７のブロック図には、こ
のような第３の基本構成の変形例を示しておく。図１７
では、デューティ制御部４０がリミットアンプ４’のリ
ファレンス電圧ＶREFを調整することで位相比較器５へ
の入力信号のデューティ比が制御されるようにしてい
る。
述の図２に示した場合と同様に、ＰＬＬ回路に送る受信
信号をデータ識別処理が行われる主信号系の経路から分
離するようにしてもよい。図１７のブロック図には、こ
のような第３の基本構成の変形例を示しておく。図１７
では、デューティ制御部４０がリミットアンプ４’のリ
ファレンス電圧ＶREFを調整することで位相比較器５へ
の入力信号のデューティ比が制御されるようにしてい
る。
【００４６】ここで、上記のような第３の基本構成を適
用した具体的な実施形態について説明する。図１８は、
第３の基本構成を適用した光受信機の実施形態３−１の
構成を示すブロック図である。図１８において、実施形
態３−１の光受信機は、前述の図１５に示した第３の基
本構成におけるデューティ制御部４０の具体的な回路構
成として、メインアンプ３のリファレンス入力端子と接
地端子との間に可変電源４１を設けたものである。この
可変電源４１によって、メインアンプ３に与えるリファ
レンス電圧ＶRE Fを調整して位相比較器５への入力信号
のデューティ比を制御することで、前述したように、同
期ノイズの中心周波数成分のパワーが、ＰＬＬ回路の同
期可能な最小パワーよりも小さくなるように設定され
て、入力断時の同期ノイズによる誤同期が回避されるよ
うになる。
用した具体的な実施形態について説明する。図１８は、
第３の基本構成を適用した光受信機の実施形態３−１の
構成を示すブロック図である。図１８において、実施形
態３−１の光受信機は、前述の図１５に示した第３の基
本構成におけるデューティ制御部４０の具体的な回路構
成として、メインアンプ３のリファレンス入力端子と接
地端子との間に可変電源４１を設けたものである。この
可変電源４１によって、メインアンプ３に与えるリファ
レンス電圧ＶRE Fを調整して位相比較器５への入力信号
のデューティ比を制御することで、前述したように、同
期ノイズの中心周波数成分のパワーが、ＰＬＬ回路の同
期可能な最小パワーよりも小さくなるように設定され
て、入力断時の同期ノイズによる誤同期が回避されるよ
うになる。
【００４７】なお、前述の図１７に示した第３の基本構
成の変形例についても、上記実施形態３−１の場合と同
様にしてデューティ制御部４０に可変電源４１を使用す
ることが可能である。この場合の具体的な回路構成を図
１９のブロック図に示しておく。図２０は、第３の基本
構成を適用した光受信機の実施形態３−２の構成を示す
ブロック図である。
成の変形例についても、上記実施形態３−１の場合と同
様にしてデューティ制御部４０に可変電源４１を使用す
ることが可能である。この場合の具体的な回路構成を図
１９のブロック図に示しておく。図２０は、第３の基本
構成を適用した光受信機の実施形態３−２の構成を示す
ブロック図である。
【００４８】図２０において、実施形態３−２の光受信
機は、前述の図１８に示した実施形態３−１の回路構成
について、可変電源４１に代えて、リミットアンプ４か
ら出力される各信号Ｑ，／Ｑのレベルを検出するレベル
検出回路４２と、該レベル検出回路４２の検出結果に応
じてメインアンプ３へのリファレンス電圧ＶREFを自動
制御するリファレンス制御回路４３とを設けたものであ
る。具体的には、リファレンス制御回路４３が、レベル
検出回路４２の検出結果を基に、本光受信機に入力され
る光信号のレベルが入力断に相当するレベルまで小さく
なったことを判断すると、メインアンプ３へのリファレ
ンス電圧ＶREFを所定のレベルまで上げて位相比較器５
への入力信号のデューティ比を制御する。これにより、
光信号の入力断時でも、同期ノイズによる誤同期が回避
されるようになる。
機は、前述の図１８に示した実施形態３−１の回路構成
について、可変電源４１に代えて、リミットアンプ４か
ら出力される各信号Ｑ，／Ｑのレベルを検出するレベル
検出回路４２と、該レベル検出回路４２の検出結果に応
じてメインアンプ３へのリファレンス電圧ＶREFを自動
制御するリファレンス制御回路４３とを設けたものであ
る。具体的には、リファレンス制御回路４３が、レベル
検出回路４２の検出結果を基に、本光受信機に入力され
る光信号のレベルが入力断に相当するレベルまで小さく
なったことを判断すると、メインアンプ３へのリファレ
ンス電圧ＶREFを所定のレベルまで上げて位相比較器５
への入力信号のデューティ比を制御する。これにより、
光信号の入力断時でも、同期ノイズによる誤同期が回避
されるようになる。
【００４９】このように、光受信信号のレベルを検出し
てリファレンス電圧ＶREFを自動的に制御するようにす
れば、例えば各々のアンプ２〜４の動作点が変動等して
も位相比較器５に入力される信号のデューティ比が適切
に制御されるため、光信号の入力断検出を安定して行う
ことが可能である。なお、前述の図１９に示した実施形
態３−１の変形例についても、上記実施形態３−２の場
合と同様にして可変電源４１に代えてレベル検出回路４
２およびリファレンス制御回路４３を設けることが可能
である。この場合の具体的な回路構成を図２１のブロッ
ク図に示しておく。図２１では、例えば、メインアンプ
３からリミットアンプ４に出力される信号のレベルがレ
ベル検出回路４２で検出され、該検出結果がリファレン
ス制御回路４３に伝えられるようにしている。
てリファレンス電圧ＶREFを自動的に制御するようにす
れば、例えば各々のアンプ２〜４の動作点が変動等して
も位相比較器５に入力される信号のデューティ比が適切
に制御されるため、光信号の入力断検出を安定して行う
ことが可能である。なお、前述の図１９に示した実施形
態３−１の変形例についても、上記実施形態３−２の場
合と同様にして可変電源４１に代えてレベル検出回路４
２およびリファレンス制御回路４３を設けることが可能
である。この場合の具体的な回路構成を図２１のブロッ
ク図に示しておく。図２１では、例えば、メインアンプ
３からリミットアンプ４に出力される信号のレベルがレ
ベル検出回路４２で検出され、該検出結果がリファレン
ス制御回路４３に伝えられるようにしている。
【００５０】また、上述した実施形態３−１，３−２で
は、メインアンプ３のリファレンス電圧を調整するよう
にしたが、本発明はこれに限らず、リミットアンプ４の
リファレンス電圧を調整して位相比較器５への入力信号
のデューティ比を制御するようにしてもよい。
は、メインアンプ３のリファレンス電圧を調整するよう
にしたが、本発明はこれに限らず、リミットアンプ４の
リファレンス電圧を調整して位相比較器５への入力信号
のデューティ比を制御するようにしてもよい。
【００５１】（付記１） 光受信信号を用いてタイミン
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路が非同
期となる周波数成分を持った非同期ノイズを、前記位相
同期ループ回路の位相比較器に入力される信号に重畳す
るノイズ重畳部を備えて構成されたことを特徴とする光
受信機の入力断検出回路。
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路が非同
期となる周波数成分を持った非同期ノイズを、前記位相
同期ループ回路の位相比較器に入力される信号に重畳す
るノイズ重畳部を備えて構成されたことを特徴とする光
受信機の入力断検出回路。
【００５２】（付記２） 付記１に記載の光受信機の入
力断検出回路であって、前記ノイズ重畳部は、受信した
光信号を電気信号に変換する受光素子で発生する暗電流
を前記非同期ノイズとして前記位相比較器の入力信号に
重畳することを特徴とする光受信機の入力断検出回路。
力断検出回路であって、前記ノイズ重畳部は、受信した
光信号を電気信号に変換する受光素子で発生する暗電流
を前記非同期ノイズとして前記位相比較器の入力信号に
重畳することを特徴とする光受信機の入力断検出回路。
【００５３】（付記３） 付記２に記載の光受信機の入
力断検出回路であって、前記受光素子は、アバランシェ
フォトダイオードであり、前記ノイズ重畳部は、光受信
信号のレベルを検出するレベル検出回路と、該レベル検
出回路の検出結果に応じて前記アバランシェフォトダイ
オードに印加する逆バイアス値を制御する逆バイアス制
御回路とを有することを特徴とする光受信機の入力断検
出回路。
力断検出回路であって、前記受光素子は、アバランシェ
フォトダイオードであり、前記ノイズ重畳部は、光受信
信号のレベルを検出するレベル検出回路と、該レベル検
出回路の検出結果に応じて前記アバランシェフォトダイ
オードに印加する逆バイアス値を制御する逆バイアス制
御回路とを有することを特徴とする光受信機の入力断検
出回路。
【００５４】（付記４） 付記１に記載の光受信機の入
力断検出回路であって、前記ノイズ重畳部は、前記位相
同期ループ回路で生成されたタイミング信号を用いて前
記非同期ノイズを生成し、前記位相比較器の入力信号に
重畳することを特徴とする光受信機の入力断検出回路。
力断検出回路であって、前記ノイズ重畳部は、前記位相
同期ループ回路で生成されたタイミング信号を用いて前
記非同期ノイズを生成し、前記位相比較器の入力信号に
重畳することを特徴とする光受信機の入力断検出回路。
【００５５】（付記５） 光受信信号を用いてタイミン
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路の位相
比較器の感度を調整する感度制御部を備えて構成された
ことを特徴とする光受信機の入力断検出回路。
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路の位相
比較器の感度を調整する感度制御部を備えて構成された
ことを特徴とする光受信機の入力断検出回路。
【００５６】（付記６） 付記５に記載の光受信機の入
力断検出回路であって、前記感度制御部は、前記位相比
較器に入力される信号のレベル応じたオフセット電圧を
該位相比較器に入力される信号に印加するオフセット制
御回路を有し、該オフセット制御回路は、前記入力され
る信号のレベルが小さくなると、前記オフセット電圧を
大きくすることを特徴とする光受信機の入力断検出回
路。
力断検出回路であって、前記感度制御部は、前記位相比
較器に入力される信号のレベル応じたオフセット電圧を
該位相比較器に入力される信号に印加するオフセット制
御回路を有し、該オフセット制御回路は、前記入力され
る信号のレベルが小さくなると、前記オフセット電圧を
大きくすることを特徴とする光受信機の入力断検出回
路。
【００５７】（付記７） 付記６に記載の光受信機の入
力断検出回路であって、前記感度制御部は、光受信信号
のレベルを検出するレベル検出回路を有し、前記オフセ
ット制御回路が、前記レベル検出回路の検出結果に応じ
てオフセット電圧を制御することを特徴とする光受信機
の入力断検出回路。
力断検出回路であって、前記感度制御部は、光受信信号
のレベルを検出するレベル検出回路を有し、前記オフセ
ット制御回路が、前記レベル検出回路の検出結果に応じ
てオフセット電圧を制御することを特徴とする光受信機
の入力断検出回路。
【００５８】（付記８） 光受信信号を用いてタイミン
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路の位相
比較器に入力される信号のデューティ比を制御するデュ
ーティ制御部を備えて構成されたことを特徴とする光受
信機の入力断検出回路。
グ信号を生成する位相同期ループ回路の同期・非同期状
態に基づいて、光信号の入力断を検出する光受信機の入
力断検出回路において、前記位相同期ループ回路の位相
比較器に入力される信号のデューティ比を制御するデュ
ーティ制御部を備えて構成されたことを特徴とする光受
信機の入力断検出回路。
【００５９】（付記９） 付記８に記載の光受信機の入
力断検出回路であって、前記デューティ制御部は、光受
信信号を増幅して前記位相比較器に送る増幅器に与える
リファレンス電圧を制御するリファレンス制御回路を有
し、該リファレンス制御回路は、前記位相比較器に入力
される信号のレベルが小さくなると、前記増幅器のリフ
ァレンス電圧を上げることを特徴とする光受信機の入力
断検出回路。
力断検出回路であって、前記デューティ制御部は、光受
信信号を増幅して前記位相比較器に送る増幅器に与える
リファレンス電圧を制御するリファレンス制御回路を有
し、該リファレンス制御回路は、前記位相比較器に入力
される信号のレベルが小さくなると、前記増幅器のリフ
ァレンス電圧を上げることを特徴とする光受信機の入力
断検出回路。
【００６０】（付記１０） 付記９に記載の光受信機の
入力断検出回路であって、前記デューティ制御部は、光
受信信号のレベルを検出するレベル検出回路を有し、前
記リファレンス制御回路が、前記レベル検出回路の検出
結果に応じてリファレンス電圧を制御することを特徴と
する光受信機の入力断検出回路。
入力断検出回路であって、前記デューティ制御部は、光
受信信号のレベルを検出するレベル検出回路を有し、前
記リファレンス制御回路が、前記レベル検出回路の検出
結果に応じてリファレンス電圧を制御することを特徴と
する光受信機の入力断検出回路。
【００６１】
【発明の効果】以上説明したように、本発明による光受
信機の入力断検出回路は、第１の発明では、ノイズ重畳
部を設けて非同期ノイズを位相比較器の入力信号に重畳
するようにし、第２の発明では、感度制御部を設けて位
相比較器の感度を調整できるようにし、第３の発明で
は、デューティ制御部を設けて位相比較器の入力信号の
デューティ比を制御するようにしたことで、光信号の入
力断時、ＰＬＬ回路が同期ノイズにより誤同期し難くな
って非同期状態となるため、ＰＬＬ回路の同期・非同期
状態に基づいて光信号の入力断を正確に検出することが
可能になる。また、非同期ノイズのレベルや位相比較器
の感度、デューティ比の設定を調整することによって、
入力断検出アラーム信号が発出される入力光レベルを適
宜に設定することも可能になる。
信機の入力断検出回路は、第１の発明では、ノイズ重畳
部を設けて非同期ノイズを位相比較器の入力信号に重畳
するようにし、第２の発明では、感度制御部を設けて位
相比較器の感度を調整できるようにし、第３の発明で
は、デューティ制御部を設けて位相比較器の入力信号の
デューティ比を制御するようにしたことで、光信号の入
力断時、ＰＬＬ回路が同期ノイズにより誤同期し難くな
って非同期状態となるため、ＰＬＬ回路の同期・非同期
状態に基づいて光信号の入力断を正確に検出することが
可能になる。また、非同期ノイズのレベルや位相比較器
の感度、デューティ比の設定を調整することによって、
入力断検出アラーム信号が発出される入力光レベルを適
宜に設定することも可能になる。
【図１】本発明にかかる光受信機の入力断検出回路の第
１の基本構成を示すブロック図である。
１の基本構成を示すブロック図である。
【図２】図１に示す第１の基本構成の変形例を示すブロ
ック図である。
ック図である。
【図３】本発明の第１基本構成を適用した光受信機の実
施形態１−１の構成を示すブロック図である。
施形態１−１の構成を示すブロック図である。
【図４】図３に示す実施形態１−１の変形例を示すブロ
ック図である。
ック図である。
【図５】本発明の第１基本構成を適用した光受信機の実
施形態１−２の構成を示すブロック図である。
施形態１−２の構成を示すブロック図である。
【図６】図５に示す実施形態１−２の変形例を示すブロ
ック図である。
ック図である。
【図７】図６に示す回路構成についての変形例を示すブ
ロック図である。
ロック図である。
【図８】本発明にかかる光受信機の入力断検出回路の第
２の基本構成を示すブロック図である。
２の基本構成を示すブロック図である。
【図９】図８に示す第２の基本構成の変形例を示すブロ
ック図である。
ック図である。
【図１０】本発明の第２基本構成を適用した光受信機の
実施形態２−１の構成を示すブロック図である。
実施形態２−１の構成を示すブロック図である。
【図１１】実施形態２−１についてオフセット電圧の印
加による有効振幅の変化を説明する図である。
加による有効振幅の変化を説明する図である。
【図１２】図１０に示す実施形態２−１の変形例を示す
ブロック図である。
ブロック図である。
【図１３】本発明の第２基本構成を適用した光受信機の
実施形態２−２の構成を示すブロック図である。
実施形態２−２の構成を示すブロック図である。
【図１４】図１３に示す実施形態２−２の変形例を示す
ブロック図である。
ブロック図である。
【図１５】本発明にかかる光受信機の入力断検出回路の
第３の基本構成を示すブロック図である。
第３の基本構成を示すブロック図である。
【図１６】本発明の第３基本構成についてデューティ比
制御によるスペクトルの変化を説明する図である。
制御によるスペクトルの変化を説明する図である。
【図１７】図１５に示す第３基本構成の変形例を示すブ
ロック図である。
ロック図である。
【図１８】本発明の第３基本構成を適用した光受信機の
実施形態３−１の構成を示すブロック図である。
実施形態３−１の構成を示すブロック図である。
【図１９】図１８に示す実施形態３−１の変形例を示す
ブロック図である。
ブロック図である。
【図２０】本発明の第３基本構成を適用した光受信機の
実施形態３−２の構成を示すブロック図である。
実施形態３−２の構成を示すブロック図である。
【図２１】図２０に示す実施形態３−２の変形例を示す
ブロック図である。
ブロック図である。
【図２２】従来の光受信機の入力断検出回路の構成を示
すブロック図である。
すブロック図である。
１ 受光素子 ２ プリアンプ ３ メインアンプ ４，４’ リミットアンプ ５ 位相比較器 ６ チャージポンプ ７ ローパスフィルタ（ＬＰＦ） ８ 電圧制御発振器（ＶＣＯ） ９ フリップフロップ（Ｆ／Ｆ） １０ ロック検出器 １１ 入力断検出器 ２０ ノイズ重畳部 ２１，３６，４２ レベル検出回路 ２２ 逆バイアス制御回路 ２３ 増幅器 ３０ 感度制御部 ３１ オフセット制御回路 ３２，３３ 抵抗 ３４，３５ コンデンサ ４０ デューティ制御部 ４１ 可変電源 ４３ リファレンス制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/26 Ｈ０４Ｂ 9/00 Ｂ 10/14 Ｙ 10/04 Ｋ 10/06 Ｈ０４Ｌ 7/02 Ｂ 10/08 Ｈ０４Ｌ 7/033 25/02 ３０１ ３０３ (72)発明者 鈴木 和裕 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 大塚 友行 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 山田 宏 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5J106 AA04 BB01 CC02 CC21 CC41 DD32 DD48 EE06 EE10 FF06 GG04 KK12 KK18 KK23 KK30 5K002 AA03 DA05 EA05 5K029 CC04 HH26 KK12 5K047 BB02 GG11 KK05 KK12 KK17 MM46 MM63
Claims (5)
- 【請求項１】光受信信号を用いてタイミング信号を生成
する位相同期ループ回路の同期・非同期状態に基づい
て、光信号の入力断を検出する光受信機の入力断検出回
路において、 前記位相同期ループ回路が非同期となる周波数成分を持
った非同期ノイズを、前記位相同期ループ回路の位相比
較器に入力される信号に重畳するノイズ重畳部を備えて
構成されたことを特徴とする光受信機の入力断検出回
路。 - 【請求項２】光受信信号を用いてタイミング信号を生成
する位相同期ループ回路の同期・非同期状態に基づい
て、光信号の入力断を検出する光受信機の入力断検出回
路において、 前記位相同期ループ回路の位相比較器の感度を調整する
感度制御部を備えて構成されたことを特徴とする光受信
機の入力断検出回路。 - 【請求項３】請求項２に記載の光受信機の入力断検出回
路であって、 前記感度制御部は、前記位相比較器に入力される信号の
レベルに応じたオフセット電圧を該位相比較器に入力さ
れる信号に印加するオフセット制御回路を有し、該オフ
セット制御回路は、前記入力される信号のレベルが小さ
くなると、前記オフセット電圧を大きくすることを特徴
とする光受信機の入力断検出回路。 - 【請求項４】光受信信号を用いてタイミング信号を生成
する位相同期ループ回路の同期・非同期状態に基づい
て、光信号の入力断を検出する光受信機の入力断検出回
路において、 前記位相同期ループ回路の位相比較器に入力される信号
のデューティ比を制御するデューティ制御部を備えて構
成されたことを特徴とする光受信機の入力断検出回路。 - 【請求項５】請求項４に記載の光受信機の入力断検出回
路であって、 前記デューティ制御部は、光受信信号を増幅して前記位
相比較器に送る増幅器に与えるリファレンス電圧を制御
するリファレンス制御回路を有し、該リファレンス制御
回路は、前記位相比較器に入力される信号のレベルが小
さくなると、前記増幅器のリファレンス電圧を上げるこ
とを特徴とする光受信機の入力断検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393082A JP2002198810A (ja) | 2000-12-25 | 2000-12-25 | 光受信機の入力断検出回路 |
| US09/844,887 US20020080456A1 (en) | 2000-12-25 | 2001-04-27 | Input interruption detecting circuit of optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393082A JP2002198810A (ja) | 2000-12-25 | 2000-12-25 | 光受信機の入力断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198810A true JP2002198810A (ja) | 2002-07-12 |
Family
ID=18858957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393082A Withdrawn JP2002198810A (ja) | 2000-12-25 | 2000-12-25 | 光受信機の入力断検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020080456A1 (ja) |
| JP (1) | JP2002198810A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060203A (ja) * | 2007-08-30 | 2009-03-19 | Nec Corp | 光受信信号断検出回路及び光受信信号断検出方法 |
| JP2009219013A (ja) * | 2008-03-12 | 2009-09-24 | Fujikura Ltd | 光受信装置 |
| JP2010273059A (ja) * | 2009-05-21 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | バーストデータ受信回路 |
| JP2013546235A (ja) * | 2011-02-17 | 2013-12-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | イーサネット・ネットワークのためのアダプタ・システム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733134B1 (en) * | 2006-03-31 | 2010-06-08 | Ciena Corporation | High speed low noise switch |
| US20140010555A1 (en) * | 2012-07-06 | 2014-01-09 | Alcatel-Lucent Usa Inc. | PON Video Overlay Amplifier Circuit |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4388730A (en) * | 1981-04-06 | 1983-06-14 | Bell Telephone Laboratories, Incorporated | Noise detector and data signal receiver for a frequency modulation system |
| US4713841A (en) * | 1985-06-03 | 1987-12-15 | Itt Electro Optical Products, A Division Of Itt Corporation | Synchronous, asynchronous, data rate transparent fiber optic communications link |
| GB8728853D0 (en) * | 1987-12-10 | 1988-01-27 | Bt & D Technologies Ltd | Transimpedance pre-amplifier & receiver including pre-amplifier |
| US4823360A (en) * | 1988-02-12 | 1989-04-18 | Northern Telecom Limited | Binary data regenerator with adaptive threshold level |
| US4984255A (en) * | 1989-11-15 | 1991-01-08 | National Semiconductor Corporation | Edge transition insensitive delay line system and method |
| JPH0775356B2 (ja) * | 1991-06-05 | 1995-08-09 | 株式会社東芝 | 光受信器 |
| US5212743A (en) * | 1992-02-12 | 1993-05-18 | At&T Bell Laboratories | Automatic polarization controller having broadband, reset-free operation |
| US5473636A (en) * | 1993-02-26 | 1995-12-05 | Fujitsu Limited | Data discriminating circuit and an optical receiver using the same |
| DE69406477T2 (de) * | 1993-03-01 | 1998-03-19 | Nippon Telegraph & Telephone | Phasenregelkreis mit Abtast- und Halteschaltung |
| NL9301026A (nl) * | 1993-06-11 | 1995-01-02 | Nederland Ptt | Optisch Ontvangsysteem. |
| WO1996005664A2 (en) * | 1994-08-12 | 1996-02-22 | Philips Electronics N.V. | Optical synchronisation arrangement, transmission system and optical receiver |
| JP2656734B2 (ja) * | 1994-09-12 | 1997-09-24 | 宮城日本電気株式会社 | 光受信回路 |
| JP3345214B2 (ja) * | 1995-03-20 | 2002-11-18 | ケイディーディーアイ株式会社 | 短光パルス変調方法およびその装置 |
| US5673133A (en) * | 1995-04-14 | 1997-09-30 | Nippon Telegraph And Telephone Corporation | Phase synchronization system |
| JPH1084231A (ja) * | 1996-05-24 | 1998-03-31 | Toshiba Corp | デジタル信号受信回路 |
| JP3147038B2 (ja) * | 1997-05-12 | 2001-03-19 | 日本電気株式会社 | ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 |
| US6449078B1 (en) * | 1997-08-05 | 2002-09-10 | Matsushita Electric Industrial Co., Ltd. | Optical receiver, method for optical transmission in space, optical transmitting in space apparatus and method for optical transmission |
| JP3189774B2 (ja) * | 1998-01-28 | 2001-07-16 | 日本電気株式会社 | ビット同期回路 |
| JP3573975B2 (ja) * | 1998-10-23 | 2004-10-06 | 日本オプネクスト株式会社 | 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器 |
| JP2000201072A (ja) * | 1999-01-06 | 2000-07-18 | Nec Corp | 温度補償ｖｃｏを用いたｐｌｌ回路 |
| JP2000304655A (ja) * | 1999-04-22 | 2000-11-02 | Kdd Corp | 伝送特性測定システム |
| US6271777B1 (en) * | 1999-11-12 | 2001-08-07 | Lucent Technologies Inc. | Data transmission system employing clock-enriched data coding and sub-harmonic de-multiplexing |
| JP3559743B2 (ja) * | 1999-12-17 | 2004-09-02 | 日本オプネクスト株式会社 | 位相周波数同期回路および光受信回路 |
| JP2001197049A (ja) * | 2000-01-14 | 2001-07-19 | Fujitsu Ltd | クロック再生回路及びこれを用いた光信号受信器 |
| US6623185B1 (en) * | 2000-06-16 | 2003-09-23 | Lucent Technologies Inc. | Loss of signal detector for low-level optical signals |
-
2000
- 2000-12-25 JP JP2000393082A patent/JP2002198810A/ja not_active Withdrawn
-
2001
- 2001-04-27 US US09/844,887 patent/US20020080456A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060203A (ja) * | 2007-08-30 | 2009-03-19 | Nec Corp | 光受信信号断検出回路及び光受信信号断検出方法 |
| JP2009219013A (ja) * | 2008-03-12 | 2009-09-24 | Fujikura Ltd | 光受信装置 |
| JP2010273059A (ja) * | 2009-05-21 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | バーストデータ受信回路 |
| JP2013546235A (ja) * | 2011-02-17 | 2013-12-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | イーサネット・ネットワークのためのアダプタ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020080456A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4955781B2 (ja) | データ通信システムの高速パワーアップ | |
| US5566204A (en) | Fast acquisition clock recovery system | |
| US6815988B2 (en) | Differential charge pump | |
| US20090296869A1 (en) | Communication systems, clock generation circuits thereof, and method for generating clock signal | |
| US10057050B2 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
| JP2003524936A (ja) | 早いセトリング時間を有する帯域幅が調整可能な位相同期ループ | |
| JP3559743B2 (ja) | 位相周波数同期回路および光受信回路 | |
| US6538518B1 (en) | Multi-loop phase lock loop for controlling jitter in a high frequency redundant system | |
| US11777507B2 (en) | Phase-locked loop (PLL) with direct feedforward circuit | |
| US9565015B1 (en) | Signal reproduction circuit, electronic apparatus, and signal reproducing method | |
| US6975175B2 (en) | Charge pump | |
| JP2002198810A (ja) | 光受信機の入力断検出回路 | |
| JP2000040960A (ja) | ビットレート可変光受信器及び可変光送受信システム | |
| US9648414B1 (en) | Systems and methods for controlling an audio signal path using redundant uninterruptable clock | |
| JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| KR0154789B1 (ko) | 직류레벨 포획장치가 결합된 위상동기루프 | |
| JP2000068824A (ja) | Ｐｌｌ制御装置、ｐｌｌ制御方法およびリミッタ | |
| JP4416351B2 (ja) | 位相比較回路及び光受信装置 | |
| KR102527676B1 (ko) | 위상 고정 루프 회로 | |
| JP2004208218A (ja) | Ａｍ検波装置 | |
| JP2001156759A (ja) | シリアル送受信回路 | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| KR19990018496A (ko) | 시정수조절회로 | |
| JPS61161054A (ja) | 受信信号断検出回路 | |
| JPH03222519A (ja) | 位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |