JP3799357B2 - 位相周波数同期回路、同期判定回路および光受信器 - Google Patents

Description

本発明は、光伝送システムに関わり、特に光ファイバ伝送に用いる位相同期回路に関する。

光伝送システムでは、光受信信号を受光素子で光電変換し電気信号に変換する。この変換された電気信号を等価増幅し、２値化したＮＲＺ符号のデータは、光受信レベルが大きいとジッタが小さく、光受信レベルが小さくなるに従いジッタが増加し、光信号が無い場合は雑音出力となりジッタ無限大に相当する。また、光送信回路及び光受信回路によりこのデータにはパルス幅歪みが生じる。

このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図１に示す。位相比較器１０は、入力データとクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する。周波数比較器２０は、入力データの伝送速度を基準としたクロック信号の周波数の大小を出力し、入力データとクロック信号が同期して所定位相差以内になると周波数の大小を出力しない。位相比較器１０の出力と周波数比較器２０の出力を重ね合わせ器８０を介してループフィルタ４０に入力する。ＶＣＯ（電圧制御発振器以下ＶＣＯと言う）５０はループフィルタ４０の出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、例えば1992 IEEE International Solid-State Circuits Conference p.162「TP10.3:A 8Gb/s Si Bipolar Phase and Frequency Detector IC for Clock Extraction」（非特許文献１）や、特開平６−２１６７６６号公報（特許文献１）に記載されている。

また、ディスクを使用したファイル装置では、ディスクの回転むら等の原因でデータ速度の１％程度のゆれが存在し、光受信回路からのデータ信号からみてファイル装置からのデータ信号はジッタおよびパルス幅歪みが小さい。このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図２に示す。第１位相比較器１０−１は、入力データとクロック信号の位相差に応じたパルス幅の電圧を出力する。周波数比較器２０は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することでクロックの周波数がデータの周波数に対して高いか低いかを判別し出力する。

第２位相比較器１０−２は、入力とクロック信号の位相差を全て位相進みまたは位相遅れとして、入力とクロック信号の位相差に応じたパルス幅の電圧を出力する。第２位相比較器１０−２は、入力データとクロック信号と周波数比較器２０出力を入力として、周波数比較器２０出力に応じて入力データとクロック信号の位相差が進みあるいは遅れのどちらかの位相差を出力する。同期判定器は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することで、同期か非同期かを判定する。スイッチ１は第１位相比較器出力と第１ループフィルタ４０−１の間にあり同期判定器出力の同期信号に閉じて非同期信号により開く。スイッチ１は第２位相比較器出力と第２ループフィルタ４０−２の間にあり同期判定器出力の非同期信号に閉じて同期信号により開く。第１ループフィルタ４０−１と第２ループフィルタ４０−２を加算器を介してＶＣＯ５０に入力する。ＶＣＯ５０は加算器出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、特開平９−２８４２６９号公報（特許文献２）に記載されている。

特開平６−２１６７６６号公報 特開平９−２８４２６９号公報 1992 IEEE International Solid-State Circuits Conference p.162 「TP10.3:A 8Gb/s Si Bipolar Phase and Frequency Detector IC for Clock Extraction」

図１の位相周波数同期回路において、ループフィルタ定数は同期状態である位相比較器１０とループフィルタ４０とＶＣＯ５０からなるループ特性により決定する。非同期状態では周波数比較器２０とループフィルタ４０とＶＣＯ５０からなるループであるが、非同期状態に対応したループフィルタ定数に選べないため、非同期状態から同期するまでの時間は長くなる問題がある。

図２の位相周波数同期回路において、スイッチ１が開いてスイッチ２が閉じている非同期状態からデータとクロックの周波数が近づき同期判定回路３０が同期判定信号を出力する状態を考える。同期判定信号を出力する時は、第１ループフィルタ出力と第２ループフィルタ出力を加算した加算器出力がＶＣＯ５０の発振周波数からみて所定の値に近づいた状態であって、第１位相比較器出力と第１ループフィルタ出力に電圧レベルの差があることが想定される。スイッチ１が閉じてスイッチ２が開いた時、第１位相比較器１０−１の出力と第１ループフィルタ４０−１の出力の電圧レベルの差により加算器９０の出力に急激な変化が起こり、位相周波数同期回路が不安定となる可能性がある。従って、図２の位相周波数同期回路は、２つのループフィルタを備えて周波数の引き込み特性と位相の引き込み特性を個別に設定できるが、周波数引き込みモードから位相引き込みモード切り替え時に位相周波数同期回路が不安定となる問題がある。

また、図１で、微弱な光信号を等価増幅し２値化した大きいジッタのあるデータを、位相周波数同期回路に入力した場合を考える。図１の位相周波数同期回路で位相同期が取れている状態においても、入力ジッタが瞬間的に所定の位相差を超えて周波数比較器１０が動作し、クロックジッタが瞬間的に増大する問題がある。図２の位相周波数同期回路では、入力ジッタが瞬間的に所定の位相差を超えると同期判定器３０が非同期と誤判定し位相同期モードから周波数同期モードに切り替わりクロック信号のジッタが増加する問題がある。光受信回路にクロック信号のジッタが増加する特性の位相周波数同期回路を用いると急激な誤り率増大を起こす問題がある。
また、一般に、入力データがＮＲＺ符号でパルス幅歪みがある場合、入力データの立ち上がりと立ち下がりの両エッジを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器は、異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力する問題がある。位相比較器とフィルタとＶＣＯからなる位相比較モードのループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、ループ帯域内の位相比較器出力のランダム成分がクロックジッタの増加を引き起こす。周波数比較器とフィルタとＶＣＯからなるループ構成では、位相比較器が異なる２値の波高値またはパルス幅の電圧をランダムな周期で出力すると、周波数比較判定の間隔が入力データ幅の整数倍とならず周波数比較判定の精度が低下する。位相同期モードで引き込める周波数まで周波数同期モードで引き込めないと、位相周波数同期回路は誤同期する問題がある。

以上、本発明の目的は、同期状態は位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態同期では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くする位相周波数同期回路を提供することである。

本発明の他の目的は、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない位相周波数同期回路を提供することである。

本発明の他の目的は、入力データがＮＲＺ符号でパルス幅歪みがある場合、ＮＲＺ符号のランダム成分によるジッタ増加を防止でき、また、ＮＲＺ符号でパルス幅歪みがある場合では、周波数比較間隔が入力データの整数倍となり、周波数比較器の周波数比較精度低下を防止できる位相周波数同期回路を提供することである。

上記課題を解決するために、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器と、位相比較器出力を入力とし同期判定器が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器出力を入力とし同期判定器が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタと、ループフィルタ出力に基づき周波数を可変してクロック信号を出力するＶＣＯとを設けたことを特徴とする。

本発明によれば、位相比較器とフィルタとＶＣＯからなる位相同期ループ構成とし、非同期状態では周波数比較器とフィルタとＶＣＯからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くできる効果がある。

また、本発明によれば、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない効果がある。

また、本発明によれば、入力データがＮＲＺ符号でパルス幅歪みがある場合、位相比較器が検出した入力データとクロック信号の位相差がパルス幅歪みの有無で変化しない効果がある。

また、本発明によれば、同期状態において抵抗とコンデンサの直列接続からなるループフィルタが、ループフィルタのコンデンサ端子電圧によりループフィルタの抵抗で発生する電圧が変化せず高周波ループ特性が一定となる効果がある。

以下、発明の実施の形態を図を用いて説明する。

図３は、本発明による位相周波数同期回路の一実施例ある。

本発明の位相周波数同期回路は、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器１０と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器２０と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器３０と、位相比較器１０の出力を入力とし同期判定器３０が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ１と、周波数比較器２０の出力を入力とし同期判定器３０が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ２と、スイッチ１出力とスイッチ２出力を入力とするループフィルタ４０と、ループフィルタ４０の出力に基づき周波数を可変してクロック信号を出力するＶＣＯ５０で構成されている。

同期判定器３０は、入力データとＶＣＯ出力であるクロック信号とが同期か非同期か判定する。同期と判定するとＳＷ1を閉じてＳＷ２を開け、位相比較器１０、抵抗Ｒ１とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。非同期と判定するとＳＷ1を開けてＳＷ２を閉じ、周波数比較器２０、抵抗Ｒ２とコンデンサＣ１で構成したループフィルタ、ＶＣＯ５０でループを構成する。入力ジッタが増大して周波数比較器２０が動作しても同期判定器３０が同期と判定すると周波数比較器２０がループ外となり、クロックジッタの増加を防止する。非同期状態では、不安定動作する位相比較器１０がループ外となるので誤同期しない。また、同期状態のフィルタ特性を維持したままで非同期状態に対応したループフィルタ特性を抵抗Ｒ２にて実現できるので、非同期状態から同期するまでの時間を短くした最適特性が実現できる。

図４は、本発明を用いた同期判定器の実施例を示すものである。

本発明による同期判定器３０は、クロック信号の位相を９０°シフトする９０°移相器３１と、入力データと９０°移相器３１の出力を入力とし入力データを基準としたクロック信号の位相差がー９０°〜＋９０°の時ハイレベルを出力し、クロック信号の位相差がー１８０°〜−９０°またはが＋９０°〜＋１８０°の時ローレベルを出力する第２の位相比較器３２と、第２の位相比較器３２の出力を入力とし所定の帯域の低域通過フィルタ３３と、低域通過フィルタ３３の出力を入力とし第２の位相比較器３２の出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器３５で構成されている。

次に本発明による同期判定器３０の詳細な動作を説明する。

第２の位相比較器３２は、入力データと９０°位相のずれたクロック信号である移相器３１出力の位相差に応じた波高値の電圧を出力し入力データとクロック信号の位相差が０の時、最大値（又は最小値、以下最大値の場合を記す)を出力する。一方、入力データとクロック信号に位相差が生じた場合、第２位相比較器３２出力は、入力データ伝送速度とクロック信号周波数の位相差に応じた位相のビート信号となる。

第２の位相比較器３２出力は低域通過フィルタ３３を介してヒステリシス付き比較器３５に入力する。ヒステリシス付き比較器３５の閾値は、第２の位相比較器３２出力のローレベルを０基準としてハイレベルを１とすると０．７５のレベル近傍に設定する。低域通過フィルタ３３の帯域以上のビート信号となる程、入力データとクロック信号の位相差が大きい場合は、低域通過フィルタ３３出力は０．５のレベル近傍となり、ヒステリシス付き比較器３５出力は、非同期判定を出力する。入力データとクロック信号の周波数が一致している場合は、第２の位相比較器３２は最大値近傍の電圧となり、低域通過フィルタ３３出力は１のレベル近傍となり、ヒステリシス付き比較器３５出力は同期判定を出力する。

低域通過フィルタ３３を用いれば、ジッタの大きい入力データの場合に第２の位相比較器３２で出力する瞬間的な非同期信号を抑圧するので、入力データのジッタ増加でも正しく同期判定を行うことができる。

ヒステリシス付き比較器３５は、非同期状態から同期状態へ遷移する過程で低域通過フィルタ３３の不安定な変動で同期判定出力がばたつくのを防止する。

この時、同期判定器３０は、同期状態の位相比較器１０とフィルタ４０とＶＣＯ５０からなるループ構成のジッタを伝達するジッタトランスファ帯域をｆｔｃとすると、入力データの伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期と判断するものである。位相比較器１０とフィルタ４０とＶＣＯ５０からなる位相引き込みループは、入力データとクロック信号の位相差を小さくする制御を通して、入力データの伝送速度とクロック信号周波数の周波数差を小さくする制御を行う。クロック信号周波数の周波数ずれ量をｆ（ｔ）とし、初期値をΔｆとすると、位相引き込みループのｆ（ｔ）は数（１）で表せる。

数（１）のｔ＝０→∞での位相シフトをΔθとすると、Δθは数（２）で表せる。

Δθが数πとなると位相比較器出力が進み及び遅れを数回発生させ、位相引き込みループは不安定となると考え、Δθ＝πが位相引き込みループの安定ポイントとする。

これより、Δｆ＝π＊ｆｔｃとなり、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で位相引き込みループは安定動作する。非同期状態から同期する過程で、入力データ伝送速度とクロック信号周波数の周波数差がｆｔｃのπ倍以下で同期判定回路３０が同期信号を出力することにより、位相引き込みループは安定動作で周波数引き込みを行い誤同期を防止できる。

図５は、本発明を用いた具体的な構成例を示すもので、図に示す周波数比較器２０と同期判定器３０の具体的な構成例は図６に示す。なお、ＶＣＯ５１は、クロック信号と９０°位相シフトしたクロック信号をそれぞれ差動で出力する構成のものである。

図５のスイッチ付位相比較器１１は、入力データとクロック信号の位相差に応じたパルス幅の電圧をＮＡＮＤ１が出力し、ＮＡＮＤ１の出力がある時のみ固定パルスをＮＡＮＤ２が出力する。バイポーラトランジスタＴ１００からＴ１０３で構成する回路はＮＡＮＤ１及びＮＡＮＤ２の電圧信号を電流信号に変換する。入力データとクロック信号の位相差が無い場合は、スイッチ付位相比較器１１の平均電流出力が０となる様ＮＡＮＤ２の固定パルス幅を設定している。ＭＯＳトランジスタＭ１及びＭ２は、同期状態では同期判定器３０正相出力がハイレベルとなってスイッチ付位相位相比較器１１を動作させ、非同期状態では同期判定器３０正相出力がローレベルとなってスイッチ付位相位相比較器１１の出力を停止する。スイッチ付位相位相比較器１１出力をループフィルタ４０のＲ１に接続し、スイッチＳＷ２を介して周波数比較器２０出力をループフィルタ４０のＲ２に接続する。本構成により、同期時はスイッチ付位相位相比較器１１と、Ｒ１とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となり、非同期時は周波数比較器２０と、Ｒ２とＣ１で構成したループフィルタ４０と、ＶＣＯ５１からなるループ構成となる。ＶＣＯ５１の平均した発振周波数は、Ｃ１の電位で制御しており、ループ切り替え前後におけるＶＣＯ５１の平均した発振周波数変化はない。また、Ｒ２は同期時のループに含まないことにより非同期のループ特性だけで最適化できるため、非同期状態から同期するまでの時間を短くすることができる。また、スイッチ付位相位相比較器１１が誤動作するほど周波数がずれている非同期状態の場合でも、スイッチ付位相位相比較器１１をループに含まないため誤同期を防止できる。

図６は、図５に示す周波数比較器２０と同期判定器３０の具体的な構成例を示し、周波数比較器２０と同期判定器３０に用いた第２位相比較器３２を共通化した例である。クロック信号は２値のデジタル信号とし、周波数比較器２０と同期判定器３０はアナログでなくデジタルで動作する場合を説明する。

周波数比較器２０は、位相比較器２１と第２の位相比較器３２とロジック回路２２からなる。位相比較器２１および第２の位相比較器３２は、クロックＴの立ち上がりエッジでデータＤのレベルを保持するフリップフロップ回路である。位相比較器２１は、入力データをフリップフロップ回路のクロックＴへ接続しクロック信号をフリップフロップ回路のデータＤへ接続して、入力データとクロック信号の位相差０のタイミングを図７ａに示す状態とする。

これより、位相比較器２１は、入力データの立ち上がりエッジを基準としてクロック信号の位相が−π〜０と進んでいる場合にローレベルを出力しクロック信号の位相が０〜＋πと遅れている場合はハイレベルを出力する。第２の位相比較器３２は、入力データをフリップフロップ回路のクロックＴへ接続し９０°クロック信号をフリップフロップ回路のデータＤへ接続するので、入力データの立ち上がりエッジ基準としてクロック信号の位相が−０．５π〜＋０．５πと位相差が小さい場合はハイレベルを出力し、クロック信号の位相が−π〜−０．５π又は＋０．５π〜＋πと位相差が大きい場合はローレベルを出力する。

入力データ信号に対してクロック信号の周波数が低い場合のタイミングチャートを図７ｃに示す。ロジック回路内Ｔ２１：エミッタは図７ｃの第２位相比較器出力ＱのＶ点を取り込み、ロジック回路内Ｔ２３：エミッタは図７ｃの第２の位相比較器出力ＱのＶＶ点を取り込む。周波数比較器２０出力は、周波数判定ができない状態では出力振幅の中点レベルを出力し、クロック周波数が低いと判定できたポイントでローレベルを出力している。なお、クロック周波数が高いと判定できたポイントではハイレベルを出力する。

同期判定器３０は、第２の位相比較器３２と低周波数帯域増幅器３４とヒステリシス付比較器３５からなる。図７ｃに示すタイミングチャートの第２の位相比較器３２出力は、入力データ信号とクロック信号の周波数差に応じたパルスがする。低周波数帯域増幅器３４が狭帯域であると実線で示す波形となり、ヒステリシス付比較器３５の閾値を一点鎖線に示すように設定するとタイミングチャート上の期間でヒステリシス付比較器３５出力は常時ローレベルとなり、非同期状態を示す。低周波数帯域増幅器３４が広帯域であると点線で示す波形となり、ヒステリシス付比較器３５の閾値以上となるポイントが生じ、ヒステリシス付比較器３５出力は間欠的に同期状態を示すハイレベルを出力する。低周波数帯域増幅器３４は、入力データ信号とクロック信号の周波数差が大きい状態で同期判定器３０が間欠的に同期信号を出力する事を防止する機能がある。低周波数帯域増幅器３４は、ジッタの大きい入力データの場合に第２位相比較器３２で発生する瞬間的な非同期信号を抑圧する効果もある。

図７ｃは、入力データが１０繰り返しの時であるが、入力データがランダムパターンになると誤検出するパターンが存在し、平均的に周波数判定を行う必要があり、その動作をループフィルタのＲ２とＣ１が行う。入力データがランダムパターンの場合にこの回路を実験評価すると、入力データ伝送速度を基準としてクロック信号周波数が−８５〜＋１１５％近傍を超えると周波数比較器として誤判定する。これより、ＶＣＯ５１のクロック信号の周波数範囲は入力データ伝送速度を基準として−９０〜＋１１０％と設定している。

図８は、本発明を用いた別の位相周波数同期回路の実施例を示すものである。ＶＣＯ−Ａ，ＶＣＯ−Ｂ，ＶＣＯ−Ｃは、クロック信号周波数が異なり異なる入力データ速度に対応する。モードセレクタ信号で選択されたＶＣＯだけが発振し、セレクタ６０を介して位相周波数ループを形成する。モードセレクタ信号で選択されないＶＣＯの消費電流は零となり、本発明による消費電力増加はない。本発明は、数種類の入力データ速度ごとに製造した位相周波数同期回路を１種類の位相周波数同期回路にする技術であり、１品種大量生産するＩＣ化に適している。位相周波数同期回路１００は、３種類の入力データ速度に対応できる例であり、本発明では、クロック信号周波数が異なるＶＣＯを搭載した分の種類の入力データ速度に対応できる。

図９は、本発明を用いた光受信回路の実施例を示すものである。本発明を用いた位相周波数同期回路１００に、受光素子２００、前置増幅器３００、後段増幅器４００、識別器５００を備えて光受信回路を構成している。

入力データとクロック信号が同期している時の低域通過フィルタ出力は、入力データを基準としたクロック信号の位相差がー１８０°からー９０°または＋９０°から＋１８０°となる場合の発生確率を表しており、入力データのジッタが増加するとこの発生確率は上昇する。低域通過フィルタ３３の正規化した出力電圧を入力データのジッタから換算したデータ誤り率の計算結果を図１０に示す。

第２のヒステリシス付比較器７１のアラーム発出する閾値を第２のヒステリシス付比較器正規化値０．８５Ｖ、アラーム解除する閾値を第２のヒステリシス付比較器正規化値０．９５Ｖと設定すれば、データの誤り率１０−１から１０−３でアラームを発出及び解除することができる。

データ誤り率が１０−１から１０−３で発出するアラームを構成する場合、従来は光受信回路の信号電力を検出する方法でアラーム機能を実現していた。近年の特徴である光増幅器を介した光受信信号の場合、光受信回路で発生する雑音電力に比べて光雑音電力が無視できず、光受信回路の信号電力を検出する方式では正しくアラーム発生できない。上記のように設定すれば、光受信回路で発生する
雑音電力に比べて光雑音電力が無視できない場合でも所定のデータ誤り率でアラームを発生できる。

関連する位相周波数同期回路ブロック図を示す。 関連する位相周波数同期回路ブロック図を示す。 本発明を用いた位相周波数同期回路ブロック図を示す。 本発明を用いた同期判定器のブロック図を示す。 本発明を用いた請求項２の具体的な構成例を示すで、９０°位相器を用いず９０°位相シフトしたクロック信号をＶＣＯから取り出し、周波数比較器と同期判定器を一体化した位相周波数同期回路図を示す。 図５に示した一体化した周波数比較器と同期判定器の具体的な構成例を示す回路図を示す。 図５から図７の同期判定回路及び周波数比較器の動作を説明するタイムチャート図を示す。 本発明を用いた位相周波数同期回路ブロック図を示す。 本発明を用いた光受信回路ブロック図を示す。 本発明を用いた光受信回路の正規化したフィルタ出力電圧と出力データの誤り率の関係を示す図を示す。

符号の説明

１０、１０−１、１０−２…位相比較器、１１…スイッチ内蔵位相比較器、
２０…周波数比較器、
２１…位相比較器、
２２…ロジック回路、
３０…同期判定器、
３１…９０°移相器、
３２…第２の位相比較器、
３３…低域通過フィルタ、３４…低周波数帯域増幅器、
３５…ヒステリシス付比較器、
４０、４０−１、４０−２…ループフィルタ、
５０、５１…電圧制御発振器（ＶＣＯ）、
６０…セレクタ、
７０…アラーム発生器、
７１…第２のヒステリシス付比較器、
８０…重ね合わせ器、
９０…加算器、
１００…本発明の位相周波数同期回路、
２００…受光素子、
３００…前置増幅器、
４００…後段増幅器、
５００…識別器、
Ｃ１…容量、
Ｒ１,Ｒ２…抵抗、
ＳＷ１，ＳＷ２…スイッチ。

Claims (3)

1. クロック信号の位相を９０°シフトする９０°移相器と、
   入力データと上記９０°移相器出力とを入力とし、該入力データを基準とした上記クロック信号の位相差が−９０°から＋９０°の時ハイレベルを出力し、該クロック信号との位相差が−１８０°から−９０°、または、＋９０°から＋１８０°の時ローレベルを出力する第２の位相比較器と、
   上記第２の位相比較器出力を入力とし所定の帯域を有する低域通過フィルタと、
   上記低域通過フィルタ出力を入力とし上記第２の位相比較器出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器とからなる同期判定回路。
2. 請求項１に記載の同期判定回路であって、
   前記入力データの伝送速度と前記クロック信号の周波数差が所定の値以上で周波数非同期と判断することを特徴とする同期判定回路。
3. 請求項２に記載の同期判定回路であって、
   前記所定の値は、当該同期判定回路の前段に設けられた位相周波数同期回路に含まれる同期状態の位相比較器と、ループフィルタと、ＶＣＯとからなるループ構成のジッタトランスファ帯域であることを特徴とする同期判定回路。

Images