JP2007166655A - 電力用半導体素子の駆動装置 - Google Patents

Abstract

【課題】
電圧駆動型半導体素子を含む半導体装置において、どのような特性の半導体素子に対しても特に調整することなく最適な駆動を実現することができる半導体装置を提供すること。
【解決手段】
スイッチング動作における素子状態に応じて変化する電気量の時間変化率を検出し、この検出結果に基づいて、電圧駆動型半導体素子を含む半導体装置を駆動するために、半導体素子のゲートに印加する駆動電圧を半導体素子のスイッチング動作中における複数の素子状態に応じて変化させ、素子の状態の変化のタイミングを複数の素子状態の変化に応じて変化する電流又は電圧に関する電気量の変化率を検出したものに基づいて設定することを特徴とする。
【選択図】図１

Description

電圧駆動型の半導体装置の駆動方法に関する。

絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor：以下IGBTと称す)や、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、あるいは、ＭＯＳＧＴＯ(MOS Gate Turn-off Thyristor）等の電圧駆動型半導体素子は、電流駆動型半導体素子に比べて駆動電力が小さく、駆動回路を簡単にできるため、電源やインバータ等の分野に急速に広まっている。

その駆動方法は、ゲート抵抗に着目すると、従来固定で制御されていたが、例えば特開平９−４６２０１号公報にて開示されているように、ターンオン損失低減とターンオン時の主電流の時間変化率ｄｉ／ｄｔを低減する目的で、ターンオン動作中の複数の素子状態においてゲート抵抗を好適な値に変化させて制御する方法が開示されている。

図８に従来の駆動回路の一例を示した。

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。

本従来例の駆動装置は、入力オン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、２個の駆動回路２，３と、駆動回路２，３とＩＧＢＴ１のゲートにそれぞれ接続するゲート抵抗４とゲート抵抗５と、各駆動回路の動作を切り換え制御する制御回路６とを有する。

ここでゲート抵抗４の抵抗値Ｒａは、ゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。

また制御回路６は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆとを比較するコンパレータ１０１と、コンパレータ１０１の出力と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０２と、コンパレータ１０１の出力をインバータ１０３により反転した信号と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０４とから構成される。

次に本従来例の動作を詳細に説明する。

本従来例では制御回路６でＩＧＢＴ１のゲート電圧レベルを検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。

オン信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより低い期間ではコンパレータ１０１の出力はＬｏｗレベルである。

このためＮＡＮＤゲート１０４から駆動回路２のｎｐｎトランジスタＱ３にオフ信号が伝わり駆動回路２が動作し、ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。

その後ＩＧＢＴ１のゲート電圧が上昇し予め定められたコンパレータ１０１の基準電圧Ｖｒｅｆを超えると、コンパレータ１０１の出力はＨｉｇｈレベルになりＮＡＮＤゲート１０４の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート１０２の出力がＬｏｗレベルになって駆動回路３が動作し、ゲート抵抗５を通してIGBT1にゲート電流が供給される。

このようにしてＩＧＢＴ１の実効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。

特開平９−４６２０１号公報

ゲート駆動波形のミラー電圧およびミラー期間の長さは、各素子によって異なる値であり同じ型式の素子であってもばらつきがある上、周辺回路の回路定数や実装方法，使用温度等の周辺環境によっても影響を受ける。

またコンパレータ１０１の基準電圧Ｖｒｅｆも使用温度等の周辺環境条件等によって変化する。

したがって駆動回路を切り換えるタイミングを予め定める際には余裕度を大きく確保しなければならず、十分な損失低減を実現するのが困難であるという問題があった。

また駆動回路切り換えのタイミングを予め定めるためにはシミュレーションなどによる予備検討だけでは不十分であり、実際に使用する主素子を用いた最終段階での実装状態で実験する必要があり、条件設定に多大な時間と費用が必要であった。

上記課題を解決するために、本発明は、電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、前記状態の変化のタイミングを、前記複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。

以上述べたとおり本発明によれば、従来予め回路定数を定めなければならなかったために余裕度を大きくとって最適に駆動することができなかったものを、駆動対象となる電圧駆動型半導体素子がどのような特性であろうとも、またどのような実装状況，使用温度等の環境条件であろうとも、最適に駆動することが可能となる。

すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を微分回路等により検出することによって、素子によらず最適に動作させることが可能となった。

本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、状態の変化のタイミングを、複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。

本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法は半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路とゲートとを接続する複数のゲート抵抗を通してゲートに印加され、半導体素子のスイッチング動作中における複数の素子状態に応じて適宜実効ゲート抵抗値を変化させて制御するものであり、実効ゲート抵抗値を変化させるタイミングを、複数の素子状態の変化に応じて変化する電流，電圧等の電気量の変化率を検出することによって決定することを特徴とする。

本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法はまた上記課題を解決するために、半導体素子のゲート電圧の変化率を検出した信号で変化のタイミングを決定することを特徴とする。

上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする。

上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、予め定められた電圧を供給するための電源と、半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。

さらに、上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が半導体素子のゲート電圧を入力して検出することを特徴とする。

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする。

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を駆動装置切り換えのタイミングとすることを特徴とする。

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過してフィルタ装置から出力が出された時点をタイミングとすることを特徴とする。

上記の特徴である駆動装置および方法によれば、駆動対象となる電圧駆動型半導体素子の特性やその実装状態に応じて最適に駆動することが可能となる。

すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を検出し論理的な処理を行うことによって、素子の特性や実装状態によらず最適に動作させることが可能となる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

図１に本発明の第１の実施の形態を示した。

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。

ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。

ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。

その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。

次に本実施の形態の動作について図２を用いて詳細に説明する。

本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。

まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もLowレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。

これによってＩＧＢＴ１がターンオン動作に入り、図２（２）に示したようにゲート電圧が上昇し始める。

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の変化率が検出され、出力波形は図２（３）に示したようになる。

ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力をＨｉｇｈレベルにする。

この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。

するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力が
Ｈｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位は
Ｌｏｗレベルとなり駆動回路３が起動して抵抗５が有効となる。

こうしてＩＧＢＴ１の実効ゲート抵抗は、ミラー期間中に大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。

すなわちＩＧＢＴ１はターンオン初期には大きな抵抗値Ｒａを通して駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。

このような駆動方法を一般的にソフトスイッチングというが、ソフトスイッチングを実施するとノイズによる誤動作や破壊の危険を低減できる反面、スイッチング時間が長くなりスイッチング損失が増大していた。

しかし本実施の形態では大きなノイズが発生しない状態に至った段階で駆動回路を切り換え、ＩＧＢＴ１の有効なゲート抵抗を小さく変更するためスイッチング損失の増大のないソフトスイッチングを実現することができる。

ミラー電圧値やミラー期間の長さは主素子によって異なる上、同型式であってもばらつきが大きく、さらに周辺回路構成や実装状況，使用温度等の動作条件により変化するため、従来例における駆動回路の切り換えのタイミングは、試作実験等を実施した上で余裕度を大きくとり予め定められていた。

つまり従来では用いられる主素子ごとに予め定められるタイミングを調整することが必要であったが、それに対し本実施の形態においては、ゲート電圧の時間変化率を検出することによりミラー期間を精度高く検出することができるため、主素子のミラー現象がどのような特性であっても何らの調整も不必要である。

さらに本発明により従来必要以上に大きく設けなければならなかった余裕度を必要最低限に設定することが可能となり、従来ソフトスイッチングで問題となっていたスイッチング損失の増大を抑制することができるため特性的にも大きな改善効果が得られる。

さらにまた電圧駆動型半導体素子のミラー特性によらず最適な駆動回路の切り換えタイミングが得られるため、従来切り換えタイミングを設定するために行われていた試作実験等を省略することができ、従来よりも低損失，高信頼の装置を迅速に低価格で供給することが可能となる。

また切り換えタイミングを高精度にするために微調整機能を有している従来例もあったが、本発明によれば微調整のための構成は全く不要であり小型化，低コスト化のメリットも得られることになる。

タイマー回路１０は本実施の形態ではスロープ検出回路７の後段に設けたが、ここに限らず同じ機能を維持できればどこに配置しても構わない。

さらにタイマー回路１０はＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。

また検出時点から実際の切り換え動作までに要する時間が、十分なものであれば本タイマー回路は特別設ける必要はない。

また特にソフトスイッチングを行うときは変化率検出回路８の出力は小さくなるが、このような場合には変化率検出回路８内の抵抗成分，容量成分，インダクタンス成分の構成要素を調整することによって出力を調整することが可能であるが、更に精度高く制御するためにスロープ検出回路７には波形整形装置９を設けてもよい。

波形整形装置９は例えば、コンパレータやインバータ等既存の増幅回路等から構成すればよい。

また本実施の形態においては実効ゲート抵抗値を変化させる際、駆動回路３を起動するとともに駆動回路２を停止したが、駆動回路２を停止することなく駆動回路３を起動しても実効ゲート抵抗値は、抵抗４と抵抗５の並列接続抵抗となるため、Ｒａから小さな抵抗値に変化することとなり、同様の効果を得ることができる。

なお本実施の形態および以降の実施の形態においてＪＫフリップフロップのＪ入力は
Ｈｉｇｈレベル、Ｋ入力はＬｏｗレベルに固定されているが図面上では省略されている。

図３に本発明の第２の実施の形態を示した。

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と、予め定められたある時間経過後に変化率検出回路８の出力を後段に伝えるタイマー回路１０とを有する。

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の変化率を検出するための変化率検出回路８と、変化率検出回路８の出力波形を整形する波形整形回路９とを有している。

ただし変化率検出回路８の出力波形がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は不必要である。

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。

ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。

他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。

次に本実施の形態の動作について図４を用いて詳細に説明する。

本実施の形態では、本発明第１の実施の形態においてゲート抵抗を切り換えるタイミングはミラー期間であることが特徴であったのに対し、その時点でＩＧＢＴが安定したオン状態に至っていないことがありうるため駆動回路の切り換えをミラー期間終了後に行うように設定されている。

すなわち、安定したオン状態に至る前にゲート抵抗が切り換わって小さな抵抗値になると、その瞬間にＩＧＢＴの主電流の立ち上がりが急峻になる。

ＩＧＢＴの回路に浮遊インダクタンスＬが存在すると、その浮遊インダクタンスに流れる電流の時間変化によって生じる跳ね上がり電圧（Ｌ×ｄｉ／ｄｔ）も大きくなる。

従来の駆動回路においては、この跳ね上がり電圧による素子や装置の破壊、あるいは当該跳ね上がり電圧により生ずるノイズに起因して誤動作が発生する場合があるという危険が懸念される。

この懸念に対しては駆動回路の切り換えタイミングを、第１の実施の形態にて設定されていたミラー期間中ではなく、ミラー期間終了後に設定することにより対策することができる。

すなわち図４（３）に示した２番目のパルスの立下りタイミングに駆動回路の切り換えを設定すればよい。

本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。

まずオン信号Ｖｉｎが入力されると、オフ状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでフリップフロップ１３の出力もＬｏｗレベルであるため、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。

これによってＩＧＢＴ１がターンオン動作に入り、図４（２）に示したようにゲート電圧が上昇し始める。

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図４（３）に示したようになる。

波形整形回路９については第１の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。

スロープ検出回路７の出力信号はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。

変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。

タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。

またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。

タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ１１と
ＡＮＤゲート１２に入力される。

ＪＫフリップフロップ１１の出力は図４（５）に示したようになり、これもＡＮＤゲート１２に入力されるため、ＲＳフリップフロップ１３の出力は図４（７）に示したようになり、ターンオン動作における２番目のスロープの始まりを検出することができる。

すると入力信号Ｖｉｎとともに入力されるＮＡＮＤゲート１４および１６によって、駆動回路２が停止するとともに駆動回路３が起動してＩＧＢＴ１のゲート抵抗は抵抗４から抵抗５に切り換わり、有効な抵抗値は大きなＲａから小さなＲｂに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。

ここで駆動回路３を起動する際に駆動回路２を停止しなくとも、実効ゲート抵抗値は大きなＲａから、抵抗４と抵抗５の並列接続抵抗による小さな抵抗値に変化することになり、同様の効果を得ることができる。

本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１の実施の形態と同様に小型化，低価格化等の改善効果が得られる。

次に本発明の第３の実施の形態を詳細に説明する。

本実施の形態は、第１および第２の実施の形態にて記述した、ＩＧＢＴ１のゲート電圧の変化率を検出することによるターンオンの高信頼性ソフトスイッチング機能に加えて、ＩＧＢＴ１のゲート電圧の時間変化率を検出することによって、ターンオフの高信頼性ソフトスイッチング機能を実現したものである。

すなわちＩＧＢＴ１のゲート抵抗値を大きくしてターンオフ動作をソフトスイッチングにするとノイズ発生が抑制される反面、ゲート抵抗値が大きいためターンオフ動作終盤からオフ状態において誤点弧の危険が増大する。

この防止策として、ターンオフ動作におけるミラー期間終了後に、ＩＧＢＴ１のゲート抵抗を小さくするよう駆動回路を切り換える。

本発明によればその切り換えのタイミングを例えばＩＧＢＴ１のゲート電圧の変化率を検出することによって最適に設定することが可能となる。

図５に本発明の第３の実施の形態の構成を示した。

図３に示した第２の実施の形態の構成に、駆動回路３２および駆動回路３３と、駆動回路３２，駆動回路３３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗３４および抵抗
３５と、ターンオフゲート用電源Ｖ′と、各駆動回路の動作を制御する制御回路３６とが付加された構成となっている。

制御回路３６はスロープ検出回路７の出力と入力信号Ｖｉｎとがそれぞれインバータ
３０，３１によって反転して入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路３２と駆動回路３３とを切り換える論理回路を有する。

ゲート抵抗３５の抵抗値Ｒｄは、ゲート抵抗３４の抵抗値Ｒｃよりも小さく設定される。

また本実施の形態では駆動回路はｎＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。

他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。

次に本実施の形態の動作を図６を用いて詳細に説明する。

ターンオン動作に関しては本発明第２の実施の形態と全く同一であるため、ターンオフ動作についてのみ説明する。

まず入力信号Ｖｉｎがオフ信号に切り換わると、オン状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＲＳフリップフロップ４３の出力もＬｏｗレベルであるため、ＡＮＤゲート４６の出力がＨｉｇｈレベルとなる。

その結果ｎＭＯＳトランジスタＳｃがオンして駆動回路３２が動作し、抵抗値Ｒｃのゲート抵抗３４が有効となる。

これによってＩＧＢＴ１がターンオフ動作に入り、図６（２）に示したようにゲート電圧が下降し始める。

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図６（３）に示したようになる。

波形整形回路９については第１および第２の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。

スロープ検出回路７の出力はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。

変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。

タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。

またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。

タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ４１と
ＡＮＤゲート４２に入力される。

ＪＫフリップフロップの出力は図６（５）に示したようになり、これもＡＮＤゲート
４２に入力されるため、ＲＳフリップフロップ４３の出力は図６（７）に示したようになり、ターンオフ動作における２番目のスロープの始まりを検出することができる。

すると入力信号Ｖｉｎとともに入力されるＡＮＤゲート４４および４６によって、駆動回路３２が停止するとともに駆動回路３３が起動してＩＧＢＴ１のゲート抵抗は抵抗３４から抵抗３５に切り換わり、有効な抵抗値は大きなＲｃから小さなＲｄに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。

本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１および第２の実施の形態と同様に小型化，低価格化等の改善効果が得られる。

つぎに本発明の第４の実施の形態を図７を用いて詳細に説明する。

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４と、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。

ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。

駆動回路２の駆動電圧Ｖａは、駆動回路３の駆動電圧Ｖｂよりも低く設定される。

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。

その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。

本実施の形態の動作については本発明第１の実施の形態とまったく同様の機構で駆動回路の切り換えが行われる。

すなわちＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。

まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もLowレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、ゲート駆動電圧
Ｖａが有効となる。

これによってＩＧＢＴ１がターンオン動作に入りゲート電圧が上昇し始める。

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出される。

ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力がＨｉｇｈレベルになる。

この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。

するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力が
Ｈｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位は
Ｌｏｗレベルとなり駆動回路３が起動してゲート駆動電圧Ｖｂが有効となる。

こうしてＩＧＢＴ１の実効ゲート駆動電圧は、ミラー期間中に低い駆動電圧Ｖａから高い駆動電圧Ｖｂに切り換えられる。

すなわちＩＧＢＴ１はターンオン初期には低い駆動電圧Ｖａによって駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。

本発明を適用した第１の実施の形態の構成図。 本発明を適用した第１の実施の形態の各部における動作波形図。 本発明を適用した第２の実施の形態の構成図。 本発明を適用した第２の実施の形態の各部における動作波形図。 本発明を適用した第３の実施の形態の構成図。 本発明を適用した第３の実施の形態の各部における動作波形図。 本発明を適用した第４の実施の形態の構成図。 従来例の構成図。

符号の説明

１…ＩＧＢＴ、２，３，３２，３３…駆動回路、４，５，３４，３５…ゲート抵抗、
６，３６…制御回路、７…スロープ検出回路、８…微分回路又は変化率検出回路、９…波形整形回路、１０…タイマー回路、１１，４１…ＪＫフリップフロップ、１２，４２，
４４，４６…ＡＮＤゲート、１３，４３…ＲＳフリップフロップ、１４，１６…ＮＡＮＤゲート、１５，３０，３１，４５…インバータ。

Claims (5)

1. 第１抵抗を介して、電力用半導体素子を駆動する第１駆動回路と、
   前記第１抵抗より低い抵抗値を有する第２抵抗を介して、前記電力用半導体素子を駆動する第２駆動回路と、
   前記電力用半導体素子のゲート電圧の時間変化率を検出するスロープ検出回路と、
   前記スロープ検出回路からの出力信号に基づいて、前記第１駆動回路及び前記第２駆動回路の動作を制御する制御装置と、を有する電力用半導体素子の駆動装置であって、
   前記制御装置は、前記電力用半導体素子のスイッチング動作時の初期において、前記第１駆動回路が前記電力用半導体素子を駆動するように制御し、
   前記制御装置は、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。
2. 請求項１記載の電力用半導体素子の駆動装置において、
   前記制御装置は、前記スロープ検出回路からの前記出力信号の１番目のパルス信号に基づいて、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。
3. 請求項２記載の電力用半導体素子の駆動装置において、
   前記電力用半導体素子の駆動装置は、タイマー回路を有し、
   前記タイマー回路は、前記スロープ検出回路からの前記出力信号を所定時間だけ遅延させた遅延信号を前記制御回路に出力することを特徴とする電力用半導体素子の駆動装置。
4. 請求項１乃至３のいずれか一に記載の電力用半導体素子の駆動装置において、
   前記スロープ検出回路は、前記電力用半導体素子のゲート電圧の時間変化率を検出する変化率検出回路と、前記変化率検出回路からの出力信号の波形を調整する波形整形回路と、を有することを特徴とする電力用半導体素子の駆動装置。
5. 電力用半導体素子のターンオン時において、第１抵抗を介して、前記電力用半導体素子を駆動する第１駆動回路と、
   前記ターンオン時において、前記第１抵抗より低い抵抗値を有する第２抵抗を介して、前記電力用半導体素子を駆動する第２駆動回路と、
   前記電力用半導体素子のターンオフ時において、第３抵抗を介して、前記電力用半導体素子を駆動する第３駆動回路と、
   前記ターンオフ時において、前記第３抵抗より低い抵抗値を有する第４抵抗を介して、前記電力用半導体素子を駆動する第４駆動回路と、
   前記電力用半導体素子のゲート電圧の時間変化率を検出するスロープ検出回路と、
   前記スロープ検出回路からの出力信号に基づいて、前記第１駆動回路及び前記第２駆動回路の動作を制御する第１制御装置と、
   前記スロープ検出回路からの前記出力信号に基づいて、前記第３駆動回路及び前記第４駆動回路の動作を制御する第２制御装置と、を有する電力用半導体素子の駆動装置であって、
   前記第１制御装置は、前記ターンオン時、前記電力用半導体素子のスイッチング動作時の初期において、前記第１駆動回路が前記電力用半導体素子を駆動するように制御し、
   前記第１制御装置は、前記ターンオン時、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御し、
   前記第２制御装置は、前記ターンオフ時、前記電力用半導体素子のスイッチング動作時の初期において、前記第３駆動回路が前記電力用半導体素子を駆動するように制御し、
   前記第２制御装置は、前記ターンオフ時、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第４駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。

Images