KR100392799B1 - 제어된셧다운제공회로및프리드라이버회로동작방법 - Google Patents

제어된셧다운제공회로및프리드라이버회로동작방법 Download PDF

Info

Publication number
KR100392799B1
KR100392799B1 KR1019960008724A KR19960008724A KR100392799B1 KR 100392799 B1 KR100392799 B1 KR 100392799B1 KR 1019960008724 A KR1019960008724 A KR 1019960008724A KR 19960008724 A KR19960008724 A KR 19960008724A KR 100392799 B1 KR100392799 B1 KR 100392799B1
Authority
KR
South Korea
Prior art keywords
transistor
current
voltage
output
output voltage
Prior art date
Application number
KR1019960008724A
Other languages
English (en)
Inventor
왈리아 라잔
이. 대이어 빌리
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Application granted granted Critical
Publication of KR100392799B1 publication Critical patent/KR100392799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 고전류 부하 장치(101)용 전류 스위칭(di/dt) 잡음 제어용 프리드라이버 회로(107, 109)에 관한 것이다. 약한 풀 업(P3") 및 풀 다운(N3) 회로 경로는 각각 강한 풀 업(Pl', P2')와 풀 다운(N1, N2) 회로 경로에 의해 조합되어 사전 결정된 턴온 및 턴오프 시간 주기동안 부하(101)를 통과하는 전류의 변화율동안 제어된다. NMOS 드라이버, 전류 싱크 NMOS와 PMOS 드라이버, 전류원 PMOS 양자를 위한 프리드라이버 제어가 실증되었다. 프리드라이버 회로는 부하의 완전한 턴온 또는 턴오프시 과도한 지연없이 부하를 통과하는 전류 스위칭의 속도 제어를 제공한다.

Description

제어된 셧 다운 제공 회로 및 프리드라이버 회로 동작 방법{PREDRIVER CIRCUIT FOR HIGH CURRENT LOADS}
본 발명은 일반적으로 대전류(large current)를 유발하는 부하(loads)에 대한 드라이버 회로(예를 들면, 발광 다이오드 드라이버(light emitting diode drivers)) 및 와이어를 통해 전류 부하(current loads)로 스위칭되는 고전류에 의해 야기되는 전자기 유도 잡음 방출(electromagnetic inductance noise emissions)의 감소(reduction)에 관한 것이다.
발광 다이오드("LED") 드라이버 및 입-출력 회로와 같은 대용량 전류 드라이버 회로(heavy current driver circuits)에서는, 전력 핀(power pins)을 통해 비교적 대량의 전류 흐름이 존재한다. 이러한 전류는 제어 신호(control sigllal)에 의해 온/오프 스위칭된다. LED 상태의 고속 사이클링 또는 변경으로 인해 L*di/dt(여기서, L은 회로 본딩 와이어 인덕턴스(bonding wire inductance))로서 표현되는 바람직하지 못한 전자기 유도("EMI") 잡음이 발생한다. 각종 상업적인 제품의 제어 패널상에서 찾아볼 수 있는 LED의 매트릭스는 문제를 확대시킨다.
EMI 방출은 상업적인 전자 제품의 다른 구성 요소의 동작에 영향을 미치는 것 외에도 위험한 것으로 간주되며, 따라서 각종 표준 및 정부 규제하에 관리된다. 따라서, 방출을 제어하기 위한 장치가 필요하다.
보다 높은 전류 부하의 구동으로 인한 di/dt 잡음을 감소시키기 위해, 전류가 부하에 공급되는 속도를 제어할 수 있다. 일반적으로, 프리드라이버(predriver)가 드라이브 전류에 영향을 끼치는 속도를 감소시키도록 사이징된(즉, 사전결정된 동작 특성을 갖도록 선택된) 프리 드라이버 회로를 제공함으로써, 드라이버가 대용량 전류 부하를 사이클링하는 속도를 감소시키는 것이 일반적이다. 그러나, 턴온 또는 턴오프 속도가 원하는 동작의 속도를 성취할 수 있을 만큼 충분히 빠른 경우, di/dt 잡음 또한 여진히 비교적 높을 것이다. 다른 한편, 프리드라이버 턴온 또는 턴오프 속도가 잡음 방출을 감소시키기 위해 낮은 속도로 유지되면, 부하를 새로운 상태로 구동하기에 걸리는 시간이 지나치게 길 수도 있다.
신호 전이 속도를 증가시키는 방법 및 장치는 앤더슨(Anderson)에 의한 미합중국 특허 제 5,039,874 호에 개시되어 있다. 집적 회로 출력 패드를 구동하기 위해, 앤더슨은 패드 잡음 레벨에 따라서 두개의 출력 드라이버간을 스위칭하는 기법을 제공하는데, 특정 응용이 증가된 잡음 레벨에 의해 영향을 받는 경우 하나의 드라이버가 접속 해제될 수도 있도록 한다.
그러나, 보다 낮은 di/dt를 성취하고 보다 낮은 EMI 잡음 출력을 얻기 위해 대용랑 전류 부하용 전류원 및 싱크 드라이버가 사이클링되는 속도를 제어할 수 있는 일반적인 응용 방법 및 장치가 필요하다. 부하 상태의 완전한 스위칭시 과도한 지연없이 고전류 부하에서 보다 낮은 (di/dt 속도를 성취할 방법 및 장치를 제공할 필요가 있다. 본 발명은 특히 LED 드라이버 회로에 적합하다.
기본적으로, 본 발명은 신호를 부하에 발생시키는 전원 및 신호 발생기를 포함하는 회로내에 드라이버 회로를 포함하는 고전류 부하용 전류 제어 회로 장치를 제공한다. 전류 제어 회로 장치는 신호 발생기에 접속된 입력, 드라이버 회로에 접속된 출력, 장치 입력과 출력 사이에 접속되어 부하를 통한 전류 변화의 속도를 제어하는, 병렬로 접속된 약한 풀 업 장치 및 강한 풀업 장치를 갖는 풀 업 회로, 장치 입력과 출력 사이에 접속되어 부하를 통한 전류 변화의 속도를 제어하는, 병렬로 접속된 약한 풀 다운 장치 및 강한 풀 다운 장치를 갖는 풀 다운 장치를 포함한다.
본 발명의 장점은 L*di/dt에 의해 발생된 잡음을 억제하는 소스 또는 싱크를 통한 전류 스위칭의 속도를 제어하는 대용량 전류 부하 프리드라이버 회로를 제공한다는 것이다.
본 발명의 다른 장점은 부하 상태의 완전한 변경시 과도한 지연없이 전류원 및 싱크가 턴온 및 턴오프되는 속도를 제어하는 방법 및 장치를 제공한다는 것이다.
본 발명의 기타 목적, 특징 및 장점들은 다음의 상세한 설명 및 첨부 도면으로부터 자명해질 것이며, 도면에서 동일한 참조 표시는 동일한 특징을 나타낸다.
이제 본 발명의 특정 실시예에 대해 상세히 참조하며, 이예는 본 발명을 실시하기에 발명자에 의해 생각된 최상의 모드를 예시한다. 다른 실시예도 또한 간략히 설명된다. 예시적인 실시예에서, LED 드라이버에 적합한 응용이 기술된다. 그러나, 당업자라면 본 발명이 각종 고전류 부하 응용에 적합화될 수 있다는 것을 인식할 것이다. 발명의 설명을 용이하게 하기 위해 예시적인 실시예를 사용하였으나,이러한 예시적인 실시예의 사용이 본 발명을 제한하고자 의도된 것이 아님을 인식하여야 한다.
제 1 도에 도시된 본 발명은 부하(예를 들면, LED가 선택적으로 턴온 및 턴오프되는 재어 패널 장치내 LED 표시기의 매트릭스)가 사이클링될 때 전류 변화(di/dt)에 의해 발생된 잡음을 억제하기 위해 소스(PMOS) 또는 싱크(NMOS)를 통해 스위칭되는 전류의 속도를 제어하기 위해 고전류 부하(101)에 적합화되어 있다. 각각의 LED는 당해 기술분야에 알려진 바와 같이 소스 드라이버(103) 및 싱크 드라이버(105)를 포함한다. 일반적으로, 매트릭스는 사전결정된 운영자 지시, 즉 제어 신호에 의해 스위칭되는 특정 열 및 필드 드라이버 세트에 의해 스위칭될 LED의 선택을 제어하기 위해 다수의 어드레스가능한 열 드라이버(103) 및 필드 드라이버(105)를 갖도록 적합화되어 있을 것이다. 필드 드라이버(들)(105)용 필드 프리드라이버회로(107) 및 열 프리드라이버 회로(109)가 제공된다.
제 1 도에 도시된 본 발명의 필드 프리드라이버 회로(107)는 제 2 도에 상세히 도시되어 있다. 이 구현(implementation)은 풀 다운 NMOS 드라이버(105), 혹은 전류 싱크에 대한 것이다. 필드 선택용 제어 신호는 Vin107으로서 도시되고, 일반적으로 연관된 필드 드라이버(105)가 인에이블될 것인지 또는 디스에이블될 것인지에 따라서 각각, 예를 들어 하이(HIGH)(또는 디지털 1) 또는 로우(LOW)(또는 디지털 0)일 것이다.
Vout107에서 필드 프리드라이버 회로(107)내의 회로 접지까지 두개의 병렬 경로(parellel paths)가 존재한다. 이들 경로의 구성 요소는 LED 부하(101)의 턴오프 속도를 제어하기 위해 사용될 것이다.
제 1 경로는 트렌지스터(N1 및 N2)의 직렬 조합을 통과할 것이다. NMOS 트랜지스터(N1)는 그 게이트에서 Vin107와, 그 드레인에서 Vout107와, 그 소스에서 N2의 드레인과 접속된다. NMOS 트랜지스터(N2)는 그의 드레인이 N1의 소스와 그의 소스가 접지에 다이오드 접속된다. 이들 트랜지스터는 강력한 풀 다운을 제공하도록 사이징(sizing)된다. Vout107에서 회로 접지로의 두 병렬 경로의 제 2 경로는 트랜지스터(N3)를 통과한다. NMOS 트랜지스터(N3)는 약한 풀 다운을 제공하도록 사이징된다.
필드 프리드라이버 회로(107)는 Vout107과 회로 바이어스 전원(Vdd) 사이에 접속된 반 래치(half latch) 및 Vdd와 Vout사이에 접속된 PMOS 트랜지스터(P1)를 더 구비한다. PMOS 트랜지스터(P1)는 Vin107에 접속된 게이트, Vdd에 접속된 소스 및 Vout107에 접속된 드레인을 포함한다. 반 래치는 Vout107에 결합된 입력 및 PMOS 트랜지스터(P2)의 게이트에 결합된 출력을 갖는 인버터(201)에 의해 형성된다. PMOS 트렌지스터(P2)는 Vdd에 접속된 소스와 다른 PMOS 트랜지스터(P3)의 소스 단자에 접속된 드레인을 포함한다. PMOS 트렌지스터(P3)는 Vin107에 접속된 게이트와 Vout107에 접속된 드레인을 포함한다.
재 3 도에는 열 프리드라이버 회로(109)가 도시되어 있다. 회로는 PMOS 전류원, 혹은 풀 업 PMOS 열 드라이버(103)에 대해 구성된 것을 제외하고는 필드 드라이버 회로와 동일하다. 따라서, 당해 기술분야에 알려진 바와 같이, 열 프리드라이버 회로(105)는 바이어스되고 풀 업 회로로서 접속된다.
Vout109에서 Vdd까지 두개의 병렬 경로가 존재한다. 하나의 경로는 P1' 및 P2'의 직렬 조합을 통과한다. P2'는 다이오드 접속되고 P1'은 Vout109과 P2'의 드레인 단자 사이에 접속된다. 필드 프리드라이버 회로(107)에서와 같이, 약한 풀 업 트랜지스터(P3')가 Vout109과 Vdd사이에 접속되는데, 단지 이 구성에서만 PMOS형이다.
반 래치는 Vout109와 접지 사이에 접속된다. 이러한 반 래치는 인버터(301) 및 트랜지스터(N2' 및 N3')에 의해 형성된다. 유사하게, 약한 풀 다운은 Vout(109)과 접지 사이에 접속된 NMOS 트랜지스터(N1')의 형태로 제공된다.
제 1 도에 도시된 바와 같이, 필드 드라이버(105)(풀 다운 NMOS 전류 싱크)를 통해 부하(101)에 접속된 필드 프리드라이버(107) 및 열 드라이버(103)(풀 업 PMOS 전류원)를 통해 부하(01)에 접속된 열 프리드라이버(109)에 의해, 상태간의 스위칭시 부하를 통과하는 전류의 속도가 제어된다. 즉, 보다 낮은 di/dt를 성취하기 위해 전류원 및 싱크가 턴온 및 턴오프되는 속도가 제어되고, 따라서 전류 스위칭동안 발생되는 EMI 잡음이 적어진다.
회로의 동작은 제 4 도에 도시된 파형과 관련하여 설명된다. 열 프리드라이버(109)의 출력 전압 Vout109는 제 4a 도에 도시된다. 필드 프리드라이버(107)의 출력 전압 Vout107은 제 4b 도에 도시된다. 부하(101) 전류는 제 4c 도에 도시된다. 그러나, 주목해야 할 것은 제 4d 도에 도시된 di/dt가 제 4a 도 및 제 4b 도의 시간 주기(t2및 t4)에 집중된다는 것이다. 이것만으로 본 발명의 목적은 충족된다.
NMOS(필드) 프리드라이버
Vin107은 일반적으로 LED의 매트릭스에 대한 필드 선택 라인이 이네이블되는지 혹은 디스에이블되는지를 표시하는 하이(HIGH) 또는 로우(LOW)이다. Vin107이 하이로 될 때, 트랜지스터(N1 및 N3)상의 게이트 전압은 상승되어, 트랜지스터(N1 및 N3)는 턴온되고, 트랜지스터(N3)는 도전을 시작하는데, 그 이유는 N3가 약한 풀 다운으로서 사이징되기 때문이다. 트랜지스터(N1 및 N2)는 강한 풀 다운을 부하(VL)로 제공하기 위해 선택된다는 것을 알아야 한다. 트랜지스터(N2) 양단간의 전압이 Vtn[여기서, "Vtn"은 NMOS 트랜지스터(N2)의 임계 전압(즉, 게이트 스윙의 방향에 따르는 턴온/턴오프 포인트)]에 접근함에 따라서, 트랜지스터(N2)를 통과하는 전류는 매우 낮은 값으로 떨어진다. 즉, 이것이 본 발명에 따른 설계가 비교적 느리게 통과(traverse)하도록 의도된 지점이다. 트랜지스터(N1 및 N2)와의 직렬 조합은 접지에 대해 높은 저항을 가지며, 따라서 트랜지스터(N3)의 병렬 조합은 Vout(107)이 접지에서 강하하는 속도를 결정한다. 즉, 적절히 사이징된 트랜지스터를 사전선택함으로써, 회로는 드라이버(105) 게이트 전압이 두개의 상이한 강하 속도를 갖도록 재단될 수 있을 것이다. 초기에는, 트랜지스터(N1 및 N2)를 통과하는 경로가 제어(지배)하고 Vout107은 급속히 강하(제 4B 도 t1를 참조)될 것이고, 전류 스위칭은, 제 4C 도에 도시된 바와 같이, Vout107이 Vtn에 접근함에 따라서, 트랜지스터(N3)가 제어하고 강하 속도는 보다 느려질 것이다(제 4b 도, t2). 전류는 스위칭된다(제 4c 도) 주목해야 할 것은 Vout107의 이러한 초기 급속한 강하 속도 및 그에 따른 드라이버(105) 게이트 전압의 급속한 강하 속도가 드라이버(105)의 완전한 턴오프 시간을 감소시키고, 뒤이은 보다 느린 강하 속도는 게이트 전압이 Vtn을 통과하는 영역에서 대량의 전류 스위칭이 발생할 때 di/dt 잡음을 제어하는데 도움을 준다. 영역(t3)에서, 전류는 정상 상태(steady State)에 도달하고, LED는 오프될 것이다.
유사하게, 턴온 과정시 두개의 영역, 즉 드라이버(105) 게이트 전압의 초기 느린 상승 시간 및 뒤이은 Vdd까지의 신속한 상승 시간이 존재한다.
턴온 과정동안, 약한 풀 업 트랜지스터(P1)는 Vout107이 초기 턴온 주기(t4)동안 느린 속도로 상승되도록 한다. Vout107이 상승됨에 따라서, 인버터(201)는 약한 풀 업 트랜지스터(p1)가 제어(지배)하는 동안 턴온을 시작한다. 주기(t5)동안, P2 및 P3에 의해 형성된 강한 풀 업은 Vout107이 매우 빠른 속도로 상승되도록 하지만, 많은 양의 전류가 스위치되지는 않는다. 트랜지스터(P2 및 P3)는 후자의 시간주기동안 원하는 시간 상수를 얻도록 사이징되는 반면에, 인버터(201)의 임계 전압은 강한 풀 업 경로가 턴온을 시작하는 전압을 결정한다. 다시 주목해야 할 것은 대량의 부하 전류가 게이트 전압이 서서히 변하는 영역에서 스위칭된다는 것이다. 이것은 di/dt 잡음을 사전 설정된 한계내로 유지하는 한편, Vout107의 급속한 상승은 드라이버(105)가 최소의 지연으로 완전히 턴온되도록 한다.
NMOS 드라이버의 게이트-소스 전압이 Vtn에 접근하는 때에, 대량의 부하 전류가 스위치된다. 따라서, di/dt를 낮게 유지하기 위해 게이트-소스 전압이 Vtn에 가까운 영역에서 매우 느리게 통과된다.
풀 다운 트랜지스터가 Vin107에 의해 턴온되는 경우, 풀 업 트랜지스터는 턴오프된다. 반대 역시 또한 사실이다. 이것은 단지 이들중 하나가 완전히 온이고 나머지 다른 하나가 완전히 오프라면 정상 상태에서와 같이 Vout(107)이 레일에서 레일로 스윙되는 것을 허용한다.
PMOS(열) 프리드라이버
PMOS 드라이버(103), 예를 들면 LED 또는 열에 대한 전류원에 대한 열 프리드라이버 회로(109)의 동작이 제 4a 도에 도시된다.
전압 Vin109가 강하됨에 따라서, 트랜지스터(P1' 및 P3')는 턴온될 것이며, 트랜지스터(P2')는 도전하기 시작하여 Vdd로 강한 풀 업을 제공한다. 트랜지스터(N1' 및 N3')는 턴오프되어, Vin109가 상승될 수 있도록 한다. 트랜지스터(Pl' 및 P2')의 직렬 조합은 Vdd에 대한 저항을 가지고, P3'와의 병렬 조합이Vout109이 Vdd까지 상승되는 속도를 결정할 것이며, 이 속도는 전류 스위칭이 가장 두드러짐으로써 대부분의 di/dt 잡음이 발생되는 때 드라이버(103)의 게이트 전압이 Vdd에 도달함에 따라 느려진다. 즉, 트랜지스터(P1' 및 P2')가 강한 풀 업을 제공하고, 트랜지스터(P3')가 약한 풀 업을 제공하는 적절한 설계 특성을 선택함으로써, 드라이버(103) 게이트 전압은 두개의 상이한 전이 속도를 갖도록 재단된다.
제 4a 도에 도시된 바와 같이, 초기 시간(t1)동안, 열 프리드라이버(109)의 출력 전압 Vout109와, 그에 따른 드라이브(103)의 게이트 전압은 비교적 빠르게 상승된다. Vout109가 Vdd에 접근하고 트랜지스터(P3')가 제어함에 따라서, 상승 시간은 Vdd- │Vtp│ (여기서, Vtp는 PMOS 트랜지스터의 임계 전압)에 이를 때까지 길어질 것이다(제 4a 도, t2). 따라서, 드라이버(103) 게이트 전압의 초기 급속한 상승 속도는 자신의 PMOS 드라이버 트랜지스터를 완전히 턴오프하기 위한 시간을 감소시키는 한편, 낮은 시간 상수는 대량의 전류 스위칭이 이러한 뒤늦은 시간 주기(t2)동안 발생함에 따라서 di/dt 잡음을 제어하에 유지한다.
턴온 과정동안, 트랜지스터(N1')는 접지와 Vout109 사이의 악한 풀 다운 접속으로서 역할을 한다. 턴온 동작동안, 약한 풀 다운 트랜지스터(N1')는 Vout109으로 하여금 초기의 느린 속도(제 4a 도, t4)로 강하되도록 한다. 출력 전압이 떨어짐에 따라서, 인버터(301)는 턴온되기 시작하고 트랜지스터(N2 및 N3)에 의해 형성된 강한 풀 다운은 Vout109으로 하여금 초기 속도보다 고속으로 강하되도록 한다(제 4a 도, t5). 인버터(301)의 사전결정된 임계 전압은 강한 풀 다운 쌍이 턴온되기 시작하는 전압을 결정한다. 다시 한번, 주목해야 할 것은 대용량의 전류 스위칭은 드라이브(103)의 게이트 전압이 느리게 변하는 병역에 존재한다. 이것은 di/dt 잡음을 제어(지배)하에 유지하면서도 초기에 고속 Vout109에 의해 PMOS 드라이버는 완전히 턴온되는 시간이 최소로 된다.
즉, 턴오프 과정시 두개의 영역, 즉 게이트 전압이 Vdd- │Vtp│를 향해 급속히 상승되는 때의 제 1 영역 및 Vout109이 Vdd까지 점진적으로 상승되는 때의 제 2영역이 존재한다.
유사하게, PMOS 드라이버의 턴온 과정시 두개의 영역, 즉 Vout109이 서서히 강하되는 때의 제 1 영역 및 Vout109가 접지까지 급속히 강하되는 때의 제 2 영역이 존재한다.
PMOS 드라이버의 게이트-소스 전압이 Vtp근접할 때 대량의 부하 전류가 스위칭된다. 따라서, 이러한 영역에서 PMOS 드라이버의 게이트-소스 전압을 매우 느리게 변화시킴으로써, di/dt는 낮게 유지된다.
다시 한번, 주목해야 할 것은 풀 업 트랜지스터가 턴온되고 있는 경우, 풀다운 트랜지스터는 턴오프되고 있다는 것이다. 정상 상태에서, 둘중 하나는 완전히온이고, 나머지 다른 하나는 완전히 오프이다. 이것은 Vout109가 레일에서 레일로 스윙되는 것을 가능하게 한다.
요약해서, 약한 소자와 강한 소자의 개시된 조합의 사용은 약한 소자가 활성인 경우 대량의 전류 스위칭이 발생하는 방안을 제공한다. 이것은 잡음을 낮게 유지하는데 도움을 준다. 강한 소자는 전이 시간을 감소시키는데 도움을 주고, 전류 스위칭에 거의 관여하지 않는 반면에, 약한 소자는 전류 스위칭에 깊이 관여하지만 보다 느리다. 제 4a 도 내지 제 4d 도에 도시된 바와 같이, 시간(t2및 t4)에서, 모든 전류 전이는 로컬화되고, 모든 di/dt가 로컬화되며, 드라이버의 게이트 전압은 완만한 슬로프를 가지고, 게이트-소스 전압은 임계 전압에 가깝다. 따라서, 본 발명은 고전류 부하 스위칭으로 인한 di/dt 잡음을 감소시킬 PMOS 및 NMOS형 드라이버 회로용 프리드라이버 장치를 제공하고, 게다가 드라이버 턴온 및 턴오프 시간이 수용가능한 최소치로 유지될 수 있도록 할 것이다.
본 발명의 바람직한 실시예의 전술한 설명이 예시 및 설명의 목적으로 제공되었다. 이것은 개시된 세밀한 형상으로 본 발명을 제한하려는 것은 아니다. 명백히, 많은 수정 및 변경이 당업자에게 자명할 것이다 유사하게, 기술된 모든 공정 단계는 동일한 결과를 성취하기 위해 다른 단계로 대체될 수도 있을 것이다. 본 발명의 원리를 가장 잘 설명하고 최상의 실제적인 응용을 위해 선택되고 기술된 실시예에 의해 당업자는 각종 응용에 대해 본 발명을 이해할 수 있으며 각종 수정이 고려된 특정 사용에 적합하다는 것을 이해할 것이다. 본 발명의 범주는 본 명세서에첨부된 청구범위 및 이들의 등가물에 의해 정의된다.
제 1 도는 예시적인 부하와 연관된 본 발명의 회로 블럭도,
제 2 도는 NMOS 부하 드라이버에 대한 본 발명의 프리드라이버 회로의 회로 블럭도,
제 3 도는 PMOS 부하 드라이버에 대한 본 발명의 프리드라이버 회로의 회로 블록도,
제 4a 도 내지 제 4d 도는 제 1 도에 본 발명에 대한 파형도로서,
제 4a 도는 제 3 도에 도시된 본 발명의 프리드라이버 회로의 출력단 전압의 파형을 도시하는 도면이고,
제 4b 도는 제 2 도에 도시된 본 발명의 프리드라이버 회로의 출력단 전압의 파형을 도시하는 도면이며,
제 4c 도는 제 4a 도와 제 4b 도와 연관된 본 발명과 연관된 것으로서 부하를 통과하는 전류 파형도이고,
도 4d는 스위칭 속도를 나타내는 도 4c의 부하 전류의 시간차에 대한 파형도를 나타내는 도면.
도면의 주요부분에 대한 부호의 설명
101 : 부하 103 : 소스 드라이버
105 : 싱크 드라이버 201 : 인버터

Claims (8)

  1. 전자 장치(an electronic device)의 제어된 셧 다운(controlled shutdown)을 제공하기 위한 회로로서,
    입력 라인과,
    제 1 전류 용량(a first current flow capacity)을 가진 제 1 트랜지스터- 상기 입력 라인은 상기 제 1 트랜지스터의 게이트에 접속됨- 와,
    보다 큰 제 2 전류 용량을 가진 제 2 트랜지스터 - 상기 입력 라인은 제 2 트랜지스터의 게이트에 접속됨 - 와,
    상기 제 1 및 제 2 트랜지스터의 제각기의 트레인에 접속된 출력 라인과,
    상기 제 2 트랜지스터의 소스와 접지선(a ground line) 사이에 접속되어, 상기 입력 라인과 상기 접지선 사이에 사전 선택된 임계 전압보다 큰 전압이 인가될 때 상기 제 2 트렌지스터와 상기 접지선 사이에 제 1 속도(at a first rate)로 전류를 도전시키고, 상기 사전 선택된 임계값보다 작은 전압이 인가될 때 상기 제 2 트랜지스터와 상기 접지선 사이에서 전류 흐름을 상기 제 1 속도보다 낮은 속도로 제한하는 전류 제한 수단 - 상기 전류 제한 수단의 입력은 상기 제 2 트랜지스터의 소스에 접속됨- 과
    상기 제 1 트랜지스터의 소스에 또한 접속되어 있는 접지선
    을 포함하는 제어된 셧 다운 제공 회로
  2. 제 1 항에 있어서,
    상기 전류 제한 수단은, 드레인이 상기 제 2 트랜지스터의 소스에 접속되고 소스가 상기 접지선에 접속된 다이오드 접속 트랜지스터(a diode connected transistor)를 포함하는 제어된 셧 다운 제공 회로.
  3. 제 1 항에 있어서,
    상기 전류 제한 수단은, 드레인이 상기 제 2 트랜지스터의 소스에 접속되고 소스가 상기 접지선에 접속된 제 3 트랜지스터와, 상기 제 3 트랜지스터의 게이트와 상기 프리드라이버 출력선 사이에 접속된 인버터를 포함하는 제어된 셧 다운 제공 회로.
  4. 제 1 항에 있어서,
    상기 프리드라이버 출력에 접속된 게이트를 구비하고 그 이하에서는 전류가 그 자신을 통해 흐르지 않은 임계 전압(a threshold voltage)을 갖는 전력 트랜지스터를 포함하는 제어된 셧 다운 제공 회로,
  5. 제 4 항에 있어서,
    상기 전류 제한 수단은, 드레인이 상기 제 2 트랜지스터의 소스에 접속되고 소스가 상기 전압 플래인(voltage plane)에 접속된 다이오드 접속 트랜지스터를 구비하고, 상기 다이오드 접속 트랜지스터는, 상기 출력 전압이 하이(high)인 경우상기 입력선을 스위칭하는 즉시, 상기 다이오드 접속 트랜지스터가 상기 전력 트랜지스터를 셧 오프(shut off)하기 전에 상기 제 2 트랜지스터를 통한 더 이상의 전류를 차단하도록, 상기 전력 트랜지스터의 임계 전압보다 큰 임계 전압을 가지며, 상기 전력 트랜지스터는 상기 출력 전압이 상기 제 1 트랜지스터에 의해 제한된 제한 속도(a limited rate)로 강하(drop)하는 동안 셧 오프하는 제어된 및 다운 제공회로.
  6. 입력 및 출력 장치에 접속된 출력을 구비한 프리드라이버 회로(a predriver circuit)를 동작시키는 방법으로서,
    제 1 입력 전압을 상기 입력에 제공하는 단계와,
    상기 제 1 전압을 상기 입력에 제공하는 동안, 상기 출력을 제 1 출력 전압에서 유지하는 단계와,
    상기 입력에서의 상기 전압을 제 2 의 상이한 입력 전압으로 스위칭하는 단계와,
    상기 제 2 입력 전압으로의 스위칭하는 것에 응답하여, 상기 출력 전압을 상기 제 1 출력 전압으로부터 상기 제 2의 상이한 입력 전압으로 전이시키는 단계와,
    적어도 두 개의 페이즈(phases), 즉, 제 1 속도에서 상기 제 1 출력 전압으로부터 상기 제 1 및 제 2 출력 전압의 중간(intermediate) 값을 갖는 중간 출력 전압으로 변경하는 것을 포함하는 제 1 전이 페이즈와, 보다 늦은 제 2 속도에서 상기 중간 출력 전압으로부터 상기 제 2 출력 전압으로 변경하는 것을 포함하는 제2 전이 페이즈에서, 상기 출력 전압을 전이시키는 단계와,
    제 1 경로 및 제 2 경로를 통해 상기 제 2 출력 전압에서 유지되는 전기 소자(an electrical element)와 상기 출력 사이에서 전류 흐름을 제공하는 것을 포함하여 상기 제 1 전이 페이즈동안 상기 출력 전압을 전이시키는 단계와,
    상기 제 2 경로만을 통해 상기 제 2 출력 전압에서 유지되는 전기 소자와 상기 출력 사이에 전류를 제공하는 것을 포함하여 상기 제 2 전이 페이즈동안 출력 전압을 전이시키는 단계
    를 포함하는 프리드라이버 회로 동작 방법.
  7. 제 6항에 있어서,
    상기 제 1 경로는, 다이오드 접속 트랜지스터 양단의 전압이 사전 선택된 값 미만일 경우 전류를 차단하도록 선택된 다이오드 접속 트랜지스터를 포함하는 프리드라이버 회로 동작 방법.
  8. 제 6 항에 있어서,
    상기 제 1 전이 페이즈동안 출력 전압을 전이시키는 단계는 제 1 전류 용량(a first current flow capacity)을 갖는 제 1 장치를 통해 상기 제 2 출력 전압에서 유지되는 전기 소자와 상기 출력 사이에 전류를 제공하는 것을 포함하며,
    상기 제 2 전이 페이즈동안 출력 전압을 전이시키는 단계는, 상기 제 1 장치를 통한 전류를 제한하는 것과, 상기 제 1 장치보다 적은 제 2 전류 용량을 가진제 2 장치만을 통해 상기 제 2 출력 전압에서 유지되는 전기 소자와 상기 출력 사이에 전류를 제공하는 것을 포함하는
    프리드라이버 회로 동작 방법.
KR1019960008724A 1995-03-29 1996-03-28 제어된셧다운제공회로및프리드라이버회로동작방법 KR100392799B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41242195A 1995-03-29 1995-03-29
US08/412,421 1995-03-29

Publications (1)

Publication Number Publication Date
KR100392799B1 true KR100392799B1 (ko) 2003-11-20

Family

ID=23632898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008724A KR100392799B1 (ko) 1995-03-29 1996-03-28 제어된셧다운제공회로및프리드라이버회로동작방법

Country Status (5)

Country Link
US (1) US5781045A (ko)
EP (1) EP0735676B1 (ko)
JP (1) JP3703198B2 (ko)
KR (1) KR100392799B1 (ko)
DE (1) DE69521028T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402841B (en) * 1997-04-24 2000-08-21 Hitachi Ltd Complementary MOS semiconductor circuit
US5905399A (en) * 1997-06-30 1999-05-18 Sun Microsystems, Inc. CMOS integrated circuit regulator for reducing power supply noise
US6208177B1 (en) * 1999-05-27 2001-03-27 Lucent Technologies Inc. Output buffer having immediate onset of gentle state transition
WO2001035532A1 (de) * 1999-11-11 2001-05-17 Infineon Technologies Ag Integrierte digitalschaltung und verfahren zu deren betrieb
US6388475B1 (en) * 1999-12-29 2002-05-14 Intle Corporation Voltage tolerant high drive pull-up driver for an I/O buffer
US6420905B1 (en) 2000-09-07 2002-07-16 John Haven Davis Vented CMOS dynamic logic system
US6384654B1 (en) * 2000-10-17 2002-05-07 Glenn Noufer High speed circuit of particular utility in delay and phase locked loops
JP4212767B2 (ja) * 2000-12-21 2009-01-21 旭化成エレクトロニクス株式会社 高速電流スイッチ回路および高周波電流源
US6798152B2 (en) * 2002-08-21 2004-09-28 Freescale Semiconductor, Inc. Closed loop current control circuit and method thereof
US7768314B2 (en) * 2004-05-12 2010-08-03 National University Corporation Okayama University Integrated circuit with multidimensional switch topology
US7889609B2 (en) * 2006-09-26 2011-02-15 Silicon Core Technology, Inc. Enhanced linearity DVD writing current circuit
JP2010516012A (ja) * 2007-01-05 2010-05-13 シリコン・コア・テクノロジー・インコーポレーテッド 高性能のｄｖｄライト電流回路
JP5158620B2 (ja) * 2007-02-20 2013-03-06 セイコーエプソン株式会社 集積回路装置及び電子機器
US8188769B2 (en) * 2008-05-09 2012-05-29 Analog Devices, Inc. Method and apparatus for propagation delay and EMI control
US20110140708A1 (en) * 2009-12-11 2011-06-16 William Henry Lueckenbach System, method, and apparatus for providing redundant power control using a digital output module
US9118322B2 (en) * 2010-10-12 2015-08-25 Alpha And Omega Semiconductor (Cayman) Ltd Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches
US9230671B2 (en) * 2013-07-05 2016-01-05 Kabushiki Kaisha Toshiba Output circuit and semiconductor storage device
CN104467769B (zh) * 2014-12-10 2017-12-26 芯原微电子(上海)有限公司 片上开关逐级控制电路及方法、片上信号管脚驱动电路
US10985644B1 (en) 2016-06-25 2021-04-20 Active-Semi, Inc. Optimized gate driver for low voltage power loss protection system
US9705402B1 (en) 2016-06-25 2017-07-11 Active-Semi, Inc. Power loss protection integrated circuit
US10090675B1 (en) 2016-06-25 2018-10-02 Active-Semi, Inc. Fast settlement of supplement converter for power loss protection system
US10826480B1 (en) * 2016-07-01 2020-11-03 Active-Semi, Inc. Gate driver to decrease EMI with shorter dead-time
CN107040245B (zh) * 2017-05-03 2023-08-22 深圳市硕亚科技有限公司 千安培大电流脉冲信号产生装置及didt测试设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
KR910007268A (ko) * 1989-09-13 1991-04-30 아오이 죠이치 출력회로
US5293082A (en) * 1988-06-21 1994-03-08 Western Digital Corporation Output driver for reducing transient noise in integrated circuits
KR940004966A (ko) * 1992-08-24 1994-03-16 김광호 저전력 데이터 출력버퍼
JPH06215581A (ja) * 1990-12-28 1994-08-05 Sgs Thomson Microelettronica Spa 集積回路、特にメモリ用の高速容量負荷駆動回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739198A (en) * 1985-03-11 1988-04-19 Nec Corporation Signal output circuit of a push-pull type
JPS61292412A (ja) * 1985-06-20 1986-12-23 Fujitsu Ltd 出力回路
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
US4638187A (en) * 1985-10-01 1987-01-20 Vtc Incorporated CMOS output buffer providing high drive current with minimum output signal distortion
US4731553A (en) * 1986-09-30 1988-03-15 Texas Instruments Incorporated CMOS output buffer having improved noise characteristics
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US4825099A (en) * 1987-12-04 1989-04-25 Ford Microelectronics Feedback-controlled current output driver having reduced current surge
US4820942A (en) * 1988-01-27 1989-04-11 Advanced Micro Devices, Inc. High-speed, high-drive output buffer circuits with reduced ground bounce
US4825101A (en) * 1988-02-11 1989-04-25 Advanced Micro Devices, Inc. Full-level, fast CMOS output buffer
EP0342814B1 (en) * 1988-05-20 1995-02-08 Mitsubishi Denki Kabushiki Kaisha Mos integrated circuit for driving light-emitting diodes
US4880997A (en) * 1988-08-18 1989-11-14 Ncr Corporation Low noise output buffer circuit
US5039874A (en) 1990-03-15 1991-08-13 Hewlett-Packard Company Method and apparatus for driving an integrated-circuit output pad
JP2932722B2 (ja) * 1991-02-28 1999-08-09 日本電気株式会社 電流駆動回路
US5192881A (en) * 1991-06-28 1993-03-09 Vlsi Technology, Inc. Circuit which reduces noise caused by high current outputs
KR930008656B1 (ko) * 1991-07-19 1993-09-11 삼성전자 주식회사 노이즈가 억제되는 데이타 출력 버퍼
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293082A (en) * 1988-06-21 1994-03-08 Western Digital Corporation Output driver for reducing transient noise in integrated circuits
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
KR910007268A (ko) * 1989-09-13 1991-04-30 아오이 죠이치 출력회로
JPH06215581A (ja) * 1990-12-28 1994-08-05 Sgs Thomson Microelettronica Spa 集積回路、特にメモリ用の高速容量負荷駆動回路
KR940004966A (ko) * 1992-08-24 1994-03-16 김광호 저전력 데이터 출력버퍼

Also Published As

Publication number Publication date
JPH08279738A (ja) 1996-10-22
US5781045A (en) 1998-07-14
DE69521028T2 (de) 2001-09-06
JP3703198B2 (ja) 2005-10-05
DE69521028D1 (de) 2001-06-28
EP0735676B1 (en) 2001-05-23
EP0735676A1 (en) 1996-10-02

Similar Documents

Publication Publication Date Title
KR100392799B1 (ko) 제어된셧다운제공회로및프리드라이버회로동작방법
US5319252A (en) Load programmable output buffer
KR950005019B1 (ko) 프로그램 가능한 출력 구동회로 및 구동방법
EP0717334B1 (en) Circuit for providing a compensated bias voltage
JP4059387B2 (ja) 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを変化させる装置
US6489807B2 (en) Output buffer and method of driving
US20060158224A1 (en) Output driver with feedback slew rate control
JP2009060676A (ja) 低電圧での能力を備えた高速出力回路
US5010256A (en) Gate output driver using slew-rate control
JP2023063081A (ja) スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路
US5777505A (en) Low-power crosspoint switch
JPH03195120A (ja) 半導体出力回路
US20020177266A1 (en) Selectable output edge rate control
US6130569A (en) Method and apparatus for a controlled transition rate driver
KR100486119B1 (ko) 고속대칭 버퍼형 반도체집적회로의 전압레벨 쉬프터
US6014046A (en) Off chip driver (OCD) with variable drive capability for noise control
US7876133B1 (en) Output buffer circuit
KR20150125569A (ko) 펄스 생성기 및 이를 포함하는 구동 회로
US6784703B1 (en) Dynamic driver boost circuits
KR950002725B1 (ko) 3상태 출력버퍼
KR0159221B1 (ko) 전류구동 능력이 큰 게이트 드라이버회로
US20040263218A1 (en) Speed enhanced damping output circuit
KR100500946B1 (ko) 전자기 방해를 개선한 데이터 입출력 버퍼
KR960013857B1 (ko) 데이타 출력버퍼
JPH0832421A (ja) 遅延論理回路素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee