JP4735429B2 - 負荷駆動装置 - Google Patents

Description

本発明は、負荷駆動装置に関するものである。

負荷駆動装置として、ハイサイドトランジスタとローサイドトランジスタを用いた回路構成としたものがある（例えば、特許文献１，２，３）。
その一例を、図１４を用いて説明する。

図１４において、エアバッグのスクイブ駆動回路をワンチップ化して集積回路１００を構成する場合、集積回路１００に対しスクイブ用負荷（抵抗）１１０を接続する。また、集積回路１００において、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０とローサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１１を用いている。ハイサイドトランジスタＱ１０のゲート駆動回路として、電流検出抵抗１０１により負荷通電電流を検出して比較器１０２で比較し駆動回路１０３において比較器１０２の出力と制御ロジック１０５からの信号をアンドゲート１０４を介して入力する。ローサイドトランジスタＱ１１のゲート駆動回路として、駆動回路１０９において制御ロジック１０７からの信号を、ナンドゲート１０８を介して入力する。アンドゲート１０４およびナンドゲート１０８にはタイマー１０６が接続されている。そして、図１５に示すように、制御ロジック１０５，１０７の出力信号およびタイマー１０６の出力信号がＨレベルとなっている所定期間にわたり、ローサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１１のゲート・ソース間電圧Ｖｇｓを高くしてフルオンにした状態で、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０のゲート・ソース間電圧Ｖｇｓを調整して負荷１１０を定電流制御する。
特開平１０−２６４７６５号公報 特開平１０−２９７４２０号公報 特開２００５−８８７４８号公報

このようにして、ローサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１１はフルオン状態での使用であるためローサイドトランジスタＱ１１のドレイン・ソース間には電圧は殆どかからず同トランジスタＱ１１の発熱も問題とはならない。しかし、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０のドレイン・ソース間にほぼ電源電圧がそのまま印加され、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０の発熱量が膨大になりハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０のサイズを大きくしなければいけないという問題があった。詳しくは、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０の熱マージンが少なくなり、そのため、例えば、ハイサイドトランジスタ（ＭＯＳＦＥＴ）Ｑ１０の発熱が大きいためにＩＣチップでの周辺回路への熱影響が大きくなり、そのためにハイサイドトランジスタを大きくする必要があったり、ハイサイドトランジスタＱ１０の発熱が大きいために同トランジスタの近くに能動素子を配置できないという問題があった。

本発明は、上記問題点に着目してなされたものであり、その目的は、ハイサイドトランジスタとローサイドトランジスタを備えた負荷駆動装置においてトランジスタの熱的負荷の低減を図ることができるようにすることにある。

上記の課題を解決するために、請求項１に記載の発明では、負荷の通電期間において、ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態から、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態に切り替える切替手段を備えたことを要旨としている。

請求項２に記載の発明では、負荷の通電期間において、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態から、ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態に切り替える切替手段を備えたことを要旨としている。

請求項３に記載の発明では、負荷の通電期間において、ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態から、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態への切り替え、および、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態から、ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態への切り替えを行う切替手段を備えたことを要旨としている。

請求項１，２，３に記載の発明によれば、ハイサイドおよびローサイドトランジスタについて定電流制御時はフルオン時に比べ発熱しやすいが、ハイサイドトランジスタにおいては負荷の通電期間において定電流制御のみ行う場合に比べフルオン期間を設けることにより熱的負荷を低くすることができる。また、ローサイドトランジスタにおいては負荷の通電期間においてフルオンのみ行う場合に比べ定電流制御を行うことにより熱的負荷は増加するが、これは定電流制御のみ行う場合に比べフルオン期間が設けられているので熱的負荷は低いものとなっている。

その結果、ハイサイドトランジスタとローサイドトランジスタを備えた負荷駆動装置においてトランジスタの熱的負荷の低減を図ることができる。
ここで、請求項１〜３のいずれか１項に記載の負荷駆動装置において、請求項４に記載のように、前記切替手段は、前記負荷の通電期間において通電開始からの時間経過により切り替えを行うものであってもよい。

また、請求項５に記載のように、請求項１〜４のいずれか１項に記載の負荷駆動装置において、前記切替手段は、切り替えを行う際に、前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する期間と、前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する期間が一部重なるようにしたものであってもよい。

さらに、請求項６に記載のように、請求項１，２，３，５のいずれか１項に記載の負荷駆動装置において、前記切替手段は、前記負荷の通電期間において、負荷に流れる電流が定電流となるように制御しているトランジスタの素子温度により切り替えを行うものであってもよい。

以下、本発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施形態における負荷駆動装置の回路構成を示す。この負荷駆動装置（回路）は、エアバッグのスクイブ駆動回路であって、集積回路化されている。

集積回路（ＩＣチップ）１には、４つの端子Ｐ１，Ｐ２，Ｐ３，Ｐ４が備えられている。端子Ｐ１には高電圧端子Ｖｄｄが、端子Ｐ２にはスクイブ用負荷（抵抗）１０の一方の端子が、端子Ｐ３にはスクイブ用負荷（抵抗）１０の他方の端子がそれぞれ接続され、さらに、端子Ｐ４には低電圧端子としての接地端子（ＧＮＤ端子）が接続されている。

集積回路（ＩＣチップ）１においては、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２とハイサイドトランジスタ用駆動制御回路２０とローサイドトランジスタ用駆動制御回路３０とタイマー４０を具備している。ハイサイドトランジスタ用駆動制御回路２０は、電流検出抵抗２１と定電圧電源２２と比較器２３とアンドゲート２４と駆動回路２５とアンドゲート２６と制御ロジック２７を具備している。ローサイドトランジスタ用駆動制御回路３０は、電流検出抵抗３１と定電圧電源３２と比較器３３とアンドゲート３４と駆動回路３５とナンドゲート３６と制御ロジック３７を具備している。

端子Ｐ１と端子Ｐ２との間に電流検出抵抗２１とハイサイドトランジスタＱ１とが直列に接続されている。また、端子Ｐ３と端子Ｐ４との間にローサイドトランジスタＱ２と電流検出抵抗３１とが直列に接続されている。このようにして、ハイサイドトランジスタＱ１は、高電圧端子Ｖｄｄと負荷１０との間に接続され、また、ローサイドトランジスタＱ２は、負荷１０と、低電圧端子としての接地端子（ＧＮＤ端子）との間に接続されている。

本実施形態では、ハイサイドトランジスタＱ１およびローサイドトランジスタＱ２として、各々ＬＤＭＯＳを用いている。特に図１ではハイサイドトランジスタＱ１としてｐチャネルＭＯＳＦＥＴを、また、ローサイドトランジスタＱ２としてｎチャネルＭＯＳＦＥＴを用いている。

ハイサイドトランジスタ用駆動制御回路２０はハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓを調整して同トランジスタＱ１を駆動制御するための回路である。ハイサイドトランジスタ用駆動制御回路２０についての詳しい回路構成として、比較器２３の＋入力端子に電流検出抵抗２１とハイサイドトランジスタＱ１との間の電位が入力される。比較器２３の−入力端子に定電圧電源２２の定電位が入力される。比較器２３において電流検出抵抗２１とハイサイドトランジスタＱ１との間の電位（通電電流相当値）と、定電圧電源２２による定電位（基準値）とが比較され、その大小関係に応じた信号がアンドゲート２４を通して駆動回路２５に送られる。ハイサイドトランジスタＱ１のゲート端子に駆動回路２５が接続されている。制御ロジック２７からの信号がアンドゲート２６を通して駆動回路２５に送られる。タイマー４０の第１の出力信号がアンドゲート２６の一方の入力端子に送られる。タイマー４０の第２の出力信号がアンドゲート２４の一方の入力端子に送られる。駆動回路２５はハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓを調節する。

ローサイドトランジスタ用駆動制御回路３０はローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓを調整して同トランジスタＱ２を駆動制御するための回路である。ローサイドトランジスタ用駆動制御回路３０についての詳しい回路構成として、比較器３３の−入力端子にローサイドトランジスタＱ２と電流検出抵抗３１との間の電位が入力される。比較器３３の＋入力端子に定電圧電源３２の定電位が入力される。比較器３３においてローサイドトランジスタＱ２と電流検出抵抗３１との間の電位（通電電流相当値）と、定電圧電源３２による定電位（基準値）とが比較され、その大小関係に応じた信号がアンドゲート３４を通して駆動回路３５に送られる。ローサイドトランジスタＱ２のゲート端子に駆動回路３５が接続されている。制御ロジック３７からの信号がナンドゲート３６を通して駆動回路３５に送られる。タイマー４０の第１の出力信号がナンドゲート３６の一方の入力端子に送られる。タイマー４０の第２の出力信号がインバータ４１を介してアンドゲート３４の一方の入力端子に送られる。駆動回路３５はローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓを調節する。

図１では、駆動回路２５により、ハイサイドトランジスタＱ１を連続してオンにするためのハイサイドトランジスタフルオン手段が構成されている。また、電流検出抵抗２１、定電圧電源２２、比較器２３、アンドゲート２４、駆動回路２５により、負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御するためのハイサイドトランジスタ定電流制御手段が構成されている。さらに、駆動回路３５により、ローサイドトランジスタＱ２を連続してオンにするためのローサイドトランジスタフルオン手段が構成されている。さらには、電流検出抵抗３１、定電圧電源３２、比較器３３、アンドゲート３４、駆動回路３５により、負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御するためのローサイドトランジスタ定電流制御手段が構成されている。

図２は、このトランジスタのフルオンと定電流制御をより詳しく説明するためのハイサイド・ローサイドトランジスタＱ１，Ｑ２のゲート駆動用の回路構成図であり、図１における符号２２，２３，２４，２５，２６，３２，３３，３４，３５，３６の部材を回路設計レベルで表した回路図である。

図２において、ＰＮＰトランジスタ５０とＰＮＰトランジスタ５１を用いたカレントミラーが備えられており、ＰＮＰトランジスタ５０はエミッタ端子が端子Ｐ１と接続されるとともにコレクタ端子が定電流回路５３に接続されている。ＰＮＰトランジスタ５０のコレクタ端子はハイサイドトランジスタＱ１のゲート端子と接続されている。ＰＮＰトランジスタ５１は、エミッタ端子が電流検出抵抗２１とハイサイドトランジスタＱ１の間に接続されるとともにコレクタ端子が定電流回路５４に接続されている。トランジスタ５０，５１のベース端子と端子Ｐ１との間にトランジスタ５２が接続されている。また、トランジスタ５５が端子Ｐ１とハイサイドトランジスタＱ１のゲート端子との間に接続されている。

そして、フルオン時には、トランジスタ５５をオフにした状態においてトランジスタ５２のゲートをＬレベルとすることにより（トランジスタ５２をオンにすることにより）、トランジスタ５０，５１をオフにして定電流回路５３による電流Ｉ２にてハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓを高電圧に保持してフルオン状態にされる。一方、定電流制御時には、トランジスタ５５をオフにした状態においてトランジスタ５２のゲートをＨレベルとし（トランジスタ５２をオフにし）、電流検出抵抗２１の抵抗値Ｒ２１、電流検出抵抗２１に流れる電流Ｉ、トランジスタ５０のベース・エミッタ間電圧ＶＢＥ５０、トランジスタ５１のベース・エミッタ間電圧ＶＢＥ５１の関係として、ＶＢＥ５０＝ＶＢＥ５１＋Ｒ２１・Ｉが成り立つことにより、ハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが調整されて定電流制御が行われる。

図２において、ＮＰＮトランジスタ６０とＮＰＮトランジスタ６１を用いたカレントミラーが備えられており、ＮＰＮトランジスタ６０はコレクタ端子が定電流回路６３に接続されるとともに、エミッタ端子が端子Ｐ４と接続されている。ＮＰＮトランジスタ６０のコレクタ端子はローサイドトランジスタＱ２のゲート端子と接続されている。ＮＰＮトランジスタ６１は、コレクタ端子が定電流回路６４に接続されるとともにエミッタ端子がローサイドトランジスタＱ２と電流検出抵抗３１の間に接続されている。トランジスタ６０，６１のベース端子と端子Ｐ４との間にトランジスタ６２が接続されている。また、トランジスタ６５がローサイドトランジスタＱ２のゲート端子と端子Ｐ４との間に接続されている。

そして、フルオン時には、トランジスタ６５をオフにした状態においてトランジスタ６２のゲートをＨレベルとすることにより（トランジスタ６２をオンにすることにより）、トランジスタ６０，６１をオフにして定電流回路６３による電流Ｉ４にてローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓを高電圧に保持してフルオン状態にされる。一方、定電流制御時には、トランジスタ６５をオフにした状態においてトランジスタ６２のゲートをＬレベルとし（トランジスタ６２をオフにし）、電流検出抵抗３１の抵抗値Ｒ３１、電流検出抵抗３１に流れる電流Ｉ、トランジスタ６０のベース・エミッタ間電圧ＶＢＥ６０、トランジスタ６１のベース・エミッタ間電圧ＶＢＥ６１の関係として、ＶＢＥ６０＝ＶＢＥ６１＋Ｒ３１・Ｉが成り立つことにより、ローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓが調整されて定電流制御が行われる。

なお、負荷１０の通電を終了するときにはトランジスタ５５，６５がオンにされる。
図２においては、定電流回路５３により、ハイサイドトランジスタＱ１を連続してオンにするためのハイサイドトランジスタフルオン手段が構成されている。また、電流検出抵抗２１、トランジスタ５０，５１、定電流回路５３，５４により、負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御するためのハイサイドトランジスタ定電流制御手段が構成されている。さらに、定電流回路６３により、ローサイドトランジスタＱ２を連続してオンにするためのローサイドトランジスタフルオン手段が構成されている。さらには、電流検出抵抗３１、トランジスタ６０，６１、定電流回路６３，６４により、負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御するためのローサイドトランジスタ定電流制御手段が構成されている。

次に、このように構成した負荷駆動装置の作用を、図１，３を用いて説明する。
図３は作用を説明するためのタイムチャートであって、上から、図１の制御ロジック２７，３７の出力、タイマー４０の出力、ハイサイドトランジスタＱ１におけるドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ、素子温度、ローサイドトランジスタＱ２におけるドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ、素子温度の、それぞれの推移を示す。

図３においてｔ１で示すタイミングで衝突が発生すると、その衝突を検知するセンサからの信号により、制御ロジック２７，３７のゲート２６，３６への出力がＨレベルにされるとともにタイマー４０のゲート２６，３６への出力がＨレベルにされる。これにより、負荷１０の通電が開始されることになる。タイマー４０のゲート２６，３６への出力は図３のｔ３のタイミングまでＨレベルにされ、このｔ１〜ｔ３の期間が負荷１０を通電する期間となる。

一方、図３のｔ１のタイミングで衝突を検知するセンサからの信号により、タイマー４０のアンドゲート２４およびインバータ４１への出力がＨレベルにされる。これは所定の設定時間Ｔ０だけ継続（図３のｔ２のタイミングまで継続）される。この図３のｔ１〜ｔ２の期間においてハイサイドトランジスタＱ１が定電流制御、また、ローサイドトランジスタＱ２がフルオンにされることになる。図３のｔ１〜ｔ２の期間においてはタイマー４０からアンドゲート２４への出力がＨレベルにされており、比較器２３の出力（比較結果）が駆動回路２５に送られる。

図３において、ｔ１〜ｔ２の期間（ローサイドトランジスタＱ２のフルオン時）には、ローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓが高くされ、ローサイドトランジスタＱ２がフルオン状態にされる。このとき、ドレイン・ソース間電圧Ｖｄｓが低い状態となっている。

図３において、ｔ１〜ｔ２の期間（ハイサイドトランジスタＱ１の定電流制御時）には、ハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが調整されて定電流制御が行われる。このとき、ドレイン・ソース間電圧Ｖｄｓが高い状態となっている。

ハイサイドトランジスタＱ１の定電流制御時（ｔ１〜ｔ２）においてはドレイン・ソース間電圧Ｖｄｓが高い状態にされており、素子温度は高くなっていく。一方、ローサイドトランジスタＱ２のフルオン時（ｔ１〜ｔ２）においてはドレイン・ソース間電圧Ｖｄｓが低い状態にされており、素子温度は徐々に高くなっていく。つまり、ハイサイドトランジスタＱ１の素子温度は高くなっていくが、ローサイドトランジスタＱ２がフルオンなので、ローサイドトランジスタＱ２の素子温度上昇は抑えられている。

そして、図３のｔ２のタイミングで所定時間（設定時間）Ｔ０が経過すると、タイマー４０のアンドゲート２４およびインバータ４１への出力がＬレベルにされ、図３のｔ２〜ｔ３の期間においてハイサイドトランジスタＱ１がフルオンに、また、ローサイドトランジスタＱ２が定電流制御されることになる。図３のｔ２〜ｔ３の期間においてはインバータ４１からアンドゲート３４への出力がＨレベルにされており、比較器３３の出力（比較結果）が駆動回路３５に送られる。

図３において、ｔ２〜ｔ３の期間（ハイサイドトランジスタＱ１のフルオン時）には、ハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが高くされ、ハイサイドトランジスタＱ１がフルオン状態にされる。このとき、ドレイン・ソース間電圧Ｖｄｓが低い状態となっている。

図３において、ｔ２〜ｔ３の期間（ローサイドトランジスタＱ２の定電流制御時）には、ローサイドトランジスタＱ２のゲート・ソース間電圧Ｖｇｓが調整されて定電流制御が行われる。このとき、ドレイン・ソース間電圧Ｖｄｓが高い状態となっている。

ローサイドトランジスタＱ２の定電流制御時（ｔ２〜ｔ３）においてはドレイン・ソース間電圧Ｖｄｓが高い状態にされており、素子温度は高くなっていく。一方、ハイサイドトランジスタＱ１のフルオン時（ｔ２〜ｔ３）においてはドレイン・ソース間電圧Ｖｄｓが低い状態にされており、ハイサイドトランジスタＱ１の素子温度上昇は抑えられる。

以上のように、タイマー（切替タイマー）４０を用いて所定の設定時間Ｔ０で、定電流制御とフルオンを、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２で切り替える（タイマー４０で設定した時間Ｔ０により、定電流制御とフルオンを切り替える）。これにより、図１５のようにハイサイドトランジスタで定電流制御を行うとともにローサイドトランジスタでフルオンにする状態を継続する場合に比べ、ローサイドトランジスタＱ２に発熱を分散させてハイサイドトランジスタＱ１の発熱量を減少させることができる。即ち、ローサイドトランジスタＱ２側で定電流制御をして、ハイサイドトランジスタＱ１はフルオンにするため、ローサイドトランジスタＱ２のドレイン・ソース間にほぼ電源電圧が印加され、発熱が上昇し、ハイサイドトランジスタＱ１はフルオンになるために発熱が減少し発熱余裕度を確保することができる。また、図１５に比べ図３ではハイサイドトランジスタの発熱する時間が短くなることにより、発熱のピーク温度が下がるため、発熱する素子であるトランジスタＱ１，Ｑ２の周辺にある素子への熱広がりを抑える効果もある。

より詳しく説明する。
エアバッグ用の集積回路（ＩＣ）では、負荷１０に定電流を流すためにハイサイドトランジスタ（ＬＤＭＯＳ）Ｑ１とローサイドトランジスタ（ＬＤＭＯＳ）Ｑ２を用いる。従来、図１５のようにローサイドトランジスタは、フルオン状態での使用であるため、ローサイドトランジスタのドレイン・ソース間には電圧はほとんどかからずローサイドトランジスタの発熱量も問題にはならない。しかし、ハイサイドトランジスタは電源電圧がドレイン・ソース間にそのままかかることになり、ハイサイドトランジスタの発熱量が膨大になる。大電流駆動回路には、ハイサイドとローサイドの２つのトランジスタ（ＬＤＭＯＳ）が存在しているのにも関わらず、発熱の大半がハイサイドトランジスタに偏ることにより、ハイサイドトランジスタの発熱余裕度を悪化させている。これに対し、本実施形態では、所定のタイマー時間で定電流制御とフルオンをハイサイドトランジスタ（ＬＤＭＯＳ）Ｑ１とローサイドトランジスタ（ＬＤＭＯＳ）Ｑ２で切り替えることによってローサイドトランジスタＱ２に発熱を分散させて、ハイサイドトランジスタＱ１の発熱量を減少させ、ハイサイドトランジスタＱ１の発熱余裕度を確保することができる。

上記実施形態によれば、以下のような効果を得ることができる。
切替手段としてのタイマー４０により、負荷１０の通電期間において、ローサイドトランジスタフルオン手段によりローサイドトランジスタＱ２を連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御する状態から、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタＱ１を連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御する状態に切り替えるようにした。詳しくは、図３において負荷１０の通電期間において通電開始からの時間経過により切り替えを行うようにした。

よって、ハイサイドおよびローサイドトランジスタＱ１，Ｑ２について定電流制御時はフルオン時に比べ発熱しやすいが、ハイサイドトランジスタＱ１においては負荷１０の通電期間において定電流制御のみ行う場合に比べフルオン期間を設けることにより熱的負荷を低くすることができる。また、ローサイドトランジスタＱ２においては負荷１０の通電期間においてフルオンのみ行う場合に比べ定電流制御を行うことにより熱的負荷は増加するが、これは定電流制御のみ行う場合に比べフルオン期間が設けられているので熱的負荷は低いものとなっている。その結果、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２を備えた負荷駆動装置においてトランジスタの熱的負荷の低減を図ることができる。

なお、前記実施形態は以下のように変更してもよい。
図２ではハイサイドトランジスタＱ１としてｐチャネルＭＯＳＦＥＴを用いたが、ハイサイドトランジスタＱ１としてｎチャネルＭＯＳＦＥＴを用いた場合の回路構成を図４に示す。

図４において、ＮＰＮトランジスタ７０とＮＰＮトランジスタ７１を用いたカレントミラー、および、ＰＮＰトランジスタ７４とＰＮＰトランジスタ７５を用いたカレントミラーが備えられている。ＮＰＮトランジスタ７０はコレクタ端子が定電流回路７３に接続されるとともにエミッタ端子が接地されている。ＮＰＮトランジスタ７０のコレクタ端子はハイサイドトランジスタＱ１のゲート端子と接続されている。端子Ｐ１とグランド間に、ＰＮＰトランジスタ７４とＮＰＮトランジスタ７１とが直列に接続されている。ＰＮＰトランジスタ７５はエミッタ端子が電流検出抵抗２１とハイサイドトランジスタＱ１の間に接続されるとともにコレクタ端子が定電流回路７６に接続されている。トランジスタ７２がＮＰＮトランジスタ７０，７１のベース・エミッタ間に接続されている。また、トランジスタ７７がハイサイドトランジスタＱ１のゲート端子とグランドとの間に接続されている。

そして、フルオン時には、トランジスタ７７をオフにした状態においてトランジスタ７２のゲートをＨレベルとすることにより（トランジスタ７２をオンにすることにより）、ハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓを高電圧に保持してフルオン状態にする。一方、定電流制御時には、トランジスタ７７をオフにした状態においてトランジスタ７２のゲートをＬレベルとし（トランジスタ７２をオフにし）、ハイサイドトランジスタＱ１のゲート・ソース間電圧Ｖｇｓを調整して定電流制御する。

図４においては、定電流回路７３により、ハイサイドトランジスタＱ１を連続してオンにするためのハイサイドトランジスタフルオン手段が構成されている。また、電流検出抵抗２１、トランジスタ７０，７１，７４，７５、定電流回路７３，７６により、負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御するためのハイサイドトランジスタ定電流制御手段が構成されている。

図３に代わり、図５，６，７，８に示すように切り替えてもよい。
図５は、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２の駆動方式の切り替えについてその順番を逆にしている。つまり、切替手段としてのタイマー４０により、負荷１０の通電期間において、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタＱ１を連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御する状態から、ローサイドトランジスタフルオン手段によりローサイドトランジスタＱ２を連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御する状態に切り替えるようにしてもよい。

図６は、複数回にわたり切り替えを実施している。つまり、切替手段により、負荷１０の通電期間において、ローサイドトランジスタフルオン手段によりローサイドトランジスタＱ２を連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御する状態から、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタＱ１を連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御する状態への切り替え、および、ハイサイドトランジスタフルオン手段によりハイサイドトランジスタＱ１を連続してオンにするとともにローサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御する状態から、ローサイドトランジスタフルオン手段によりローサイドトランジスタＱ２を連続してオンにするとともにハイサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御する状態への切り替えを行うようにしてもよい。

図７，８は、切り替えの際に、ハイサイドトランジスタＱ１の定電流制御とローサイドトランジスタＱ２の定電流制御をオーバーラップさせている。つまり、図７では、通電開始時にローサイドトランジスタＱ２をフルオンにし、かつ、ハイサイドトランジスタＱ１を定電流制御にし、この状態から、ハイサイドトランジスタＱ１をフルオンに、かつ、ローサイドトランジスタＱ２を定電流制御に切り替える場合に、定電流制御にする期間が一部重なるように切り替えを行うようにしている。図８では、通電開始時にハイサイドトランジスタＱ１をフルオンにし、かつ、ローサイドトランジスタＱ２を定電流制御にし、この状態から、ローサイドトランジスタＱ２をフルオンに、かつ、ハイサイドトランジスタＱ１を定電流制御に切り替える場合に、定電流制御にする期間が一部重なるように切り替えを行うようにしている。オーバーラップ時間Ｔ１は、数十ｎｓ〜数百μｓにするとよい。なお、回路や素子の動作遅れを利用してオーバーラップさせることも可能である。

このようにして、切替手段は、切り替えを行う際に、ハイサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにハイサイドトランジスタＱ１を制御する期間と、ローサイドトランジスタ定電流制御手段により負荷１０に流れる電流が定電流となるようにローサイドトランジスタＱ２を制御する期間が一部重なるようにしてもよい。両トランジスタＱ１，Ｑ２の定電流制御の時期をオーバーラップさせることにより、駆動方式を切り替える際に電流値が上昇しにくくすることができる。

図１に代わる構成として、タイマーによる切り替えでなく、図９に示すように、発熱検出回路（素子過熱検出回路）９０によりハイサイドトランジスタ（ＬＤＭＯＳ）Ｑ１の素子の発熱を検出して切り替えてもよい。つまり、図３に代わる図１０のタイムチャートにおいて、ハイサイドトランジスタＱ１の素子温度の上昇をモニターして、所定の切替温度に達すると、切り替える（ハイサイドトランジスタＱ１の発熱を検出して切替タイミングを決定する）。

具体的構成の一例を図１１に示す。
図１１において、発熱検出回路（素子過熱検出回路）９０はダイオード９１と定電流回路９２と比較器９３を具備しており、ハイサイドトランジスタＱ１の近傍に配置されるダイオード９１の温度特性を利用している。比較器９３においてダイオード９１の両端子間電圧（順方向電圧Ｖｆ）と基準電圧が比較され、ハイサイドトランジスタＱ１の素子温度が上昇することによりダイオード９１の両端子間電圧（順方向電圧Ｖｆ）が基準電圧よりも低くなると（過熱検出時に、比較器９３の出力がＬレベルとなると）、トランジスタ５２，６２のオンオフ状態が切り替えられる。即ち、ハイサイドトランジスタＱ１については、それまでトランジスタ５２のゲートをＨレベルにして定電流制御となっていたが、トランジスタ５２のゲートをＬレベルに切り替えてフルオンにする。ローサイドトランジスタＱ２については、それまでトランジスタ６２のゲートをＨレベルにしてフルオンとなっていたが、トランジスタ６２のゲートをＬレベルに切り替えて定電流制御にする。

なお、図１１では、ハイサイドトランジスタＱ１の素子温度を検出する発熱検出回路（素子過熱検出回路）９０を用いたが、図５のように、通電開始時にはハイサイドトランジスタＱ１をフルオンに、かつ、ローサイドトランジスタＱ２を定電流制御にし、その後に、ローサイドトランジスタＱ２をフルオンに、かつ、ハイサイドトランジスタＱ１を定電流制御に切り替える場合には図１２に示すようにローサイドトランジスタＱ２の素子温度を検出する発熱検出回路（素子過熱検出回路）９８を設けるとよい。発熱検出回路（素子過熱検出回路）９８はダイオード９４と定電流回路９５と比較器９６とインバータ９７を具備しており、ローサイドトランジスタＱ２の近傍に配置されるダイオード９４の温度特性を利用している。比較器９６においてダイオード９４の両端子間電圧（順方向電圧Ｖｆ）と基準電圧が比較され、ローサイドトランジスタＱ２の素子温度が上昇することによりダイオード９４の両端子間電圧（順方向電圧Ｖｆ）が基準電圧よりも低くなるとインバータ９７を介してトランジスタ５２，６２のオンオフ状態が切り替えられる。即ち、ハイサイドトランジスタＱ１については、それまでトランジスタ５２のゲートをＬレベルにしてフルオンとなっていたが、トランジスタ５２のゲートをＨレベルに切り替えて定電流制御にする。ローサイドトランジスタＱ２については、それまでトランジスタ６２のゲートをＬレベルにして定電流制御となっていたが、トランジスタ６２のゲートをＨレベルに切り替えてフルオンにする。

さらに、図６のように、ローサイドトランジスタＱ２をフルオンにし、かつ、ハイサイドトランジスタＱ１を定電流制御する状態と、ハイサイドトランジスタＱ１をフルオンにし、かつ、ローサイドトランジスタＱ２を定電流制御する状態との切り替えを複数回行う場合には、図１３に示すように、ハイサイドトランジスタＱ１の素子温度を検出する発熱検出回路（素子過熱検出回路）９０とローサイドトランジスタＱ２の素子温度を検出する発熱検出回路（素子過熱検出回路）９８を設けてもよい。図１３において、発熱検出回路（素子過熱検出回路）９０の比較器９３の出力端子と発熱検出回路（素子過熱検出回路）９８のインバータ９７の出力端子はアンドゲート９９ａ，９９ｂを介してトランジスタ５２，６２に接続されている。そして、ハイサイドトランジスタＱ１およびローサイドトランジスタＱ２の素子温度が低い場合には、発熱検出回路９０の出力がＨレベル、発熱検出回路９８の出力がＬレベルとなり、トランジスタ５２，６２のゲートはＬレベルとなり、ローサイドトランジスタＱ２が定電流制御され、ハイサイドトランジスタＱ１がフルオンにされる。この状態から、ローサイドトランジスタＱ２の素子温度が上昇すると、発熱検出回路９８の出力がＨレベルとなり、トランジスタ５２，６２のゲートはＨレベルとなり、ローサイドトランジスタＱ２がフルオンにされ、ハイサイドトランジスタＱ１が定電流制御される。この状態から、ハイサイドトランジスタＱ１の素子温度が上昇すると、発熱検出回路９０の出力がＬレベルとなり、トランジスタ５２，６２のゲートはＬレベルとなり、ローサイドトランジスタＱ２が定電流制御され、ハイサイドトランジスタＱ１がフルオンにされる。

このようにして、発熱検出回路（素子過熱検出回路）９０，９８を切替手段として用いて、負荷１０の通電期間において、負荷１０に流れる電流が定電流となるように制御しているトランジスタの素子温度により切り替えを行うようにしてもよい。この場合においても、図７，８を用いて説明したように、切り替えの際にハイサイドトランジスタＱ１の定電流制御とローサイドトランジスタＱ２の定電流制御をオーバーラップさせてもよい（定電流制御する期間が一部重なるようにしてもよい）。

本実施形態における負荷駆動装置の回路構成図。 回路構成図。 作用を説明するためのタイムチャート。 回路構成図。 別例を説明するためのタイムチャート。 別例を説明するためのタイムチャート。 別例を説明するためのタイムチャート。 別例を説明するためのタイムチャート。 回路構成図。 作用を説明するためのタイムチャート。 回路構成図。 回路構成図。 回路構成図。 背景技術を説明するための負荷駆動装置の回路構成図。 タイムチャート。

符号の説明

１０…負荷、２０…ハイサイドトランジスタ用駆動制御回路、２１…電流検出抵抗、２２…定電圧電源、２３…比較器、２４…アンドゲート、２５…駆動回路、２６…アンドゲート、２７…制御ロジック、３０…ローサイドトランジスタ用駆動制御回路、３１…電流検出抵抗、３２…定電圧電源、３３…比較器、３４…アンドゲート、３５…駆動回路、３６…ナンドゲート、３７…制御ロジック、４０…タイマー、９０…発熱検出回路、９８…発熱検出回路、Ｑ１…ハイサイドトランジスタ、Ｑ２…ローサイドトランジスタ。

Claims (6)

1. 高電圧端子と負荷との間に接続されるハイサイドトランジスタと、
   前記負荷と低電圧端子との間に接続されるローサイドトランジスタと、
   前記ハイサイドトランジスタを連続してオンにするためのハイサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ハイサイドトランジスタを制御するためのハイサイドトランジスタ定電流制御手段と、
   前記ローサイドトランジスタを連続してオンにするためのローサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ローサイドトランジスタを制御するためのローサイドトランジスタ定電流制御手段と、
   前記負荷の通電期間において、前記ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともに前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態から、前記ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともに前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態に切り替える切替手段と、
   を備えたことを特徴とする負荷駆動装置。
2. 高電圧端子と負荷との間に接続されるハイサイドトランジスタと、
   前記負荷と低電圧端子との間に接続されるローサイドトランジスタと、
   前記ハイサイドトランジスタを連続してオンにするためのハイサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ハイサイドトランジスタを制御するためのハイサイドトランジスタ定電流制御手段と、
   前記ローサイドトランジスタを連続してオンにするためのローサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ローサイドトランジスタを制御するためのローサイドトランジスタ定電流制御手段と、
   前記負荷の通電期間において、前記ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともに前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態から、前記ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともに前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態に切り替える切替手段と、
   を備えたことを特徴とする負荷駆動装置。
3. 高電圧端子と負荷との間に接続されるハイサイドトランジスタと、
   前記負荷と低電圧端子との間に接続されるローサイドトランジスタと、
   前記ハイサイドトランジスタを連続してオンにするためのハイサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ハイサイドトランジスタを制御するためのハイサイドトランジスタ定電流制御手段と、
   前記ローサイドトランジスタを連続してオンにするためのローサイドトランジスタフルオン手段と、
   負荷に流れる電流が定電流となるように前記ローサイドトランジスタを制御するためのローサイドトランジスタ定電流制御手段と、
   前記負荷の通電期間において、前記ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともに前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態から、前記ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともに前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態への切り替え、および、前記ハイサイドトランジスタフルオン手段によりハイサイドトランジスタを連続してオンにするとともに前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する状態から、前記ローサイドトランジスタフルオン手段によりローサイドトランジスタを連続してオンにするとともに前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する状態への切り替えを行う切替手段と、
   を備えたことを特徴とする負荷駆動装置。
4. 前記切替手段は、前記負荷の通電期間において通電開始からの時間経過により切り替えを行うことを特徴とする請求項１〜３のいずれか１項に記載の負荷駆動装置。
5. 前記切替手段は、切り替えを行う際に、前記ハイサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにハイサイドトランジスタを制御する期間と、前記ローサイドトランジスタ定電流制御手段により負荷に流れる電流が定電流となるようにローサイドトランジスタを制御する期間が一部重なるようにしたことを特徴とする請求項１〜４のいずれか１項に記載の負荷駆動装置。
6. 前記切替手段は、前記負荷の通電期間において、負荷に流れる電流が定電流となるように制御しているトランジスタの素子温度により切り替えを行うことを特徴とする請求項１，２，３，５のいずれか１項に記載の負荷駆動装置。

Images