JP2007166655A - Device for driving power semiconductor element - Google Patents

Device for driving power semiconductor element Download PDF

Info

Publication number
JP2007166655A
JP2007166655A JP2007024985A JP2007024985A JP2007166655A JP 2007166655 A JP2007166655 A JP 2007166655A JP 2007024985 A JP2007024985 A JP 2007024985A JP 2007024985 A JP2007024985 A JP 2007024985A JP 2007166655 A JP2007166655 A JP 2007166655A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit
power semiconductor
drive
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007024985A
Other languages
Japanese (ja)
Inventor
Masashi Yura
昌士 由良
Masahiro Iwamura
将弘 岩村
Naoki Sakurai
直樹 桜井
可昌 ▲高▼橋
Yoshimasa Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007024985A priority Critical patent/JP2007166655A/en
Publication of JP2007166655A publication Critical patent/JP2007166655A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that includes a voltage driven type semiconductor element, in which a semiconductor element having whichever characteristics can be driven optimally without having to make adjustments in particular. <P>SOLUTION: In order to detect the time change rate of the amount of electricity varying, depending on the element state due to switching operation, and based on the result of the detection, drive the semiconductor device including the voltage driven type semiconductor element, a drive voltage applied to the gate of the semiconductor element is caused to vary, depending on a plurality of element states during the switching operation of the semiconductor element, and the timings of variations of the element state are set, based on the rate of change of the electricity amount related to the current or the voltage which varies, depending on the variations in the plurality of element states. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

電圧駆動型の半導体装置の駆動方法に関する。   The present invention relates to a method for driving a voltage-driven semiconductor device.

絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor：以下IGBTと称す)や、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、あるいは、ＭＯＳＧＴＯ(MOS Gate Turn-off Thyristor）等の電圧駆動型半導体素子は、電流駆動型半導体素子に比べて駆動電力が小さく、駆動回路を簡単にできるため、電源やインバータ等の分野に急速に広まっている。   Voltage-driven semiconductor elements such as Insulated Gate Bipolar Transistor (hereinafter referred to as IGBT), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or MOSGTO (MOS Gate Turn-off Thyristor) are current-driven. Since the driving power is smaller than that of a semiconductor element and the driving circuit can be simplified, it is rapidly spreading to fields such as power supplies and inverters.

その駆動方法は、ゲート抵抗に着目すると、従来固定で制御されていたが、例えば特開平９−４６２０１号公報にて開示されているように、ターンオン損失低減とターンオン時の主電流の時間変化率ｄｉ／ｄｔを低減する目的で、ターンオン動作中の複数の素子状態においてゲート抵抗を好適な値に変化させて制御する方法が開示されている。   The driving method has been conventionally controlled by focusing on the gate resistance. However, as disclosed in, for example, Japanese Patent Laid-Open No. 9-46201, the turn-on loss is reduced and the main current changes with time during turn-on. In order to reduce di / dt, a method of controlling the gate resistance by changing it to a suitable value in a plurality of element states during the turn-on operation is disclosed.

図８に従来の駆動回路の一例を示した。   FIG. 8 shows an example of a conventional driving circuit.

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。   In this figure, only the IGBT to be driven is displayed, and the configuration related to the load connected to the IGBT, the turn-off control, and other IGBT devices are omitted.

本従来例の駆動装置は、入力オン信号Ｖｉｎに従ってＩＧＢＴ１を駆動するもので、２個の駆動回路２，３と、駆動回路２，３とＩＧＢＴ１のゲートにそれぞれ接続するゲート抵抗４とゲート抵抗５と、各駆動回路の動作を切り換え制御する制御回路６とを有する。   The driving device of this conventional example drives the IGBT 1 according to the input ON signal Vin, and includes two driving circuits 2 and 3, and a gate resistor 4 and a gate resistor 5 connected to the driving circuits 2 and 3 and the gate of the IGBT 1, respectively. And a control circuit 6 for switching and controlling the operation of each drive circuit.

ここでゲート抵抗４の抵抗値Ｒａは、ゲート抵抗５の抵抗値Ｒｂよりも大きいものとする。   Here, it is assumed that the resistance value Ra of the gate resistor 4 is larger than the resistance value Rb of the gate resistor 5.

また制御回路６は、ＩＧＢＴ１のゲート電圧と予め定められた基準電圧Ｖｒｅｆとを比較するコンパレータ１０１と、コンパレータ１０１の出力と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０２と、コンパレータ１０１の出力をインバータ１０３により反転した信号と入力信号Ｖｉｎとを入力とするＮＡＮＤゲート１０４とから構成される。   The control circuit 6 also compares the comparator 101 that compares the gate voltage of the IGBT 1 with a predetermined reference voltage Vref, the NAND gate 102 that receives the output of the comparator 101 and the input signal Vin, and the output of the comparator 101 as an inverter. The NAND gate 104 receives the signal inverted by the signal 103 and the input signal Vin.

次に本従来例の動作を詳細に説明する。   Next, the operation of this conventional example will be described in detail.

本従来例では制御回路６でＩＧＢＴ１のゲート電圧レベルを検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。   In this conventional example, the control circuit 6 detects the gate voltage level of the IGBT 1 and determines the timing for switching between the drive circuit 2 and the drive circuit 3.

オン信号Ｖｉｎが入力され、かつＩＧＢＴ１のゲート電圧が基準電圧Ｖｒｅｆより低い期間ではコンパレータ１０１の出力はＬｏｗレベルである。   During the period when the ON signal Vin is input and the gate voltage of the IGBT 1 is lower than the reference voltage Vref, the output of the comparator 101 is at the low level.

このためＮＡＮＤゲート１０４から駆動回路２のｎｐｎトランジスタＱ３にオフ信号が伝わり駆動回路２が動作し、ゲート抵抗４を通してＩＧＢＴ１にゲート電流が供給される。   For this reason, an OFF signal is transmitted from the NAND gate 104 to the npn transistor Q3 of the drive circuit 2, the drive circuit 2 operates, and a gate current is supplied to the IGBT 1 through the gate resistor 4.

その後ＩＧＢＴ１のゲート電圧が上昇し予め定められたコンパレータ１０１の基準電圧Ｖｒｅｆを超えると、コンパレータ１０１の出力はＨｉｇｈレベルになりＮＡＮＤゲート１０４の出力がＨｉｇｈレベルになって駆動回路２が停止するとともに、ＮＡＮＤゲート１０２の出力がＬｏｗレベルになって駆動回路３が動作し、ゲート抵抗５を通してIGBT1にゲート電流が供給される。   After that, when the gate voltage of the IGBT 1 rises and exceeds the predetermined reference voltage Vref of the comparator 101, the output of the comparator 101 becomes high level, the output of the NAND gate 104 becomes high level, and the drive circuit 2 stops, The output of the NAND gate 102 becomes low level, the drive circuit 3 operates, and a gate current is supplied to the IGBT 1 through the gate resistor 5.

このようにしてＩＧＢＴ１の実効ゲート抵抗は大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。   In this way, the effective gate resistance of the IGBT 1 is switched from the large resistance value Ra to the small resistance value Rb.

特開平９−４６２０１号公報JP-A-9-46201

ゲート駆動波形のミラー電圧およびミラー期間の長さは、各素子によって異なる値であり同じ型式の素子であってもばらつきがある上、周辺回路の回路定数や実装方法，使用温度等の周辺環境によっても影響を受ける。   The mirror voltage of the gate drive waveform and the length of the mirror period are different for each element, and even for the same type of element, there are variations, and depending on the peripheral environment such as circuit constants, mounting method, and operating temperature of the peripheral circuit Is also affected.

またコンパレータ１０１の基準電圧Ｖｒｅｆも使用温度等の周辺環境条件等によって変化する。   Further, the reference voltage Vref of the comparator 101 also changes depending on the ambient environmental conditions such as the operating temperature.

したがって駆動回路を切り換えるタイミングを予め定める際には余裕度を大きく確保しなければならず、十分な損失低減を実現するのが困難であるという問題があった。   Therefore, when the timing for switching the drive circuit is determined in advance, a large margin must be secured, and there is a problem that it is difficult to realize sufficient loss reduction.

また駆動回路切り換えのタイミングを予め定めるためにはシミュレーションなどによる予備検討だけでは不十分であり、実際に使用する主素子を用いた最終段階での実装状態で実験する必要があり、条件設定に多大な時間と費用が必要であった。   Preliminary studies such as simulation are not enough to predetermine the timing for switching the drive circuit, and it is necessary to conduct experiments in the final stage using the main elements that are actually used. Time and money were required.

上記課題を解決するために、本発明は、電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、前記状態の変化のタイミングを、前記複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。   In order to solve the above-described problems, the present invention provides a method for driving a semiconductor device including a voltage-driven power semiconductor element, wherein a driving voltage applied to the gate of the semiconductor element is a plurality of driving voltages applied during the switching operation of the semiconductor element. The timing of change of the state is determined by detecting the rate of change of electric quantity such as current and voltage that changes according to the change of the plurality of element states. It is characterized by.

以上述べたとおり本発明によれば、従来予め回路定数を定めなければならなかったために余裕度を大きくとって最適に駆動することができなかったものを、駆動対象となる電圧駆動型半導体素子がどのような特性であろうとも、またどのような実装状況，使用温度等の環境条件であろうとも、最適に駆動することが可能となる。   As described above, according to the present invention, the voltage-driven semiconductor element to be driven is the one that has not been able to be optimally driven with a large margin because the circuit constants had to be determined in advance. Whatever the characteristics, and whatever mounting conditions, environmental conditions such as operating temperature, it is possible to drive optimally.

すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を微分回路等により検出することによって、素子によらず最適に動作させることが可能となった。   That is, by detecting the amount of electricity that changes according to the state in the switching operation, for example, the time change rate of the gate voltage, using a differentiating circuit or the like, it becomes possible to operate optimally regardless of the element.

本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動方法は、半導体素子のゲートに印加する駆動電圧を前期半導体素子のスイッチング動作中における複数の素子状態に応じて適宜変化させるものであり、状態の変化のタイミングを、複数の素子状態の変化に応じて変化する電流，電圧などの電気量の変化率を検出することによって決定することを特徴とする。   In a driving method of a semiconductor device including a voltage-driven power semiconductor element in an embodiment of the present invention, a driving voltage applied to the gate of the semiconductor element is appropriately set according to a plurality of element states during the switching operation of the semiconductor element in the previous period. The state change timing is determined by detecting the rate of change in the amount of electricity such as current and voltage that changes according to the change in the plurality of element states.

本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法は半導体素子のゲートに印加する駆動電圧は、予め定められた電圧を複数の駆動回路に印加し該複数の駆動回路とゲートとを接続する複数のゲート抵抗を通してゲートに印加され、半導体素子のスイッチング動作中における複数の素子状態に応じて適宜実効ゲート抵抗値を変化させて制御するものであり、実効ゲート抵抗値を変化させるタイミングを、複数の素子状態の変化に応じて変化する電流，電圧等の電気量の変化率を検出することによって決定することを特徴とする。   In a driving method of a semiconductor device including a voltage-driven semiconductor element according to an embodiment of the present invention, a driving voltage applied to a gate of a semiconductor element is determined by applying a predetermined voltage to a plurality of driving circuits. It is applied to the gate through a plurality of gate resistors that connect the gate, and is controlled by changing the effective gate resistance appropriately according to the multiple element states during the switching operation of the semiconductor element. The timing is determined by detecting the rate of change in the amount of electricity such as current and voltage that changes in response to changes in a plurality of element states.

本発明の実施例における電圧駆動型半導体素子を備えた半導体装置の駆動方法はまた上記課題を解決するために、半導体素子のゲート電圧の変化率を検出した信号で変化のタイミングを決定することを特徴とする。   According to an embodiment of the present invention, a method for driving a semiconductor device including a voltage-driven semiconductor element includes determining a change timing based on a signal that detects a change rate of a gate voltage of the semiconductor element in order to solve the above-described problem. Features.

上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、半導体素子のゲートに印加する駆動電圧を生成する複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜変化させる制御回路とを有することを特徴とする。   In order to solve the above problems, a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element in an embodiment of the present invention includes a plurality of driving circuits for generating a driving voltage applied to the gate of the semiconductor element, and the semiconductor element And a control circuit that appropriately changes a driving circuit to be operated based on an output of the detection device. And

上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、予め定められた電圧を供給するための電源と、半導体素子のゲートに接続される複数のゲート抵抗と、該複数のゲート抵抗を各々有効にする複数の駆動回路と、半導体素子のスイッチング動作中における複数の素子状態に応じて変化する電気量の変化率を検出する装置と、当該検出装置の出力に基づいて、動作させる駆動回路を適宜切り換える制御回路とを有することを特徴とする半導体装置の駆動装置。   In order to solve the above-described problems, a driving apparatus for a semiconductor device including a voltage-driven power semiconductor element in an embodiment of the present invention is connected to a power source for supplying a predetermined voltage and a gate of the semiconductor element. A plurality of gate resistors, a plurality of drive circuits each enabling the plurality of gate resistors, and a device for detecting a change rate of an electric quantity that changes according to a plurality of element states during a switching operation of the semiconductor element; A drive device for a semiconductor device, comprising: a control circuit that appropriately switches a drive circuit to be operated based on an output of the detection device.

さらに、上記課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が半導体素子のゲート電圧を入力して検出することを特徴とする。   Furthermore, in order to solve the above-mentioned problem, the driving device of the semiconductor device having the voltage-driven power semiconductor element in the embodiment of the present invention is such that the device for detecting the rate of change of the electric quantity inputs the gate voltage of the semiconductor element. It is characterized by detecting.

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出する装置が論理レベルの信号を出力することを特徴とする。   In order to solve the problem, a driving device for a semiconductor device including a voltage-driven power semiconductor element according to an embodiment of the present invention is characterized in that the device for detecting the rate of change of electricity outputs a logic level signal. To do.

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定められた時間だけ計測するタイマー装置を有し、検出時点から予め定められた時間だけ経過した時点を駆動装置切り換えのタイミングとすることを特徴とする。   In order to solve the problem, a driving device for a semiconductor device including a voltage-driven power semiconductor element according to an embodiment of the present invention includes a timer device that measures a predetermined time from the time when the rate of change of electricity is detected. And the time when a predetermined time elapses from the detection time is used as the drive device switching timing.

課題を解決するため本発明の実施例における電圧駆動型の電力用半導体素子を備えた半導体装置の駆動装置は、電気量の変化率を検出した時点から予め定めた時間だけ継続して検出し続けることを検知するフィルタ装置を有し、各種検出時点から予め定めた時間だけ経過してフィルタ装置から出力が出された時点をタイミングとすることを特徴とする。   In order to solve the problem, the driving device of the semiconductor device including the voltage-driven power semiconductor element according to the embodiment of the present invention continuously detects the change rate of the electric quantity for a predetermined time continuously. And a timing when the output is output from the filter device after a predetermined time has elapsed from various detection times.

上記の特徴である駆動装置および方法によれば、駆動対象となる電圧駆動型半導体素子の特性やその実装状態に応じて最適に駆動することが可能となる。   According to the driving apparatus and method that are the above features, it is possible to optimally drive according to the characteristics of the voltage-driven semiconductor element to be driven and its mounting state.

すなわちスイッチング動作における状態に応じて変化する電気量、たとえばゲート電圧の時間変化率を検出し論理的な処理を行うことによって、素子の特性や実装状態によらず最適に動作させることが可能となる。   That is, by detecting the amount of electricity that changes according to the state in the switching operation, for example, the time rate of change of the gate voltage and performing logical processing, it becomes possible to operate optimally regardless of the element characteristics and mounting state. .

以下、本発明の実施の形態について図面を用いて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１に本発明の第１の実施の形態を示した。   FIG. 1 shows a first embodiment of the present invention.

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。   In this figure, only the IGBT to be driven is displayed, and the configuration related to the load connected to the IGBT, the turn-off control, and other IGBT devices are omitted.

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。   The driving apparatus according to the present embodiment includes a driving circuit 2 and a driving circuit 3, a resistor 4 and a resistor 5 that connect the driving circuit 2 and the driving circuit 3, and the gate of the IGBT 1, respectively, a gate power supply V, and each driving circuit. And a slope detection circuit 7 and a timer circuit 10 for transmitting the output of the slope detection circuit 7 to the subsequent stage after a predetermined time has elapsed.

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。   The slope detection circuit 7 has a change rate detection circuit 8 for detecting the time change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform.

ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。   However, the waveform shaping circuit 9 is not necessary if the output signal of the change rate detection circuit 8 is sufficient to be transmitted to the subsequent configuration of the slope detection circuit 7.

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。   The control circuit 6 has a logic circuit that receives the turn-on input signal Vin and the output of the slope detection circuit 7, determines the timing for switching the driving circuit, and switches the driving circuit 2 and the driving circuit 3 in accordance with the timing.

ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。   The resistance value Rb of the gate resistor 5 is set smaller than the resistance value Ra of the gate resistor 4.

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。   In this embodiment, the drive circuit is composed of a pMOS transistor, but any other device having a switch function may be used.

その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。   The configuration of other circuit blocks may be completely the same as the configuration shown in this embodiment as long as it has the same function.

次に本実施の形態の動作について図２を用いて詳細に説明する。   Next, the operation of the present embodiment will be described in detail with reference to FIG.

本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。   In the present embodiment, the time change rate of the gate voltage of the IGBT 1 is detected and the timing for switching between the drive circuit 2 and the drive circuit 3 is determined.

まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もLowレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。   First, when the ON signal Vin is input, the gate voltage of the IGBT 1 in the OFF state is constant, so that the output of the change rate detection circuit 8 is Low level and the output of the JK flip-flop 11 is also Low level. The output becomes a low level.

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。   As a result, the pMOS transistor Sa is turned on, the drive circuit 2 operates, and the gate resistance 4 having the resistance value Ra becomes effective.

これによってＩＧＢＴ１がターンオン動作に入り、図２（２）に示したようにゲート電圧が上昇し始める。   As a result, the IGBT 1 enters a turn-on operation, and the gate voltage starts to rise as shown in FIG.

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の変化率が検出され、出力波形は図２（３）に示したようになる。   The gate voltage is input to the change rate detection circuit 8, the change rate detection circuit 8 detects the change rate of the gate voltage, and the output waveform is as shown in FIG.

ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力をＨｉｇｈレベルにする。   Here, the switching of the drive circuit is performed during the mirror period in which the gate voltage is constant during the turn-on operation, and the output of the JK flip-flop 11 is set to the high level at the fall of the first pulse signal.

この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。   At this time, for the purpose of surely switching the drive circuit during the mirror period, the output of the slope detection circuit 7 is transmitted to the subsequent logic circuit by the timer circuit 10 after elapse of a predetermined time.

するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力が
Ｈｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位は
Ｌｏｗレベルとなり駆動回路３が起動して抵抗５が有効となる。 Then, since the output of the inverter 15 becomes low level, the output of the NAND gate 16 becomes high level, the drive circuit 2 is stopped, and the output of the JK flip-flop 11 is input to the NAND gate 14, so that the gate of the pMOS transistor Sb. The potential becomes low level, the drive circuit 3 is activated, and the resistor 5 is activated.

こうしてＩＧＢＴ１の実効ゲート抵抗は、ミラー期間中に大きな抵抗値Ｒａから小さな抵抗値Ｒｂに切り換えられる。   Thus, the effective gate resistance of the IGBT 1 is switched from a large resistance value Ra to a small resistance value Rb during the mirror period.

すなわちＩＧＢＴ１はターンオン初期には大きな抵抗値Ｒａを通して駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。   That is, the IGBT 1 is driven through a large resistance value Ra at the beginning of turn-on, so that the current rise becomes gentle, and even if there is a floating inductance such as wiring, the noise is suppressed to a low level, and the risk of malfunction or destruction is suppressed to a low level. A highly reliable driving device can be realized.

このような駆動方法を一般的にソフトスイッチングというが、ソフトスイッチングを実施するとノイズによる誤動作や破壊の危険を低減できる反面、スイッチング時間が長くなりスイッチング損失が増大していた。   Such a driving method is generally referred to as soft switching. However, when soft switching is performed, the risk of malfunction and destruction due to noise can be reduced, but switching time is increased and switching loss is increased.

しかし本実施の形態では大きなノイズが発生しない状態に至った段階で駆動回路を切り換え、ＩＧＢＴ１の有効なゲート抵抗を小さく変更するためスイッチング損失の増大のないソフトスイッチングを実現することができる。   However, in the present embodiment, the driving circuit is switched at a stage where a large noise is not generated, and the effective gate resistance of the IGBT 1 is changed to be small, so that soft switching without increasing switching loss can be realized.

ミラー電圧値やミラー期間の長さは主素子によって異なる上、同型式であってもばらつきが大きく、さらに周辺回路構成や実装状況，使用温度等の動作条件により変化するため、従来例における駆動回路の切り換えのタイミングは、試作実験等を実施した上で余裕度を大きくとり予め定められていた。   The mirror voltage value and the length of the mirror period vary depending on the main element, and even if it is the same type, the variation is large, and further changes depending on the operating conditions such as the peripheral circuit configuration, mounting status, and operating temperature. The switching timing was determined in advance with a large margin after a prototype experiment or the like.

つまり従来では用いられる主素子ごとに予め定められるタイミングを調整することが必要であったが、それに対し本実施の形態においては、ゲート電圧の時間変化率を検出することによりミラー期間を精度高く検出することができるため、主素子のミラー現象がどのような特性であっても何らの調整も不必要である。   In other words, in the past, it was necessary to adjust the timing determined in advance for each main element used, but in this embodiment, the mirror period is detected with high accuracy by detecting the time change rate of the gate voltage. Therefore, no adjustment is required regardless of the characteristics of the mirror phenomenon of the main element.

さらに本発明により従来必要以上に大きく設けなければならなかった余裕度を必要最低限に設定することが可能となり、従来ソフトスイッチングで問題となっていたスイッチング損失の増大を抑制することができるため特性的にも大きな改善効果が得られる。   Furthermore, according to the present invention, it is possible to set the margin that had to be provided larger than necessary in the past to the minimum necessary, and it is possible to suppress an increase in switching loss that has been a problem in conventional soft switching. A great improvement effect can be obtained.

さらにまた電圧駆動型半導体素子のミラー特性によらず最適な駆動回路の切り換えタイミングが得られるため、従来切り換えタイミングを設定するために行われていた試作実験等を省略することができ、従来よりも低損失，高信頼の装置を迅速に低価格で供給することが可能となる。   Furthermore, since the optimum drive circuit switching timing can be obtained regardless of the mirror characteristics of the voltage-driven semiconductor element, the prototype experiment or the like that has been performed to set the switching timing can be omitted. This makes it possible to supply low-loss, high-reliability equipment quickly and at a low price.

また切り換えタイミングを高精度にするために微調整機能を有している従来例もあったが、本発明によれば微調整のための構成は全く不要であり小型化，低コスト化のメリットも得られることになる。   In addition, there has been a conventional example that has a fine adjustment function in order to make the switching timing highly accurate. However, according to the present invention, a configuration for fine adjustment is not required at all, and there are advantages of downsizing and cost reduction. Will be obtained.

タイマー回路１０は本実施の形態ではスロープ検出回路７の後段に設けたが、ここに限らず同じ機能を維持できればどこに配置しても構わない。   Although the timer circuit 10 is provided in the subsequent stage of the slope detection circuit 7 in this embodiment, the timer circuit 10 is not limited to this and may be arranged anywhere as long as the same function can be maintained.

さらにタイマー回路１０はＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。   Furthermore, the timer circuit 10 may be provided with a filter function for detecting that the time change rate of the gate voltage of the IGBT 1 is within a predetermined reference for a certain period. In this case, the gate voltage of the IGBT 1 is a noise. Since it does not operate even if it vibrates due to other causes, higher reliability can be obtained.

また検出時点から実際の切り換え動作までに要する時間が、十分なものであれば本タイマー回路は特別設ける必要はない。   Further, if the time required from the detection time to the actual switching operation is sufficient, this timer circuit does not need to be specially provided.

また特にソフトスイッチングを行うときは変化率検出回路８の出力は小さくなるが、このような場合には変化率検出回路８内の抵抗成分，容量成分，インダクタンス成分の構成要素を調整することによって出力を調整することが可能であるが、更に精度高く制御するためにスロープ検出回路７には波形整形装置９を設けてもよい。   In particular, when soft switching is performed, the output of the change rate detection circuit 8 is small. In such a case, the output is obtained by adjusting the components of the resistance component, the capacitance component, and the inductance component in the change rate detection circuit 8. However, in order to control with higher accuracy, the slope detection circuit 7 may be provided with a waveform shaping device 9.

波形整形装置９は例えば、コンパレータやインバータ等既存の増幅回路等から構成すればよい。   The waveform shaping device 9 may be composed of, for example, an existing amplifier circuit such as a comparator or an inverter.

また本実施の形態においては実効ゲート抵抗値を変化させる際、駆動回路３を起動するとともに駆動回路２を停止したが、駆動回路２を停止することなく駆動回路３を起動しても実効ゲート抵抗値は、抵抗４と抵抗５の並列接続抵抗となるため、Ｒａから小さな抵抗値に変化することとなり、同様の効果を得ることができる。   In this embodiment, when the effective gate resistance value is changed, the drive circuit 3 is started and the drive circuit 2 is stopped. However, even if the drive circuit 3 is started without stopping the drive circuit 2, the effective gate resistance is Since the value is a parallel connection resistance of the resistor 4 and the resistor 5, the value changes from Ra to a small resistance value, and the same effect can be obtained.

なお本実施の形態および以降の実施の形態においてＪＫフリップフロップのＪ入力は
Ｈｉｇｈレベル、Ｋ入力はＬｏｗレベルに固定されているが図面上では省略されている。 In the present embodiment and the subsequent embodiments, the J input of the JK flip-flop is fixed at the high level and the K input is fixed at the low level, but is omitted in the drawing.

図３に本発明の第２の実施の形態を示した。   FIG. 3 shows a second embodiment of the present invention.

本図では駆動の対象となるＩＧＢＴのみが表示され、ＩＧＢＴに接続される負荷やターンオフ制御に関わる構成やその他のＩＧＢＴ装置の構成は省略されている。   In this figure, only the IGBT to be driven is displayed, and the configuration related to the load connected to the IGBT, the turn-off control, and other IGBT devices are omitted.

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４および抵抗５と、ゲート用電源Ｖと、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と、予め定められたある時間経過後に変化率検出回路８の出力を後段に伝えるタイマー回路１０とを有する。   The driving apparatus according to the present embodiment includes a driving circuit 2 and a driving circuit 3, a resistor 4 and a resistor 5 that connect the driving circuit 2 and the driving circuit 3, and the gate of the IGBT 1, respectively, a gate power supply V, and each driving circuit. A control circuit 6 that controls the operation of the above, a slope detection circuit 7, and a timer circuit 10 that transmits the output of the change rate detection circuit 8 to a subsequent stage after a predetermined time has elapsed.

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の変化率を検出するための変化率検出回路８と、変化率検出回路８の出力波形を整形する波形整形回路９とを有している。   The slope detection circuit 7 has a change rate detection circuit 8 for detecting the change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform of the change rate detection circuit 8.

ただし変化率検出回路８の出力波形がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は不必要である。   However, the waveform shaping circuit 9 is not necessary if the output waveform of the change rate detection circuit 8 is sufficient to be transmitted to the subsequent configuration of the slope detection circuit 7.

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。   The control circuit 6 has a logic circuit that receives the turn-on input signal Vin and the output of the slope detection circuit 7, determines the timing for switching the driving circuit, and switches the driving circuit 2 and the driving circuit 3 in accordance with the timing.

ゲート抵抗５の抵抗値Ｒｂは、ゲート抵抗４の抵抗値Ｒａよりも小さく設定される。   The resistance value Rb of the gate resistor 5 is set smaller than the resistance value Ra of the gate resistor 4.

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。   In this embodiment, the drive circuit is composed of a pMOS transistor, but any other device having a switch function may be used.

他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。   The structure of the other circuit blocks may be completely the same as the structure shown in this embodiment as long as it has the same function.

次に本実施の形態の動作について図４を用いて詳細に説明する。   Next, the operation of the present embodiment will be described in detail with reference to FIG.

本実施の形態では、本発明第１の実施の形態においてゲート抵抗を切り換えるタイミングはミラー期間であることが特徴であったのに対し、その時点でＩＧＢＴが安定したオン状態に至っていないことがありうるため駆動回路の切り換えをミラー期間終了後に行うように設定されている。   The present embodiment is characterized in that the gate resistance switching timing in the first embodiment of the present invention is the mirror period, but the IGBT may not be in a stable ON state at that time. Therefore, the drive circuit is set to be switched after the end of the mirror period.

すなわち、安定したオン状態に至る前にゲート抵抗が切り換わって小さな抵抗値になると、その瞬間にＩＧＢＴの主電流の立ち上がりが急峻になる。   That is, when the gate resistance is switched to a small resistance value before reaching a stable ON state, the rise of the main current of the IGBT becomes steep at that moment.

ＩＧＢＴの回路に浮遊インダクタンスＬが存在すると、その浮遊インダクタンスに流れる電流の時間変化によって生じる跳ね上がり電圧（Ｌ×ｄｉ／ｄｔ）も大きくなる。   When the stray inductance L exists in the IGBT circuit, the jump voltage (L × di / dt) generated by the time change of the current flowing through the stray inductance also increases.

従来の駆動回路においては、この跳ね上がり電圧による素子や装置の破壊、あるいは当該跳ね上がり電圧により生ずるノイズに起因して誤動作が発生する場合があるという危険が懸念される。   In a conventional drive circuit, there is a concern that there is a risk that malfunctions may occur due to destruction of elements or devices due to the jump voltage or noise generated by the jump voltage.

この懸念に対しては駆動回路の切り換えタイミングを、第１の実施の形態にて設定されていたミラー期間中ではなく、ミラー期間終了後に設定することにより対策することができる。   This concern can be countered by setting the drive circuit switching timing after the end of the mirror period, not during the mirror period set in the first embodiment.

すなわち図４（３）に示した２番目のパルスの立下りタイミングに駆動回路の切り換えを設定すればよい。   That is, the switching of the drive circuit may be set at the falling timing of the second pulse shown in FIG.

本実施の形態ではＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。   In the present embodiment, the time change rate of the gate voltage of the IGBT 1 is detected and the timing for switching between the drive circuit 2 and the drive circuit 3 is determined.

まずオン信号Ｖｉｎが入力されると、オフ状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでフリップフロップ１３の出力もＬｏｗレベルであるため、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。   First, when the ON signal Vin is input, the gate voltage of the IGBT 1 is constant in the OFF state, so that the output of the change rate detection circuit 8 is Low level and the output of the flip-flop 13 is also Low level. Becomes Low level.

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、抵抗値Ｒａのゲート抵抗４が有効となる。   As a result, the pMOS transistor Sa is turned on, the drive circuit 2 operates, and the gate resistance 4 having the resistance value Ra becomes effective.

これによってＩＧＢＴ１がターンオン動作に入り、図４（２）に示したようにゲート電圧が上昇し始める。   As a result, the IGBT 1 enters a turn-on operation, and the gate voltage starts to rise as shown in FIG.

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図４（３）に示したようになる。   The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the time change rate of the gate voltage, and after passing through the waveform shaping circuit 9, the output waveform of the slope detection circuit 7 is shown in FIG. As shown in

波形整形回路９については第１の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。   As with the first embodiment, the waveform shaping circuit 9 may be deleted if the output of the change rate detection circuit 8 is sufficient for the operation of the subsequent circuit configuration.

スロープ検出回路７の出力信号はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。   The output signal of the slope detection circuit 7 is input to the timer circuit 10 and the output signal of the slope detection circuit 7 is delayed by a predetermined time.

変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。   Since the change rate detection circuit 8 detects the end of the mirror period, the timer circuit 10 can reliably set the drive circuit switching timing after the end of the mirror period.

タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。   The timer circuit 10 may not be provided as long as this function is performed, and may be omitted if the delay time generated during propagation through various circuits is sufficient.

またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。   Further, a filter function may be provided for detecting that the time change rate of the gate voltage of the IGBT 1 is within a predetermined reference for a certain period. In this case, the gate voltage of the IGBT 1 is caused by noise or other causes. Since it does not operate even if it vibrates, higher reliability can be obtained.

タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ１１と
ＡＮＤゲート１２に入力される。 When the output of the timer circuit 10 is input to the control circuit 6, it is input to the JK flip-flop 11 and the AND gate 12.

ＪＫフリップフロップ１１の出力は図４（５）に示したようになり、これもＡＮＤゲート１２に入力されるため、ＲＳフリップフロップ１３の出力は図４（７）に示したようになり、ターンオン動作における２番目のスロープの始まりを検出することができる。   The output of the JK flip-flop 11 is as shown in FIG. 4 (5), and this is also input to the AND gate 12. Therefore, the output of the RS flip-flop 13 is as shown in FIG. The beginning of the second slope in motion can be detected.

すると入力信号Ｖｉｎとともに入力されるＮＡＮＤゲート１４および１６によって、駆動回路２が停止するとともに駆動回路３が起動してＩＧＢＴ１のゲート抵抗は抵抗４から抵抗５に切り換わり、有効な抵抗値は大きなＲａから小さなＲｂに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。   Then, the drive circuit 2 is stopped and the drive circuit 3 is activated by the NAND gates 14 and 16 that are input together with the input signal Vin, and the gate resistance of the IGBT 1 is switched from the resistance 4 to the resistance 5, and the effective resistance value is large. Therefore, the soft switching operation without increasing the switching loss can be realized with high reliability.

ここで駆動回路３を起動する際に駆動回路２を停止しなくとも、実効ゲート抵抗値は大きなＲａから、抵抗４と抵抗５の並列接続抵抗による小さな抵抗値に変化することになり、同様の効果を得ることができる。   Even if the drive circuit 2 is not stopped when starting the drive circuit 3 here, the effective gate resistance value changes from a large Ra to a small resistance value due to the parallel connection resistance of the resistors 4 and 5. An effect can be obtained.

本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１の実施の形態と同様に小型化，低価格化等の改善効果が得られる。   In the present embodiment, since the IGBT 1 is driven by a method of detecting the time change rate of the gate voltage of the IGBT 1, it is naturally possible to obtain an improvement effect such as downsizing and cost reduction as in the first embodiment. It is done.

次に本発明の第３の実施の形態を詳細に説明する。   Next, a third embodiment of the present invention will be described in detail.

本実施の形態は、第１および第２の実施の形態にて記述した、ＩＧＢＴ１のゲート電圧の変化率を検出することによるターンオンの高信頼性ソフトスイッチング機能に加えて、ＩＧＢＴ１のゲート電圧の時間変化率を検出することによって、ターンオフの高信頼性ソフトスイッチング機能を実現したものである。   In this embodiment, in addition to the turn-on high-reliability soft switching function by detecting the change rate of the gate voltage of the IGBT 1 described in the first and second embodiments, the time of the gate voltage of the IGBT 1 By detecting the rate of change, a highly reliable soft switching function of turn-off is realized.

すなわちＩＧＢＴ１のゲート抵抗値を大きくしてターンオフ動作をソフトスイッチングにするとノイズ発生が抑制される反面、ゲート抵抗値が大きいためターンオフ動作終盤からオフ状態において誤点弧の危険が増大する。   That is, if the gate resistance value of the IGBT 1 is increased and the turn-off operation is soft-switched, noise generation is suppressed. However, since the gate resistance value is large, the risk of false firing increases in the off state from the end of the turn-off operation.

この防止策として、ターンオフ動作におけるミラー期間終了後に、ＩＧＢＴ１のゲート抵抗を小さくするよう駆動回路を切り換える。   As a preventive measure, the drive circuit is switched to reduce the gate resistance of the IGBT 1 after the end of the mirror period in the turn-off operation.

本発明によればその切り換えのタイミングを例えばＩＧＢＴ１のゲート電圧の変化率を検出することによって最適に設定することが可能となる。   According to the present invention, the switching timing can be set optimally, for example, by detecting the change rate of the gate voltage of the IGBT 1.

図５に本発明の第３の実施の形態の構成を示した。   FIG. 5 shows the configuration of the third embodiment of the present invention.

図３に示した第２の実施の形態の構成に、駆動回路３２および駆動回路３３と、駆動回路３２，駆動回路３３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗３４および抵抗
３５と、ターンオフゲート用電源Ｖ′と、各駆動回路の動作を制御する制御回路３６とが付加された構成となっている。 The configuration of the second embodiment shown in FIG. 3 includes a drive circuit 32 and a drive circuit 33, a drive circuit 32, a resistor 34 and a resistor 35 that connect the drive circuit 33 and the gate of the IGBT 1, respectively, and a turn-off gate. A power supply V ′ and a control circuit 36 for controlling the operation of each drive circuit are added.

制御回路３６はスロープ検出回路７の出力と入力信号Ｖｉｎとがそれぞれインバータ
３０，３１によって反転して入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路３２と駆動回路３３とを切り換える論理回路を有する。 The control circuit 36 receives the output of the slope detection circuit 7 and the input signal Vin after being inverted by the inverters 30 and 31, respectively, determines the timing for switching the drive circuit, and according to the timing, the drive circuit 32, the drive circuit 33, A logic circuit for switching between.

ゲート抵抗３５の抵抗値Ｒｄは、ゲート抵抗３４の抵抗値Ｒｃよりも小さく設定される。   The resistance value Rd of the gate resistor 35 is set smaller than the resistance value Rc of the gate resistor 34.

また本実施の形態では駆動回路はｎＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。   In this embodiment, the drive circuit is composed of an nMOS transistor, but any other device having a switch function may be used.

他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構造と全く同一でなくても全く構わない。   The structure of the other circuit blocks may be completely the same as the structure shown in this embodiment as long as it has the same function.

次に本実施の形態の動作を図６を用いて詳細に説明する。   Next, the operation of the present embodiment will be described in detail with reference to FIG.

ターンオン動作に関しては本発明第２の実施の形態と全く同一であるため、ターンオフ動作についてのみ説明する。   Since the turn-on operation is exactly the same as that of the second embodiment of the present invention, only the turn-off operation will be described.

まず入力信号Ｖｉｎがオフ信号に切り換わると、オン状態でＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＲＳフリップフロップ４３の出力もＬｏｗレベルであるため、ＡＮＤゲート４６の出力がＨｉｇｈレベルとなる。   First, when the input signal Vin is switched to the OFF signal, the gate voltage of the IGBT 1 is constant in the ON state, so that the output of the change rate detection circuit 8 is low level and the output of the RS flip-flop 43 is also low level. The output of 46 becomes a high level.

その結果ｎＭＯＳトランジスタＳｃがオンして駆動回路３２が動作し、抵抗値Ｒｃのゲート抵抗３４が有効となる。   As a result, the nMOS transistor Sc is turned on to operate the drive circuit 32, and the gate resistor 34 having the resistance value Rc becomes effective.

これによってＩＧＢＴ１がターンオフ動作に入り、図６（２）に示したようにゲート電圧が下降し始める。   As a result, the IGBT 1 enters a turn-off operation, and the gate voltage starts to decrease as shown in FIG.

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出され、波形整形回路９を通過後スロープ検出回路７の出力波形は図６（３）に示したようになる。   The gate voltage is input to the change rate detection circuit 8, the change rate detection circuit 8 detects the time change rate of the gate voltage, and after passing through the waveform shaping circuit 9, the output waveform of the slope detection circuit 7 is shown in FIG. As shown in

波形整形回路９については第１および第２の実施の形態と同様、変化率検出回路８の出力が後段の回路構成の動作に十分であれば削除して構わない。   As with the first and second embodiments, the waveform shaping circuit 9 may be deleted if the output of the change rate detection circuit 8 is sufficient for the operation of the subsequent circuit configuration.

スロープ検出回路７の出力はタイマー回路１０に入力され予め定められた時間だけスロープ検出回路７の出力信号を遅らせられる。   The output of the slope detection circuit 7 is input to the timer circuit 10 and the output signal of the slope detection circuit 7 is delayed by a predetermined time.

変化率検出回路８によって検出されるのはミラー期間終了時点であるため、タイマー回路１０によって駆動回路切り換えのタイミングは確実にミラー期間終了の後に設定することができる。   Since the change rate detection circuit 8 detects the end of the mirror period, the timer circuit 10 can reliably set the drive circuit switching timing after the end of the mirror period.

タイマー回路１０はこの機能を果たせばこの場所でなくとも構わないし、種々の回路を伝播中に生ずる遅延時間で十分であれば特に設けなくても構わない。   The timer circuit 10 may not be provided as long as this function is performed, and may be omitted if the delay time generated during propagation through various circuits is sufficient.

またＩＧＢＴ１のゲート電圧の時間変化率が予め定められた基準内である状態がある期間継続することを検出するフィルタ機能を設けてもよく、この場合にはＩＧＢＴ１のゲート電圧がノイズその他の原因で振動しても動作しないため、さらに高い信頼性を得ることができる。   Further, a filter function may be provided for detecting that the time change rate of the gate voltage of the IGBT 1 is within a predetermined reference for a certain period. In this case, the gate voltage of the IGBT 1 is caused by noise or other causes. Since it does not operate even if it vibrates, higher reliability can be obtained.

タイマー回路１０の出力は制御回路６に入力されると、ＪＫフリップフロップ４１と
ＡＮＤゲート４２に入力される。 When the output of the timer circuit 10 is input to the control circuit 6, it is input to the JK flip-flop 41 and the AND gate 42.

ＪＫフリップフロップの出力は図６（５）に示したようになり、これもＡＮＤゲート
４２に入力されるため、ＲＳフリップフロップ４３の出力は図６（７）に示したようになり、ターンオフ動作における２番目のスロープの始まりを検出することができる。 The output of the JK flip-flop is as shown in FIG. 6 (5), and this is also input to the AND gate 42. Therefore, the output of the RS flip-flop 43 is as shown in FIG. The start of the second slope at can be detected.

すると入力信号Ｖｉｎとともに入力されるＡＮＤゲート４４および４６によって、駆動回路３２が停止するとともに駆動回路３３が起動してＩＧＢＴ１のゲート抵抗は抵抗３４から抵抗３５に切り換わり、有効な抵抗値は大きなＲｃから小さなＲｄに変化して、スイッチング損失の増大がないソフトスイッチング動作を高い信頼性で実現することができる。   Then, the AND gates 44 and 46 that are input together with the input signal Vin stop the driving circuit 32 and the driving circuit 33 is activated, so that the gate resistance of the IGBT 1 is switched from the resistance 34 to the resistance 35, and the effective resistance value is large Rc. Therefore, the soft switching operation without increasing the switching loss can be realized with high reliability.

本実施の形態でもＩＧＢＴ１のゲート電圧の時間変化率を検出する方式にてＩＧＢＴ１を駆動するため、当然のことながら第１および第２の実施の形態と同様に小型化，低価格化等の改善効果が得られる。   In the present embodiment as well, since the IGBT 1 is driven by a method of detecting the time change rate of the gate voltage of the IGBT 1, it is natural that improvements such as downsizing and cost reduction are achieved as in the first and second embodiments. An effect is obtained.

つぎに本発明の第４の実施の形態を図７を用いて詳細に説明する。   Next, a fourth embodiment of the present invention will be described in detail with reference to FIG.

本実施の形態の駆動装置は、駆動回路２および駆動回路３と、駆動回路２，駆動回路３とＩＧＢＴ１のゲートとをそれぞれ接続する抵抗４と、各駆動回路の動作を制御する制御回路６と、スロープ検出回路７と予め定められたある時間を経過後にスロープ検出回路７の出力を後段に伝えるタイマー回路１０とを有する。   The driving device of the present embodiment includes a driving circuit 2 and a driving circuit 3, a resistor 4 that connects the driving circuit 2 and the driving circuit 3, and the gate of the IGBT 1, and a control circuit 6 that controls the operation of each driving circuit. And a slope detection circuit 7 and a timer circuit 10 for transmitting the output of the slope detection circuit 7 to a subsequent stage after a predetermined time has elapsed.

スロープ検出回路７は、ＩＧＢＴ１のゲート電圧の時間変化率を検出するための変化率検出回路８と、その出力波形を整形する波形整形回路９とを有している。   The slope detection circuit 7 has a change rate detection circuit 8 for detecting the time change rate of the gate voltage of the IGBT 1 and a waveform shaping circuit 9 for shaping the output waveform.

ただし変化率検出回路８の出力信号がスロープ検出回路７の後段の構成に伝達されるに十分なものであれば、波形整形回路９は必要ない。   However, the waveform shaping circuit 9 is not necessary if the output signal of the change rate detection circuit 8 is sufficient to be transmitted to the subsequent configuration of the slope detection circuit 7.

制御回路６はターンオン入力信号Ｖｉｎとスロープ検出回路７の出力とが入力され、駆動回路を切り換えるタイミングを決定し、そのタイミングに応じて駆動回路２と駆動回路３とを切り換える論理回路を有する。   The control circuit 6 has a logic circuit that receives the turn-on input signal Vin and the output of the slope detection circuit 7, determines the timing for switching the driving circuit, and switches the driving circuit 2 and the driving circuit 3 in accordance with the timing.

駆動回路２の駆動電圧Ｖａは、駆動回路３の駆動電圧Ｖｂよりも低く設定される。   The drive voltage Va of the drive circuit 2 is set lower than the drive voltage Vb of the drive circuit 3.

また本実施の形態では駆動回路はｐＭＯＳトランジスタで構成されているが、それ以外の他のスイッチ機能を有する装置であってもまったく構わない。   In this embodiment, the drive circuit is composed of a pMOS transistor, but any other device having a switch function may be used.

その他の回路ブロックの構成についても同様の機能を有していれば、本実施の形態に示した構成と全く同一でなくても全く構わない。   The configuration of other circuit blocks may be completely the same as the configuration shown in this embodiment as long as it has the same function.

本実施の形態の動作については本発明第１の実施の形態とまったく同様の機構で駆動回路の切り換えが行われる。   As for the operation of the present embodiment, the drive circuit is switched by the same mechanism as that of the first embodiment of the present invention.

すなわちＩＧＢＴ１のゲート電圧の時間変化率を検出して駆動回路２と駆動回路３とを切り換えるタイミングを決定している。   That is, the timing for switching the drive circuit 2 and the drive circuit 3 is determined by detecting the time change rate of the gate voltage of the IGBT 1.

まずオン信号Ｖｉｎが入力されると、オフ状態でのＩＧＢＴ１のゲート電圧は一定であるため変化率検出回路８の出力はＬｏｗレベルでＪＫフリップフロップ１１の出力もLowレベルでとなり、ＮＡＮＤゲート１６の出力がＬｏｗレベルとなる。   First, when the ON signal Vin is input, the gate voltage of the IGBT 1 in the OFF state is constant, so that the output of the change rate detection circuit 8 is Low level and the output of the JK flip-flop 11 is also Low level. The output becomes a low level.

その結果ｐＭＯＳトランジスタＳａがオンして駆動回路２が動作し、ゲート駆動電圧
Ｖａが有効となる。 As a result, the pMOS transistor Sa is turned on, the drive circuit 2 operates, and the gate drive voltage Va becomes effective.

これによってＩＧＢＴ１がターンオン動作に入りゲート電圧が上昇し始める。   As a result, the IGBT 1 enters a turn-on operation, and the gate voltage starts to rise.

ゲート電圧は変化率検出回路８に入力されており、変化率検出回路８によってゲート電圧の時間変化率が検出される。   The gate voltage is input to the change rate detection circuit 8, and the change rate detection circuit 8 detects the time change rate of the gate voltage.

ここで駆動回路の切り換えはターンオン動作中にゲート電圧が一定となるミラー期間中に行われるようにするため、１番目のパルス信号立下り時にＪＫフリップフロップ１１の出力がＨｉｇｈレベルになる。   Here, since the switching of the drive circuit is performed during the mirror period in which the gate voltage is constant during the turn-on operation, the output of the JK flip-flop 11 becomes High level at the fall of the first pulse signal.

この時駆動回路の切り換えを確実にミラー期間中に行う目的で、タイマー回路１０によってスロープ検出回路７の出力が予め定められた時間だけ経過した後に後段の論理回路に伝達される。   At this time, for the purpose of surely switching the drive circuit during the mirror period, the output of the slope detection circuit 7 is transmitted to the subsequent logic circuit by the timer circuit 10 after elapse of a predetermined time.

するとインバータ１５の出力がＬｏｗレベルとなるのでＮＡＮＤゲート１６の出力が
Ｈｉｇｈレベルとなり、駆動回路２が停止するとともに、ＮＡＮＤゲート１４にはＪＫフリップフロップ１１の出力が入力されるためｐＭＯＳトランジスタＳｂのゲート電位は
Ｌｏｗレベルとなり駆動回路３が起動してゲート駆動電圧Ｖｂが有効となる。 Then, since the output of the inverter 15 becomes low level, the output of the NAND gate 16 becomes high level, the drive circuit 2 is stopped, and the output of the JK flip-flop 11 is input to the NAND gate 14, so that the gate of the pMOS transistor Sb. The potential becomes Low level, and the drive circuit 3 is activated to enable the gate drive voltage Vb.

こうしてＩＧＢＴ１の実効ゲート駆動電圧は、ミラー期間中に低い駆動電圧Ｖａから高い駆動電圧Ｖｂに切り換えられる。   Thus, the effective gate drive voltage of the IGBT 1 is switched from the low drive voltage Va to the high drive voltage Vb during the mirror period.

すなわちＩＧＢＴ１はターンオン初期には低い駆動電圧Ｖａによって駆動されるため電流立ち上がりが緩やかになり、配線等の浮遊インダクタンスが存在していてもノイズは小さく抑えられ、誤動作や破壊の危険が低く抑えられた信頼性の高い駆動装置を実現することができる。   That is, the IGBT 1 is driven by the low drive voltage Va at the beginning of turn-on, so that the current rise is gentle, and even if there is a floating inductance such as wiring, the noise is suppressed to a low level, and the risk of malfunction or destruction is suppressed to a low level. A highly reliable driving device can be realized.

本発明を適用した第１の実施の形態の構成図。The block diagram of 1st Embodiment to which this invention is applied. 本発明を適用した第１の実施の形態の各部における動作波形図。The operation | movement waveform diagram in each part of 1st Embodiment to which this invention is applied. 本発明を適用した第２の実施の形態の構成図。The block diagram of 2nd Embodiment to which this invention is applied. 本発明を適用した第２の実施の形態の各部における動作波形図。The operation | movement waveform diagram in each part of 2nd Embodiment to which this invention is applied. 本発明を適用した第３の実施の形態の構成図。The block diagram of 3rd Embodiment to which this invention is applied. 本発明を適用した第３の実施の形態の各部における動作波形図。The operation | movement waveform diagram in each part of 3rd Embodiment to which this invention is applied. 本発明を適用した第４の実施の形態の構成図。The block diagram of 4th Embodiment to which this invention is applied. 従来例の構成図。The block diagram of a prior art example.

符号の説明Explanation of symbols

１…ＩＧＢＴ、２，３，３２，３３…駆動回路、４，５，３４，３５…ゲート抵抗、
６，３６…制御回路、７…スロープ検出回路、８…微分回路又は変化率検出回路、９…波形整形回路、１０…タイマー回路、１１，４１…ＪＫフリップフロップ、１２，４２，
４４，４６…ＡＮＤゲート、１３，４３…ＲＳフリップフロップ、１４，１６…ＮＡＮＤゲート、１５，３０，３１，４５…インバータ。 DESCRIPTION OF SYMBOLS 1 ... IGBT, 2, 3, 32, 33 ... Drive circuit, 4, 5, 34, 35 ... Gate resistance,
6, 36 ... Control circuit, 7 ... Slope detection circuit, 8 ... Differentiation circuit or change rate detection circuit, 9 ... Waveform shaping circuit, 10 ... Timer circuit, 11, 41 ... JK flip-flop, 12, 42,
44, 46 ... AND gate, 13, 43 ... RS flip-flop, 14, 16 ... NAND gate, 15, 30, 31, 45 ... inverter.

Claims (5)

第１抵抗を介して、電力用半導体素子を駆動する第１駆動回路と、
前記第１抵抗より低い抵抗値を有する第２抵抗を介して、前記電力用半導体素子を駆動する第２駆動回路と、
前記電力用半導体素子のゲート電圧の時間変化率を検出するスロープ検出回路と、
前記スロープ検出回路からの出力信号に基づいて、前記第１駆動回路及び前記第２駆動回路の動作を制御する制御装置と、を有する電力用半導体素子の駆動装置であって、
前記制御装置は、前記電力用半導体素子のスイッチング動作時の初期において、前記第１駆動回路が前記電力用半導体素子を駆動するように制御し、
前記制御装置は、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。 A first drive circuit for driving the power semiconductor element via the first resistor;
A second driving circuit for driving the power semiconductor element via a second resistor having a resistance value lower than that of the first resistor;
A slope detection circuit for detecting a time change rate of the gate voltage of the power semiconductor element;
A control device for controlling operations of the first drive circuit and the second drive circuit based on an output signal from the slope detection circuit;
The control device controls the first drive circuit to drive the power semiconductor element in an initial stage of the switching operation of the power semiconductor element,
In the control device, the second drive circuit starts driving the power semiconductor element during a mirror period in which the gate voltage of the power semiconductor element is constant based on the output signal from the slope detection circuit. A power semiconductor device driving apparatus, characterized by being controlled to do so. 請求項１記載の電力用半導体素子の駆動装置において、
前記制御装置は、前記スロープ検出回路からの前記出力信号の１番目のパルス信号に基づいて、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。 In the drive device of the semiconductor element for electric power according to claim 1,
The control device controls the second drive circuit to start driving the power semiconductor element based on a first pulse signal of the output signal from the slope detection circuit. Semiconductor device drive device. 請求項２記載の電力用半導体素子の駆動装置において、
前記電力用半導体素子の駆動装置は、タイマー回路を有し、
前記タイマー回路は、前記スロープ検出回路からの前記出力信号を所定時間だけ遅延させた遅延信号を前記制御回路に出力することを特徴とする電力用半導体素子の駆動装置。 The drive device for a power semiconductor element according to claim 2,
The driving device for the power semiconductor element has a timer circuit,
The driving circuit for a power semiconductor device, wherein the timer circuit outputs a delay signal obtained by delaying the output signal from the slope detection circuit by a predetermined time to the control circuit. 請求項１乃至３のいずれか一に記載の電力用半導体素子の駆動装置において、
前記スロープ検出回路は、前記電力用半導体素子のゲート電圧の時間変化率を検出する変化率検出回路と、前記変化率検出回路からの出力信号の波形を調整する波形整形回路と、を有することを特徴とする電力用半導体素子の駆動装置。 In the drive device of the semiconductor element for electric power according to any one of claims 1 to 3,
The slope detection circuit includes a change rate detection circuit that detects a time change rate of the gate voltage of the power semiconductor element, and a waveform shaping circuit that adjusts a waveform of an output signal from the change rate detection circuit. A power semiconductor device drive device. 電力用半導体素子のターンオン時において、第１抵抗を介して、前記電力用半導体素子を駆動する第１駆動回路と、
前記ターンオン時において、前記第１抵抗より低い抵抗値を有する第２抵抗を介して、前記電力用半導体素子を駆動する第２駆動回路と、
前記電力用半導体素子のターンオフ時において、第３抵抗を介して、前記電力用半導体素子を駆動する第３駆動回路と、
前記ターンオフ時において、前記第３抵抗より低い抵抗値を有する第４抵抗を介して、前記電力用半導体素子を駆動する第４駆動回路と、
前記電力用半導体素子のゲート電圧の時間変化率を検出するスロープ検出回路と、
前記スロープ検出回路からの出力信号に基づいて、前記第１駆動回路及び前記第２駆動回路の動作を制御する第１制御装置と、
前記スロープ検出回路からの前記出力信号に基づいて、前記第３駆動回路及び前記第４駆動回路の動作を制御する第２制御装置と、を有する電力用半導体素子の駆動装置であって、
前記第１制御装置は、前記ターンオン時、前記電力用半導体素子のスイッチング動作時の初期において、前記第１駆動回路が前記電力用半導体素子を駆動するように制御し、
前記第１制御装置は、前記ターンオン時、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御し、
前記第２制御装置は、前記ターンオフ時、前記電力用半導体素子のスイッチング動作時の初期において、前記第３駆動回路が前記電力用半導体素子を駆動するように制御し、
前記第２制御装置は、前記ターンオフ時、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第４駆動回路が前記電力用半導体素子の駆動を開始するように制御することを特徴とする電力用半導体素子の駆動装置。 A first drive circuit for driving the power semiconductor element via a first resistor when the power semiconductor element is turned on;
A second driving circuit for driving the power semiconductor element through a second resistor having a resistance value lower than that of the first resistor at the time of turning on;
A third drive circuit for driving the power semiconductor element via a third resistor at the time of turning off the power semiconductor element;
A fourth drive circuit for driving the power semiconductor element through a fourth resistor having a lower resistance value than the third resistor at the turn-off time;
A slope detection circuit for detecting a time change rate of the gate voltage of the power semiconductor element;
A first control device for controlling operations of the first drive circuit and the second drive circuit based on an output signal from the slope detection circuit;
A power semiconductor element drive device comprising: a second control device that controls operations of the third drive circuit and the fourth drive circuit based on the output signal from the slope detection circuit;
The first control device controls the first drive circuit to drive the power semiconductor element at the initial time of the switching operation of the power semiconductor element at the turn-on;
In the first control device, at the time of turn-on, the second drive circuit is used for the power during a mirror period in which the gate voltage of the power semiconductor element is constant based on the output signal from the slope detection circuit. Control to start driving the semiconductor element,
The second control device controls the third drive circuit to drive the power semiconductor element at the initial stage of the switching operation of the power semiconductor element at the turn-off time,
In the second control device, at the time of turn-off, based on the output signal from the slope detection circuit, during the mirror period in which the gate voltage of the power semiconductor element is constant, the fourth drive circuit is used for the power. A drive device for a power semiconductor element, wherein the drive is controlled so as to start driving the semiconductor element.
JP2007024985A 2007-02-05 2007-02-05 Device for driving power semiconductor element Pending JP2007166655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007024985A JP2007166655A (en) 2007-02-05 2007-02-05 Device for driving power semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007024985A JP2007166655A (en) 2007-02-05 2007-02-05 Device for driving power semiconductor element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003041980A Division JP4023336B2 (en) 2003-02-14 2003-02-20 Method and apparatus for driving semiconductor device

Publications (1)

Publication Number Publication Date
JP2007166655A true JP2007166655A (en) 2007-06-28

Family

ID=38248939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007024985A Pending JP2007166655A (en) 2007-02-05 2007-02-05 Device for driving power semiconductor element

Country Status (1)

Country Link
JP (1) JP2007166655A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592853B2 (en) 2006-10-18 2009-09-22 Fuji Electric Device Technology Co., Ltd Drive circuit for insulated gate device
JP2009273071A (en) * 2008-05-12 2009-11-19 Hitachi Ltd Device and method of driving semiconductor device
US7859315B2 (en) 2007-12-06 2010-12-28 Fuji Electric Systems Co., Ltd. Driver circuit
WO2013038775A1 (en) * 2011-09-13 2013-03-21 三菱電機株式会社 Gate drive circuit for power semiconductor element, and method for driving power semiconductor element
DE102012223088A1 (en) 2012-02-17 2013-08-22 Mitsubishi Electric Corp. Power device control circuit and power device circuit
JP2014220059A (en) * 2013-05-07 2014-11-20 株式会社ダイヘン High-frequency power supply
US9490705B2 (en) 2014-03-06 2016-11-08 Mitsubishi Electric Corporation Inverter device and air conditioner
CN116667834A (en) * 2023-07-28 2023-08-29 深圳市格睿德电气有限公司 Driving circuit, relay driving circuit and thyristor driving circuit

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818423A (en) * 1994-06-29 1996-01-19 Fuji Electric Co Ltd Control circuit for semiconductor device
JPH0974344A (en) * 1995-09-04 1997-03-18 Fuji Electric Co Ltd Drive circuit for insulated gate semiconductor element
JPH10304650A (en) * 1997-04-22 1998-11-13 Toshiba Corp Gate drive circuit of voltage-driven switching device
JPH11262243A (en) * 1998-03-10 1999-09-24 Toshiba Corp Driving device for voltage-driven power element
JP2000059189A (en) * 1998-08-05 2000-02-25 Toshiba Corp Gate circuit
JP2000232347A (en) * 1999-02-08 2000-08-22 Toshiba Corp Gate circuit and gate circuit control method
JP2001045742A (en) * 1999-07-29 2001-02-16 Nissan Motor Co Ltd Power mos drive circuit
JP2002369495A (en) * 2001-06-12 2002-12-20 Nissan Motor Co Ltd Drive circuit for voltage-driven element
JP2002369553A (en) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd Gate drive circuit of semiconductor device for power
JP2003158868A (en) * 2001-11-16 2003-05-30 Nissan Motor Co Ltd Power semiconductor drive circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818423A (en) * 1994-06-29 1996-01-19 Fuji Electric Co Ltd Control circuit for semiconductor device
JPH0974344A (en) * 1995-09-04 1997-03-18 Fuji Electric Co Ltd Drive circuit for insulated gate semiconductor element
JPH10304650A (en) * 1997-04-22 1998-11-13 Toshiba Corp Gate drive circuit of voltage-driven switching device
JPH11262243A (en) * 1998-03-10 1999-09-24 Toshiba Corp Driving device for voltage-driven power element
JP2000059189A (en) * 1998-08-05 2000-02-25 Toshiba Corp Gate circuit
JP2000232347A (en) * 1999-02-08 2000-08-22 Toshiba Corp Gate circuit and gate circuit control method
JP2001045742A (en) * 1999-07-29 2001-02-16 Nissan Motor Co Ltd Power mos drive circuit
JP2002369553A (en) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd Gate drive circuit of semiconductor device for power
JP2002369495A (en) * 2001-06-12 2002-12-20 Nissan Motor Co Ltd Drive circuit for voltage-driven element
JP2003158868A (en) * 2001-11-16 2003-05-30 Nissan Motor Co Ltd Power semiconductor drive circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592853B2 (en) 2006-10-18 2009-09-22 Fuji Electric Device Technology Co., Ltd Drive circuit for insulated gate device
US7859315B2 (en) 2007-12-06 2010-12-28 Fuji Electric Systems Co., Ltd. Driver circuit
JP2009273071A (en) * 2008-05-12 2009-11-19 Hitachi Ltd Device and method of driving semiconductor device
WO2013038775A1 (en) * 2011-09-13 2013-03-21 三菱電機株式会社 Gate drive circuit for power semiconductor element, and method for driving power semiconductor element
DE102012223088A1 (en) 2012-02-17 2013-08-22 Mitsubishi Electric Corp. Power device control circuit and power device circuit
US9182772B2 (en) 2012-02-17 2015-11-10 Mitsubishi Electric Corporation Power device control circuit and power device circuit
JP2014220059A (en) * 2013-05-07 2014-11-20 株式会社ダイヘン High-frequency power supply
US9490705B2 (en) 2014-03-06 2016-11-08 Mitsubishi Electric Corporation Inverter device and air conditioner
CN116667834A (en) * 2023-07-28 2023-08-29 深圳市格睿德电气有限公司 Driving circuit, relay driving circuit and thyristor driving circuit
CN116667834B (en) * 2023-07-28 2024-04-19 深圳市格睿德电气有限公司 Driving circuit, relay driving circuit and thyristor driving circuit

Similar Documents

Publication Publication Date Title
JP4023336B2 (en) Method and apparatus for driving semiconductor device
JP2007166655A (en) Device for driving power semiconductor element
JP6882976B2 (en) Switching control circuit
US8305122B2 (en) Laser diode driver
US9182772B2 (en) Power device control circuit and power device circuit
KR100392799B1 (en) Predriver circuit for high current loads
US7969237B2 (en) Semiconductor integrated circuit device
JP4735429B2 (en) Load drive device
JP2004253582A (en) Method and apparatus for driving semiconductor device
JP2018157617A (en) Gate potential controller
JP6355775B2 (en) Gate driver and switching method
KR100942972B1 (en) Output driver
JP2023063081A (en) Switching circuit, dc/dc converter, and control circuit for the same
JP2017028649A (en) Semiconductor integrated circuit
US9712148B2 (en) Switching device driving apparatus
CN105553236A (en) Drive circuit
JP5447575B2 (en) Drive device
JP5870876B2 (en) Driving device for switching element
KR100723526B1 (en) Short current controllable output driver
JP2018207276A (en) Gate drive circuit
JP5369987B2 (en) Gate drive circuit
JP4124363B2 (en) PWM output circuit
JP2005073423A (en) Motor driving device
JP2007116228A (en) Inductive load drive and driving method
KR100238231B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727