JP2005073423A - モータ駆動装置 - Google Patents
モータ駆動装置 Download PDFInfo
- Publication number
- JP2005073423A JP2005073423A JP2003301384A JP2003301384A JP2005073423A JP 2005073423 A JP2005073423 A JP 2005073423A JP 2003301384 A JP2003301384 A JP 2003301384A JP 2003301384 A JP2003301384 A JP 2003301384A JP 2005073423 A JP2005073423 A JP 2005073423A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- signal
- low
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】出力電圧の切り替わり時に発生の不要輻射ノイズを低減し、かつ出力電圧が切り替わった後、出力段スイッチング素子を短時間で低ON抵抗動作させる。
【解決手段】出力電圧が「H」から「L」に切り替わるタイミングでは、低駆動力の低出力バッファ11のみを駆動させ、出力電圧が切り替わった後に高出力バッファ12によって急峻に出力段スイッチング素子9のゲート電圧を上昇させる。また、出力電圧が「L」から「H」に切り替わるタイミングでは、低駆動力の低出力バッファ11と高駆動力の高出力バッファ12によって出力段スイッチング素子9のゲート電圧を急峻に減少させ、出力電圧VOが切り替わった後には高駆動力の高出力バッファ12をオフし、低駆動力の低出力バッファ11のみで出力段スイッチング素子9を駆動する。これにより、出力電圧の切り替わり時の不要輻射ノイズを低減し、かつ出力段スイッチング素子9を高効率で駆動させる。
【選択図】 図1
【解決手段】出力電圧が「H」から「L」に切り替わるタイミングでは、低駆動力の低出力バッファ11のみを駆動させ、出力電圧が切り替わった後に高出力バッファ12によって急峻に出力段スイッチング素子9のゲート電圧を上昇させる。また、出力電圧が「L」から「H」に切り替わるタイミングでは、低駆動力の低出力バッファ11と高駆動力の高出力バッファ12によって出力段スイッチング素子9のゲート電圧を急峻に減少させ、出力電圧VOが切り替わった後には高駆動力の高出力バッファ12をオフし、低駆動力の低出力バッファ11のみで出力段スイッチング素子9を駆動する。これにより、出力電圧の切り替わり時の不要輻射ノイズを低減し、かつ出力段スイッチング素子9を高効率で駆動させる。
【選択図】 図1
Description
本発明は、モータに上側アーム素子あるいは下側アーム素子のスイッチング素子を有し、スイッチング素子を制御してモータを駆動するモータ駆動装置に関するものである。
従来、スイッチング電源、モータ制御用インバータなどの省電力化を実現させるための制御方式として、PWM(Pulse Width Modulation)法がある。この方式は、モータのコイルに接続された上側アーム素子(上側のスイッチング素子)あるいは下側アーム素子(下側のスイッチング素子)を高速スイッチング動作させることによりなされる。
前記スイッチング素子がPWM動作した時に発生する発熱を抑えた低損失なPWM駆動ICを実現させるためには、スイッチング素子への入力電流を大きくすれば良いが、スイッチング素子への入力電流が大きすぎた場合、出力電圧の切り替わり時に発生する不要輻射ノイズの問題が引き起こされる場合がある。
図7は下側アーム素子のスイッチング素子を駆動するモータ駆動装置の部分回路の例である(特許文献1を参照)。図7において、第1入力信号はPチャネルMOSトランジスタ1のゲートに入力され、PチャネルMOSトランジスタ1のドレインには抵抗2に一端が接続される。また、抵抗2の他端には抵抗3が接続され、抵抗2と抵抗3の直列接続点にはNチャネルMOSトランジスタである出力段スイッチング素子9のゲートが接続され、さらに出力段スイッチング素子9のドレインには一端が電源に接続されたコイル10の他端が接続される。
一方、第2入力信号はPチャネルMOSトランジスタ4のゲートに入力され、PチャネルMOSトランジスタ4のドレインには抵抗5の一端が接続される。また、抵抗5の他端には抵抗6が接続され、抵抗5と抵抗6の直列接続点にはNチャネルMOSトランジスタ7のゲートが接続される。NチャネルMOSトランジスタ7のドレインには抵抗8の一端が接続され、抵抗8の他端は抵抗2と抵抗3の直列接続点に接続される。
図7に示す回路において、出力電圧VOが切り替わる時のタイミングチャートを図8に示す。図8に示すように、第1入力信号と第2入力信号にはPチャネルMOSトランジスタ1とPチャネルMOSトランジスタ4が同時にONしないよう、デッドタイムTが付けられる。
第1入力信号が「H」から「L」に切り替わるとPチャネルMOSトランジスタ1がONし、抵抗2と出力段スイッチング素子9の入力容量との時定数に応じたチャージ電流によって出力段スイッチング素子9のゲート容量はチャージされ、ゲート電圧VGは上昇する。そして、出力段スイッチング素子9のミラー容量チャージ区間において、出力電圧VOの「H」から「L」に切り替わりが生じる。この時点で第2入力信号は「H」のため、PチャネルMOSトランジスタ4はOFFしており、出力電圧VOの「H」から「L」切り替わりに対して影響を及ぼさない。
次に第1入力信号が「L」から「H」に切り替わると、PチャネルMOSトランジスタ1はOFFし、抵抗3と出力段スイッチング素子9の入力容量との時定数に応じたディスチャージ電流によってゲート電圧は下降する。そして、出力段スイッチング素子9入力のミラー容量ディスチャージが行われる際に出力電圧VOは「L」から「H」に切り替わる。
出力電圧VOが切り替わった後に第2入力信号は「H」から「L」に切り替わり、PチャネルMOSトランジスタ4がONし、抵抗5,6の抵抗分割電圧が入力されたNチャネルMOSトランジスタ7はONする。NチャネルMOSトランジスタ7がONすることにより、出力段スイッチング素子9がOFF状態での出力電圧VOが変化することによる出力段スイッチング素子9のON誤動作は抑えられる。
特開昭61−66588号公報
このような図7の回路において、出力電圧VOの「H」から「L」切り替わり時間が短く、それを原因とした不要輻射ノイズが問題となった場合には、抵抗2の抵抗値を大きくすることによって不要輻射ノイズの対策がなされる。また、出力電圧VOの「L」から「H」の切り替わり時間が短く、それを原因とした不要輻射ノイズが問題となった場合には、抵抗8の抵抗値を大きくすることで不要輻射ノイズの対策がなされる。このような、抵抗2および抵抗8の抵抗値を大きくし、出力電圧VO切り替わり時に発生する不要輻射ノイズ対策を実施した時のタイミングチャートを図9に示す。
第1入力信号が「H」から「L」に切り替わるとPチャネルMOSトランジスタ1がONし、抵抗2と出力段スイッチング素子9の入力容量との時定数に応じた電流によって出力段スイッチング素子9の入力容量はチャージされ、出力段スイッチング素子9のゲート電圧VGは緩やかに上昇する。抵抗2の抵抗値は大きく、チャージ電流は小さいために出力段スイッチング素子9のミラー容量をチャージする時間は長くなり、よって出力電圧VOの「H」から「L」切り替わりは緩やかになる。
出力電圧VOが「H」から「L」に切り替わった後においても出力段スイッチング素子9のゲート電圧VGの上昇は抑えられ、出力段スイッチング素子9が低ON抵抗動作せず、出力段スイッチング素子9の発熱が問題となる。
次に、第1入力信号が「L」から「H」に切り替わるとPチャネルMOSトランジスタ1はOFFし、抵抗3と出力段スイッチング素子9の入力容量の時定数に応じた電流により出力段スイッチング素子9の入力容量はディスチャージされ、出力段スイッチング素子9のゲート電圧は下降する。抵抗8の抵抗値は大きく、ディスチャージ電流は小さいため、出力段スイッチング素子9のゲート電圧の下降は抑えられ、出力段スイッチング素子9が出力電圧の切り替わりにおいて発生する出力段スイッチング素子9が発熱するという問題があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、出力電圧の切り替わり時に発生する不要輻射ノイズを十分に低減し、かつ出力電圧が切り替わった後には、出力段スイッチング素子を短時間で低ON抵抗動作させるモータ駆動装置を提供することを目的とする。
この目的を達成するために、本発明に係る請求項1に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、入力信号を受けて予め設定された時間だけ入力信号を遅延させる遅延回路と、入力信号と遅延回路の信号出力を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えた構成によって、回路規模を増大させることなく、出力電圧の切り替わり時に発生する不要輻射ノイズを低減させ、かつ出力電圧が切り替わった後には、出力段のスイッチング素子を短時間で低ON抵抗動作させることができる。
また、請求項2に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、外部または内部基準電圧とスイッチング素子の出力電圧との比較を行う出力電圧コンパレータと、入力信号と出力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、入力信号と論理回路からの論理信号を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えた構成によって、出力段のスイッチング素子のサイズに関係なく出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ON抵抗動作させることができる。
また、請求項3に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、外部または内部基準電圧とスイッチング素子の入力電圧との比較を行う入力電圧コンパレータと、入力信号と入力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、入力信号と論理回路からの論理信号を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えた構成によって、出力段のスイッチング素子のサイズに関係なく完全に出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ON抵抗動作させることができる。
以上説明したように、本発明によれば、出力段のスイッチング素子を動作させた時に発生する不要輻射ノイズを抑え、かつ効率的なスイッチング素子の動作ができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態1におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図1に示すように、本実施の形態1の駆動回路は、入力信号を受けて低駆動力で出力段スイッチング素子9を駆動する低出力バッファ11と、遅延回路15の信号出力と入力信号を受けた制御回路16の制御信号により高駆動力で出力段スイッチング素子9を駆動する高出力バッファ12とにより構成される。
図1において、高出力バッファ12はPチャネルMOSトランジスタ13とNチャネルMOSトランジスタ14が高位電源と低位電源との間に接続されるよう構成され、その中点は出力段スイッチング素子9のゲートに接続されるよう構成される。また、遅延回路15は入力信号より遅れて制御回路16へ信号を出力する機能を有し、その遅延時間は、入力信号が「L」から「H」の場合には低出力バッファ11が出力段スイッチング素子9を駆動させた時に出力電圧VOが「H」から「L」に切り替わるのに要する時間よりも長い時間が設定され、入力信号が「H」から「L」の場合には、低出力バッファ11および高出力バッファ12で出力段スイッチング素子9を駆動させた時に出力電圧VOが「L」から「H」に切り替わり始める時間よりも短い時間が設定される。
そして、制御回路16は否定論理積ゲートのNANDゲート17,19と反転ゲート18を備えて構成され、NANDゲート17は高出力バッファ12のPチャネルMOSトランジスタ13を制御し、入力信号と遅延回路15の反転信号が入力されるNANDゲート19は、高出力バッファ12のNチャネルMOSトランジスタ14を制御する。
また、図2には図1に示す回路において、出力電圧VOが「H」から「L」、および「L」から「H」に切り替わる時のタイミングチャートを示す。
いま、入力信号の「L」から「H」への切り替わり信号は低出力バッファ11、遅延回路15および制御回路16に入力され、低出力バッファ11は出力段スイッチング素子9を低駆動力で駆動する。このとき遅延回路15によって、入力信号「L」から「H」の切り替わり時には、制御回路16のPチャネルMOSトランジスタ13へのイネーブル信号を出力しない。そして出力段スイッチング素子9のミラー容量チャージ時間は低駆動力の低出力バッファ11のみでなされ、その時の出力段スイッチング素子9へのミラー容量チャージ時間は長くなることにより出力電圧VOは「H」から「L」へ緩やかに切り替わる。
出力電圧VOが「H」から「L」に切り替わった後、遅延回路15は制御回路16にPチャネルMOSトランジスタ13へイネーブル信号を出力し、高出力バッファ12は高駆動力で出力段スイッチング素子9のゲート容量チャージを実施する。このことにより出力段スイッチング素子9のゲート電圧VGは急峻に上昇し、出力段スイッチング素子9は短時間で低ON抵抗動作される。
次に、入力信号が「H」から「L」への切り替わる場合について説明する。入力信号の「H」から「L」への切り替わりの直後において、遅延回路15は制御回路16へ高出力バッファ12のNチャネルMOSトランジスタ14へのイネーブル信号を出力し、出力段スイッチング素子9の入力容量ディスチャージは低出力バッファ11と高出力バッファ12のNチャネルMOSトランジスタ14とによって同時に行われる。このことにより、高電圧であった出力段スイッチング素子9のゲート電圧VGは急峻に減少するが、遅延回路15は出力段スイッチング素子9のミラー容量ディスチャージが始まるよりも短い時間で制御回路16へ高出力バッファ12のNチャネルMOSトランジスタ14のオフ信号を出力する。そして、出力段スイッチング素子9のミラー容量ディスチャージが行われる際には低出力バッファ11が動作し、出力電圧VOは「L」から「H」へ緩やかに切り替わる。
以上のことから、本実施の形態1によれば、回路規模を増大させることなく、出力電圧の切り替わり時に発生する不要輻射ノイズを低減させ、かつ出力電圧が切り替わった後には、出力段のスイッチング素子を短時間で低ON抵抗動作させることができる。
図3は本発明の実施の形態2におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図3に示すように、本実施の形態2の駆動回路は、入力信号を受けて低駆動力でNチャネルMOSトランジスタの出力段スイッチング素子9を駆動する低出力バッファ11と、出力電圧が所定の出力レベルに達したことを検出して信号を出力するコンパレータ21と、入力信号とコンパレータ21の信号を受け、制御回路16へ論理信号を出力する否定論理和ゲートのNORゲート20と、制御回路16の信号出力を受けて、高駆動力で出力段スイッチング素子9を駆動する高出力バッファ12により構成される。
図3の高出力バッファ12は、PチャネルMOSトランジスタ13とNチャネルMOSトランジスタ14が高位電源と低位電源との間に接続され、その中点は出力段スイッチング素子9のゲートに接続される。制御回路16はNANDゲート17、19と反転ゲート18を備えて構成され、制御回路16には入力信号とコンパレータ21の信号出力が入力される。
また、図4には図3に示す回路において、出力電圧VOが「H」から「L」、および「L」から「H」に切り替わる時のタイミングチャートを示す。
入力信号の「L」から「H」への切り替わり信号は低出力バッファ11、NORゲート20および制御回路16に入力され、低出力バッファ11は低駆動力で出力段スイッチング素子9の入力容量をチャージする。入力信号が「L」から「H」に切り替わった直後の出力電圧VOはコンパレータ21の閾値電圧(Vth1)よりも大きいため、コンパレータ21からの信号を受けたNORゲート20は、制御回路16を介して高出力バッファ12へのイネーブル信号となる信号を出力しない(図4のVD参照)。出力段スイッチング素子9のゲートのミラー容量チャージは低駆動力の低出力バッファ11のみでなされ、低出力バッファ11のみで出力段スイッチング素子9を駆動させた場合のミラー容量チャージ時間は長くなり、出力電圧VOは「H」から「L」へ緩やかに切り替わる。
さらに、出力電圧VOがコンパレータ21の閾値電圧よりも小さくなった場合、コンパレータ21はNORゲート20へ信号を出力し、NORゲート20の出力により制御回路16から高出力バッファ12のPチャネルMOSトランジスタ13へのイネーブル信号を出力する。そして高出力バッファ12のPチャネルMOS13は出力段スイッチング素子9のゲート電圧VGを急峻に上昇させ、出力段スイッチング素子9は短時間で低ON抵抗動作される。
次に入力信号の「H」から「L」への切り替わり時について説明する。入力信号「H」から「L」切り替わり信号は低出力バッファ11、NORゲート20、および制御回路16に入力される。入力信号が「H」から「L」に切り替わった直後の出力電圧VOはコンパレータ21の閾値電圧よりも小さく、前記コンパレータ21の出力を受けたNORゲート20は、制御回路16に高出力バッファ12のNチャネルMOSトランジスタ14へのイネーブル信号を出力して、低出力バッファ11と高出力バッファ12は、出力段スイッチング素子9の入力容量のディスチャージを同時に行う。
出力段スイッチング素子9のゲート電圧VGを急峻に下降させる。出力段スイッチング素子9のミラー容量ディスチャージが始まり、出力電圧VOがコンパレータ21の閾値電圧以下になると、その信号を受けたNORゲート20は、制御回路16を介して高出力バッファ12のNチャネルMOSトランジスタ14へのオフ信号を出力する。高出力バッファ12のNチャネルMOSトランジスタ14がオフした後の出力段スイッチング素子9のミラー容量ディスチャージは低出力バッファ11のみで行われ、出力電圧VOは「L」から「H」へ緩やかに切り替わる。
以上のことから、本実施の形態2によれば、出力段のスイッチング素子のサイズに関係なく出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ON抵抗動作させることができる。
図5は本発明の実施の形態3におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図5に示すように、本実施の形態3の駆動回路は、入力信号を受けて低駆動力でNチャネルMOSトランジスタの出力段スイッチング素子9を駆動する低出力バッファ11と、出力段スイッチング素子9の入力電圧が基準電圧発生回路22の出力値に達したことを検出するコンパレータ21と、入力信号とコンパレータ21の信号を受け、制御回路16へ論理信号を出力するNORゲート20と、制御回路16の信号出力を受けて、高駆動力で出力段スイッチング素子9を駆動する高出力バッファ12により構成される。
コンパレータ21への基準電圧は、電流源23と出力段スイッチング素子9の1/NサイズであるNチャネルMOSトランジスタ24により構成された基準電圧発生回路22により発生させる。また、NORゲート20はコンパレータ21の信号出力を受け、制御回路16へ信号を出力する。
また、図6には図5に示す回路において、出力電圧VOが「H」から「L」、および「L」から「H」に切り替わる時のタイミングチャートを示す。
入力信号の「L」から「H」への切り替わり信号は、低出力バッファ11、NORゲート20、および制御回路16に入力され、低出力バッファ11は低駆動力で出力段スイッチング素子9の入力容量をチャージする。そして、入力信号が「L」から「H」に切り替わった直後の出力段スイッチング素子9のゲート電圧は基準電圧発生回路22で発生したコンパレータ21の閾値電圧(Vth2)よりも小さく、NORゲート20は制御回路16を介して高出力バッファ12のPチャネルMOSトランジスタ13へのイネーブル信号となる信号を出力しない(図6のVE参照)。このことにより、出力段スイッチング素子9のミラー容量チャージは低駆動力の低出力バッファ11のみでなされ、ミラー容量チャージ時間は長くなることより出力電圧VOは「H」から「L」へ緩やかに切り替わる。
低出力バッファ11の入力容量チャージにより、出力段スイッチング素子9のゲート電圧VGが基準電圧発生回路22で発生した閾値電圧よりも大きくなった場合、コンパレータ21からの出力を受けたNORゲート20は制御回路16へ高出力バッファ12のPチャネルMOSトランジスタ13へのイネーブル信号となる信号を出力し、高出力バッファ12は出力段スイッチング素子9のゲート電圧VGを急峻に上昇させる。そのことにより、出力電圧VOが「H」から「L」に切り替わった後において、出力段スイッチング素子9は短時間で低ON抵抗動作される。
次に、入力信号が「H」から「L」切り替わりる場合について説明する。入力信号の「H」から「L」への切り替わり信号は低出力バッファ11、NORゲート20および制御回路16に入力される。入力信号が「H」から「L」に切り替わった直後の出力段スイッチング素子9のゲート電圧VGは、基準電圧発生回路22で発生したコンパレータ21の閾値電圧よりも大きく、コンパレータ21の出力を受けたNORゲート20は、制御回路16へ高出力バッファ12のNチャネルMOSトランジスタ14へのイネーブル信号を出力する。
そして、高出力バッファ12と低出力バッファ11は、出力段スイッチング素子9への入力容量のディスチャージを同時に行い、出力段スイッチング素子9のゲート電圧VGは急峻に下降する。さらに、出力段スイッチング素子9のゲート電圧VGが、基準電圧発生回路22で発生した閾値電圧以下になると、コンパレータ21の出力を受けたNORゲート20は制御回路16に高出力バッファ12のNチャネルMOSトランジスタ14へのオフ信号を出力する。これにより高出力バッファ12のNチャネルMOSトランジスタ14がオフした後の出力段スイッチング素子9のミラー容量ディスチャージは低出力バッファ11のみでなされ、よって出力電圧VOは「L」から「H」へ緩やかに切り替わる。
以上のことから、本実施の形態3によれば、出力段のスイッチング素子のサイズに関係なく完全に出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ON抵抗動作させることができる。
本発明に係るモータ駆動装置は、出力段スイッチング素子を動作させた時に発生する不要輻射ノイズを抑え、かつ効率的なスイッチング素子を制御してモータを駆動するモータ駆動装置に用いて有用である。
1,4,13 PチャネルMOSトランジスタ
2,3,5,6,8 抵抗
7,14,24 NチャネルMOSトランジスタ
9 出力段スイッチング素子
10 コイル
11 低出力バッファ
12 高出力バッファ
15 遅延回路
16 制御回路
17,19 NANDゲート
18 反転ゲート
20 NORゲート
21 コンパレータ
22 基準電圧発生回路
23 電流源
2,3,5,6,8 抵抗
7,14,24 NチャネルMOSトランジスタ
9 出力段スイッチング素子
10 コイル
11 低出力バッファ
12 高出力バッファ
15 遅延回路
16 制御回路
17,19 NANDゲート
18 反転ゲート
20 NORゲート
21 コンパレータ
22 基準電圧発生回路
23 電流源
Claims (3)
- モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、
前記入力信号を受けて予め設定された時間だけ入力信号を遅延させる遅延回路と、
前記入力信号と前記遅延回路の信号出力を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。 - モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、
外部または内部基準電圧と前記スイッチング素子の出力電圧との比較を行う出力電圧コンパレータと、
前記入力信号と前記出力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、
前記入力信号と前記論理回路からの論理信号を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。 - モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う低出力バッファと、
外部または内部基準電圧と前記スイッチング素子の入力電圧との比較を行う入力電圧コンパレータと、
前記入力信号と前記入力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、
前記入力信号と前記論理回路からの論理信号を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ,ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301384A JP2005073423A (ja) | 2003-08-26 | 2003-08-26 | モータ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301384A JP2005073423A (ja) | 2003-08-26 | 2003-08-26 | モータ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005073423A true JP2005073423A (ja) | 2005-03-17 |
Family
ID=34406025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003301384A Pending JP2005073423A (ja) | 2003-08-26 | 2003-08-26 | モータ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005073423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008029059A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 半導体装置の駆動回路 |
JP2010528575A (ja) * | 2007-05-21 | 2010-08-19 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 電力損失が低減されたmosfetゲートドライブ |
JP2019083684A (ja) * | 2013-11-15 | 2019-05-30 | 日本テキサス・インスツルメンツ合同会社 | デプリーションモードトランジスタとエンハンスメントモードトランジスタとを制御するための回路要素 |
CN113765466A (zh) * | 2021-09-17 | 2021-12-07 | 苏州汇川联合动力***有限公司 | 过压保护电路、过压保护方法及电机控制器 |
-
2003
- 2003-08-26 JP JP2003301384A patent/JP2005073423A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008029059A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 半導体装置の駆動回路 |
JP2010528575A (ja) * | 2007-05-21 | 2010-08-19 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 電力損失が低減されたmosfetゲートドライブ |
JP2019083684A (ja) * | 2013-11-15 | 2019-05-30 | 日本テキサス・インスツルメンツ合同会社 | デプリーションモードトランジスタとエンハンスメントモードトランジスタとを制御するための回路要素 |
JP2020167935A (ja) * | 2013-11-15 | 2020-10-08 | 日本テキサス・インスツルメンツ合同会社 | デプリーションモードトランジスタを制御するための方法及び回路要素 |
JP2022023075A (ja) * | 2013-11-15 | 2022-02-07 | テキサス インスツルメンツ インコーポレイテッド | デプリーションモードトランジスタを制御するための方法及び回路要素 |
CN113765466A (zh) * | 2021-09-17 | 2021-12-07 | 苏州汇川联合动力***有限公司 | 过压保护电路、过压保护方法及电机控制器 |
CN113765466B (zh) * | 2021-09-17 | 2024-05-24 | 苏州汇川联合动力***股份有限公司 | 过压保护电路、过压保护方法及电机控制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100641862B1 (ko) | 반도체장치 | |
US7839198B2 (en) | Semiconductor integrated device | |
KR101900722B1 (ko) | 파워 모스 트랜지스터의 게이트 구동회로 | |
US7301376B2 (en) | Control circuit and method for driving a half-bridge circuit | |
JP4023336B2 (ja) | 半導体装置の駆動方法および装置 | |
US7667524B2 (en) | Driver circuit and method with reduced DI/DT and having delay compensation | |
JP4317825B2 (ja) | インバータ装置 | |
US20110241738A1 (en) | Switching device driving unit and semiconductor apparatus | |
US7368952B2 (en) | Output buffer circuit | |
TWI637380B (zh) | 一種實現閘極驅動電路的系統和方法 | |
JP2007174134A (ja) | 高速ゲート駆動回路 | |
WO2008050267A2 (en) | Power amplifier | |
JP4909684B2 (ja) | 半導体装置 | |
JP2007501544A (ja) | 半導体スイッチの高周波制御 | |
JPH11197602A (ja) | ピエゾ駆動回路 | |
JP2007166655A (ja) | 電力用半導体素子の駆動装置 | |
US7088151B1 (en) | High voltage gate driver using a low voltage multi-level current pulse translator | |
JP2005073423A (ja) | モータ駆動装置 | |
KR20170110538A (ko) | 레벨 시프트 회로 | |
JP2002271145A (ja) | 半導体集積回路装置 | |
CN110277899B (zh) | 脉宽调变控制器及第三态电压产生方法 | |
JP2009219017A (ja) | 負荷制御装置、及びその入力パルスの生成方法 | |
JP5794195B2 (ja) | ゲート駆動回路 | |
JP7513061B2 (ja) | ゲート駆動回路及び半導体装置 | |
JP2005218068A (ja) | 半導体スイッチング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |