JP2014220059A

JP2014220059A - 高周波電源

Info

Publication number: JP2014220059A
Application number: JP2013097368A
Authority: JP
Inventors: 小谷　弘幸; Hiroyuki Kotani; 弘幸小谷; 達也池成; Tatsuya Ikenari
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 2013-05-07
Filing date: 2013-05-07
Publication date: 2014-11-20

Abstract

【課題】高周波電源が負荷に出力を開始する時のオーバーシュートや出力を停止する時の振動の発生を抑制する。
【解決手段】高周波電源１は高周波信号発生回路３１ａ，３２ａで互いにレベルの反転した高周波信号ｖ₁，ｖ₂を発生し、乗算回路３１ｂ，３２ｂで高周波信号ｖ₁，ｖ₂とパルス信号Ｓ_Cとを乗算して高周波信号ｖ₁，ｖ₂がパルス信号Ｓ_Cの周期でパルス出力される高周波信号ｖ_P1，ｖ_P2を生成する。そして、高周波信号ｖ_P1，ｖ_P2に基づきドライブ信号ｖ_P1，ｖ_P2を生成してパワーアンプ２を駆動することにより、パワーアンプ２から高周波信号ｖ₁を増幅した高周波信号ｖ_outをプラズマ処理装置７にパルス出力する。パルス信号Ｓ_Cの各パルスの波形を台形にすることにより、プラズマ処理装置７に出力される高周波信号ｖ_outの出力開始時の包絡線レベルを漸増させ、出力停止時の包絡線レベルを漸減させる。
【選択図】図１

Description

本発明は、プラズマ処理システムに用いられる高周波電源に関する。

プラズマ処理システムは、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をプラズマ処理装置のチャンバー内に封入し、そのチャンバー内の一対の電極に高周波電源から高周波電力を供給して放電させ、その放電によりガスのプラズマを発生させて被加工物に薄膜形成処理やエッチング処理を行うシステムである。

プラズマ処理システムでは、プラズマ処理の開始から終了までの期間にプラズマ処理装置のチャンバー内のプラズマ状態や被加工物の状態が変化するため、プラズマ処理装置のインピーダンスはプラズマ処理中に変動する。このため、高周波電源からプラズマ処理装置に高周波電力を効率良く供給するため、プラズマ処理システムでは、図５に示すように、一般に高周波電源Ｇとプラズマ処理装置ＰＬとの間にインピーダンス整合装置ＩＭを設け、プラズマ処理を開始すると、インピーダンス整合装置ＩＭによって自動的に高周波電源Ｇとプラズマ処理装置ＰＬとのインピーダンス整合を行う構成となっている。

プラズマ処理用の高周波電源Ｇとして、例えば、特開２０１０−２６３４５２号公報に示されるように、高周波信号をパルス出力する高周波電源が知られている。

図６は、高周波信号をパルス出力する高周波電源の回路構成の一例を示す図である。

同図に示す高周波電源１００は、例えば、Ｄ級パワーアンプからなるパワーアンプ１０２と、パワーアンプ１０２における高周波信号の増幅量と当該高周波信号のパルス出力を制御する制御部１０１と、パワーアンプ１０２に駆動電圧を供給する可変直流電源１０３と、パワーアンプ１０２から出力される矩形波の高周波信号（電圧信号と電流信号）に含まれるスイッチングノイズを除去して正弦波の高周波信号を負荷２００に出力するローパスフィルタ１０４と、フィルタ回路１０４から負荷２００に出力される高周波電力（進行波電力）を検出し、制御部１０１にフィードバックする電力検出部１０５を含む。

パワーアンプ１０２は電源端子と接地点との間に接続された、一対の半導体スイッチ素子を直列に接続したスイッチング回路を含み、電源端子に可変直流電源１０３から出力される直流電源Ｖ_dcが供給される。一対の半導体スイッチ素子には、例えば、Ｎチャネル型のＦＥＴ（Field effect transistor）が用いられる。両ＦＥＴのゲートには制御部１０１から互にレベルの反転した高周波のドライブ信号Ｓ_D1とドライブ信号Ｓ_D2が入力され、両ＦＥＴの接続点からドライブ信号Ｓ_D1（高周波信号）のレベルを可変直流電源１０３から供給される駆動電圧Ｖ_dcで増幅した高周波信号Ｖが出力され、その高周波信号Ｖはトランスを介してローパスフィルタ１０４に出力される。

制御部１０１は、一対の高周波信号発生回路１０１ａ，１０１ｂ、一対の乗算回路１０１ｃ，１０１ｄ及び一対のドライブ信号生成回路１０１ｅ，１０１ｆを含む。高周波信号発生回路１０１ａ、乗算回路１０１ｃ及びドライブ信号生成回路１０１ｅは、パワーアンプ１０２内の一方のＦＥＴに対するドライブ信号Ｓ_D1を生成し、そのドライブ信号Ｓ_D1で一方のＦＥＴの駆動を制御するドライブ回路を構成し、高周波信号発生回路１０１ｂ、乗算回路１０１ｄ及びドライブ信号生成回路１０１ｆは、他方のＦＥＴに対するドライブ信号Ｓ_D2を生成し、そのドライブ信号Ｓ_D2で他方のＦＥＴの駆動を制御するするドライブ回路を構成している。

高周波信号発生回路１０１ａ，１０１ｂは、同一回路で構成され、それぞれ所定の周波数（後述する図７，図８の例では、１３．５６［ＭＨｚ］）の高周波電圧ｖ₁，ｖ₂を発生する。乗算回路１０１ｃ，１０１ｄは、同一回路で構成され、それぞれ高周波電圧ｖ₁，ｖ₂に対して外部入力されるパルス信号Ｓ_cを乗算する処理を行って当該高周波電圧ｖ₁，ｖ₂をパルス出力させる信号を生成する。ドライブ信号生成回路１０１ｅ，１０１ｆは、同一回路で構成され、それぞれ乗算回路１０１ｃ，１０１ｄからパスル出力される高周波電圧ｖ₁，ｖ₂をＦＥＴの駆動可能なレベルに増幅してドライブ信号Ｓ_D1，Ｓ_D2を生成する。

また、制御部１０１は、パルスレベル制御部１０１ｇとＤＣ電圧制御部１０１ｈを含む。パルスレベル制御部１０１ｇは、電力検出部１０５で検出される進行波電力の大きさ（レベル）が外部入力されるフィードバック制御の目標値になるようにレベル制御値を生成し、ＤＣ電圧制御部１０１ｈは、パルスレベル制御部１０１ｇで生成されたレベル制御値に基づいて可変直流電源１０３の出力電圧Ｖ_dcを制御する。

可変直流電源１０３は、例えば、ＤＣ−ＤＣコンバータで構成され、ＤＣ電圧制御部１０１ｈから入力される駆動制御信号によってＤＣ−ＤＣコンバータの変換動作を制御することにより、商用電源から生成される直流電圧を直流電圧Ｖ_dcに変換する。

高周波電源１００は、上記の構成により、所定レベルの高周波信号（高周波電流と高周波電圧）をその周波数よりも低い周波数で負荷２００にパルス出力する。

特開２０１０−２６３４５２号公報

プラズマ処理装置ＰＬでは、高周波電源Ｇから高周波電力が供給されると、放電によりプラズマが発生するが、プラズマ発生前とプラズマ発生後で急激にインピーダンス（以下、「負荷インピーダンス」という。）が変化し、プラズマ発生後もプラズマ状態や被加工物の状態の変化により負荷インピーダンスは変動する。

プラズマ発生前はインピーダンス整合装置ＩＭがインピーダンス整合動作をしていないので、高周波電源Ｇとプラズマ処理装置ＰＬは不整合状態である。高周波電源Ｇが高周波電力の出力を開始し、それと同時にインピーダンス整合装置ＩＭがインピーダンス整合動作を開始すると、整合動作開始時は高周波電源Ｇとプラズマ処理装置ＰＬは不整合状態であるから、高周波電力はインピーダンス整合装置ＩＭでほぼ全反射される。

インピーダンス整合装置ＩＭのインピーダンス整合動作によって不整合状態が改善され、プラズマ処理装置ＰＬに高周波電力が供給されると、プラズマが発生するようになるが、プラズマ発生直後はプラズマが不安定であるので、不整合状態が継続する。従って、プラズマが安定してから高周波電源Ｇとプラズマ処理装置ＰＬはインピーダンス整合状態に移行する。

その後は、プラズマ状態や被加工物の状態の変動により負荷インピーダンスが変動するのに応じてインピーダンス整合装置ＩＭが自動的に追尾してインピーダンス整合動作を行うが、プラズマ処理中に負荷インピーダンスが急変した時にはその直後にインピーダンスの不整合状態が生じる。

高周波電源Ｇとして図６に示す高周波電源１００を用いた場合、プラズマ処理の開始時は高周波電源１００とプラズマ処理装置ＰＬとがインピーダンス不整合状態であるため、プラズマ処理装置ＰＬに供給される高周波電圧ｖ_outや高周波電流ｉ_outのパルス出力の立ち上がりにオーバーシュートやリンギングが発生することがある。

図７は、図６に示す回路構成で負荷２００を５０Ω（特性インピーダンス）の抵抗負荷として高周波電源１００から負荷２００に高周波電力をパルス出力した場合の当該高周波電源１００内の各部の出力波形をシミュレーションした結果を示す図である。また、図８は、図６に示す回路構成で負荷２００を抵抗Ｒ、インダクタＬ及びキャパシタＣを直列に接続したＬＣＲ負荷として高周波電源１００から負荷２００に高周波電力をパルス出力した場合の当該高周波電源１００内の各部の出力波形をシミュレーションした結果を示す図である。シミュレーションの条件は、高周波の周波数がプラズマ処理用に規定されている１３．５６［ＭＨｚ］であり、パルス信号Ｓ_cのパルス周波数は５０［ｋＨｚ］である。

図７，図８の（ａ），（ｂ），（ｃ）は、それぞれ一方のＦＥＴのゲートに入力されるドライブ信号Ｓ_D1、一方のＦＥＴのドレイン‐ソース間の電圧ｖ_D-S、ローパスフィルタ１０４から出力される高周波電圧ｖ_outの波形であり、縦軸の電圧レベルの単位は［Ｖ］、横軸の時間の単位は［μ秒／ｄｉｖ］である。一方、（ｄ）は、ローパスフィルタ１０４から出力される高周波電圧ｖ_outの波形であるが、横軸の時間の単位を［１０μ秒／ｄｉｖ］に縮小し、パルス出力の全体波形が分かるようにしたものであり、（ｅ）は、（ｄ）と同様の時間軸（横軸）のスケールでパルス信号Ｓ_cの波形を示したものである。

図８に示されるように、負荷をＬＣＲ負荷とした場合は、高周波電圧ｖ_outのパルス出力の立ち上がり時にオーバーシュートが発生し、パルス出力の立ち下り時に振動しながら減衰する現象が発生するが、負荷のインピーダンスを抵抗のみとした場合は、図７に示されるように、パルス出力の立ち上がり時のオーバーシュートも立ち下り時の振動現象も発生しないことが分かる。そして、これらのシミュレーション結果から、パルス信号がローレベルからハイレベルに変化するときやハイレベルからローレベルに変化するときに、ローパスフィルタのインダクタ、キャパシタと、負荷の抵抗成分Ｒ、インダクタンス成分Ｌ、キャパシタンス成分Ｃとにより過渡振動が発生し、この過渡振動によってパルス出力の立ち上がり時のオーバーシュートや立ち下がり時の振動現象が発生すると考えられる。

プラズマ処理装置ＰＬに供給される高周波電圧ｖ_outのパルス出力の立ち上がり時にオーバーシュートやリンギングが発生したり、パルス出力の立ち下がり時に長い振動現象が発生したりすると、それによってプラズマ処理装置ＰＬ内のウェハや基板等が損傷したり、プラズマ処理の制御に悪影響を与える虞があり、オーバーシュートや振動現象の発生を抑制することが要望される。

パルス出力の立ち上がり時のオーバーシュートや立ち下がり時の長い振動の発生を抑制する方法として、例えば、高周波電源の高周波信号のパルス出力に同期して当該高周波電源の出力部に抵抗分を接続することにより制動機能を増加させる方法が考えられる。この方法は、抵抗とスイッチング素子の直列回路を高周波電源のローパスフィルタ等の出力部に接続し、パルス信号のオン期間に同期してスイッチング素子をオン動作させることにより高周波電源から高周波信号が出力される期間に出力部に抵抗を付加する制御をすることにより実現することができる。

しかしながら、この方法は、高周波電源の出力部に抵抗とスイッチング素子の直列回路を追加するとともに、パルス信号に同期してスイッチング素子のオン・オフ動作を制御するという構成が必要になるため、部品の増加とコストの増加を招くという不都合がある。

本発明は、上記の課題に鑑みてなされたものであって、従来のパワーアンプを用いた高周波電力をパルス出力する高周波電源において、制動用の抵抗とスイッチング素子の直列回路を追加することなく、パルス出力の立ち上がり時のオーバーシュートや立ち下がり時の長い振動の発生を抑制することができる高周波電源を提供することを目的とする。

本発明の第１の側面で提供される高周波電源は、所定のレベルの高周波信号を発生する高周波信号発生手段と、前記高周波信号発生手段が発生した高周波信号を当該高周波信号よりも低周波のパルス信号に基づいて当該パルス信号のハイレベル期間にだけ繰り返しパルス出力する出力制御手段と、前記出力制御手段からパルス出力される高周波信号を増幅して負荷に出力する増幅手段と、を備えた高周波電源において、前記出力制御手段から前記増幅手段にパルス出力される前記高周波信号の包絡線レベルの波形を、前記パルス信号のレベルがローレベルからハイレベルに立ち上がる時から第１の時間が経過するまでの間に前記包絡線レベルがゼロレベルから前記所定のレベルまで漸増する波形に制御する信号レベル制御手段を備えたことを特徴とする（請求項１）。

上記の高周波電源において、前記信号レベル制御手段は、更に、前記高周波信号の包絡線レベルの波形を前記パルス信号のレベルがハイレベルからローレベルに立ち下がる時から第２の時間が経過するまでの間に前記包絡線レベルが前記所定のレベルからゼロレベルに漸減する波形に制御するとよい（請求項２）。

上記の高周波電源において、前記信号レベル制御手段は、レベルの立ち上がり時から前記第１の時間が経過するまでの間にゼロレベルから前記所定のレベルまで直線的に上昇し、レベルの立ち下がり時から前記第２の時間が経過するまでの間に前記所定のレベルからゼロレベルまで直線的にレベルが下降する台形状の波形を有するパルス信号を生成するパルス信号生成手段と、前記高周波信号発生手段で発生された前記高周波信号と前記パルス信号生成手段で生成された前記パルス信号との乗算処理をして前記高周波信号の包絡線レベルの波形を台形状の波形にする信号乗算手段と、を含むとよい（請求項３）。

上記の高周波電源において、前記増幅手段は、前記信号レベル制御手段で包絡線レベルの波形が台形状の波形にされた前記高周波信号に基づいてスイッチング回路のオン・オフ駆動が制御されるＤ級アンプで構成されるとよい（請求項４）。

本発明によれば、高周波信号生成手段で発生した高周波信号をパルス信号のハイレベル期間にだけパルス出力させるように出力制御をして増幅手段に入力する際、パルス出力される高周波信号の包絡線レベルの波形が、パルス信号のレベルが立ち上がる時から第１の時間が経過するまでの間にゼロレベルから所定のレベルまで漸増する波形に制御されるので、増幅手段から負荷に高周波信号をパルス出力する毎に、各パルス出力の開始時に発生するオーバーシュートやリンギングを抑制若しくは防止することができる。

また、本発明によれば、パルス出力される高周波信号の包絡線レベルの波形が、パルス信号のレベルが立ち下がる時から第２の時間が経過するまでの間に所定のレベルからゼロレベルまで漸減する波形に制御されるので、増幅手段から負荷に高周波信号をパルス出力する毎に、各パルス出力の停止時に発生する振動を抑制若しくは防止することができる。

特に、高周波信号発生手段で発生した高周波信号に対して、立ち上がり時及び立ち下がり時にレベルを傾斜させたパルス信号を乗算処理して高周波信号の包絡線レベルの波形を整形するようにしたので、増幅手段に入力される高周波信号の包絡線レベルの波形を高周波信号のパルス出力の開始時及び停止時に所定の傾斜を有する波形に簡単に整形することができる。

本発明に係る高周波電源の内部構成を示すブロック図である。乗算回路に入力される高周波信号及びパルス信号の波形と乗算回路から出力される高周波信号の波形を示す図である。図１の構成で負荷７をＬＣＲ負荷とした場合のＦＥＴのドライブ信号、ＦＥＴのドレイン‐ソース間電圧、高周波電圧（時間軸拡大波形）、高周波電圧及びパルス信号のシミュレーション波形である。複数組のパワーアンプと制御部を設け、それらの出力電力を電力合成器で合成して負荷に出力する構成を示す図である。プラズマ処理システムの基本構成を示す図である。高周波信号をパルス出力する高周波電源の回路構成の一例を示す図である。図６に示す回路構成で負荷を５０Ω（特性インピーダンス）の抵抗負荷として高周波電源から負荷に高周波電力をパルス出力した場合のＦＥＴのドライブ信号、ＦＥＴのソース-ドレイン間電圧、高周波電圧（時間軸拡大波形）、高周波電圧及びパルス信号のシミュレーション波形である。図６に示す回路構成で負荷を抵抗Ｒ、インダクタ及びキャパシタを直列に接続したＬＣＲ負荷として高周波電源から負荷に高周波電力をパルス出力した場合のＦＥＴのドライブ信号、ＦＥＴのドレイン‐ソース間電圧、高周波電圧（時間軸拡大波形）、高周波電圧及びパルス信号のシミュレーション波形である。

以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。

図１は、本発明に係る高周波電源の内部構成を示すブロック図である。

本発明に係る高周波電源１は、図６に示した高周波電源１００と同様、高周波信号を生成し、その高周波信号をプッシュ・プル型のＤ級アンプからなるパワーアンプで増幅して出力する構成である。図１に示すブロック図は、図６に示したブロック図に対して台形状の波形を有するパルス信号を生成するパルス信号生成部３３を設けた点が異なる。

高周波電源１は、高周波信号を増幅するパワーアンプ２と、そのパワーアンプ２に入力する高周波信号の生成とパワーアンプ２における高周波信号の増幅量を制御する制御部３と、パワーアンプ２に駆動電源Ｖ_dcを供給する可変直流電源４と、パワーアンプ２から出力される矩形波の高周波電圧に含まれるスイッチングノイズを除去して正弦波の高周波信号（電圧信号と電流信号）にするローパスフィルタ５と、ローパスフィルタ５からプラズマ処理装置７に出力される高周波電力（進行波電力）を検出し、制御部３にフィードバックする電力検出部６を含む。プラズマ処理装置７は、高周波電源１に対する負荷に相当している。

パワーアンプ２、制御部３、可変直流電源４、ローパスフィルタ５、電力検出部６及びプラズマ処理装置７は、それぞれ図６のパワーアンプ１０２、制御部１０１、可変直流電源１０３、ローパスフィルタ１０４、電力検出部１０５及び負荷２００に対応している。

パワーアンプ２は、２つの半導体スイッチ素子２１ａ，２１ｂを逆方向に直列に接続したスイッチング回路２１にインダクタＬを並列に接続し、インダクタＬの中点ｎ（電源入力端子ｎ）に可変直流電源４から電源電圧Ｖ_dcを入力してインダクタＬの両端から交流信号（交流電圧と交流電流）を出力するプッシュ・プル型のＤ級パワーアンプである。インダクタＬの両端はトランスＴの一次巻線に接続され、インダクタＬの両端から出力される交流信号はトランスＴを介してフィルタ回路５に出力される。

半導体スイッチ素子２１ａ，２１ｂには、バイポーラトランジスタ、電界効果型トランジスタ（ＦＥＴ）等が用いられるが、図１では２つのＮチャネル型のＦＥＴを互いに逆方向に直列接続した例を示している。ＦＥＴ２１ａとＦＥＴ２１ｂのソースは共に接地され、ＦＥＴ２１ａとＦＥＴ２１ｂのドレインはそれぞれインダクタＬの両端に接続され、ＦＥＴ２１ａとＦＥＴ２１ｂのゲートにそれぞれドライブ信号Ｓ_D1とドライブ信号Ｓ_D2が入力される構成である。ドライブ信号Ｓ_D1とドライブ信号Ｓ_D2は、互いにレベルが反転した信号であるので、ＦＥＴ２１ａとＦＥＴ２１ｂは、交互にオン・オフ動作をする。

ＦＥＴ２１ａのオン期間ではインダクタＬの電源入力端子ｎからＦＥＴ２１ａ側に電流ｉ_aが流れ、ＦＥＴ２１ｂのオン期間ではインダクタＬの電源入力端子ｎからＦＥＴ２１ｂ側に電流ｉ_bが流れるから、トランスＴの一次巻線にＦＥＴ２１ａ，２１ｂのオン・オフ動作に応じて極性が反転する交流電圧が生じ、その交流電圧がトランスの巻線比で変圧されてローパスフィルタ５に出力される。

ローパスフィルタ５は、例えば、２個のキャパシタと１個のインダクタをπ型に接続したローパスフィルタである。ローパスフィルタ５は、高周波信号ｖ₁，ｖ₂の周波数ｆよりも高い周波数の信号の通過を阻止する。電力検出部６は、単方向若しくは双方向の方向性結合器で構成され、その方向性結合器からプラズマ処理装置７に出力される高周波電圧ｖ_outの進行波電圧成分を検出する。検出された進行波電圧は進行波電力に変換されて制御部３（特に、後述するパルスレベル制御部３４ａ）に入力される。

制御部３は、ドライブ信号Ｓ_D1を生成する第１のドライブ信号生成部３１と、ドライブ信号Ｓ_D2を生成する第２のドライブ信号生成部３２と、ドライブ信号Ｓ_D1，Ｓ_D2のパワーアンプ２へのパルス出力を制御するパルス信号生成部３３と、可変直流電源４から出力される電源電圧Ｖ_DCを制御するための制御信号を生成する電源電圧制御部３４とを含む。

制御部３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、第１，第２のドライブ信号生成部３１，３２、パルス信号生成部３３及び電源電圧制御部３４の各部の機能を果たす。

第１のドライブ信号生成部３１は、高周波信号（電圧）ｖ₁を発生する高周波信号発生回路３１ａと、高周波信号発生回路３１ａから連続的に出力される高周波信号ｖ₁とパルス信号生成部３３から出力されるパルス信号Ｓ_Cとの乗算処理をして高周波信号ｖ_p1（高周波信号ｖ₁をパルス出力させる信号）を生成する乗算回路３１ｂと、乗算回路３１ｂから出力される高周波信号ｖ_p1に基づいてドライブ信号Ｓ_D1を生成し、そのドライブ信号Ｓ_D1によってＦＥＴ２１ａをオン・オフ駆動するドライブ回路３１ｃを含む。

第２のドライブ信号生成部３２も第１のドライブ信号生成部３１と同様の構成で、高周波信号発生回路３１ａと乗算回路３１ｂとドライブ回路３１ｃにそれぞれ対応する高周波信号発生回路３２ａと乗算回路３２ｂとドライブ回路３２ｃとを含む。

高周波信号発生回路３１ａ，３２ａは、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成され、予めユーザによって設定された振幅Ａ、周波数ｆ及び初期位相φの条件に基づいて、それぞれ矩形波の高周波電圧ｖ（図２（ａ）参照）を発生する。周波数ｆは、プラズマ処理システムに規定された２ＭＨｚ、１３．５６ＭＨｚ、４０ＭＨｚ等の周波数である。なお、高周波信号発生回路３１ａ，３２ａから正弦波の高周波電圧を出力させるようにしてもよい。

高周波信号発生回路３１ａで発生する高周波電圧ｖ₁と高周波信号発生回路３２ａで発生する高周波電圧ｖ₂は、互いにレベルが反転した電圧であるから、高周波信号発生回路３１ａには初期位相φ＝０が設定され、高周波信号発生回路３２ａには初期位相φ＝πが設定されている。従って、高周波信号発生回路３２ａからはデューティ比［５０％］、ローレベル０／ハイレベルＡ［Ｖ］、周期０．０７４［μ秒］の高周波パルス信号ｖ₁が出力され、高周波信号発生回路３２ａからは高周波パルス信号ｖ₁のレベルを反転した高周波パルス信号ｖ₂＝−ｖ₁が出力される。

パルス信号生成部３３もダイレクト・ディジタル・シンセサイザーで構成され、予めユーザによって設定された振幅Ｂ、周波数ｆ_p、立ち上がり時の波形及び立ち下がり時の波形の条件に基づいて各パルスの波形が台形状のパルス信号Ｓ_C（図２（ｂ）参照）を発生する。周波数ｆ_pは、高周波信号ｖ₁，ｖ₂の周波数ｆに対して百分の１〜千分の１の低い周波数である。パルス信号Ｓ_Cの立ち上がり時の波形は単調増加する波形であり、立ち下がり時の波形は単調減少する波形である。本実施形態では、パルス信号Ｓ_Cの立ち上がり時と立ち下がり時の波形を直線的に変化させ、パルス信号Ｓ_Cの各パルスの波形を台形にしている。

乗算回路３１ｂ，３２ｂには、アナログ乗算器やダブル・バランスド・ミキサが使用される。乗算回路３１ｂは、高周波信号発生回路３１ａから出力される高周波信号ｖ₁の瞬時値とパルス信号生成部３３から出力されるパルス信号Ｓ_Cの瞬時値との乗算処理を行う。この乗算処理により、乗算回路３１ｂは、包絡線レベルの波形がパルス信号Ｓ_Cの波形と同一に整形された高周波信号ｖ_p1を出力する。乗算回路３２ｂは、高周波信号発生回路３２ａから出力される高周波信号ｖ₂の瞬時値とパルス信号Ｓ_Cの瞬時値との乗算処理を行い、乗算回路３１ｂと同様に、包絡線レベルの波形がパルス信号Ｓ_Cの波形と同一の波形に整形された高周波信号ｖ_P2を出力する。

図２は、乗算回路３１ｂに入力される高周波信号ｖ₁及びパルス信号Ｓ_Cの波形と乗算回路３１ｂから出力される高周波信号ｖ_P1の波形の一例を示す図で、パルス信号Ｓ_Cの各パルスの波形を台形にした場合の図である。

同図に示すように、乗算回路３１ｂには高周波信号ｖ₁が連続的に入力されるが、乗算回路３１ｂによる高周波信号ｖ₁とパルス信号Ｓ_Cとの乗算処理により、乗算回路３１ｂから出力される高周波信号ｖ_P1は、高周波信号ｖ₁がパルス信号Ｓ_Cの周期Ｔ_Pでパルス出力される信号となる。

また、高周波信号ｖ₁の包絡線レベルの波形がパルス信号Ｓ_Cの台形波形に整形されるので、高周波信号ｖ₁の各パルス出力の出力開始時の包絡線レベルの波形は、パルス信号Ｓ_Cの立ち上がり時のレベルの傾きと同一の傾きで上昇する波形となり、高周波信号ｖ₁の各パルス出力の出力停止時の包絡線レベルの波形は、パルス信号Ｓ_Cの立ち下がり時のレベルの傾きと同一の傾きで下降する波形となっている

図２の例では、パルス信号Ｓ_Cの周期Ｔ_Pを２０［μ秒］とし、各パルスの立ち上がり時の傾斜期間Ｔ₁（第１の時間Ｔ₁）を凡そ１．５［μ秒］、立ち下がり時の傾斜期間Ｔ₂（第２の時間Ｔ₂）を凡そ１．０［μ秒］としている。従って、高周波信号ｖ_P1の各パルス出力の出力開始時の包絡線レベルの波形は、出力開始時から第１の時間Ｔ₁（凡そ１．５［μ秒］）が経過するまでにゼロレベルから高周波信号ｖ₁の振幅Ａのレベルまで直線的に上昇する波形となり、出力停止時の包絡線レベルの波形は、出力停止時から第２の時間Ｔ₂（凡そ１．０［μ秒］）が経過するまでに振幅Ａのレベルからゼロレベルまで直線的に下降する波形となっている。

なお、第１，第２の時間は、任意に設定できるものであり、図２（ｃ）の例に限定されるものではない。

ドライブ回路３１ｃ，３２ｃは、高周波信号ｖ_P1，ｖ_P2のレベルをシフトしたり、デッドタイムを設けたりする等の所定の処理を行ってＦＥＴ２１ａ，２１ｂのスイッチング駆動が可能なドライブ信号Ｓ_D1，Ｓ_D2（図３（ａ）参照）を生成する。

電源電圧制御部３４は、電力検出部６で検出される進行波電力の大きさ（レベル）が外部入力される目標値に一致させるようにレベル制御値を生成するパルスレベル制御部３４ａとそのレベル制御値に基づいて可変直流電源４の出力電圧Ｖ_dcを制御するＤＣ電圧制御部３４ｂを含む。パルスレベル制御部３４ａは、ユーザによって設定された目標値（進行波電力の制御目標値）と電力検出部６で検出される進行波電力のレベルの偏差を求め、その偏差に所定のＰＩ補償演算を行ってレベル制御値Ｃを生成する。

ＤＣ電圧制御部３４ｂは、パルスレベル制御部３４ａで生成されたレベル制御値Ｃに基づいて可変直流電源４の駆動を制御する制御信号を生成する。可変直流電源４は、例えば、ＡＣ−ＤＣ変換器とインバータに整流回路を組み合わせた周知のＤＣ−ＤＣ変換器とで構成され、ＡＣ−ＤＣ変換器から出力される直流電圧（商用電圧を整流して得られる直流電圧）をＤＣ電圧制御部３４ｂから入力される制御信号によって任意の電圧値の直流電圧Ｖ_dcに変換してパワーアンプ２に出力する。

ＤＣ−ＤＣ変換器内のインバータは、例えば、４個の半導体スイッチ素子をブリッジ接続したフル・ブリッジ・スイッチング回路で構成され、パルス幅変調（ＰＷＭ：Pulse Width Modulation ）信号Ｓ_PWMにより４個の半導体スイッチ素子のオン・オフ動作を制御することにより直流電圧Ｖ_dcを生成する。従って、ＤＣ電圧制御部３４ｂは、例えば、レベル制御値Ｃと三角波若しくは鋸波のキャリ信号Ｓ_Cと比較し、Ｓ_C≦Ｃの期間をハイレベルとし、Ｓ_C＞Ｃの期間をローレベルとするＰＷＭ信号Ｓ_PWMを制御信号として生成する。

図３は、図１の構成でプラズマ処理装置７をＬＣＲの直列共振負荷とした場合の高周波電源１内の各部の信号波形をシミュレーション結果である。（ａ）は、ＦＥＴ２１ａのゲート電圧（ドライブ信号Ｓ_d1）［Ｖ］、（ｂ）は、ＦＥＴ２１ａのドレイン−ソース間の電圧ｖ_D-S［Ｖ］、（ｃ）は、負荷７に出力される高周波電圧ｖ_outである。また、（ｄ）は、（ｃ）の時間軸（横軸）のスケールを１／１０にした高周波電圧ｖ_outの波形図であり、（ｅ）は、（ｄ）と同一の時間軸のスケールで描いたパルス信号Ｓ_Cの波形図である。なお、シミュレーションの条件は、高周波信号ｖ₁，ｖ₂の周波数ｆ＝１３．５６［ＭＨｚ］、パルス信号Ｓ_Cの周波数ｆ_P＝５０［ｋＨｚ］、第１の時間Ｔ₁＝１．５［μ秒］、第２の時間Ｔ₂＝１．０［μ秒］である。

同図（ｄ）に示されるように、高周波電圧ｖ_outは、周期２０［μ秒］で負荷７にパルス出力されるが、各パルス出力の出力開始点から１．５［μ秒］が経過するまでの間にゼロレベルから所定のレベル（図３のシミュレーションでは凡そ３３０［Ｖ］）に漸増させるようにしているので、同図（ｃ），（ｄ）に示されるように、出力開始時にオーバーシュートやリンギングが生じないことが分かる。

また、各パルス出力の出力停止点から１．０［μ秒］が経過するまでの間に所定のレベルからゼロレベルに漸減させるようにしているので、同図（ｄ）に示されるように、出力停止時に生じる振動の時間が非常に短くなることが分かる。

上記のように、本実施形態に係る高周波電源１によれば、パワーアンプ２に入力するドライブ信号Ｓ_D1，Ｓ_D2の各パルス出力の出力開始時に当該ドライブ信号Ｓ_D1，Ｓ_D2の包絡線レベルをゼロレベルから所定のレベルに漸増させるようにしたので、高周波電源１からプラズマ処理装置７に高周波電圧ｖ_outをパルス出力した場合にも各パルス出力の出力開始時にオーバーシュートやリンギングが生じることを抑制することができる。

また、本実施形態に係る高周波電源１によれば、パワーアンプ２に入力するドライブ信号Ｓ_D1，Ｓ_D2の各パルス出力の出力停止時に当該ドライブ信号Ｓ_D1，Ｓ_D2の包絡線レベルを所定のレベルからゼロレベルに漸減させるようにしたので、高周波電圧ｖ_outの各パルス出力の出力停止時に生じる振動も抑制することができる。

なお、上記実施形態では、高周波電圧ｖ_outをパルス出力する場合について説明したが、高周波電圧ｖ_outを連続的に出力する場合でも同様の方法で出力開始時のオーバーシュートと出力停止時の振動を抑制できることは言うまでもない。

また、上記実施形態では、高周波電圧ｖ_outの出力開始時と出力停止時の両方で高周波電圧ｖ_outの漸増制御と漸減制御の処理をするようにしているが、いずれか一方の処理だけをするようにしてもよい。

また、上記実施形態では、高周波電源1のパワーアンプ２をプッシュ・プル型のＤ級アンプを用いて説明したが、本発明は、２つの半導体スイッチ素子を使用したハーフ・ブリッジ型のＤ級アンプや４つの半導体スイッチ素子を使用したフル・ブリッジ型のＤ級アンプにも適用することができる。

また、上記実施形態では、Ｄ級アンプを用いてプラズマ処理装置７に出力する高周波電力を生成する回路構成について説明したが、本発明は、リニアアンプを用いて高周波電力を生成する回路構成でも適用することができる。この場合は、リニアアンプに入力する高周波電圧の包絡線レベルの波形を変化させてリニアアンプの出力開始時や出力停止時にリニアアンプから出力させる高周波信号ｖ_outの包絡線レベルの波形を変化させるようにすればよい。

また、上記実施形態では、パワーアンプ２が１個の場合について説明したが、図４に示すように、複数組のパワーアンプ２と制御部３を設け、それらの出力電力を電力合成器８で合成して負荷７に出力する構成にしてもよい。

また、上記実施形態では、プラズマ処理システムに適用される１３．５６［ＭＨｚ］の高周波信号について説明したが、本発明は、周波数帯はプラズマ処理システムに適用される周波数帯に限定されるものではなく任意の周波数帯に適用することができる。また、本発明は、負荷もプラズマ処理装置７に限定させず、ＬＣＲ負荷となる任意の負荷が接続される高周波電源に適用することができる。

１高周波電源
２パワーアンプ（増幅手段）
２１スイッチング回路
２１ａ，２１ｂ半導体スイッチ素子（ＦＥＴ）
３制御部（信号レベル制御手段，出力制御手段）
３１，３２ドライブ信号生成部
３１ａ，３２ａ高周波信号発生回路（高周波信号発生手段）
３１ｂ，３２ｂ乗算回路（信号乗算手段）
３１ｃ，３２ｃドライブ回路
３３パルス信号生成部（パルス信号生成手段）
３４電源電圧制御部
３４ａパルスレベル制御部
３４ｂＤＣ電圧制御部
４可変直流電源
５フィルタ回路
６電力検出部
７負荷（プラズマ処理装置）
８電力合成器

Claims

所定のレベルの高周波信号を発生する高周波信号発生手段と、
前記高周波信号発生手段が発生した高周波信号を当該高周波信号よりも低周波のパルス信号に基づいて当該パルス信号のハイレベル期間にだけ繰り返しパルス出力する出力制御手段と、
前記出力制御手段からパルス出力される高周波信号を増幅して負荷に出力する増幅手段と、
を備えた高周波電源において、
前記出力制御手段から前記増幅手段にパルス出力される前記高周波信号の包絡線レベルの波形を、前記パルス信号のレベルがローレベルからハイレベルに立ち上がる時から第１の時間が経過するまでの間に前記包絡線レベルがゼロレベルから前記所定のレベルまで漸増する波形に制御する信号レベル制御手段を備えた
ことを特徴とする、高周波電源。
前記信号レベル制御手段は、更に、前記高周波信号の包絡線レベルの波形を前記パルス信号のレベルがハイレベルからローレベルに立ち下がる時から第２の時間が経過するまでの間に前記包絡線レベルが前記所定のレベルからゼロレベルに漸減する波形に制御する、請求項1に記載の高周波電源。
前記信号レベル制御手段は、
レベルの立ち上がり時から前記第１の時間が経過するまでの間にゼロレベルから前記所定のレベルまで直線的に上昇し、レベルの立ち下がり時から前記第２の時間が経過するまでの間に前記所定のレベルからゼロレベルまで直線的にレベルが下降する台形状の波形を有するパルス信号を生成するパルス信号生成手段と、
前記高周波信号発生手段で発生された前記高周波信号と前記パルス信号生成手段で生成された前記パルス信号との乗算処理をして前記高周波信号の包絡線レベルの波形を台形状の波形にする信号乗算手段と、
を含む、請求項２に記載の高周波電源。
前記増幅手段は、前記信号レベル制御手段で包絡線レベルの波形が台形状の波形にされた前記高周波信号に基づいてスイッチング回路のオン・オフ駆動が制御されるＤ級アンプで構成される、請求項３に記載の高周波電源。