KR100942972B1 - 출력 드라이버 - Google Patents

출력 드라이버 Download PDF

Info

Publication number
KR100942972B1
KR100942972B1 KR1020080052744A KR20080052744A KR100942972B1 KR 100942972 B1 KR100942972 B1 KR 100942972B1 KR 1020080052744 A KR1020080052744 A KR 1020080052744A KR 20080052744 A KR20080052744 A KR 20080052744A KR 100942972 B1 KR100942972 B1 KR 100942972B1
Authority
KR
South Korea
Prior art keywords
pull
signal
control signal
drive control
response
Prior art date
Application number
KR1020080052744A
Other languages
English (en)
Other versions
KR20090126592A (ko
Inventor
김경훈
권대한
송택상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080052744A priority Critical patent/KR100942972B1/ko
Priority to US12/326,990 priority patent/US7884647B2/en
Publication of KR20090126592A publication Critical patent/KR20090126592A/ko
Application granted granted Critical
Publication of KR100942972B1 publication Critical patent/KR100942972B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 데이터신호에 응답하여 메인 구동제어신호를 생성하기 위한 전치구동수단과, 상기 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단과, 상기 데이터신호와 구간제어신호에 대응하는 활성화 구간을 가지는 보조 구동제어신호를 생성하기 위한 보조 구동제어신호 생성수단, 및 상기 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 보조구동수단을 구비하는 출력 드라이버를 제공한다.
출력 드라이버, 슬루 레이트, 펄스 폭

Description

출력 드라이버{OUTPUT DRIVER}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 출력되는 데이터의 슬루 레이트(slew rate)를 조절하여, 데이터의 무결성(integrity)을 보장해 줄 수 있는 출력 드라이버(output driver)에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 소자는 외부클럭신호에 동기화된 내부클럭신호를 이용하여 데이터를 외부로 출력한다. 이때 데이터는 외부클럭신호의 라이징 에지(rising edge)와 폴링 에지(falling edge)에 동기화되어 출력되어야 한다. 그래서, 반도체 메모리 소자 내에는 내부클럭신호를 입력받아 데이터를 외부클럭신호에 대응되게 출력하기 위한 출력 드라이버가 설계되어 있다.
도 1은 일반적인 출력 드라이버(output driver)를 설명하기 위한 회로도이다.
도 1을 참조하면, 출력 드라이버는 풀업 전치 구동부(110)와, 풀업 메탈 옵 션부(120)와, 풀업 메인 구동부(130)와, 풀다운 전치 구동부(140)와, 풀다운 메탈 옵션부(150), 및 풀다운 메인 구동부(160)를 구비한다.
풀업 전치 구동부(110)는 풀업 데이터신호(DAT_PU)에 응답하여 풀업 구동제어신호(CTR_PU)를 생성하기 위한 것으로, 외부전압단(VDD)과 접지전압단(VSS) 사이에 직렬 연결되고 풀업 데이터신호(DAT_PU)를 게이트로 입력받는 PMOS 트랜지스터와 NMOS 트랜지스터를 구비한다.
풀업 메탈 옵션부(120)는 PVT(Process, Voltage, Temperature)에 따라 스큐(skew)가 발생할 수 있는 풀업 구동제어신호(CTR_PU)를 변경하여 원하는 신호로 생성하기 위한 것으로, 풀업 전치 구동부(110)와 풀업 메인 구동부(130) 사이에 병렬 연결된 제1 저항(R1)과 제1 스위치(SW1)를 구비한다. 그래서, 풀업 구동제어신호(CTR_PU)에 발생할 수 있는 스큐는 메탈 옵션 마스크(metal option mask)를 통해 변경된다.
풀업 메인 구동부(130)는 풀업 메탈 옵션부(120)의 출력신호에 응답하여 출력단(DOUT)에 풀 업(pull up) 동작을 수행하기 위한 것으로, 외부전압단(VDD)과 출력단(DOUT) 사이에 소오스-드레인이 연결되고 풀업 메탈 옵션부(120)의 출력신호를 게이트로 입력받는 PMOS 트랜지스터를 구비한다.
풀다운 전치 구동부(140)는 풀다운 데이터신호(DAT_PD)에 응답하여 풀다운 구동제어신호(CTR_PD)를 생성하기 위한 것으로, 외부전압단(VDD)과 접지전압단(VSS) 사이에 직렬 연결되고 풀다운 데이터신호(DAT_PD)를 게이트로 입력받는 PMOS 트랜지스터와 NMOS 트랜지스터를 구비한다.
풀다운 메탈 옵션부(150)는 풀업 메탈 옵션부(120)와 유사하게 메탈 옵션 마스크를 통해 풀다운 구동제어신호(CTR_PD)의 스큐를 변경하여 원하는 신호로 생성하기 위한 것으로, 풀다운 전치 구동부(140)와 풀다운 메인 구동부(160) 사이에 병렬 연결된 제2 저항(R2)과 제2 스위치(SW2)를 구비한다. 그래서, 풀다운 구동제어신호(CTR_PD)에 발생할 수 있는 스큐는 메탈 옵션 마스크를 통해 병경된다.
풀다운 메인 구동부(160)는 풀다운 메탈 옵션부(150)의 출력신호에 응답하여 출력단(DOUT)에 풀 다운(pull down) 동작을 수행하기 위한 것으로, 출력단(DOUT)과 접지전압단(VSS) 사이에 소오스-드레인이 연결되고 풀다운 메탈 옵션부(150)의 출력신호를 게이트로 입력받는 NMOS 트랜지스터를 구비한다.
한편, 출력단(DOUT)에서 출력되는 데이터를 보다 안정적으로 출력하기 위하여 풀업 메인 구동부(130)와 출력단(DOUT) 사이에 제3 저항(R3)을 구비하고, 출력단(DOUT)과 풀다운 메인 구동부(160) 사이에 제4 저항(R4)을 구비한다.
이하, 간단한 동작을 살펴보도록 한다.
우선, 풀업 데이터신호(DAT_PU)가 논리'하이(high)'가 되면 풀업 구동제어신호(CTR_PU)는 논리'로우(low)'가 된다. 풀업 구동제어신호(CTR_PU)는 풀업 메탈 옵션부(120)의 메탈 옵션 마스크에 따라 스큐가 변경되며, 풀업 메탈 옵션부(120)의 출력신호는 풀업 메인 구동부(130)의 PMOS 트랜지스터를 턴 온(turn on)시킨다. 이에 따라 출력단(DOUT)에는 풀 업 동작이 수행되고 출력단(DOUT)을 통해 논리'하이'의 데이터가 출력된다.
이어서, 풀다운 데이터신호(DAT_PD)가 논리'로우'가 되면 풀다운 구동제어신 호(CTR_PD)는 논리'하이'가 된다. 풀다운 구동제어신호(CTR_PD)는 풀다운 메탈 옵션부(150)의 메탈 옵션 마스크에 따라 스큐가 변경되며, 풀다운 메탈 옵션부(150)의 출력신호는 풀다운 메인 구동부(160)의 NMOS 트랜지스터를 턴 온시킨다. 이에 따라 출력단(DOUT)에는 풀 다운 동작이 수행되고 출력단(DOUT)을 통해 논리'로우'의 데이터가 출력된다.
전술한 바와 같이 일반적인 출력 드라이버는 메탈 옵션 마스크를 이용하여 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)의 스큐를 변경한다. 그래서, 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)를 다양한 스큐에 대응하여 변경하고자 하는 경우 더 많은 스위치가 구성되어야 한다. 하지만, 메탈 옵션 마스크에 사용되는 스위치는 비교적 큰 면적을 차지하고 있으며, 이를 무작정 늘려주기에는 칩(chip) 면적에 부담을 가져다줄 수 있다. 결국, 스큐에 대응하여 변경할 수 있는 경우의 수는 제한되어야 하며, 이것은 원하는 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)를 다양하게 확보할 수 없음을 의미한다.
또한, 메탈 옵션 마스크 이후 풀업 메탈 옵션부(120)와 풀다운 메탈 옵션부(150)는 일정한 저항값을 가지게 된다. 그래서 메탈 옵션 마스크 이후 예상치 않게 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)에 스큐가 발생하는 경우 원하는 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)를 확보할 수 없게 된다.
한편, 기존의 출력 드라이버는 풀업 메탈 옵션부(120)와 풀다운 메탈 옵션 부(150)를 제어하여 풀업 구동제어신호(CTR_PU)와 풀다운 구동제어신호(CTR_PD)의 슬루 레이트를 조절하고, 이에 따라 풀업 메인 구동부(130)와 풀다운 메인 구동부(160)가 구동하여 출력단(DOUT)의 슬루 레이트가 조절되었다. 즉, 기존의 출력드라이버는 풀업 구동제어신호(CTR_PU)에 의하여 데이터가 논리'로우'에서 논리'하이'로 천이하는 풀업 슬루 레이트(full-up slew rate)가 결정되고, 풀다운 구동제어신호(CTR_PD)에 의하여 데이타가 논리'하이'에서 논리'로우'로 천이하는 풀다운 슬루 레이트(full-down slew rate)가 결정된다. 다시 말하면, 기존의 출력 드라이버는 풀업 구동제어신호(CTR_PU)와 풀다운 구동제어신호(CTR_PD)의 슬루 레이트가 출력단(DOUT)의 슬루 레이트와 연동되어 동작한다. 하지만 이러한 구조의 출력 드라이버는 풀업 구동제어신호(CTR_PU)와 풀다운 구동제어신호(CTR_PD)의 슬루 레이트를 조절할 수 있는 범위가 크지 않다.
또한, 요즈음 반도체 메모리 소자의 동작 주파수가 나날이 높아져 가는 상황에서 기존의 출력 드라이버와 같은 구조는 풀업 구동제어신호(CTR_PU)와 풀다운 구동제어신호(CTR_PD)가 풀 스윙(full swing)을 하지 못하는 경우가 발생하게 된다. 이 경우 출력 드라이버는 특히, 파워 노이즈(power noise)와 PVT에 따른 변화에 취약하게 된다.
전술한 바와 같이 풀업 구동제어신호(CTR_PU)와 풀다운 구동제어신호(CTR_PD)가 원하는 슬루 레이트를 가지지 않는 경우, 출력단(OUT)에서 출력되는 데이터는 이와 연동되어 원하지 않는 슬루 레이트를 가지게 되는 문제점이 발생한다.
다시 말하면, 데이터는 외부클럭신호의 라이징 에지와 폴링 에지에 동기화되어 출력되어야 하고, 외부클럭신호는 일반적으로 50:50의 듀티 비(duty rate)를 가지고 반도체 메모리 소자에 인가된다. 때문에, 각각의 데이터는 외부클럭신호의 듀티 비에 맞게 출력되어야 한다. 하지만, 원하는 풀업 구동제어신호(CTR_PU) 및 풀다운 구동제어신호(CTR_PD)를 확보하지 못하게 되면, 이에 연동하여 동작하는 풀업 메인 구동부(130)와 풀다운 메인 구동부(160)에 의하여 출력단(DOUT)으로 원하는 데이터를 출력할 수 없게 된다. 즉, 데이터를 외부클럭신호의 듀티 비에 맞게 출력할 수 없다. 이것은 반도체 메모리 소자의 신뢰성 및 정확성을 낮추는 결과를 초래하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 출력 드라이버에 입력되는 데이터에 응답하여 출력단을 추가적으로 구동함으로써 원하는 슬루 레이트를 가지는 데이터를 출력할 수 있는 출력 드라이버를 제공하는데 그 목적이 있다.
그리고, 본 발명은 입력되는 데이터의 논리 레벨이 바뀌는 경우 출력단의 전류 구동력을 조절하여 원하는 슬루 레이트를 가지는 데이터를 출력할 수 있는 출력 드라이버의 구동 방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 출력 드라이버는 데이터신호에 응답하여 메인 구동제어신호를 생성하기 위한 전치구동수단; 상기 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단; 상기 데이터신호와 구간제어신호에 대응하는 활성화 구간을 가지는 보조 구동제어신호를 생성하기 위한 보조 구동제어신호 생성수단; 및 상기 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 보조구동수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 출력 드라이버는 데이터신호에 응답하여 풀업 및 풀다운 메인 구동제어신호를 생성하기 위한 풀업 및 풀다운 전치구동수단; 상기 풀업 및 풀다운 메인 구동제어신호에 응답하여 출력 단을 구동하기 위한 메인구동수단; 상기 데이터신호와 구간제어신호에 대응하는 활성화 구간을 가지는 풀업 및 풀다운 보조 구동제어신호를 생성하기 위한 풀업 및 풀다운 보조 구동제어신호 생성수단; 및 상기 풀업 및 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 보조구동수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 출력 드라이버는 데이터신호에 응답하여 메인 구동제어신호를 생성하기 위한 전치구동수단; 상기 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단; 상기 데이터신호와 구간제어코드에 대응하는 활성화 구간을 가지는 다수의 풀업 및 풀다운 보조 구동제어신호를 생성하기 위한 다수의 풀업 및 풀다운 보조 구동제어신호 생성수단; 및 상기 다수의 풀업 및 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 다수의 보조구동수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 출력 드라이버의 구동 방법은 데이터신호에 응답하여 메인 구동제어신호를 생성하는 단계; 상기 데이터신호와 구간제어신호에 응답하여 상기 메인 구동제어신호의 초기 활성화 구간 동안 활성화되는 보조 구동제어신호를 생성하는 단계; 및 상기 메인 구동제어신호와 상기 보조 구동제어신호에 응답하여 출력단을 구동하는 단계를 포함한다.
요즈음 출력 드라이버에는 풀업 및 풀다운 구동제어신호의 슬루 레이트를 조절하기 위하여 다양한 방법이 적용되고 있다. 하지만 이를 위해서는 칩 면적을 증가시켜야 하는 문제점이 발생하였고, 특히 요즈음 반도체 메모리 소자의 동작 속도 가 높아짐에 따라 풀업 및 풀다운 구동제어신호가 풀 스윙을 하지 못하는 문제점이 발생하였다. 이러한 문제점을 가지는 기존의 출력 드라이버는 파워 노이즈나 PVT 조건에 매우 취약한 모습을 보인다. 본 발명에서는 출력 드라이버에 입력되는 데이터에 따라 출력단을 추가적으로 구동하기 때문에, 풀업 및 풀다운 구동제어신호가 안정적으로 풀 스윙만 할 수 있도록 설계하더라도 출력단을 통해 출력되는 데이터의 슬루 레이트를 조절하는 것이 가능하다. 이를 위해 본 발명에서는 입력되는 데이터의 논리 레벨이 바뀌는 경우 출력단의 전류 구동력을 바꿔주는 방법을 채택하였다. 그래서, 본 발명에 따른 출력 드라이버는 원하는 슬루 레이트를 확보한 데이터를 출력할 수 있다. 이는 데이터가 외부클럭신호의 듀티 비에 맞게 출력할 수 있음을 의미하며, 나아가 반도체 메모리 소자의 신뢰성 및 정확성을 높여주는 것이 가능하다.
본 발명은, 본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 출력 드라이버가 최적의 면적을 사용하여 안정적인 데이터 출력할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 출력되는 데이터가 원하는 슬루 레이트를 확보할 수 있음으로써, 데이터의 무결성을 보장해 줄 수 있고, 나아가 반도체 메모리 소자의 신뢰성 및 정확성을 높여줄 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 출력 드라이버(output driver)를 설명하기 위한 도면이다.
도 2를 참조하면, 출력 드라이버는 풀업 전치 구동부(210)와, 풀업 메인 구동부(220)와, 풀업 보조 구동제어신호 생성부(230)와, 풀업 보조 구동부(240)와, 풀다운 전치 구동부(250)와, 풀다운 메인 구동부(260)와, 풀다운 보조 구동제어신호 생성부(270), 및 풀다운 보조 구동부(280)를 구비할 수 있다.
풀업 전치 구동부(210)는 풀업 데이터신호(DAT_PU)에 응답하여 풀업 메인 구동제어신호(CTR_PU1)를 생성하기 위한 것으로, 외부전압단(VDD)과 접지전압단(VSS) 사이에 직렬 연결되고 풀업 데이터신호(DAT_PU)를 게이트로 입력받는 PMOS 트랜지스터와 NMOS 트랜지스터를 구비할 수 있다.
풀업 메인 구동부(220)는 풀업 메인 구동제어신호(CTR_PU1)에 응답하여 출력단(DOUT)에 풀 업 동작을 수행하기 위한 것으로, 외부전압단(VDD)과 출력단(DOUT) 사이에 소오스-드레인 연결되고 풀업 메인 구동제어신호(CTR_PU1)를 게이트로 입력받는 제1 PMOS 트랜지스터(PM1)를 구비할 수 있다.
풀업 보조 구동제어신호 생성부(230)은 풀업 데이터신호(DAT_PU)와 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 대응하는 활성화 구간을 가지는 풀업 보조 구동제어신호(CTR_PU2)를 생성할 수 있다. 여기서, 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)는 모드 레지스터 셋(mode register set)에서 제공되는 신호 또는 외부/내부 테스트신호에 대응하여 전압레벨 값을 가지는 신호 일 수 있다.
풀업 보조 구동부(240)는 풀업 보조 구동제어신호(CTR_PU2)에 응답하여 출력단(DOUT)에 추가적인 풀 업 동작을 수행하기 위한 것으로, 외부전압단(VDD)과 출력단(DOUT) 사이에 소오스-드레인 연결되고 풀업 보조 구동제어신호(CTR_PU2)를 게이트로 입력받는 제2 PMOS 트랜지스터(PM2)를 구비할 수 있다.
이어서, 풀다운 전치 구동부(250)는 풀다운 데이터신호(DAT_PD)에 응답하여 풀다운 메인 구동제어신호(CTR_PD1)를 생성하기 위한 것으로, 외부전압단(VDD)과 접지전압단(VSS) 사이에 직렬 연결되고 풀다운 데이터신호(DAT_PD)를 게이트로 입력받는 PMOS 트랜지스터와 NMOS 트랜지스터를 구비할 수 있다.
풀다운 메인 구동부(260)는 풀다운 메인 구동제어신호(CTR_PD1)에 응답하여 출력단(DOUT)에 풀 다운 동작을 수행하기 위한 것으로, 출력단(DOUT)과 접지전압단(VSS) 사이에 소오스-드레인 연결되고 풀다운 메인 구동제어신호(CTR_PD1)를 게이트로 입력받는 제1 NMOS 트랜지스터(NM1)를 구비할 수 있다.
풀다운 보조 구동제어신호 생성부(270)은 풀다운 데이터신호(DAT_PD)와 풀다운 구간제어신호(CODE_PD<0:2>)에 대응하는 활성화 구간을 가지는 풀다운 보조 구동제어신호(CTR_PD2)를 생성할 수 있다. 여기서, 풀다운 구간제어신호(CODE_PD<0:2>)는 모드 레지스터 셋(mode register set)에서 제공되는 신호 또는 외부/내부 테스트신호에 대응하여 전압레벨 값을 가지는 신호일 수 있다.
풀다운 보조 구동부(280)는 풀다운 보조 구동제어신호(CTR_PD2)에 응답하여 출력단(DOUT)에 추가적인 풀 다운 동작을 수행하기 위한 것으로, 출력단(DOUT)과 접지전압단(VSS) 사이에 소오스-드레인 연결되고 풀다운 보조 구동제어신호(CTR_PD2)를 게이트로 입력받는 제2 NMOS 트랜지스터(NM2)를 구비할 수 있다.
한편, 출력단(DOUT)에서 출력되는 데이터를 보다 안정적으로 출력하기 위하여 풀업 메인 구동부(220)와 출력단(DOUT) 사이에 제1 저항(R1)을 구비하고, 출력단(DOUT)과 풀다운 메인 구동부(260) 사이에 제2 저항(R2)을 구비할 수 있다. 그리고, 풀업 데이터신호(DAT_PU)와 풀다운 데이터신호(DAT_PD)는 일반적으로 내부클럭신호에 동기화되는 신호일 수 있다.
본 발명의 출력 드라이버는 기존의 출력 드라이버와 비교하여 풀업 보조 구동제어신호 생성부(230)와, 풀업 보조 구동부(240)와, 풀다운 보조 구동제어신호 생성부(270), 및 풀다운 보조 구동부(280)를 구비함으로써, 최적의 면적을 사용하여 출력되는 데이터의 슬루 레이트를 조절할 수 있다.
이하, 간단한 동작을 살펴보도록 한다.
우선, 풀업 데이터신호(DAT_PU)가 논리'하이'가 되면 풀업 메인 구동제어신호(CTR_PU1)는 논리'로우'가 되고, 풀업 메인 구동제어신호(CTR_PU1)는 풀업 메인 구동부(220)의 제1 PMOS 트랜지스터(PM1)를 턴 온(turn on)시켜 출력단(DOUT)에 풀업 동작이 수행될 수 있도록 해준다. 이때, 풀업 보조 구동제어신호 생성부(230)는 풀업 데이터신호(DAT_PU)와 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 대응하는 활성화 구간을 가지는 풀업 보조 구동제어신호(CTR_PU2)를 생성한다. 그래서, 풀업 보조 구동제어신호(CTR_PU2)는 풀업 보조 구동부(240)의 제2 PMOS 트랜지스터(PM2)를 턴 온 시켜 출력단(DOUT)에 추가적인 풀업 동작이 수행될 수 있도록 해준다.
이어서, 풀다운 데이터신호(DAT_PD)가 논리'로우'가 되면 풀다운 메인 구동제어신호(CTR_PD1)는 논리'하이'가 되고, 풀다운 메인 구동제어신호(CTR_PU)는 풀다운 메인 구동부(260)의 제1 NMOS 트랜지스터(NM1)를 턴 온시켜 출력단(DOUT)에 풀다운 동작이 수행될 수 있도록 해준다. 이때, 풀다운 보조 구동제어신호 생성부(270)는 풀다운 데이터신호(DAT_PD)와 풀다운 구간제어신호(CODE_PD<0:2>)에 대응하는 활성화 구간을 가지는 풀다운 보조 구동제어신호(CTR_PD2)를 생성한다. 그래서, 풀다운 보조 구동제어신호(CTR_PD2)는 풀다운 보조 구동부(280)의 제2 NMOS 트랜지스터(NM2)를 턴 온 시켜 출력단(DOUT)에 추가적인 풀다운 동작이 수행될 수 있도록 해 준다.
도 3은 도 2의 풀업 보조 구동제어신호 생성부(230)를 설명하기 위한 회로도이다.
도 3을 참조하면, 풀업 보조 구동제어신호 생성부(230)는 풀업 펄스신호 생성부(310)와, 풀업 펄스 제어부(330_1, 330_2), 및 풀업 보조 구동제어신호 출력 부(350)를 구비할 수 있다.
풀업 펄스신호 생성부(310)는 풀업 데이터신호(DAT_PU)에 응답하여 풀업 펄스신호(PUL_PU)를 생성하기 위한 것으로, 풀업 데이터신호(DAT_PU)를 지연시키기 위한 풀업 지연부(312)와, 풀업 데이터신호(DAT_PU)와 풀업 지연부(312)의 출력신호(D_DAT_PU)에 응답하여 풀업 펄스신호(PUL_PU)를 출력하기 위한 풀업 펄스신호 출력부(314)를 구비할 수 있다.
여기서, 풀업 지연부(312)는 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 대응하는 지연시간으로 풀업 데이터신호(DAT_PU)를 지연시키기 위한 것으로, 다수의 인버터를 구비할 수 있다. 그리고, 풀업 펄스신호 출력부(314)는 풀업 데이터신호(DAT_PU)와 풀업 지연부(312)의 출력신호(D_DAT_PU)를 입력받아 풀업 펄스신호(PUL_PU)를 출력하는 낸드 게이트(NAND)를 구비할 수 있다.
한편, 풀업 펄스 제어부(330_1, 330_2)는 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 응답하여 풀업 펄스신호(PUL_PU)의 펄스 폭을 제어하기 위한 것으로, 풀업 지연부(312)의 구동전류 경로 상에 삽입되어 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 대응하는 구동전류를 풀업 지연부(312)에 제공할 수 있다.
본 발명에 따르면, 풀업 지연부(312)는 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)에 따라 풀업 데이터신호(DAT_PU)의 지연 시간을 늘려주거나 줄여주는 것이 가능하다. 여기서, 풀업 지연부(312)가 풀업 데이터신호(DAT_PU)를 지연시키는 지연시간은 풀업 펄스신호(PUL_PU)의 펄스 폭을 결정하게 된다.
한편, 풀업 보조 구동제어신호 출력부(350)는 펄스 폭이 조절된 풀업 펄스신호(PUL_PU)를 입력받아 풀업 보조 구동제어신호(CTR_PU2)를 생성할 수 있다. 여기서, 풀업 보조 구동제어신호(CTR_PU2)는 풀업 펄스신호(PUL_PU)에 대응되는 신호이다. 본 발명에 따른 풀업 보조 구동제어신호 출력부(350)는 풀업 펄스 제어부(330_1, 330_2)에 의하여 펄스 폭이 조절된 풀업 펄스신호(PUL_PU)에 대응하는 풀업 보조 구동제어신호(CTR_PU2)를 출력할 수 있다. 풀업 보조 구동제어신호(CTR_PU2)의 펄스 폭은 풀업 보조 구동부(240)가 출력단(DOUT)에 풀 업 동작을 수행하는 시간에 비례한다.
도 4는 도 2의 풀다운 보조 구동제어신호 생성부(270)를 설명하기 위한 회로도이다.
도 4를 참조하면, 풀다운 보조 구동제어신호 생성부(270)는 풀다운 펄스신호 생성부(410)와, 풀다운 펄스 제어부(430_1, 430_2), 및 풀다운 보조 구동제어신호 출력부(450)를 구비할 수 있다.
풀다운 펄스신호 생성부(410)는 풀다운 데이터신호(DAT_PD)에 응답하여 풀다운 펄스신호(PUL_PD)를 생성하기 위한 것으로, 풀다운 데이터신호(DAT_PD)를 지연시키기 위한 풀다운 지연부(412)와, 풀다운 데이터신호(DAT_PD)와 풀다운 지연부(412)의 출력신호(D_DAT_PD)에 응답하여 풀다운 펄스신호(PUL_PD)를 출력하기 위한 풀다운 펄스신호 출력부(414)를 구비할 수 있다.
여기서, 풀다운 지연부(412)는 풀다운 구간제어신호(PCTR_PD<0:2>, NCTR_PD<0:2>)에 대응하는 지연시간으로 풀다운 데이터신호(DAT_PD)를 지연시키기 위한 것으로, 다수의 인버터를 구비할 수 있다. 그리고, 풀다운 펄스신호 출력부(414)는 풀다운 데이터신호(DAT_PD)와 풀다운 지연부(412)의 출력신호(D_DAT_PD)를 입력받아 풀다운 펄스신호(PUL_PD)를 출력하는 노아 게이트(NOR)를 구비할 수 있다.
한편, 풀다운 펄스 제어부(430_1, 430_2)는 풀다운 구간제어신호(PCTR_PD<0:2>, NCTR_PD<0:2>)에 응답하여 풀다운 펄스신호(PUL_PD)의 펄스 폭을 제어하기 위한 것으로, 풀다운 지연부(412)의 구동전류 경로 상에 삽입되어 풀다운 구간제어신호(PCTR_PD<0:2>, NCTR_PD<0:2>)에 대응하는 구동전류를 풀다운 지연부(412)에 제공할 수 있다.
본 발명에 따르면, 풀다운 지연부(412)는 풀다운 구간제어신호(PCTR_PD<0:2>, NCTR_PD<0:2>)에 따라 풀다운 데이터신호(DAT_PD)의 지연 시간을 늘려주거나 줄여주는 것이 가능하다. 여기서, 풀다운 지연부(412)가 풀다운 데이터신호(DAT_PD)를 지연시키는 지연시간은 풀다운 펄스신호(PUL_PD)의 펄스 폭을 결정하게 된다.
한편, 풀다운 보조 구동제어신호 출력부(450)는 펄스 폭이 조절된 풀다운 펄스신호(PUL_PD)를 입력받아 풀다운 보조 구동제어신호(CTR_PD2)를 생성할 수 있다. 여기서, 풀다운 보조 구동제어신호(CTR_PD2)는 풀다운 펄스신호(PUL_PD)에 대응되는 신호이다. 본 발명에 따른 풀다운 보조 구동제어신호 출력부(450)는 풀다운 펄스 제어부(430_1, 430_2)에 의하여 펄스 폭이 조절된 풀다운 펄스신호(PUL_PD)에 대응하는 풀다운 보조 구동제어신호(CTR_PD2)를 출력할 수 있다. 풀다운 보조 구동 제어신호(CTR_PD2)의 펄스 폭은 풀다운 보조 구동부(280)가 출력단(DOUT)에 풀 다운 동작을 수행하는 시간에 비례한다.
도 5는 도 2 내지 도 4와 관련하여 각 신호들의 타이밍을 설명하기 위한 타이밍도로서, 풀업 및 풀다운 데이터신호(DAT_PU, DAT_PD)와, 풀업 및 풀다운 메인 구동제어신호(CTR_PU1, CTR_PD1)와, 풀업 지연부(312)의 출력신호(D_DAT_PU)와, 풀업 보조 구동제어신호(CTR_PU2)와, 풀다운 지연부(412)의 출력신호(D_DAT_PD), 및 풀다운 보조 구동제어신호(CTR_PD2)의 타이밍도가 도시되어 있다.
참고로, 풀업 및 풀다운 데이터(DAT_PU, DAT_PD)는 하나의 데이터 신호로 볼 수 있기 때문에 설명의 편의를 위해 하나의 파형으로 도시하였으며, 풀업 및 풀다운 메인 구동제어신호(cTR_PU1, CTR_PD1) 역시 하나의 파형으로 도시하였다.
도 3 내지 도 5를 참조하면, 풀업 및 풀다운 데이터신호(DAT_PU, DAT_PD)에 응답하여 풀업 및 풀다운 메인 구동제어신호(CTR_PU1, CTR_PD1)가 각각 해당하는 논리 레벨로 활성화된다. 한편, 풀업 및 풀다운 데이터신호(DAT_PU, DAT_PD)는 각각 풀업 지연부(312)와 풀다운 지연부(314)에 입력되어 지연되며, 이때, 풀업 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>)와 풀다운 구간제어신호(PCTR_PD<0:2>, NCTR_PD<0:2>)에 따라 그 지연시간이 결정된다.
이어서, 풀업 보조 구동제어신호(CTR_PU2)는 풀업 데이터신호(DAT_PU)와 풀업 지연부(312)의 출력신호(D_DAT_PU)에 응답하여 생성되고, 풀다운 보조 구동제어신호(CTR_PD2)는 풀다운 데이터신호(DAT_PD)와 풀다운 지연부(412)의 출력신호(D_DAT_PD)에 응답하여 생성된다. 풀업 보조 구동부(240)의 제2 PMOS 트랜지스 터(PM2)는 풀업 보조 구동제어신호(CTR_PU2)에 응답하여 출력단(DOUT)에 추가적인 풀 업 동작을 수행하며, 풀다운 보조 구동부(380)의 제2 NMOS 트랜지스터(NM2)는 풀다운 보조 구동제어신호(CTR_PD2)에 응답하여 출력단(DOUT)에 추가적인 풀 다운 동작을 수행한다.
본 발명에 따른 풀업 보조 구동제어신호(CTR_PU2)는 풀업 메인 구동제어신호(CTR_PU)의 초기 활성화 구간 동안 논리'로우'로 활성화될 수 있다. 또한, 풀다운 보조 구동제어신호(CTR_PD2)는 풀다운 메인 구동제어신호(CTR_PD)의 초기 활성화 구간 동안 논리'하이'로 활성화될 수 있다. 즉, 풀업 및 풀다운 보조 구동제어신호(CTR_PU2, CTR_PD2)는 입력되는 데이터의 논리 레벨이 바뀌는 경우 다시 말하면, 풀업 메인 구동제어신호(CTR_PU1)의 활성화 시점 또는 풀다운 메인 구동제어신호(CTR_PD1)의 활성화 시점에서 초기 활성화 구간 동안 해당하는 논리 레벨로 활성화 될 수 있다.
결국, 풀업 메인 구동제어신호(CTR_PU1)의 초기 활성화 구간 동안에는 풀업 메인 구동제어신호(CTR_PU1)와 풀업 보조 구동제어신호(CTR_PU2)에 의하여 출력단(DOUT)에 풀 업 동작이 수행될 수 있고, 풀다운 메인 구동제어신호(CTR_PD1)의 초기 활성화구간 동안에는 풀다운 메인 구동제어신호(CTR_PD1)와 풀다운 보조 구동제어신호(CTR_PD2)에 의하여 출력단(DOUT)에 풀 다운 동작이 수행될 수 있다. 여기서, 초기 활성화 구간은 설계에 따라 달라질 수 있다. 본 발명에 따른 출력 드라이버는 풀업 및 풀다운 메인 구동제어신호(CTR_PU1, CTR_PD1)의 초기 활성화 구간 동안 풀업 및 풀다운 보조 구동제어신호(CTR_PU2, CTR_PD2)를 활성화시켜 줌으로써, 출력단(DOUT)의 전류 구동력을 조절할 수 있다. 이는 출력되는 데이터의 슬루 레이트를 조절할 수 있음을 의미한다.
도 6은 본 발명의 출력 드라이버의 출력단(DOUT)의 전압[V]-전류[I] 변화를 설명하기 위한 그래프로서, 이상적인 출력 드라이버의 전압-전류 변화와 본 발명의 출력 드라이버의 전압-전류 변화가 도시되어 있다. 설명의 편의를 위해 도 2의 제1 및 제2 저항(R1, R2)은 무시하기로 한다.
이상적인 출력 드라이버의 경우 제1 PMOS 트랜지스터(PM1)와 제1 NMOS 트랜지스터(NM1)는 턴 온 되면서의 저항 값이 일정하기 때문에 출력 전압과 상관없이 일정한 전류가 흐르게 된다. 하지만 실질적인 출력 드라이버의 경우 제1 PMOS 트랜지스터(PM1)와 제1 NMOS 트랜지스터(NM1)는 턴 온 되면서의 저항 값이 다르기 때문에 전압에 따른 전류가 이상적인 출력 드라이버와 다르게 나타난다.
본 발명에 따른 출력 드라이버는 출력단(DOUT)을 추가적으로 구동하기 때문에, 전압에 따른 전류를 조절하는 것이 가능하다. 여기서, ㉠은 출력단(DOUT)에 스윙(swing)이 발생하는 범위이고, ㉡은 출력단(DOUT)의 구동전류를 조절하는 범위이다. ㉡은 풀업 및 풀다운 보조 구동제어신호(CTR_PU2, CTR_PD2)의 펄스 폭에 따라 그리고, 풀업 및 풀다운 보조구동부(240, 280)를 설계하는 사이즈(size)에 따라 달라질 수 있다.
도 7은 본 발명에 따른 출력 드라이버의 다른 실시예를 설명하기 위한 도면이다.
도 7을 참조하면, 출력 드라이버는 풀업 전치 구동부(810)와, 풀업 메인 구 동부(820)와, 다수의 풀업 보조 구동제어신호 생성부(830)와, 다수의 풀업 보조 구동부(840)와, 풀다운 전치 구동부(850)와, 풀다운 메인 구동부(860)와, 다수의 풀다운 보조 구동제어신호 생성부(870), 및 다수의 풀다운 보조 구동부(880)를 구비할 수 있다. 참고로, 풀업 전치 구동부(810)와, 풀업 메인 구동부(820)와, 풀 다운 전치 구동부(850), 및 풀다운 메인 구동부(860)는 도 2의 풀업 전치 구동부(210)와, 풀업 메인 구동부(220)와, 풀 다운 전치 구동부(250), 및 풀다운 메인 구동부(260)와 동일한 구성이기 때문에 설명을 생략하기로 한다.
여기서, 제1 및 제2 풀업 보조 구동제어신호 생성부(832, 834)는 해당하는 풀업 구간제어신호(PCTR_PU<0:5>, NCTR_PU<0:5>)에 응답하여 제1 및 제2 풀업 보조 구동제어신호(CTR_PU2_1, CTR_PU2_2)를 생성할 수 있다. 그리고, 제1 및 제2 풀업 보조 구동부(PM1, PM2)는 해당하는 제1 및 제2 풀업 보조 구동제어신호(CTR_PU2_1, CTR_PU2_2)에 응답하여 출력단(DOUT)에 추가적인 풀 업 동작을 수행할 수 있다.
이어서, 제1 및 제2 풀다운 보조 구동제어신호 생성부(872, 874)는 해당하는 풀다운 구간제어신호(PCTR_PD<0:5>, NCTR_PD<0:5>)에 응답하여 제1 및 제2 풀다운 보조 구동제어신호(CTR_PD2_1, CTR_PD2_2)를 생성할 수 있다. 그리고, 제1 및 제2 풀다운 보조 구동부(NM1, NM2)는 해당하는 제1 및 제2 풀다운 보조 구동제어신호(CTR_PD2_1, CTR_PD2_2)에 응답하여 출력단(DOUT)에 추가적인 풀 다운 동작을 수행할 수 있다.
도 7의 실시예에서는 도 2의 실시예에서 보다 더 많은 개수의 풀업 구간제어신호(PCTR_PU<0:5>, NCTR_PU<0:5>)와 풀다운 구간제어신호(PCTR_PD<0:5>, NCTR_PD<0:5>)를 사용하였으며, 이에 따라 다수의 풀업 및 풀다운 보조 구동제어신호 생성부(830, 870)를 구비하였고, 역시 다수의 풀업 및 풀다운 보조 구동부(840, 880)를 구비하였다. 그러므로 도 7의 실시예에서는 도 2의 실시예에서 보다 더 다양한 동작을 확보할 수 있다.
또한, 도 7의 실시예에서는 풀업 구간제어신호(PCTR_PU<0:5>, NCTR_PU<0:5>)와 풀다운 구간제어신호(PCTR_PD<0:5>, NCTR_PD<0:5>)를 대응되는 회로의 동작 상태 신호로서 사용하는 것이 가능하다. 예컨대, PCTR_PU<0:2>, NCTR_PU<0:2> 풀업 구간제어신호를 활성화시키고, PCTR_PU<3:5>, NCTR_PU<3:5> 풀업 구간제어신호를 비활성화시킨다고 가정하면, 출력단(DOUT)은 제1 풀업 보조 구동부(PM1)에 의한 추가적인 풀 업 동작이 수행될 수 있다. 즉, 제1 풀업 보조 구동부(PM1)에 의한 풀 업 동작과 제1 및 제2 풀업 보조 구동부(PM2)에 의한 풀 업 동작은 서로 다른 전류 구동력을 가지게 될 수 있다. 이것은 제1 및 제2 풀업 보조 구동제어신호(CTR_PU2_1, CTR_PU2_2)의 펄스 폭과 구동되는 보조 구동부의 개수를 이용하여 보다 다양한 동작을 확보할 수 있음을 의미한다.
전술한 바와 같이, 본 발명에 따른 출력 드라이버는 풀업 및 풀다운 메인 구동제어신호(CTR_PU1, CTR_PD1)의 초기 활성화 구간에 풀업 및 풀다운 보조 구동제어신호(CTR_PU2, CTR_PD2)를 활성화시켜 줌으로써, 출력단(DOUT)을 통해 출력되는 데이터의 슬루 레이트를 다양하게 조절할 수 있다.
또한, 본 발명에 따른 출력 드라이버는 기존의 메탈 옵션 마스크 방식을 사용하지 않기 때문에 비교적 적은 면적을 사용할 수 있다.
또한, 기존과 같이 풀업 및 풀다운 메인 구동제어신호의 슬루 레이트를 조절하는 것이 아니라 출력단(DOUT)의 전류 구동력을 직접적으로 제어함으로써, 본 발명에 따른 풀업 및 풀다운 전치구동부(210, 250)는 풀업 및 풀다운 메인 구동제어신호(CTR_PU1, CTR_PD1)가 풀 스윙만 할 수 있도록 설계하더라도 출력단(DOUT)을 통해 출력되는 데이터의 슬루 레이트를 조절하는 것이 가능하다. 이렇게 데이터의 슬루 레이트를 다양하게 안정적으로 확보하게 되면, 데이터를 외부클럭신호의 듀티 비에 맞게 출력할 수 있음으로 반도체 메모리 소자의 신뢰성 및 정확성을 높여주게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 지연부(312, 412)로 3개 인버터를 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 다수의 인버터로 대체하거나 이를 다른 종류의 지연 소자로 대체하는 경우에도 적용될 수 있다. 또한, 전술한 실시예에서는 지연부(312, 412)를 제어하는 구간제어신호(PCTR_PU<0:2>, NCTR_PU<0:2>, PCTR_PD<0:2>, NCTR_PD<0:2>)로 전압레벨 값을 가지는 아날로그 신호를 일례로 들어 설명하였으나, 본 발명은 디지털 신호로 대체하는 경우에도 적용될 수 있다. 디 지털 신호를 사용하는 경우 지연부(312, 412)는 디지털 신호에 따라 지연 값이 바뀌는 회로로 설계되는 것이 바람직하다. 뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 일반적인 출력 드라이버를 설명하기 위한 회로도.
도 2는 본 발명에 따른 출력 드라이버를 설명하기 위한 도면.
도 3은 도 2의 풀업 보조 구동제어신호 생성부(230)를 설명하기 위한 회로도.
도 4는 도 2의 풀다운 보조 구동제어신호 생성부(270)를 설명하기 위한 회로도.
도 5는 도 2 내지 도 4와 관련하여 각 신호들의 타이밍을 설명하기 위한 타이밍도.
도 6은 본 발명의 출력 드라이버의 출력단(DOUT)의 전압[V]-전류[I] 변화를 설명하기 위한 그래프.
도 7은 본 발명에 따른 출력 드라이버의 다른 실시예를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
210 : 풀업 전치 구동부 220 : 풀업 메인 구동부
230 : 풀업 보조 구동제어신호 생성부
240 : 풀업 보조 구동부 250 : 풀다운 전치 구동부
260 : 풀다운 메인 구동부
270 : 풀다운 보조 구동제어신호 생성부
280 : 풀다운 보조 구동부

Claims (21)

  1. 데이터신호에 응답하여 메인 구동제어신호를 생성하기 위한 전치구동수단;
    상기 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단;
    상기 데이터신호의 데이터 윈도우(data window) 구간보다 작은 활성화 구간을 가지며 구간제어신호에 따라 상기 활성화 구간이 결정되는 보조 구동제어신호를 생성하기 위한 보조 구동제어신호 생성수단; 및
    상기 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 보조구동수단
    을 구비하는 출력 드라이버.
  2. 제1항에 있어서,
    상기 보조 구동제어신호 생성수단은,
    상기 데이터신호에 응답하여 상기 활성화 구간에 대응하는 펄스 폭을 가지는 펄스신호를 생성하기 위한 펄스신호 생성부;
    상기 구간제어신호에 응답하여 상기 펄스신호의 펄스 폭을 제어하기 위한 펄스 제어부; 및
    상기 펄스 제어부에 의하여 펄스 폭이 조절된 신호를 입력받아 상기 보조 구동제어신호를 출력하기 위한 보조 구동제어신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  3. 제2항에 있어서,
    상기 펄스신호 생성부는,
    상기 데이터신호를 지연시키기 위한 지연부;
    상기 데이터신호와 상기 지연부의 출력신호에 응답하여 상기 펄스신호를 출력하기 위한 펄스신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  4. 제3항에 있어서,
    상기 펄스 제어부는 상기 지연부의 구동전류 경로 상에 삽입되어 상기 구간제어신호에 대응하는 구동전류를 상기 지연부에 제공하는 것을 특징으로 하는 출력 드라이버.
  5. 제3항에 있어서,
    상기 지연부는 상기 구간제어신호에 대응하는 지연시간으로 상기 데이터신호를 지연시키는 것을 특징으로 하는 출력 드라이버.
  6. 제1항에 있어서,
    상기 구간제어신호는 모드 레지스터 셋(mode register set)에서 제공되는 신호 또는 테스트신호에 대응하는 전압레벨 값을 가지는 것을 특징으로 하는 출력 드라이버.
  7. 데이터신호에 응답하여 풀업 및 풀다운 메인 구동제어신호를 생성하기 위한 풀업 및 풀다운 전치구동수단;
    상기 풀업 및 풀다운 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단;
    상기 데이터신호의 데이터 윈도우(data window) 구간보다 작은 활성화 구간을 가지며 구간제어신호에 따라 상기 활성화 구간이 결정되는 풀업 및 풀다운 보조 구동제어신호를 생성하기 위한 풀업 및 풀다운 보조 구동제어신호 생성수단; 및
    상기 풀업 및 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 보조구동수단
    을 구비하는 출력 드라이버.
  8. 제7항에 있어서,
    상기 풀업 보조 구동제어신호 생성수단은,
    상기 데이터신호에 응답하여 상기 활성화 구간에 대응하는 펄스 폭을 가지는 풀업 펄스신호를 생성하기 위한 풀업 펄스신호 생성부;
    상기 구간제어신호에 응답하여 상기 풀업 펄스신호의 펄스 폭을 제어하기 위한 풀업 펄스 제어부; 및
    상기 풀업 펄스 제어부에 의하여 펄스 폭이 조절된 신호를 입력받아 상기 풀업 보조 구동제어신호를 출력하기 위한 풀업 보조 구동제어신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  9. 제8항에 있어서,
    상기 풀업 펄스신호 생성부는,
    상기 데이터신호를 지연시키기 위한 지연부;
    상기 데이터신호와 상기 지연부의 출력신호에 응답하여 상기 풀업 펄스신호를 출력하기 위한 펄스신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  10. 제9항에 있어서,
    상기 풀업 펄스 제어부는 상기 지연부의 구동전류 경로 상에 삽입되어 상기 구간제어신호에 대응하는 구동전류를 상기 지연부에 제공하는 것을 특징으로 하는 출력 드라이버.
  11. 제7항에 있어서,
    상기 풀다운 보조 구동제어신호 생성수단은,
    상기 데이터신호에 응답하여 상기 활성화 구간에 대응하는 펄스 폭을 가지는 풀다운 펄스신호를 생성하기 위한 풀다운 펄스신호 생성부;
    상기 구간제어신호에 응답하여 상기 풀다운 펄스신호의 펄스 폭을 제어하기 위한 풀다운 펄스 제어부; 및
    상기 풀다운 펄스 제어부에 의하여 펄스 폭이 조절된 신호를 입력받아 상기 풀다운 보조 구동제어신호를 출력하기 위한 풀다운 보조 구동제어신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  12. 제11항에 있어서,
    상기 풀다운 펄스신호 생성부는,
    상기 데이터신호를 지연시키기 위한 지연부;
    상기 데이터신호와 상기 지연부의 출력신호에 응답하여 상기 풀다운 펄스신호를 출력하기 위한 펄스신호 출력부를 구비하는 것을 특징으로 하는 출력 드라이버.
  13. 제12항에 있어서,
    상기 풀다운 펄스 제어부는 상기 지연부의 구동전류 경로 상에 삽입되어 상기 구간제어신호에 대응하는 구동전류를 상기 지연부에 제공하는 것을 특징으로 하는 출력 드라이버.
  14. 제9항 또는 제12항에 있어서,
    상기 지연부는 상기 구간제어신호에 대응하는 지연시간으로 상기 데이터신호를 지연시키는 것을 특징으로 하는 출력 드라이버.
  15. 제7항에 있어서,
    상기 구간제어신호는 모드 레지스터 셋(mode register set)에서 제공되는 신호 또는 테스트신호에 대응하는 전압레벨 값을 가지는 것을 특징으로 하는 출력 드라이버.
  16. 제7항에 있어서,
    상기 보조구동수단은,
    상기 풀업 보조 구동제어신호에 응답하여 상기 출력단을 풀 업 구동하기 위 한 풀업 보조 구동부와,
    상기 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 풀 다운 구동하기 위한 풀다운 보조 구동부를 구비하는 것을 특징으로 하는 출력 드라이버.
  17. 제7항에 있어서,
    상기 메인구동수단은,
    상기 풀업 메인 구동제어신호에 응답하여 상기 출력단을 풀 업 구동하기 위한 풀업 메인 구동부와,
    상기 풀다운 메인 구동제어신호에 응답하여 상기 출력단을 풀 다운 구동하기 위한 풀다운 메인 구동부를 구비하는 것을 특징으로 하는 출력 드라이버.
  18. 데이터신호에 응답하여 메인 구동제어신호를 생성하기 위한 전치구동수단;
    상기 메인 구동제어신호에 응답하여 출력단을 구동하기 위한 메인구동수단;
    상기 데이터신호의 데이터 윈도우(data window) 구간보다 작은 활성화 구간을 가지며 구간제어코드에 따라 상기 활성화 구간이 결정되는 다수의 풀업 및 풀다운 보조 구동제어신호를 생성하기 위한 다수의 풀업 및 풀다운 보조 구동제어신호 생성수단; 및
    상기 다수의 풀업 및 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 구동하기 위한 다수의 보조구동수단
    을 구비하는 출력 드라이버.
  19. 제18항에 있어서,
    상기 구간제어코드는 모드 레지스터 셋(mode register set)에서 제공되는 신호 또는 테스트신호에 대응하는 코드 값을 가지는 것을 특징으로 하는 출력 드라이버.
  20. 제18항에 있어서,
    상기 구간제어코드는 상기 다수의 풀업 보조 구동제어신호 생성수단 중 적어도 어느 하나를 동작시키고, 상기 다수의 풀다운 보조 구동제어신호 생성수단 중 적어도 어느 하나를 동작시키기 위한 활성화 신호인 것을 특징으로 하는 출력 드라이버.
  21. 제18항에 있어서,
    상기 다수의 보조구동수단은,
    상기 다수의 풀업 보조 구동제어신호에 응답하여 상기 출력단을 풀 업 구동하기 위한 다수의 풀업 보조 구동부와,
    상기 다수의 풀다운 보조 구동제어신호에 응답하여 상기 출력단을 풀 다운 구동하기 위한 다수의 풀다운 보조 구동부를 구비하는 것을 특징으로 하는 출력 드라이버.
KR1020080052744A 2008-06-04 2008-06-04 출력 드라이버 KR100942972B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080052744A KR100942972B1 (ko) 2008-06-04 2008-06-04 출력 드라이버
US12/326,990 US7884647B2 (en) 2008-06-04 2008-12-03 Output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052744A KR100942972B1 (ko) 2008-06-04 2008-06-04 출력 드라이버

Publications (2)

Publication Number Publication Date
KR20090126592A KR20090126592A (ko) 2009-12-09
KR100942972B1 true KR100942972B1 (ko) 2010-02-17

Family

ID=41399743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052744A KR100942972B1 (ko) 2008-06-04 2008-06-04 출력 드라이버

Country Status (2)

Country Link
US (1) US7884647B2 (ko)
KR (1) KR100942972B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113189B1 (ko) * 2010-04-30 2012-02-16 주식회사 하이닉스반도체 출력 드라이버 및 이를 포함하는 반도체 장치
US8471602B2 (en) 2010-04-30 2013-06-25 SK Hynix Inc. Output driver and semiconductor apparatus having the same
JP5580350B2 (ja) * 2012-01-26 2014-08-27 株式会社東芝 ドライバ回路
KR102656219B1 (ko) * 2016-11-07 2024-04-11 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 슬루 레이트 조정 방법
US10825506B2 (en) * 2018-02-17 2020-11-03 Micron Technology, Inc. Systems and methods for improving output signal quality in memory devices
JP7308661B2 (ja) * 2019-05-28 2023-07-14 ローム株式会社 スイッチングトランジスタの駆動回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096696A (ko) * 2005-03-02 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
KR20070070989A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 메모리 장치의 출력 드라이버

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US723012A (en) * 1902-10-10 1903-03-17 August Nederland Cigar-box.
US5293082A (en) * 1988-06-21 1994-03-08 Western Digital Corporation Output driver for reducing transient noise in integrated circuits
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
US5654648A (en) * 1995-03-06 1997-08-05 Alliance Semiconductor Corporation Output buffer circuit with low power pre-output drive
US5963047A (en) * 1996-07-23 1999-10-05 Pericom Semiconductor Corp. Noise supression using neighbor-sensing for a CMOS output buffer with a large DC current sink
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
JP3888019B2 (ja) * 2000-02-28 2007-02-28 ヤマハ株式会社 出力バッファ回路
KR100564586B1 (ko) 2003-11-17 2006-03-29 삼성전자주식회사 비트 구성에 따라 출력신호의 슬루율을 조절하는 데이터출력 드라이버
KR100631941B1 (ko) 2003-12-15 2006-10-04 주식회사 하이닉스반도체 반도체 장치용 출력 드라이버
KR100533383B1 (ko) 2004-03-12 2005-12-06 주식회사 하이닉스반도체 출력 드라이버 회로
US20060158224A1 (en) 2005-01-14 2006-07-20 Elite Semiconductor Memory Technology, Inc. Output driver with feedback slew rate control
KR100670653B1 (ko) 2005-06-29 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
JP5025172B2 (ja) 2005-09-28 2012-09-12 エスケーハイニックス株式会社 スルー−レートが制御されたオープン−ループ出力ドライバー
US7498844B2 (en) 2005-09-29 2009-03-03 Hynix Semiconductor Inc. Output driver for dynamic random access memory
KR100666177B1 (ko) * 2005-09-30 2007-01-09 삼성전자주식회사 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버
JP2007166603A (ja) 2005-12-15 2007-06-28 Hynix Semiconductor Inc 出力ドライバ
US7518395B1 (en) * 2007-10-16 2009-04-14 International Business Machines Corporation IO driver with slew rate boost circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096696A (ko) * 2005-03-02 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
KR20070070989A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 메모리 장치의 출력 드라이버

Also Published As

Publication number Publication date
US20090302891A1 (en) 2009-12-10
US7884647B2 (en) 2011-02-08
KR20090126592A (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
KR100656470B1 (ko) 반도체 메모리의 드라이버 제어장치 및 방법
US8723573B1 (en) Method and apparatus for reducing crowbar current and controlling slew rate
US8441870B2 (en) Data strobe signal output driver for a semiconductor memory apparatus
US8299831B2 (en) Semiconductor device
KR100942972B1 (ko) 출력 드라이버
KR101211045B1 (ko) 듀티 사이클 보정 회로
JP2010166299A (ja) キャリブレーション回路及びキャリブレーション方法
KR101848758B1 (ko) 반도체 장치 및 반도체 장치의 동작방법
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
US8604830B2 (en) Semiconductor device
US7994835B2 (en) Duty control circuit and semiconductor device having the same
KR102021336B1 (ko) 반도체 장치 및 그 동작방법
US8754688B2 (en) Signal output circuit and semiconductor device including the same
KR20110002304A (ko) 반도체 장치
KR20090114959A (ko) 반도체 소자의 출력 드라이버
KR100864625B1 (ko) 데이터 드라이빙장치를 구비하는 반도체메모리소자
KR101215954B1 (ko) 듀티 사이클 보정 회로
KR20100048754A (ko) 반도체 장치
JP2007235546A (ja) 出力回路
US20120105139A1 (en) Integrated circuit
US9621142B1 (en) Semiconductor device
KR100933799B1 (ko) 듀티 사이클 보정 회로와 그의 구동 방법
JP2004254312A (ja) オープンドレイン出力バッファ
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
US8125841B2 (en) Apparatus for generating output data strobe signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee